CN101739011A - 一种基于cpci总线的高精度时钟同步方法及其系统 - Google Patents

Abstract

本发明公开了一种基于CPCI总线的高精度时钟同步方法，该方法基于IEEE1588协议为工控设备提供若干路高精度的时钟同步信号，包含如下步骤：对物理层的电平信号监测，判断是否为IEEE 1588时钟同步信号，如果是IEEE 1588时钟同步信号的报文则触发IEEE 1588的处理机制；FPGA芯片对接收的IEEE 1588时钟同步信号的报文，进行包处理和控制并调整输出的时钟同步信号；将IEEE 1588输出的时钟同步信号提供给工控系统。本发明采用IP软核封装IEEE 1588协议和FPGA硬件处理时间戳，提高本地时间戳标记的精度使系统同步精度更高，而且能够保证对于系统或者设备的独立性。

Description

一种基于CPCI总线的高精度时钟同步方法及其系统

技术领域

本发明涉及工业监测与控制领域，更具体地，本发明涉及一种基于CPCI总线的高精度时钟同步的方法及系统。

背景技术

在工业自动化、分布式仪器控制和实时数据采集等领域，以较低成本、高兼容的方式实现高精度时钟同步是一个关键问题，这涉及到两个关键技术：Compact PCI总线和IEEE1588标准。Compact PCI(Compact Peripheral Component Interconnect)简称CPCI，中文又称紧凑型PCI，具有可热插拔(Hot Swap)、高开放性和高可靠性的特点，是一种通用的高性能工业总线架构。它在实时系统控制、工业自动化和实时数据采集领域具有广泛应用。IEEE 1588(v2)是2008年IEEE协会颁布的网络测量和控制系统的精密时钟同步协议标准，主要提供一种在以太网络环境中实现高精度时钟同步的方案。IEEE 1588标准的实现需要网络交换设备和终端设备的同时支持。目前，国内外还没有CPCI总线的工控设备实现IEEE 1588标准的报道。

工控设备实现IEEE 1588标准必须要达到三个目标：一是对现有的工控设备改动尽可能的小，特别是要兼容于工控设备上大量的其他CPCI装置，这些装置不能因为时钟同步的问题而受到影响；二是要达到较高的时钟同步精度，至少也要达到微秒的同步精度，否则难以满足工控行业的需求；三是必须能够提供多个时钟信号输出的方法，工控设备不仅系统本身需要使用精确时钟信号，而且比如采集板等CPCI装置也需要使用精确时钟信号。

发明内容

本发明的目的，为了克服现有的时钟同步系统不能兼容于工控设备上大量的其它CPCI装置，不能达到较高的时钟同步精度，不能同时提供多个时钟信号输出的方法，从而提出一种CPCI总线的高精度时钟同步的方法及系统。

为了达到上述几个目的，本发明能够将IEEE 1588快速兼容应用于广泛的工控设备，在兼容模式达到纳秒的同步精度，并且提供多种时钟信号输出方法，本发明提出了一种基于CPCI总线实现高精度时钟同步的方法和装置：采用IP核封装IEEE1588协议，通过FPGA控制双PHY网络芯片，利用以太网口和CPCI插槽，通过时钟输出接口和CPCI总线时钟驱动，满足工控设备对于高精度同步时钟源的需求。

本发明提出的一种基于CPCI总线的高精度时钟同步方法，该方法基于IEEE1588协议为工控设备提供若干路高精度的时钟同步信号，所述的方法包含如下步骤：

10)通过对物理层的电平信号进行监测，判断是否为IEEE 1588时钟同步信号，如果是IEEE 1588时钟同步信号的报文则触发IEEE 1588的处理机制；

20)FPGA芯片对接收的IEEE 1588时钟同步信号的报文，进行包处理和控制，并调整输出的IEEE 1588时钟同步信号；

30)将IEEE 1588输出的时钟同步信号提供给工控设备的CPU和若干的CPCI装置。

一种CPCI总线的高精度时钟同步系统，该系统用基于IEEE 1588协议的高精度时钟同步方法为工控系统提供精准同步时钟，包含时钟芯片，其特征在于，所述的系统还包含FPGA芯片，该芯片包含如下模块：

IEEE 1588包识别和处理模块：用于通过GMII接口，从含有IEEE 1588信号的网络信号中检测并识别IEEE 1588时钟同步信号从中抽取时钟同步信号包；

IEEE 1588控制模块：接受抽取的时钟同步信号包，对包括同步请求、延迟请求、路径延迟请求和路径延迟响应事件消息的进行时间戳分析和标记；

IEEE 1588时钟/时钟调整模块：用于对工控系统的时钟同步信号进行调整，通过比较时钟芯片输入的基准同步时钟信号与IEEE 1588控制模块处理得到的时钟同步信号得到两个时钟同步信号的偏差值，进而利用该偏差值调整原始时钟同步信号，从而得到精确地时钟同步信号；

IEEE 1588协议模块：该模块完全封装于FPGA芯片的IP软核内，用于封装精确时钟同步信号的标准时间戳，为IEEE 1588时钟模块提供IEEE 1588输出时钟，为此能提供若干路独立于具体硬件的时钟输出；

内置软集线器：实现物理子层的数据转发和控制功能；

其中，所述的IEEE 1588时钟/时钟调整模块连接时钟芯片，该时钟芯片输入基准的参考时钟同步信号。

所述的CPCI总线的高精度时钟同步系统，其特征在于，所述的系统通过CPCI总线和若干时钟接口为工控系统的CPU及CPCI装置提供时钟同步信号。

所述的CPCI总线的高精度时钟同步系统，其特征在于，所述的系统通过CPCI插槽和网口接入工控系统，提取参考时钟同步信号。

本发明的优点在于，提供的CPCI总线的高精度时钟同步的方法及系统通过IP软核实现封装IEEE 1588协议和FPGA硬件处理时间戳，显著提高了为工控系统提供的时钟同步信号的精度，另外CPCI总线和该系统的多种时钟输出方式，也满足了工控设备对于高兼容性的要求。

附图说明

图1是本发明一种基于CPCI总线的高精度时钟同步方法的基本流程图；

图2是本发明一种基于CPCI总线的高精度时钟系统的示意图；

图3是本发明中IEEE 1588时钟同步信号处理和控制的流程图；

图4是在工控系统中采用本发明的一种基于CPCI总线的高精度时钟系统兼容工控系统的系统网卡的场景描述；

图5是在工控系统中采用本发明的一种基于CPCI总线的高精度时钟系统替换工控系统网卡的场景描述。

具体实施方式

下面，参照附图对本发明提出的方法和装置在工控设备中的具体实施方式进行详细说明。

如图1所示，本发明提出的实现高精度时钟同步的方法主要包括以下步骤：

步骤10)判断是否启用双PHY芯片

周期性检查双PHY芯片的连接情况，通过连接状态判断本方法启动的状态，如果双PHY芯片的连接状态改变，则会自动调整到相应的工作状态之中。

步骤20)判断是否IEEE 1588时钟同步信号

对PHY层的电平信号进行监测，如果是IEEE 1588时钟同步信号则触发IEEE1588的处理机制，进入到IEEE 1588时钟控制和调整的工作流程之中。

步骤30)处理与控制IEEE 1588报文

以软核形式封装并运行IEEE 1588的上层协议，通过FPGA进行包处理和控制，并调整IEEE 1588时钟。

步骤40)处理与转发正常的网络报文

对于正常流过的报文，根据所运行的状态，决定进行处理或者转发。在双PHY工作状态下，正常报文不做处理，直接交给另一个PHY芯片转发到系统网卡中进行处理；在单PHY工作状态下，正常报文发到MAC芯片处理，通过FPGA分析后最终由CPCI总线芯片交给系统。

如图2所示，本方法基于CPCI总线实现的装置示意图主要包括以下几个关键点：

关键点11)、采用双PHY芯片的方法

通过双PHY芯片的方法，可以提供两种使用模式：一是替换工控设备的网卡，二是兼容工控设备的网卡。

关键点21)采用IP软核运行IEEE 1588协议

IEEE 1588协议是基于UDP协议的，一般需要运行在操作系统的协议栈中。而采用软核封装的方法则可以消除装置对于系统的依赖，实现IEEE 1588的独立运行，提高了时钟同步的精度，并且能提供更多时钟信号输出的方式。

如图2中所示，FPGA芯片主要的时钟同步模块包含：

内置软集线器：封装于FPGA芯片，实现物理子层的数据转发和控制功能。该集线器如果应用于单PHY工作模式，仅起到数据传递的作用。如果应用于双PHY工作模式，与IEEE1588其他模块配合，对于不需要该装置处理的网络数据，可以实现两个端口数据直接转发的功能。

IEEE 1588包识别和处理模块：通过GMII接口实现IEEE 1588信号的检测并识别，然后抽取其中的同步信号包传递到控制模块进行处理。

IEEE 1588控制模块：接受抽取的时钟同步信号包，利用FPGA直接对事件消息(包括同步请求、延迟请求、路径延迟请求和路径延迟响应)进行时间戳分析和标记，通过这种底层的硬件实施，能够提高本地时间戳的标记精度。

IEEE 1588时钟调整模块：主要实现对时钟误差进行调整的功能，原理是通过修改寄存器的计数值，利用时钟的偏差值来修正时钟参数，传递的时钟参数包括原始信号+偏差值。

IEEE 1588协议模块：用于封装精确时钟同步信号的标准时间戳，为IEEE 1588时钟模块提供IEEE 1588输出时钟，为此能提供若干路独立于具体硬件的时钟输出；该模块基于UDP/IP协议的Socket接口，包含最佳主时钟算法、同步延迟处理机制、接口管理程序等。该模块完全封装于FPGA芯片的IP软核内，不仅有助于提高本地时间戳标记的精度，而且能够保证该装置对于系统或者其他设备的独立性，除供电以外，不需要其他任何设备支持或参与，消除了影响同步性能的其他干扰。

附图3是IEEE 1588时钟信号处理和控制的流程图，IEEE 1588时钟在FPGA内定义为两个部分：时钟计数器和时钟偏移值。时钟计数器就是本地时钟芯片的时钟值，是需要校正的时钟信号；时钟偏移值是本地时钟芯片与网络时钟信号的差异值，是用于校正时钟的数值。通过读取这两个数值就可以求出精确的时钟信号。该方法包含以下步骤：

11)FPGA芯片检测到IEEE1588信号，解码后转换成时钟同步信号报文，对该报文的类型进行识别，根据识别结果在FPGA进行相应的报文处理。

21)如果是同步请求或者路径延迟请求报文，则在FPGA直接标记这类报文发送(T3)或接收(T1)的时间；如果是延迟请求或者路径延迟响应报文，则解码报文并读取其中的时间戳信息，得到前两类报文在远端网络中的发送(T2)或接收(T4)时间。

31)通过这四类报文本地标记(T3和T1)和远端发送(T2和T4)的时间信息，依据以下公式(1)，计算本地时钟与网络时钟的偏移值(T)，根据这个偏移值(T)修订时钟偏移寄存器，完成对IEEE1588时钟同步信号的调整。

T＝((T2-T1)-(T4-T3))/2               (1)

附图4是工控系统中采用本装置兼容系统网卡的场景描述。在这种应用中，工控设备原有的软件和硬件系统不需要做任何变动，接入本装置后，即可以通过CPCI总线驱动和时钟驱动调用本装置的时钟信号作为系统时钟信号，也可以直接通过本装置的时钟输出接口输出时钟信号激励其他CPCI装置。

附图5是在工控系统中采用本装置替换系统网卡的场景描述。在这种应用中，工控设备原有的硬件系统仍然不需要变动，而软件系统仅需要指定使用本装置提供的网卡设备和驱动即可。此种场景在高速网络传输的时候将会增加本装置的负载，影响到时钟同步的稳定性。

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (5)

1.一种基于CPCI总线的高精度时钟同步方法，该方法基于IEEE1588协议为工控设备提供若干路高精度的时钟同步信号，所述的方法包含如下步骤：

10)通过对物理层的电平信号进行监测，判断是否为IEEE1588时钟同步信号，如果是IEEE1588时钟同步信号的报文则触发IEEE1588的处理机制；

20)FPGA芯片对接收的IEEE1588时钟同步信号报文，进行同步信号报文处理和控制，并调整输出的IEEE1588时钟同步信号；

30)将IEEE1588输出的时钟同步信号提供给工控设备的CPU和若干的CPCI装置。

2.根据权利要求1所述的基于CPCI总线的高精度时钟同步方法，其特征在于，所述的IEEE1588时钟同步信号处理和控制方法，其中IEEE1588时钟同步信号分为时钟计数器和时钟偏移值两部分，通过修改时钟偏移寄存器的值进而改变时钟偏移值来实现对IEEE1588时钟同步信号的调整，所述的方法具体包含以下步骤：

11)FPGA芯片检测到IEEE1588时钟同步信号，解码后转换成时钟同步信号报文，对该报文的类型进行识别，根据识别结果进行相应的报文处理；

21)如果是同步请求或者路径延迟请求报文，则直接标记这类报文发送或接收的时间；如果是延迟请求或者路径延迟响应报文，则解码报文并读取其中的时间戳信息，得到延迟请求或者路径延迟响应报文在远端网络中的发送或接收时间；

31)通过上述步骤所述的四类报文本的地标记和远端发送的时间信息，计算本地时钟与网络时钟的偏移值，根据这个偏移值修订时钟偏移寄存器的值，完成对IEEE1588时钟同步信号的调整。

3.一种基于CPCI总线的高精度时钟同步系统，该系统用基于IEEE1588协议的高精度时钟同步方法为工控系统提供精准同步时钟，包含时钟芯片，其特征在于，所述的系统还包含FPGA芯片，该芯片包含如下模块：

IEEE1588包识别和处理模块：用于通过GMII接口，从含有IEEE1588信号的网络信号中检测并识别IEEE1588时钟同步信号从中抽取时钟同步信号包；

IEEE1588控制模块：接受抽取的时钟同步信号报文，用于对包括同步请求、延迟请求、路径延迟请求和路径延迟响应事件消息的进行时间戳分析和标记；

IEEE1588时钟/时钟调整模块：用于对工控系统的时钟同步信号进行调整，通过比较时钟芯片输入的基准同步时钟信号与IEEE1588控制模块处理得到的时钟同步信号得到两个时钟同步信号的偏差值，进而利用该偏差值调整原始时钟同步信号，从而得到精确地时钟同步信号；

IEEE1588协议模块：该模块完全封装于FPGA芯片的IP软核内，用于封装精确时钟同步信号的标准时间戳，为IEEE1588时钟模块提供IEEE1588输出时钟，为此能提供若干路独立于具体硬件的时钟输出；

内置软集线器：实现物理子层的数据转发和控制功能；

其中，所述的IEEE1588时钟/时钟调整模块连接时钟芯片，该时钟芯片输入基准的参考时钟同步信号。

4.根据权利要求3所述的基于CPCI总线的高精度时钟同步系统，其特征在于，所述的系统通过CPCI总线和若干时钟接口为工控系统的CPU及CPCI装置提供时钟同步信号。

5.根据权利要求3所述的基于CPCI总线的高精度时钟同步系统，其特征在于，所述的系统通过CPCI插槽和网口接入工控系统，提取参考时钟同步信号。

Images