CN214480655U - 一种兼容可定义确定性通信以太网的嵌入式设备 - Google Patents
一种兼容可定义确定性通信以太网的嵌入式设备 Download PDFInfo
- Publication number
- CN214480655U CN214480655U CN202120239563.1U CN202120239563U CN214480655U CN 214480655 U CN214480655 U CN 214480655U CN 202120239563 U CN202120239563 U CN 202120239563U CN 214480655 U CN214480655 U CN 214480655U
- Authority
- CN
- China
- Prior art keywords
- network
- time
- module
- ethernet
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Small-Scale Networks (AREA)
Abstract
本实用新型提供一种兼容可定义确定性通信以太网的嵌入式设备,其作为以太网中的终端设备,实现以太网中由数字/模拟信号封装而成的网络消息的发送与接收,该嵌入式设备包括一主控模块、一电源模块、一物理层芯片、一网络变压器、网口,以及预订数量的数字量输入模块、数字量输出模块、模拟量输入模块、模拟量输出模块,发送网络消息时,主控模块从数字量输入模块/模拟信号输入模块采集数字/模拟信号进行网络消息封装,主控模块判断消息类型后在相应时域通过网口定时发出对应消息至交换机,接收网络消息时,主控模块通过网口从交换机接收网络消息,主控模模块解析网络消息后在指定的数字量输出模块/模拟量输出模块输出数字/模拟信号。
Description
技术领域
本实用新型涉及一种嵌入式设备,尤其涉及一种兼容可定义确定性通信以太网的嵌入式设备。
背景技术
随着中国制造2025的临近以及两个十五年规划的提出,进一步发展实体产业并实现产业的优化升级迫在眉睫。二十一世纪信息技术的爆发式发展,也为传统工业带来了新的机遇和挑战。而工业4.0的产业数字化转型是以云计算与边缘计算等多种技术能够协同工作的基础的,这就对工业通信领域提出了更高的要求。
以太网相比其他现场总线因较高的带宽和较强的灵活性,在工业生产过程控制场合得到了越来越广泛的应用,但由于以太网的洪泛转发机制导致易拥塞及网络延时大等问题,工业实时控制中必需建设专网,通过网关再与管理信息的以太网链接,会容易形成瓶颈阻碍控制和管理信息的深度融合,降低工业生产过程快捷响应能力。
在此背景下,为了改进以太网的时延和拥塞现象,一系列基于时间同步的高实时性网络概念如时间触发网络TTE和时间敏感网络TSN等被提出。这些网络都是通过如IEEE1588、AS6802等时间同步协议,对整个网络的时间进行全局同步,依据同步的全局时间进行分时调度发送,从而确保关键信息传输的确定性,减少丢包率,提高网络消息实时性。另一方面,这些具有高确定的网络一般都是根据实际应用场景高度定制化的静态网络,使用环境改变时需要重新配置,操作复杂,成本较大且灵活性低。
除针对网络确定性的实时性网络外,在商业以太网的应用中有一种针对网络灵活性的软件定义以太网SDN技术。传统数据交换设备一般由控制面、数据面及管理面组成,而管理面与控制面总是具有较高的耦合性,SDN就是为了将控制面从原先架构中分离出来,形成了应用层、控制层及转发(数据)层三层架构。这样做的好处是可以简化交换设备使其成为受远程软件控制的转发装置,使得网络配置和故障响应都变得更加容易。
基于开发可定义确定性通信的以太网需求,提升网络灵活性、实时性/可确定性以及兼容性,为此需要提出一种兼容可定义确定性通信以太网的嵌入式设备。
实用新型内容
本实用新型提供一种兼容可定义确定性通信以太网的嵌入式设备,其基于时间同步与消息时域定义,实现以太网中嵌入式设备与交换机之间的可定义确定性确定性通信。
本实用新型提供一种兼容可定义确定性通信以太网的嵌入式设备,其作为以太网中的终端设备,实现以太网中由数字/模拟信号封装而成的网络消息的发送与接收,该嵌入式设备包括一主控模块、一电源模块、一物理层芯片、一网络变压器、网口,以及预订数量的数字量输入模块、数字量输出模块、模拟量输入模块、模拟量输出模块,当需要发送网络消息时,由主控模块从数字量输入模块/模拟信号输入模块采集数字/模拟信号进行网络消息封装,该主控模块判断消息类型后在相应时域通过网口定时发出对应消息至交换机,当需要接收网络消息时,由主控模块通过网口从交换机接收网络消息,该主控模模块解析网络消息后在指定的数字量输出模块/模拟量输出模块输出数字/模拟信号,其中,所述主控模块用于协议封装与解析、信号封装与解析、信号转换、全局/区域时钟校准、网络消息缓存、串行通信、网络消息定时触发;所述物理层芯片用于物理链路的创建、维持或拆除;所述网络变压器用于网络设备的电气隔离、噪声抑制。
优选的,所述主控模块基于时钟校准模块进行全局/区域时钟校准,该时钟校准模块为主控模块提供时钟同步和网络消息时间戳。
优选的,所述时钟校准模块包括一全局时间寄存器、一周期时间寄存器、一时间校正寄存器、一时间步长寄存器、二时间戳寄存器、一周期寄存器及若干触发时间寄存器。
优选的,所述网络消息时间戳包括硬件时间戳和软件时间戳。
优选的,其还包括若干扩展模块,所述扩展模块包括烧录接口或调试接口。
优选的,所述消息类型包括实时消息以及非实时消息,其中,所述实时消息在规定的周期时域内发送,所述非实时消息在规定的周期时域外发送。
优选的,所述主控模块运行包括FreeRTOS或/μC/OS操作系统,基于操作系统对设备所需功能进行解耦,具有或支持网络协议栈,自定义用户应用与其他功能。
优选的,所述主控模块运行有网络时间同步协议。
优选的,所述电源模块包括DCDC变换电路。
优选的,其还包括一以太网模块,该以太网模块支持轻量级网络协议栈、自定义数字信号/模拟信号输入/输出转换协议,以及自定义控制协议与线程。
优选的,该嵌入式设备能够完全兼容一般以太网的所有功能,符合IEEE802.3标准,能够与一般的网络设备进行局域网组网,符合IEEE 802.3标准的网络协议栈在主控模块中实现,一般的以太网网络功能在该协议栈中以协议的形式实现。
本实用新型提供的一种兼容可定义确定性通信以太网的嵌入式设备,通过主控模块与网口实现在以太网中终端设备与交换机的网络消息接收与发送,同时主控模块通过协议封装与解析、信号封装与解析、信号转换,并基于全局时钟校准实现该嵌入式设备可根据不同网络消息类型在相应时域定时发送与接收,不同网络消息以及发送/接收时域均可通过硬件或软件编辑来定义,将实时性消息与非实时性消息分渠道发送与接收,实现以太网的可定义确定性通信,该嵌入式设备提高网络消息的灵活性、确定性,同时扩展以太网的兼容性。
附图说明
图1是本实用新型提供的一种兼容可定义确定性通信以太网的嵌入式设备硬件结构示意图;
图2是本实用新型提供的一种兼容可定义确定性通信以太网的嵌入式设备电源模块硬件原理图;
图3是本实用新型提供的一种兼容可定义确定性通信以太网的嵌入式设备主控模块的软件结构图;
图4是本实用新型提供的一种兼容可定义确定性通信以太网的嵌入式设备中PTPd的文件结构图;
图5是本实用新型提供的一种兼容可定义确定性通信以太网的嵌入式设备PTP时间戳捕获位置示意图;
图6是本实用新型提供的一种兼容可定义确定性通信以太网的嵌入式设备主控模块与物理层芯片的硬件连线原理图;
图7是本实用新型提供的一种兼容可定义确定性通信以太网的嵌入式设备对PTP消息收发流程图;
图8是本实用新型提供的一种兼容可定义确定性通信以太网的嵌入式设备对PTP同步协议同步效果图;
图9是本实用新型提供的一种兼容可定义确定性通信以太网的嵌入式设备程序流程图。
具体实施方式
下面结合附图对本实用新型所提供的一种兼容可定义确定性通信以太网的嵌入式设备作进一步说明,需要指出的是,下面仅以一种最优化的技术方案对本实用新型的技术方案以及设计原理进行详细阐述。
参阅图1,本实用新型提供一种兼容可定义确定性通信以太网的嵌入式设备,其连接于电脑端,实现以太网中电脑端与交换机之间的确定性通信,需要明确的是,本技术方案所提及的以太网可用于工业控制或实时控制,且兼容商业以太网。其中,其作为以太网中的终端设备,实现以太网中由数字/模拟信号封装而成的网络消息的发送与接收,该嵌入式设备包括一主控模块、一电源模块、一物理层芯片、一网络变压器、网口,以及预订数量的数字量输入模块、数字量输出模块、模拟量输入模块、模拟量输出模块,当需要发送网络消息时,由主控模块从数字量输入模块/模拟信号输入模块采集数字/模拟信号进行网络消息封装,该主控模块判断消息类型后在相应时域通过网口定时发出对应消息至交换机,当需要接收网络消息时,由主控模块通过网口从交换机接收网络消息,该主控模模块解析网络消息后在指定的数字量输出模块/模拟量输出模块输出数字/模拟信号,其中,所述主控模块用于协议封装与解析、全局/区域时钟校准、网络消息缓存、串行通信、网络消息定时触发,在本实施中,该主控模块的芯片具体型号为STM32F107;所述物理层芯片用于物理链路的创建、维持或拆除,在本实施例中,该物理层芯片选用LAN8720A物理层芯片;所述网络变压器用于网络设备的电气隔离、噪声抑制,在本实施例中,采用常规RJ45接口HR911130C;结合图2,所述电源模块为DCDC变换电路,将输入的12V电压降压,通过调节电阻大小,为其他各个模块提供3.3V、5V、1.8V及1.2V电压。
可优选的是,嵌入式设备还包括扩展模块、串行通信模块以及存储模块,所述扩展模块包括但不限于调试串口、烧录接口、GPIO接口等。
可优选的是,嵌入式设备还包括一以太网模块,该以太网模块支持轻量级网络协议栈、自定义数字信号/模拟信号输入/输出转换协议,以及自定义控制协议与线程,该嵌入式设备能够完全兼容一般以太网的所有功能,符合IEEE802.3标准,能够与一般的网络设备进行局域网组网,符合IEEE 802.3标准的网络协议栈在主控模块中实现,一般的以太网网络功能在该协议栈中以协议的形式实现。
可优选的是,所述主控模块基于时钟校准模块进行全局/区域时钟校准,该时钟校准模块为主控模块提供时钟同步和网络消息时间戳,进一步的,所述时钟校准模块包括一全局时间寄存器、一周期时间寄存器、一时间校正寄存器、一时间步长寄存器、二时间戳寄存器、一周期寄存器及若干触发时间寄存器,其中,所述全局时间寄存器为系统时间来源,是全局时钟校正模块的输出结果,其中存储的数值可以被所述ARM内核修改,所述全局时间寄存器中储存的值有两种被修改的方法:第一种是直接修改为所述ARM内核通过SPI通讯发来的数值;第二种是在原先储存的数值基础上,按照所述ARM内核通过SPI通讯发来的指令,增加或减少所述ARM内核通过SPI通讯发来的数值;所述周期时间寄存器相对于全集时间寄存器累计且不清零的计时方式,周期性计时对结果清零,清零周期为所述周期寄存器中储存的值,该值可以被所述ARM内核通过SPI通讯读取和修改;所述时间校正寄存器,是根据由同步协议计算得到的同步时间误差通过校正算法得出校正控制量的寄存器,更新该寄存器值可以对本地系统时间计时速率进行校正,该寄存器值也可以被所述ARM内核通过SPI通讯读取和修改;所述时间步长寄存器也会对时间计时速率产生影响但其值与输入的系统时钟相关,一般在初始化确定后不再更改,如实在是有需要,该寄存器值也可以被所述ARM内核通过SPI通讯读取和修改;所述时间戳寄存器会在所述嵌入式设备进行以太网通讯的收/发操作时,将所述全局时间寄存器中当前的值存储起来,发生收操作和发操作的时间由所述两个时间戳寄存器分开存储;所述两个时间戳寄存器的值均可由所述ARM内核通过SPI通讯读取;所述触发时间寄存器为所述定时器触发的依据,当周期时间寄存器值等于任意触发时间寄存器的值时,将产生对应的触发信号;所有触发时间寄存器的值均可以被所述ARM内核通过SPI通讯读取和修改。
可优选的,所述网络消息时间戳包括硬件时间戳和软件时间戳。
该嵌入式设备基于全局/区域同步时间,设定若干发送及接收实时消息的定时器,所述定时器要求基于一个设定好的周期,在该周期内的固定时间偏移点触发实时消息的控制与接收。在非定时器触发时间,由电脑端下发的消息将进入实时消息的缓冲队列等待定时器触发。定时器触发时,该链路状态切换到实时控制层,阻塞其他非实时消息消息收发,仅传输实时消息,该实时消息传输结束后,链路切换回信息传输层状态,恢复非实时消息收发,其链路上不存在因其他网络消息传输而造成的拥塞与丢包问题,因此相对于常规网络消息而言具有高度的实时性与确定性。
以下,结合具体说明,进一步介绍该嵌入式设备的实现过程:
具体的,参阅图3,本具体实施例中嵌入式设备采用ARM处理器为核心的MCU平台,具体型号为STM43F429,为整合所述全局时钟校准模块,可由FPGA介入MCU与物理层之间,提供全局时钟校准模块所需功能,或者也可以选用具有支持IEEE 1588标准的以太网模块的MCU代替一部分全局时钟校准模块功能。图中采用了后者方案,计时校正模块集成于以太网模块内部,ARM中运行FreeRTOS操作系统,并整合LwIP提供网络协议栈支持。PTP协议作为应用运行于FreeRTOS中,用LwIP提供的UDP/IP组播接口进行同步消息帧的收发。用户也可以自定义一些任务应用,通过LwIP提供的TCP/IP协议栈等进行网络通信,所述任务应用产生的网络消息将被添加至缓冲队列中。所述任务应用中一般包括数字输入、数字输出、模拟输入、模拟输出功能,以及用于将数字量、模拟量封装的消息序列化及反序列化程序,为末端被控设备提供模拟、数字量采样以及模拟、数字量控制功能。
参阅图4,本实用新型提供的一种兼容可定义确定性通信以太网的嵌入式设备所采用PTP协议的具体实现为PTPd(Precision Time Protocol daemon)的嵌入式版本,作为一后台应用程序运行在FreeRTOS操作系统中,图中所示为PTPd的文件结构,其核心文件主要为协议protocol、伺服servo以及最佳主时钟算法bmc。
Protocol文件中包含了协议状态机,主要提处理接收到的PTP协议帧、发布PTP协议帧以及根据收到的协议帧以及定时器中断进行同步状态切换。
Servo文件用于计算本地时钟校准值,该文件包括PI控制器及滤波算法,能够直接影响软件层面的PTP时钟的同步精度。此外,Servo文件中还包含了多种时钟偏差更新策略,在不同同步状态下采用不同的时钟更新策略,以提高最终同步的快速性和精确性。
Bmc文件内容为最佳主时钟算法,若在同一组播域中同时存在多个同步主机,那么将由该算法选择出最佳主时钟,以保证同步主机的唯一性,另外也可以在同步主机故障时可以由其他可用作同步主机的从机将其替换,从而保证同步的可靠性。最佳主时钟算法是基于每个时钟的初始配置决定的,其比较顺序依次为:时钟优先级、时钟类型、时钟准确性、时钟稳定性及时钟ID。以上属性最优的时钟将被选为主时钟,即可以通过修改初始配置参数来更改某节点被选为主时钟的概率。除了修改初始配置,也可以通过管理节点对最佳主时钟的选择进行在线修改。
除上述核心文件外,PTPd还有诸多辅助文件,主要辅助文件函数如下:
·Arith用于数值处理,在一般嵌入式平台,时间戳存储在两个32位的寄存器中,因此在计算时钟偏差时需要将寄存器中的值转换为实际时间,而在更新本地时钟时需要将实际时间更新到寄存器中,因此需要对两类值进行数值转换。
·Msg文件为PTP消息的封包及解包文件,用于将时间戳或其他时钟信息写入PTP消息或将其提取出来。
·Sys_time文件是依赖平台的本地的时钟接口,为PTPd获取、设置、调整本地系统时钟提供函数接口。
·Timer文件是依赖平台的定时器接口,为PTPd提供软件定时器中断的服务,主要包括定时发送Sync同步帧、Announce声明帧、Delay_Req延迟请求帧等等定时操作。
·Net文件是依赖网络协议栈的网络接口,PTPd通过该文件提供的接口进行实际的网络收发。
·PTPd文件为依赖操作系统的PTPd的后台进程文件,用于管理PTPd进程的启动、初始化等操作。
参阅图5,本实用新型提供的一种兼容可定义确定性通信以太网的嵌入式设备产生网络消息时间戳的位置如图所示,PTP消息被捕获的位置越靠近底层,时间抖动越小,同步精度越高。靠近底层的两个位置可视为硬件时间戳而另外两个位置归类为软件时间戳。STM32F429的以太网模块都支持IEEE 1588标准,即具有捕获PTP消息、记录时间戳、计时、校正本地时间等功能。所述支持IEEE 1588标准的以太网模块是使用RMII或MII通信接口的百兆以太网模块,即PTP时间戳将在在图5中的B点被记录,在该点记录时间戳最终的同步精度一般能达到100ns以下。
参阅图6,本实用新型提供的一种兼容可定义确定性通信以太网的嵌入式设备物理层芯片与STM32F429连线的硬件原理图如图所示。物理层芯片与STM32F429的连接方式为RMII百兆以太网接口。消息在传输时是由STM32F429的以太网模块中的MAC硬件控制器依据MAC通信协议传输的,传输方式为DMA。
参阅图7,本实用新型提供的嵌入式设备PTP消息收发流程:
以同步消息的Sync帧发送为例,当Sync的定时器到期并需要发送一个Sync帧时,由PTPd线程生成需要发送的消息帧,经过UDP及IP协议封装,存入缓冲结构体pbuf中,LwIP底层将提取pbuf中数据内容,并通过以太网模块发送。发送时需要先将消息装填到ETH的发送描述器(TX Descriptor)中,然后以DMA方式,经由RMII/MII通信接口传输给物理层。当帧首定界符(Start-of-Frame Delimiter,SFD)开始传输瞬间,以太网模块将自动记录该消息的发送时间戳。等待DMA传输结束后,ETH的发送寄存器中的TTSS被置位,此时可以从发送描述器中获取记录的时间戳。在PTP消息接收时,消息同样将以DMA方式从物理层发送到以太网模块(ETH),当RMII/MII开始传输SFD时,以太网模块记录此时时间戳并保存到接收描述器(RX Descriptor)中,DMA接收完成后,产生ETH模块中断,并以信号量的方式通知网络接收线程。接收线程将消息以及从接收描述器中取出的时间戳保存到包缓冲结构体中,供PTP协议计算使用。
参阅图8,本实用新型提供的的嵌入式设备的同步协议运行效果图。在本实施例中,两块STM32开发板经由网线直连,时钟误差可达到30ns以内的同步精度,效果显著。
具体的,参阅图9,本实用新型提供的一种兼容可定义确定性通信以太网的嵌入式设备程序流程如图所示。所述嵌入式设备中将运行PTP协议参与全局时间同步,运行PTP协议,对于PTP同步主机来说,每一个同步周期会组播一次同步帧,而同步从机每一个同步延迟请求周期会向同步主机发送一个延迟请求帧。另外PTP同步主机在接收到延迟请求帧时需要进行应答,而PTP同步从机在接收到同步帧时将依据PTP同步原理进行计算,得到与同步主机的时间偏差后通过校正算法计算出时间修正量,修正本地时钟计时速率并等待下一个同步周期。当周期寄存器中的时间到达预设某个时间点时,产生触发信号,此时将停止发送其他网络消息,并从缓冲队列中取出实时消息并发送,待该实时消息传输完毕后恢复其他消息发送。而对于非时间触发时间点时的非实时消息则按照缓冲队列中的顺序依次发送。当嵌入式设备接收到控制输出消息时,解析消息并确定需要输出的数字或模拟量,经由数模或模数转换输出要求的控制量,达到控制末端被控设备的目的;也可以周期性采集数字或模拟量信号,分装为信息采集消息后存入缓冲队列中,根据实际需求划分为实时控制信号类及非实时消息类,等待时间触发时发送或其他时间发送。
该嵌入式设备能够作为具有实时通信功能的通信终端工作在兼容实时确定性通信的可定义以太网中。搭载该网卡的嵌入式设备能够参与整个控制网络时间同步过程,与整个网络中的主时钟进行时间同步,使设备自身的时间误差低于控制精度要求。
本实用新型提供的兼容可定义确定性通信以太网的嵌入式设备,通过不断地获取该自身所接受与发送的网络消息时间戳,以及以太网中对应的同步设备其自身接受与发送的网络消息时间戳来修正本地时钟,以达到和对应的同步设备确定性通信的目的,另外,通过定义不同时域发送不同类型的网络消息,既达到动态规划的目的又保证消息的确定性。
以上仅是本实用新型的优选实施方式,应当指出的是,上述优选实施方式不应视为对本实用新型的限制,本实用新型的保护范围应当以权利要求所限定的范围为准。对于本技术领域的普通技术人员来说,在不脱离本实用新型的精神和范围内,还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
Claims (10)
1.一种兼容可定义确定性通信以太网的嵌入式设备,其作为以太网中的终端设备,实现以太网中由数字/模拟信号封装而成的网络消息的发送与接收,其特征在于,该嵌入式设备包括一主控模块、一电源模块、一物理层芯片、一网络变压器、网口,以及预订数量的数字量输入模块、数字量输出模块、模拟量输入模块、模拟量输出模块,当需要发送网络消息时,由主控模块从数字量输入模块/模拟信号输入模块采集数字/模拟信号进行网络消息封装,该主控模块判断消息类型后在相应时域通过网口定时发出对应消息至交换机,当需要接收网络消息时,由主控模块通过网口从交换机接收网络消息,该主控模模块解析网络消息后在指定的数字量输出模块/模拟量输出模块输出数字/模拟信号,其中,
所述主控模块用于协议封装与解析、信号封装与解析、信号转换、全局/区域时钟校准、网络消息缓存、串行通信、网络消息定时触发;
所述物理层芯片用于物理链路的创建、维持或拆除;
所述网络变压器用于网络设备的电气隔离、噪声抑制。
2.根据权利要求1所述的一种兼容可定义确定性通信以太网的嵌入式设备,其特征在于,所述主控模块基于时钟校准模块进行全局/区域时钟校准,该时钟校准模块为主控模块提供时钟同步和网络消息时间戳。
3.根据权利要求2所述的一种兼容可定义确定性通信以太网的嵌入式设备,其特征在于,所述时钟校准模块包括一全局时间寄存器、一周期时间寄存器、一时间校正寄存器、一时间步长寄存器、二时间戳寄存器、一周期寄存器及若干触发时间寄存器。
4.根据权利要求2所述的一种兼容可定义确定性通信以太网的嵌入式设备,其特征在于,所述网络消息时间戳包括硬件时间戳和软件时间戳。
5.根据权利要求1所述的一种兼容可定义确定性通信以太网的嵌入式设备,其特征在于,其还包括扩展模块,所述扩展模块包括烧录接口或调试接口。
6.根据权利要求1所述的一种兼容可定义确定性通信以太网的嵌入式设备,其特征在于,所述消息类型包括实时消息以及非实时消息,其中,所述实时消息在规定的周期时域内发送,所述非实时消息在规定的周期时域外发送。
7.根据权利要求1所述的一种兼容可定义确定性通信以太网的嵌入式设备,其特征在于,所述主控模块运行包括FreeRTOS或/μC/OS操作系统。
8.根据权利要求1所述的一种兼容可定义确定性通信以太网的嵌入式设备,其特征在于,所述主控模块运行有网络时间同步协议。
9.根据权利要求1所述的一种兼容可定义确定性通信以太网的嵌入式设备,其特征在于,所述电源模块包括DCDC变换电路。
10.根据权利要求1所述的一种兼容可定义确定性通信以太网的嵌入式设备,其特征在于,其还包括一以太网模块,该以太网模块支持轻量级网络协议栈、自定义数字信号/模拟信号输入/输出转换协议,以及自定义控制协议与线程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120239563.1U CN214480655U (zh) | 2021-01-28 | 2021-01-28 | 一种兼容可定义确定性通信以太网的嵌入式设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120239563.1U CN214480655U (zh) | 2021-01-28 | 2021-01-28 | 一种兼容可定义确定性通信以太网的嵌入式设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214480655U true CN214480655U (zh) | 2021-10-22 |
Family
ID=78116490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120239563.1U Active CN214480655U (zh) | 2021-01-28 | 2021-01-28 | 一种兼容可定义确定性通信以太网的嵌入式设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214480655U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114697321A (zh) * | 2022-01-12 | 2022-07-01 | 中国电子科技集团公司第十研究所 | 分布式综合可重构电子系统平台架构 |
-
2021
- 2021-01-28 CN CN202120239563.1U patent/CN214480655U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114697321A (zh) * | 2022-01-12 | 2022-07-01 | 中国电子科技集团公司第十研究所 | 分布式综合可重构电子系统平台架构 |
CN114697321B (zh) * | 2022-01-12 | 2023-05-12 | 中国电子科技集团公司第十研究所 | 分布式综合可重构电子系统平台架构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11050501B2 (en) | Performing PHY-level hardware timestamping and time synchronization in cost-sensitive environments | |
US8914662B2 (en) | Implementing transparent clock by correcting time information carried in data using residence time information | |
CN111555834B (zh) | 基于ieee1588协议的无线网络的时钟同步方法及系统 | |
JP6527289B2 (ja) | 時刻同期方法、センサ収容端末、およびセンサネットワークシステム | |
CN101977104A (zh) | 基于ieee1588精确时钟同步协议系统及其同步方法 | |
JP5127482B2 (ja) | タイミング同期方法、同期装置、同期システム及び同期プログラム | |
CN101917316A (zh) | 一种高速实时工业以太网的通信方法及装置 | |
CN112929117B (zh) | 一种兼容可定义确定性通信以太网 | |
CN106685735B (zh) | Epa片上系统、epa通信系统及通信方法 | |
WO2015196685A1 (zh) | 时钟同步方法及装置 | |
CN102299788A (zh) | 自动发送ieee1588协议报文的控制方法及装置 | |
CN111585862A (zh) | 一种EtherCAT与TSN网络互通的实现方法及装置 | |
US20170272190A1 (en) | Time synchronization method and apparatus for network devices and time synchronization server | |
CN113037417B (zh) | 实现精确时间协议报文一步模式的方法、装置及存储介质 | |
WO2022040847A1 (zh) | 通信数据处理方法及装置 | |
CN111726189A (zh) | 基于时间戳标记电路的双核系统时钟同步方法及装置 | |
CN214480655U (zh) | 一种兼容可定义确定性通信以太网的嵌入式设备 | |
CN109753368B (zh) | 一种实时数据发送方法及系统 | |
CN114629586A (zh) | 一种网口ptp授时功能扩展装置及扩展方法 | |
CN108199822B (zh) | 一种EtherCAT-NCUC的总线同步方法及装置 | |
CN214627000U (zh) | 一种兼容可定义确定性通信以太网的网卡设备 | |
CN214627023U (zh) | 一种兼容可定义确定性通信以太网的交换设备 | |
WO2023213080A1 (zh) | 基于fpga实现网络节点时间同步的方法 | |
CN113381832B (zh) | 一种基于fpga平台的精确时间同步方法 | |
Maruyama et al. | Communication architecture of EtherCAT master for high-speed and IT-enabled real-time systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |