CN112306933A - 一种基于pci和pxie的双总线控制板卡 - Google Patents

一种基于pci和pxie的双总线控制板卡 Download PDF

Info

Publication number
CN112306933A
CN112306933A CN201910636038.0A CN201910636038A CN112306933A CN 112306933 A CN112306933 A CN 112306933A CN 201910636038 A CN201910636038 A CN 201910636038A CN 112306933 A CN112306933 A CN 112306933A
Authority
CN
China
Prior art keywords
main controller
pxie
pci
bus control
dual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910636038.0A
Other languages
English (en)
Inventor
栾东海
刘晓
肖春霞
王志民
邵帅
刘海记
吴伟
王要磊
郝健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201910636038.0A priority Critical patent/CN112306933A/zh
Publication of CN112306933A publication Critical patent/CN112306933A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44521—Dynamic linking or loading; Link editing at or after load time, e.g. Java class loading
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0022—Multibus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种基于PCI和PXIE的双总线控制板卡，包括可编程逻辑器件CPLD、配置寄存器、温度监控组件、JTAG模块、主控制器、FMC连接器、JTAG调试组件、内存组件以及时间管理芯片，所述主控制器通过I/O通讯的形式连接FMC连接器，本发明对配置文件可进行加解密处理，适合某些对安全性要求较高的领域；可以在设备不开箱、不断电的情况下实现快速的程序加载，应用灵活，特别是在生产调试阶段和外场试验程序升级时显得尤为重要；配置寄存器可同时存储多个配置文件，适用于在系统不断电、设备输出不同功能或功能需要进行切换等特殊场合；双总线控制板卡具有灵活、可靠、安全等特点，在国防、航天等测控技术领域具有广泛的应用前景。

Description

一种基于PCI和PXIE的双总线控制板卡
技术领域
本发明涉及FPGA在线加载系统领域，尤其是涉及一种基于PCI和PXIE的双总线控制板卡。
背景技术
运载火箭地面测发控系统实现对运载火箭的发射控制测试和状态参数采集转发，可靠、安全是系统设计的首要原则，在研制过程中，发现系统的可靠性、安全性设计主要集中在接口电路部分，而在可编程逻辑电路部分的可靠性、安全性设计几乎为零。测发控系统采用PXIE总线架构平台，对国防领域内的基于PXIE总线的数据处理板卡进行调研，发现目前市场上PXIE板卡主要分为“FPGA+存储+具有一定功能的接口电路”和“FPGA+存储+满足某一规范的I/O接口电路”两种模式，可靠性、安全性设计主要集中在接口电路设计、板卡供电设计和板卡上电时输出I/O状态控制等几个方面，不能满足测发控系统对系统可靠性、安全性设计的要求，因此设计新研了一种基于PCI和PXIE的双总线控制板卡。
发明内容
本发明为克服上述情况不足，旨在提供一种能解决上述问题的技术方案。
一种基于PCI和PXIE的双总线控制板卡，包括可编程逻辑器件CPLD、配置寄存器、温度监控组件、JTAG模块、主控制器、FMC连接器、JTAG调试组件、内存组件以及时间管理芯片，所述主控制器通过I/O通讯的形式连接FMC连接器，且温度监控组件与主控制器通讯连接并以此监控主控制器的运行温度；所述主控制器还通讯连接JTAG调试组件、内存组件、时间管理芯片以及可编程逻辑器件CPLD；其中主控制器还通过PXIE总线通讯连接上位机；所述可编程逻辑器件CPLD通讯连接有配置寄存器以及JTAG模块，且可编程逻辑器件CPLD通过PCI总线通讯连接上位机。
作为本发明进一步的方案：双总线控制板卡具有1个FMC接口，1个x8 PCIe主机接口。
作为本发明进一步的方案：所述主控制器采用Xilinx的Kintex-7系列FPGA，其型号为XC7K325T-2FFG900I，主控制主要实现FMC接口数据的采集处理以及PXIE总线接口的转换。
作为本发明进一步的方案：所述可编程逻辑器件CPLD采用Altera的CPLD，其型号为EPM1270M256I5N，可编程逻辑器件CPLD主要实现FPGA程序上电加载、FPGA动态配置、多配置文件并行管理、配置文件加载解密和PCI总线接口的转换。
作为本发明进一步的方案：所述内存组件包括1组独立地64位DDR3 SDRAM，用于对FPGA采集到的数据进行缓存。
作为本发明进一步的方案：时钟管理芯片用于对主控制器、可编程逻辑器件CPLD、内存组件提供全局时钟或参考时钟。
本发明的有益效果：本发明对配置文件可进行加解密处理，适合某些对安全性要求较高的领域；可以在设备不开箱、不断电的情况下实现快速的程序加载，应用灵活，特别是在生产调试阶段和外场试验程序升级时显得尤为重要；配置寄存器可同时存储多个配置文件，适用于在系统不断电、设备输出不同功能或功能需要进行切换等特殊场合；双总线控制板卡具有灵活、可靠、安全等特点，在国防、航天等测控技术领域具有广泛的应用前景。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明结构原理图；
图2是本发明的流程图。
具体实施方式
请参阅图1～2，本发明实施例中，一种基于PCI和PXIE的双总线控制板卡，包括可编程逻辑器件CPLD、配置寄存器、温度监控组件、JTAG模块、主控制器、FMC连接器、JTAG调试组件、内存组件以及时间管理芯片，所述主控制器通过I/O通讯的形式连接FMC连接器，且温度监控组件与主控制器通讯连接并以此监控主控制器的运行温度；所述主控制器还通讯连接JTAG调试组件、内存组件、时间管理芯片以及可编程逻辑器件CPLD；其中主控制器还通过PXIE总线通讯连接上位机；所述可编程逻辑器件CPLD通讯连接有配置寄存器以及JTAG模块，且可编程逻辑器件CPLD通过PCI总线通讯连接上位机。
双总线控制板卡具有1个FMC接口，1个x8 PCIe主机接口。
所述主控制器采用Xilinx的Kintex-7系列FPGA，其型号为XC7K325T-2FFG900I，主控制主要实现FMC接口数据的采集处理以及PXIE总线接口的转换；
所述可编程逻辑器件CPLD采用Altera的CPLD，其型号为EPM1270M256I5N，可编程逻辑器件CPLD主要实现FPGA程序上电加载、FPGA动态配置、多配置文件并行管理、配置文件加载解密和PCI总线接口的转换。
所述内存组件包括1组独立地64位DDR3 SDRAM，用于对FPGA采集到的数据进行缓存。
时钟管理芯片用于对主控制器、可编程逻辑器件CPLD、内存组件提供全局时钟或参考时钟。
本发明的工作原理是：板卡上电后，CPLD从配置寄存器里读取配置文件并进行解密处理，CPLD向FPGA主动发起FPGA上电配置，FPGA配置成功后向CPLD发送上电配置成功信号并进行板卡自检（如板卡温度参数采集检测、配置寄存器里配置文件数量等）。
当FPGA需要在线动态配置时，由上位机通过PXIE总线给FPGA发送在线配置命令和配置文件要求。FPGA根据配置命令和要求判断是从配置寄存器直接读取配置文件，还是由CPLD通过PCI总线从上位机直接下传新的配置文件到配置寄存器。若为后者，当新的配置文件下载到配置寄存器后，CPLD给FPGA反馈准备好信号，FPGA给CPLD发送在线配置命令和要求。
由于配置寄存器内可能同时存在多个配置文件，CPLD根据FPGA发送的配置命令和要求，从配置寄存器读取相应配置文件，解密处理后对FPGA进行在线配置，配置成功后FPGA发送配置完成标志，在线配置流程结束；若配置未成功，返回到CPLD根据FPGA发送的配置命令和要求，从配置寄存器读取相应配置文件重新开始。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。

Claims (5)

1.一种基于PCI和PXIE的双总线控制板卡，其特征在于，包括可编程逻辑器件CPLD、配置寄存器、温度监控组件、JTAG模块、主控制器、FMC连接器、JTAG调试组件、内存组件以及时间管理芯片，所述主控制器通过I/O通讯的形式连接FMC连接器，且温度监控组件与主控制器通讯连接并以此监控主控制器的运行温度；所述主控制器还通讯连接JTAG调试组件、内存组件、时间管理芯片以及可编程逻辑器件CPLD；其中主控制器还通过PXIE总线通讯连接上位机；所述可编程逻辑器件CPLD通讯连接有配置寄存器以及JTAG模块，且可编程逻辑器件CPLD通过PCI总线通讯连接上位机。
2.根据权利要求1所述的基于PCI和PXIE的双总线控制板卡，其特征在于，双总线控制板卡具有1个FMC接口，1个x8 PCIe主机接口。
3.根据权利要求1所述的基于PCI和PXIE的双总线控制板卡，其特征在于，所述主控制器采用Xilinx的Kintex-7系列FPGA，其型号为XC7K325T-2FFG900I，主控制主要实现FMC接口数据的采集处理以及PXIE总线接口的转换。
4.根据权利要求1所述的基于PCI和PXIE的双总线控制板卡，其特征在于，所述内存组件包括1组独立地64位DDR3 SDRAM，用于对FPGA采集到的数据进行缓存。
5.根据权利要求1所述的基于PCI和PXIE的双总线控制板卡，其特征在于，时钟管理芯片用于对主控制器、可编程逻辑器件CPLD、内存组件提供全局时钟或参考时钟。
CN201910636038.0A 2019-07-15 2019-07-15 一种基于pci和pxie的双总线控制板卡 Pending CN112306933A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910636038.0A CN112306933A (zh) 2019-07-15 2019-07-15 一种基于pci和pxie的双总线控制板卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910636038.0A CN112306933A (zh) 2019-07-15 2019-07-15 一种基于pci和pxie的双总线控制板卡

Publications (1)

Publication Number Publication Date
CN112306933A true CN112306933A (zh) 2021-02-02

Family

ID=74328713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910636038.0A Pending CN112306933A (zh) 2019-07-15 2019-07-15 一种基于pci和pxie的双总线控制板卡

Country Status (1)

Country Link
CN (1) CN112306933A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677346A (zh) * 2004-04-01 2005-10-05 迈普（四川）通信技术有限公司 可编程器件程序更新方法及可更新程序的板卡
CN202600682U (zh) * 2011-12-20 2012-12-12 陕西海泰电子有限责任公司 PXIe零槽控制器
CN103237021A (zh) * 2013-04-08 2013-08-07 浪潮集团有限公司 一种基于fpga芯片的pci-e的高速密码卡
CN103678238A (zh) * 2013-12-30 2014-03-26 北京航天测控技术有限公司 一种LXI-PXI\PXIe适配系统
CN105335327A (zh) * 2015-10-13 2016-02-17 电子科技大学 基于Soc的可重构/双冗余VPX3U信号处理载板
CN109581916A (zh) * 2018-11-26 2019-04-05 中电科仪器仪表有限公司 一种基于fpga的pxi总线可编程数字i/o系统及实现方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677346A (zh) * 2004-04-01 2005-10-05 迈普（四川）通信技术有限公司 可编程器件程序更新方法及可更新程序的板卡
CN202600682U (zh) * 2011-12-20 2012-12-12 陕西海泰电子有限责任公司 PXIe零槽控制器
CN103237021A (zh) * 2013-04-08 2013-08-07 浪潮集团有限公司 一种基于fpga芯片的pci-e的高速密码卡
CN103678238A (zh) * 2013-12-30 2014-03-26 北京航天测控技术有限公司 一种LXI-PXI\PXIe适配系统
CN105335327A (zh) * 2015-10-13 2016-02-17 电子科技大学 基于Soc的可重构/双冗余VPX3U信号处理载板
CN109581916A (zh) * 2018-11-26 2019-04-05 中电科仪器仪表有限公司 一种基于fpga的pxi总线可编程数字i/o系统及实现方法

Similar Documents

Publication Publication Date Title
CN102945217B (zh) 一种基于三模冗余的星载综合电子系统
CN102360329B (zh) 总线监控与调试控制装置及进行总线监控与总线调试的方法
CN103218338B (zh) 一种信号处理机系统实时多dsp调试系统
CN100440805C (zh) 一种atca中jtag器件远程维护的方法及系统
TW201341811A (zh) 主機板測試裝置及其轉接模組
KR20110124617A (ko) 시스템-온-칩 및 그것의 디버깅 방법
CN104679559A (zh) 单片机在线编程的方法
CN103324583B (zh) 一种光纤陀螺离线高速数据采集方法
CN207249670U (zh) 防止保持时间违例的电路
CN102520961B (zh) 片外在线可编程的soc系统及其控制方法
US20170286254A1 (en) Method and apparatus for using target or unit under test (uut) as debugger
CN113127302A (zh) 一种板卡gpio的监控方法和装置
CN109992555A (zh) 一种供多路服务器共用的管理板卡
CN204166522U (zh) 一种高速大容量flash单板存储电路板
CN212112481U (zh) 一种原型验证平台的电路结构
CN113204456A (zh) 一种服务器vpp接口的测试方法、治具、装置及设备
WO2024113816A1 (zh) 基于联合测试工作组接口的控制系统、方法及装置
CN112306933A (zh) 一种基于pci和pxie的双总线控制板卡
CN103246584A (zh) 片上系统芯片结构及保存调试信息的方法
CN115934631A (zh) 一种基于MPSoC的智能存储平台
CN114416455A (zh) 一种多功能应用的新型cpu检测装置
CN101963936B (zh) Dsp设备通过cf存储卡存储工作参数状态的方法
CN104679123A (zh) 主机板及其数据烧录方法
CN113849355A (zh) I2c速率自适应调整方法、系统、终端及存储介质
CN210666782U (zh) 用于电能表管理芯片验证的系统及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210202