CN103218338B - 一种信号处理机系统实时多dsp调试系统 - Google Patents
一种信号处理机系统实时多dsp调试系统 Download PDFInfo
- Publication number
- CN103218338B CN103218338B CN201310086510.0A CN201310086510A CN103218338B CN 103218338 B CN103218338 B CN 103218338B CN 201310086510 A CN201310086510 A CN 201310086510A CN 103218338 B CN103218338 B CN 103218338B
- Authority
- CN
- China
- Prior art keywords
- dsp
- signal
- bus
- signal processor
- board computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种信号处理机系统实时多DSP调试系统，主要包括单板计算机、DSP信号处理板和其他板卡，其中单板计算机是信号处理机的主设备，具有控制、显示、数据存储功能，可通过VME总线与信号处理机的其他板卡进行通信；DSP信号处理板是信号处理机的从设备，用以实现大量的信号处理算法，主要由多个DSP和FPGA模块构成；其中，所述单板计算机通过VME总线将DSP程序传输到所述DSP信号处理板，然后由所述信号处理板上的FPGA模块通过HPI总线将程序加载到各个DSP。采用本发明提出的技术方案，可以实时的调试DSP程序，不会中断程序的运行，并且通过HPI接口调试DSP的方法，数据传输速率可以达到几百MB/s，与传统调试方法相比，提高了一个数量级，并可同时调试多个板卡的多个DSP。
Description
技术领域
本发明涉及通用阵列信号处理机的开发设计领域，尤其涉及多个DSP进行调试和程序加载的技术。
背景技术
信号处理机系统广泛应用于雷达、声纳等领域。从上个世纪90年代，DSP开始取代通用处理器作为主要的处理单元，广泛应用于信号处理机系统。随着信号处理技术的发展，复杂算法对信号处理机的计算能力和实时性要求越来越高，信号处理机不断革新，规模越来越大，集成的DSP也越来越多。
传统的DSP调试方法是通过专用的仿真器，将DSP板卡连接到PC主机，进行调试和程序加载，如图1所示。仿真器是用以实现硬件仿真的器件，可以对DSP中程序的运行进行控制，例如单步运行、全速运行、查看资源、设置断点等。目前常见的DSP仿真器，PC主机端是采用USB接口，DSP板卡端采用JTAG接口。JTAG是一种国际标准测试协议，主要用于芯片内部测试，标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。
很多厂商都推出了性能先进的DSP仿真器，并且配有相应的软件。传统的DSP调试方法具有开发设计简单、软件使用方便等优点，但是缺点也是显而易见的，见第四部分。
传统的DSP调试方法，采用专用的DSP仿真器，缺点表现在以下几方面：
（A）无法做到实时性调试。使用专用DSP仿真器通过JTAG接口进行调试，会中断DSP内部程序的运行，无法做到实时性。
（B）数据传输速率低，程序加载慢。JTAG接口的时钟最高只能达到几十MHz，将程序加载到DSP内部速度较慢，影响了信号处理机的开发效率。
（C）无法同时调试多个板卡的多个DSP。一个PC主机只能同时连接一个仿真器，而一个仿真器只能连接一个JTAG接口，无法同时调试多个板卡上的多个DSP，给信号处理机的开发和调试带来很大不便。
（D）成本较高。专用DSP仿真器的价格较高，使成本大大增加。
发明内容
本发明就是为了克服传统DSP调试方法的局限性，创新性的使用信号处理机中的单板计算机，通过VME总线，可以同时对信号处理机中的多个板卡上的多个DSP进行实时调试和程序加载。
具体而言，本发明提出了一种一种信号处理机系统实时多DSP调试系统，主要包括单板计算机、DSP信号处理板和其他板卡，其中
单板计算机是信号处理机的主设备，具有控制、显示、数据存储功能，可通过VME总线与信号处理机的其他板卡进行通信；
DSP信号处理板是信号处理机的从设备，用以实现大量的信号处理算法，主要由多个DSP和FPGA模块构成；
其中，所述单板计算机通过VME总线将DSP程序传输到所述DSP信号处理板，然后由所述信号处理板上的FPGA模块通过HPI总线将程序加载到各个DSP。
根据本发明另一方面，其中所述单板计算机是基于单一板块构建的完整计算机，根据信号处理机标准的不同，采用的总线接口也不同，在VME信号处理机中的单板计算机采用的是VME总线。
根据本发明另一方面，其中所述单板计算机101包括CPU主机和VME接口电路，其中CPU主机包括处理器、内存、硬盘，以及VGA、USB、PCI、PCIE、千兆以太网接口，所述VME接口电路模块用于将CPU主机的PCI或PCIE总线映射成VME总线，以使得所述单板计算机通过VME总线与其他板卡进行通信。
根据本发明另一方面，其中所述信号处理板上的多个DSP用于进行信号处理运算，多个DSP之间通过HPI总线进行通信。
根据本发明另一方面，所述信号处理板上的FPGA模块实现VME总线到HPI总线的转换，并实现对DSP的分时控制。
根据本发明另一方面，其中利用VME总线的地址线A[15:13]作为片选线，对所述信号处理板上的多个DSP的相应DSP进行调试和程序加载。
根据本发明另一方面，其中所述单板计算机对HPI接口的操作主要是通过所述DSP的芯片内部的HPIC控制寄存器、HPIA地址寄存器、HPID数据寄存器来实现的，通过HPI接口，单板计算机访问所述多个DSP的内部存储空间。
根据本发明另一方面，所述单板计算机通过写HPIC寄存器对HPI接口进行初始化，然后提取出程序代码的地址写入HPIA地址寄存器，并将程序数据写入HPID数据寄存器，直到将所有的程序数据加载到DSP信号处理板上相应DSP的内存空间；最后通过写HPIC控制寄存器向DSP发起中断，所述DSP收到中断信号后从起始地址运行程序，程序加载过程完毕。
本发明实时性好。通过本设计的方法，可以实时的调试DSP程序，不会中断程序的运行。数据传输速率高。通过HPI接口调试DSP的方法，数据传输速率可以达到几百MB/s，与传统调试方法相比，提高了一个数量级。可同时调试多个板卡的多个DSP。在本发明设计中，采用FPGA实现VME总线到HPI总线的转换，VME总线的地址线作为片选信号，实现了通过一个单板计算机101可以访问系统中所有板卡上的所有DSP。成本低。传统DSP调试方法使用的仿真器价格较高，一个信号处理机系统通常需要几个仿真器，使用单板计算机101调试的方法无需再购买其他设备，降低了成本。
附图说明
下面结合附图及具体实施例对本发明再作进一步详细的说明：
附图1所示为现有技术一的传统DSP调试方法示意图；
附图2所示为本发明提出的基于VME单板计算机的多DSP调试系统结构示意图；
附图3所示为本发明提出的HPI接口操作流程图；
附图4所述为本发明提出的DSP程序加载流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图，对本发明作详细的阐述。
参见图2，本发明提出的信号处理机系统实时多DSP调试系统由单板计算机101、DSP信号处理板201和其他板卡组成。其中，单板计算机101是主设备，其他板卡是从设备。本发明提出的实时多DSP调试技术，就是利用单板计算机101，通过VME总线将DSP程序传输到DSP信号处理板201，然后信号处理板201上的FPGA（可编程逻辑器件）通过HPI总线将程序加载到各个DSP，该技术的实现框图如图二所示。
单板计算机101是信号处理机的主设备，具有控制、显示、数据存储功能，可通过VME总线与信号处理机的其他板卡进行通信。单板计算机101是基于单一板块构建的完整计算机，根据信号处理机标准的不同，采用的总线接口也不同，在VME信号处理机中的单板计算机101采用的是VME总线。
单板计算机101包括CPU主机103模块和VME接口电路102模块。CPU主机103集成了处理器、内存、硬盘，以及VGA、USB、PCI、PCIE、千兆以太网等接口。由于CPU主机103没有VME总线，所以需要VME接口电路102模块将CPU主机103的PCI或PCIE总线映射成VME总线，这样单板计算机101即可通过VME总线与信号处理机的其他板卡进行通信。
DSP信号处理板201是信号处理机的从设备，用以实现大量的信号处理算法。它主要由DSP（数字信号处理器）和FPGA模块（可编程逻辑器件）构成。
其中，DSP的功能是进行信号处理运算，HPI总线是DSP上用于和其他微处理器间进行通信的一种接口，它与主机之间能够实现高速并行的数据传输，主机通过HPI接口可以访问DSP的片内存储器。
在信号处理机中，信号处理板201上的FPGA模块实现VME总线到HPI总线的转换，并实现对DSP的分时控制。因为主机不可能同时访问所有的DSP，所以在本发明中，我们利用VME总线的地址线A[15:13]作为片选线，选中相应板卡上的相应DSP进行调试和程序加载。
| A15 | 选中的模块 |
| 0 | DSP信号处理板201 |
| 1 | 其他板卡 |
| A14 | A13 | 选中的子模块 |
| 0 | 0 | DSP0 |
| 0 | 1 | DSP1 |
| 1 | 0 | DSP2 |
| 1 | 1 | DSP3 |
单板计算机101对HPI接口的操作主要是通过DSP芯片内部的HPIC（控制寄存器）、HPIA（地址寄存器）、HPID（数据寄存器）实现的，通过HPI接口，单板计算机101可以访问DSP的内部存储空间。
HPI接口的操作流程如图3所示，首先CPU主机103通过写HPIC寄存器对HPI接口进行初始化。在读周期中，先向HPIA寄存器写入要操作的DSP内存地址，然后该地址的数据会被放入HPID寄存器，读出HPID寄存器即可。在写周期中，也要先向HPIA寄存器写入地址，然后向HPID寄存器写入数据，HPI接口的内部机制会将该数据写入相应的DSP内存地址。
通过HPI接口对DSP进行程序加载的过程如图4所示。首先CPU主机103通过写HPIC寄存器对HPI接口进行初始化，然后提取出程序代码的地址写入HPIA寄存器，然后将程序数据写入HPID寄存器，反复如此，直到将所有的程序数据加载到DSP的内存空间。最后CPU主机103通过写HPIC寄存器向DSP发起中断，DSP收到中断信号后从起始地址运行程序，程序加载过程完毕。
本发明实时性好。通过本设计的方法，可以实时的调试DSP程序，不会中断程序的运行。数据传输速率高。通过HPI接口调试DSP的方法，数据传输速率可以达到几百MB/s，与传统调试方法相比，提高了一个数量级。可同时调试多个板卡的多个DSP。在本发明设计中，采用FPGA实现VME总线到HPI总线的转换，VME总线的地址线作为片选信号，实现了通过一个单板计算机101可以访问系统中所有板卡上的所有DSP。成本低。传统DSP调试方法使用的仿真器价格较高，一个信号处理机系统通常需要几个仿真器，使用单板计算机101调试的方法无需再购买其他设备，降低了成本。
综上所述，虽然本发明已以优选实施例披露如上，然而其并非用以限定本发明。本发明所属技术领域的普通技术人员，在不脱离本发明的精神和范围内，可作各种变动与修饰。因此，本发明的保护范围当视所附的权利要求所界定的范围为准。
Claims (5)
1.一种信号处理机系统实时多DSP调试系统，主要包括单板计算机、DSP信号处理板和其他板卡，其中
单板计算机是信号处理机的主设备，具有控制、显示、数据存储功能，可通过VME总线与信号处理机的其他板卡进行通信；
DSP信号处理板是信号处理机的从设备，用以实现大量的信号处理算法，主要由多个DSP和FPGA模块构成；
其中，所述单板计算机通过VME总线将DSP程序传输到所述DSP信号处理板，然后由所述信号处理板上的FPGA模块通过HPI总线将程序加载到各个DSP；其中所述单板计算机是基于单一板块构建的完整计算机，根据信号处理机标准的不同，采用的总线接口也不同，在VME信号处理机中的单板计算机采用的是VME总线；
其中所述单板计算机包括CPU主机和VME接口电路，其中CPU主机包括处理器、内存、硬盘，以及VGA、USB、PCI、PCIE、千兆以太网接口，所述VME接口电路用于将CPU主机的PCI或PCIE总线映射成VME总线，以使得所述单板计算机通过VME总线与其他板卡进行通信；
其中所述单板计算机对HPI接口的操作主要是通过所述DSP的芯片内部的HPIC控制寄存器、HPIA地址寄存器、HPID数据寄存器来实现的，通过HPI接口，单板计算机访问所述多个DSP的内部存储空间。
2.如权利要求1所述的系统，其中所述信号处理板上的多个DSP用于进行信号处理运算，多个DSP之间通过HPI总线进行通信。
3.如权利要求1所述的系统，所述信号处理板上的FPGA模块实现VME总线到HPI总线的转换，并实现对DSP的分时控制。
4.如权利要求3所述的系统，其中利用VME总线的地址线A[15:13]作为片选线，对所述信号处理板上的多个DSP的相应DSP进行调试和程序加载。
5.如权利要求1-4中任一权利要求所述的系统，所述单板计算机通过写HPIC寄存器对HPI接口进行初始化，然后提取出程序代码的地址写入HPIA地址寄存器，并将程序数据写入HPID数据寄存器，直到将所有的程序数据加载到DSP信号处理板上相应DSP的内存空间；最后通过写HPIC控制寄存器向DSP发起中断，所述DSP收到中断信号后从起始地址运行程序，程序加载过程完毕。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310086510.0A CN103218338B (zh) | 2013-03-19 | 2013-03-19 | 一种信号处理机系统实时多dsp调试系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310086510.0A CN103218338B (zh) | 2013-03-19 | 2013-03-19 | 一种信号处理机系统实时多dsp调试系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103218338A CN103218338A (zh) | 2013-07-24 |
| CN103218338B true CN103218338B (zh) | 2015-10-07 |
Family
ID=48816145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310086510.0A Active CN103218338B (zh) | 2013-03-19 | 2013-03-19 | 一种信号处理机系统实时多dsp调试系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103218338B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103744315B (zh) * | 2014-01-16 | 2016-05-11 | 中国人民解放军国防科学技术大学 | 一种雷达信息处理机的调试显控系统 |
| US10437694B2 (en) | 2014-02-21 | 2019-10-08 | Rolf Segger | Real time terminal for debugging embedded computing systems |
| US9384106B2 (en) | 2014-02-21 | 2016-07-05 | Rolf Segger | Real time terminal for debugging embedded computing systems |
| CN105099572B (zh) * | 2014-05-22 | 2018-11-13 | 中国科学院声学研究所 | 一种声纳信号处理机内控制型通信系统 |
| CN106776458B (zh) * | 2016-12-13 | 2020-04-10 | 积成电子股份有限公司 | 基于fpga和hpi的dsp间的通信装置及通信方法 |
| CN107168744B (zh) * | 2017-05-22 | 2019-04-16 | 哈尔滨工程大学 | 用于数字信号处理器芯片文件加载的系统及方法 |
| CN109388531B (zh) * | 2018-09-05 | 2022-03-22 | 天津市英贝特航天科技有限公司 | 基于dsp板卡的测试装置及其测试方法 |
| CN111679599B (zh) * | 2020-05-22 | 2022-01-25 | 中国航空工业集团公司西安航空计算技术研究所 | 一种cpu与dsp数据高可靠交换方法 |
| CN112115006B (zh) * | 2020-08-16 | 2022-11-04 | 西安电子科技大学 | Dsp和fpga的空间辐射效应测试装置及测试方法 |
| CN112272130B (zh) * | 2020-09-25 | 2022-09-09 | 杭州加速科技有限公司 | 半导体测试机通信总线系统 |
| CN113377457B (zh) * | 2021-06-26 | 2024-07-12 | 西安电子工程研究所 | 一种信号处理分系统及数字信号处理dsp程序在线加载方法 |
| CN113961507A (zh) * | 2021-10-20 | 2022-01-21 | 深圳市创成微电子有限公司 | 一种单核dsp处理器架构和双核dsp处理器架构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1987705A (zh) * | 2006-12-30 | 2007-06-27 | 中国科学院电工研究所 | 一种基于vme总线的实时多任务分布式控制系统 |
| CN101620428A (zh) * | 2009-07-28 | 2010-01-06 | 中国科学院电工研究所 | 基于fpga芯片的vme总线电机控制器 |
-
2013
- 2013-03-19 CN CN201310086510.0A patent/CN103218338B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1987705A (zh) * | 2006-12-30 | 2007-06-27 | 中国科学院电工研究所 | 一种基于vme总线的实时多任务分布式控制系统 |
| CN101620428A (zh) * | 2009-07-28 | 2010-01-06 | 中国科学院电工研究所 | 基于fpga芯片的vme总线电机控制器 |
Non-Patent Citations (3)
| Title |
|---|
| 基于FPDP和VME总线的多DSP通用并行处理系统设计;陈栋等;《电子测量技术》;20080331;第31卷(第3期);第154页右栏第1.1节，第155页第2.1节，附图1－2 * |
| 多处理器系统中DSPHPI与VME总线DMA接口设计;罗显志等;《微计算机应用》;20080831;第29卷(第8期);第80－85页 * |
| 程鑫等.基于DSM 的可重构多DSP并行处理架构.《华中科技大学学报》.2012,第40卷 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103218338A (zh) | 2013-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103218338B (zh) | 一种信号处理机系统实时多dsp调试系统 | |
| CN110603528B (zh) | 调试系统和方法 | |
| US11625521B2 (en) | Method, emulator, and storage media for debugging logic system design | |
| US10503848B2 (en) | Target capture and replay in emulation | |
| CN115146568B (zh) | 一种基于uvm的芯片验证系统及验证方法 | |
| US8281280B2 (en) | Method and apparatus for versatile controllability and observability in prototype system | |
| US8683265B2 (en) | Debug state machine cross triggering | |
| US9607120B2 (en) | Implementing system irritator accelerator FPGA unit (AFU) residing behind a coherent attached processors interface (CAPI) unit | |
| CN103226506B (zh) | 内嵌于芯片的usb转jtag调试装置及其调试方法 | |
| US20120150474A1 (en) | Debug state machine cross triggering | |
| US9442815B2 (en) | Distributed on-chip debug triggering with allocated bus lines | |
| CN103246588B (zh) | 一种自校验串行总线控制器和自校验串行总线实现方法 | |
| CN105335548A (zh) | 一种用于ice的mcu仿真方法 | |
| CN111209247A (zh) | 一种集成电路计算设备及计算处理系统 | |
| US10546081B2 (en) | Full memory logical erase for circuit verification | |
| CN203275482U (zh) | 一种虚拟示波器数据采集卡 | |
| CN206021247U (zh) | 一种基于arm的虚拟逻辑分析仪 | |
| CN105320630A (zh) | 一种基于智能闪存缓存的多核异构cpu-gpu系统架构 | |
| CN206039399U (zh) | 一种具有调试功能的嵌入式硬件系统 | |
| CN110596488A (zh) | 基于hpi接口的dsp电离总剂量辐射效应检测装置 | |
| CN107229793B (zh) | 一种高级可扩展接口总线平台的测试方法及装置 | |
| CN115509834A (zh) | 一种基于jtag协议的微处理器在线调试系统及调试方法 | |
| CN102662812B (zh) | 基于pci总线单路接收解调器性能测试系统 | |
| CN207281748U (zh) | 一种处理器芯片仿真器 | |
| Hu et al. | A parallel JTAG-based debugging and selection scheme for multi-core digital signal processors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |