CN206021247U - 一种基于arm的虚拟逻辑分析仪 - Google Patents
一种基于arm的虚拟逻辑分析仪 Download PDFInfo
- Publication number
- CN206021247U CN206021247U CN201620779665.1U CN201620779665U CN206021247U CN 206021247 U CN206021247 U CN 206021247U CN 201620779665 U CN201620779665 U CN 201620779665U CN 206021247 U CN206021247 U CN 206021247U
- Authority
- CN
- China
- Prior art keywords
- arm
- fpga
- host computer
- arm microprocessor
- fvla
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本实用新型涉及一种基于ARM的虚拟逻辑分析仪，是由探头电路经高速比较器、电平转换器、FPGA和ARM微处理器与同步动态随机存储器连接，FPGA分别与晶振、程序加载模块FLASH闪存Ⅰ、JTAG下载口Ⅰ连接，ARM微处理器分别与高速比较器、LCD触摸屏、FLASH闪存Ⅱ、JTAG下载口Ⅱ、SD卡和上位机连接构成。本实用新型与传统的逻辑分析仪相比，利用FPGA在实时高速数据采集方面的优势，先进的ARM处理器极大地提高了系统集成化程度，USB接口使仪器更具通用性，同时上位机LabVIEW可自定义功能，也大大减少了使用的难度与成本。本实用新型体积小，重量轻，携带方便，安装快速，可广泛应用于信号处理、软硬件调试、复杂数字系统分析等领域。
Description
技术领域：
本实用新型涉及一种数据域测试仪器，尤其是用于分析复杂数字系统的逻辑分析仪。
背景技术：
逻辑分析仪于1973年在HP和IBM合作的一个项目中问世，第一代产品测试速度慢，功能简单，仅具有基本触发能力和显示方式，定时分析与状态分析分属两种仪器；第二代产品以微机化为标志，把定时分析和状态分析合二为一，便于微机的软、硬件分析；第三代产品的主要特点是高速度、多通道、大存储容量且具有以系统性能分析为代表的分析能力；第四代产品以单片逻辑分析仪为标志，且性能更加完善。目前核心技术掌握在美国Agilent公司和Tektronix公司手中。因售价极其昂贵，体积庞大，重量动辄几公斤，不易携带，同时学习性和使用性方面欠缺友好,导致单机版的逻辑分析仪并没有广泛出现在工程师的实验台上。
本实用新型与传统的逻辑分析仪相比，采用可重构FPGA能够兼容更高速度的待测数据，先进的ARM处理器极大地提高了系统集成化程度，USB接口使仪器更具通用性，同时上位机软件可自定义功能，也大大减少了使用的难度与成本，本实用新型成本低，体积小，重量轻，携带方便，安装快速，具有相当可观的发展前景。
发明内容：
本实用新型的目的就在于针对上述现有技术的不足，提出一种基于ARM的虚拟逻辑分析仪。
本实用新型的目的是通过以下技术方案实现的:
一种基于ARM的虚拟逻辑分析仪，是由探头电路1经高速比较器2、电平转换器3、FPGA4和ARM微处理器7与同步动态随机存储器8连接，FPGA4分别与晶振5、程序加载模块FLASH闪存Ⅰ、JTAG下载口Ⅰ连接，ARM微处理器7分别与高速比较器2、LCD触摸屏6、FLASH闪存Ⅱ、JTAG下载口Ⅱ、SD卡9和上位机10连接构成。
FPGA4是由先入先出队列模块和锁相环组成，电平转换器3经先入先出队列模块与ARM微处理器7中的静态随机存储器连接，锁相环与晶振5连接构成。
ARM微处理器7是由静态随机存取存储器分别与直接内存存取控制器和USB接口连接，USB接口与DAC模块连接构成。
待测数据经探头电路1后输出保真信号，上位机10通过ARM微处理器7实时交互输出阈值电压，保真信号与阈值电压共同送入高速比较器2进行比较，高速比较器2输出的数字信号经电平转换器3转换，再经过FPGA4速度缓冲后通过总线传送至ARM微处理器7，采集的数据由USB数据线上传到上位机10，在LCD触摸屏6上实时显示波形，同时在SD卡9中在线保存。
有益效果：基于ARM微处理器的强大功能，逻辑分析仪更加集成化，体积小，重量轻，大致相当于智能手机大小，非常便于携带，成本低，操作使用方便，基于LabVIEW软件的虚拟仪器界面易于使用、方便升级、开发及维护成本低，能够满足一般的工程师对于实验检测的要求，同时有利于个人实验室的组建。利用PC更加强大的计算能力对数据进行处理，硬件采集和LabVIEW软件分析相结合，从而更好地进行数字系统软硬件的调试、检测、分析工作。
附图说明：
图1是一种基于ARM的虚拟逻辑分析仪结构框图
图2是一种基于ARM的虚拟逻辑分析仪总线结构框图
图3是图1中FPGA4模块结构框图
图4是图1中ARM微处理器7结构框图
1探头电路，2高速比较器，3电平转换器，4FPGA，5晶振，6LCD触摸屏，7ARM微处理器，8同步动态随机存储器，9SD卡，10上位机。
具体实施方式：
下面结合附图和实施例对本实用新型做进一步的详细说明：
一种基于ARM的虚拟逻辑分析仪，是由探头电路1经高速比较器2、电平转换器3、FPGA4和ARM微处理器7与同步动态随机存储器8连接，FPGA4分别与晶振5、程序加载模块FLASH闪存Ⅰ、JTAG下载口Ⅰ连接，ARM微处理器7分别与高速比较器2、LCD触摸屏6、FLASH闪存Ⅱ、JTAG下载口Ⅱ、SD卡9和上位机10连接构成。
FPGA4是由先入先出队列模块和锁相环组成，电平转换器3经先入先出队列模块与ARM微处理器7中的静态随机存储器连接，锁相环与晶振5连接构成。
ARM微处理器7是由静态随机存取存储器分别与直接内存存取控制器和USB接口连接，USB接口与DAC模块连接构成。
待测数据经探头电路1后输出保真信号，上位机10通过ARM微处理器7实时交互输出阈值电压，保真信号与阈值电压共同送入高速比较器2进行比较，高速比较器2输出的数字信号经电平转换器3转换，再经过FPGA4速度缓冲后通过总线传送至ARM微处理器7，采集的数据由USB数据线上传到上位机10，在LCD触摸屏6上实时显示波形，同时在SD卡9中在线保存。
如附图1所示的一种基于ARM的虚拟逻辑分析仪，是由多通道探头电路1依次经过高速比较器2和电平转换器3，与FPGA4中的先入先出队列模块连接，如图3所示,进行数据缓存，FPGA4与外设部分50MHz晶振5、程序加载模块FLASH闪存Ⅰ、JTAG下载口Ⅰ分别连接到一起，FPGA4经系统总线与ARM微处理器7连接，ARM微处理器7连接波形显示模块LCD触摸屏6以及波形存储模块SD卡9，并通过如图4所示内部USB模块连接至上位机10，其外设分别由程序加载模块FLASH闪存Ⅱ、JTAG下载口Ⅱ以及同步动态随机存储器8连接构成。
参见附图1—附图4，基于ARM的虚拟逻辑分析仪，包括数据采集模块、数据存储模块、波形显示模块、信号处理模块和ARM控制模块，所述ARM控制模块与数据采集模块、数据存储模块、波形显示模块相连接。
ARM控制模块连接有通讯接口，所述通讯接口包括USB接口、总线接口，总线结构如图2所示。USB接口通过USB数据线与上位机相连，总线将ARM微处理器和FPGA相连。
数据采集模块包括探头电路和高速比较器装置。
数据存储模块包括数据缓存模块和SD卡，该数据缓存模块包含FPGA中的先入先出队列模块和ARM微处理器中的静态随机存取存储器,SD卡通过接口电路连接ARM控制模块。
波形显示模块包括LCD触摸屏和上位机软件窗口，该LCD触摸屏通过接口电路连接ARM控制模块。
信号处理模块包括电平转换器和上位机。
虚拟逻辑分析的硬件系统架构中，采用ARM(Advanced RISC Machine,进阶精简指令集机器)处理器为系统控制核心的设计理念，通过连接各个外围功能部件、数字逻辑器件FPGA(Field Programmable Gate Array现场可编程门阵列)和上位机LabVIEW实现。
待测数据经探头电路1后输出保真信号，上位机10通过ARM微处理器7实时交互输出阈值电压，保真信号与阈值电压共同送入高速比较器2进行比较，高速比较器2输出的数字信号经电平转换器3转换，再经过FPGA4速度缓冲后通过总线传送至ARM微处理器7，采集的数据由USB数据线上传到上位机10，在LCD触摸屏6上实时显示波形，同时在SD卡9中在线保存。
首先，在采集控制装置控制下，多路模拟信号通过探头电路送入到高速比较器进行采集比较，比较后的信号再经过电平转换、高速缓存后，再在ARM控制模块控制下，信号通过存储模块进行存储，并在显示模块中实时显示。
ARM控制模块连接有LCD触摸屏和USB接口，使得该逻辑分析仪既可通过LCD触摸屏对波形进行简单的实时显示，也可以通过USB接口连接到上位机，在上位机LabVIEW中进行波形显示。LabVIEW可以方便地与网络、外设和其它应用连接，可以利用网络进行多用户数据共享。当需要对特定的数据流进行分析时，可在上位机软件设置触发方式，对波形进行触发显示，使得逻辑分析仪能够更加方便、准确地抓取所需要的数据。
其次，当采样信号存在不同的高低电平类型时，为准确采集信号，高速比较器一端阈值电压的大小需要匹配采样信号的类型，在ARM控制模块控制下，通过上位机软件向ARM微处理器中的DAC模块发出指令，可调电压值写入DAC模块,实现上位机PC端控制DAC模块输出可调电压。
Claims (4)
1.一种基于ARM的虚拟逻辑分析仪，其特征在于，是由探头电路(1)经高速比较器(2)、电平转换器(3)、FPGA(4)和ARM微处理器(7)与同步动态随机存储器(8)连接，FPGA(4)分别与晶振(5)、程序加载模块FLASH闪存(Ⅰ)、JTAG下载口(Ⅰ)连接，ARM微处理器(7)分别与高速比较器(2)、LCD触摸屏(6)、FLASH闪存(Ⅱ)、JTAG下载口(Ⅱ)、SD卡(9)和上位机(10)连接构成。
2.按照权利要求1所述的基于ARM的虚拟逻辑分析仪，其特征在于，FPGA(4)是由先入先出队列模块和锁相环组成，电平转换器(3)经先入先出队列模块与ARM微处理器(7)中的静态随机存储器连接，锁相环与晶振(5)连接构成。
3.按照权利要求1所述的基于ARM的虚拟逻辑分析仪，其特征在于，ARM微处理器(7)是由静态随机存取存储器分别与直接内存存取控制器和USB接口连接，USB接口与DAC模块连接构成。
4.按照权利要求1所述的一种基于ARM的虚拟逻辑分析仪，其特征在于，待测数据经探头电路(1)后输出保真信号，上位机(10)通过ARM微处理器(7)实时交互输出阈值电压，保真信号与阈值电压共同送入高速比较器(2)进行比较，高速比较器(2)输出的数字信号经电平转换器(3)转换，再经过FPGA(4)速度缓冲后通过总线传送至ARM微处理器(7)，采集的数据由USB数据线上传到上位机(10)，在LCD触摸屏(6)上实时显示波形，同时在SD卡(9)中在线保存。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620779665.1U CN206021247U (zh) | 2016-07-25 | 2016-07-25 | 一种基于arm的虚拟逻辑分析仪 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620779665.1U CN206021247U (zh) | 2016-07-25 | 2016-07-25 | 一种基于arm的虚拟逻辑分析仪 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206021247U true CN206021247U (zh) | 2017-03-15 |
Family
ID=58245999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620779665.1U Expired - Fee Related CN206021247U (zh) | 2016-07-25 | 2016-07-25 | 一种基于arm的虚拟逻辑分析仪 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206021247U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107093357A (zh) * | 2017-06-01 | 2017-08-25 | 华东师范大学 | 多功能教学用综合信号分析系统 |
| CN108319200A (zh) * | 2018-02-28 | 2018-07-24 | 西安电子科技大学 | 一种便携式互联网逻辑分析仪 |
| CN116521468A (zh) * | 2023-07-05 | 2023-08-01 | 西安智多晶微电子有限公司 | 一种fpga在线调试方法及支持在线调试的fpga |
-
2016
- 2016-07-25 CN CN201620779665.1U patent/CN206021247U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107093357A (zh) * | 2017-06-01 | 2017-08-25 | 华东师范大学 | 多功能教学用综合信号分析系统 |
| CN108319200A (zh) * | 2018-02-28 | 2018-07-24 | 西安电子科技大学 | 一种便携式互联网逻辑分析仪 |
| CN116521468A (zh) * | 2023-07-05 | 2023-08-01 | 西安智多晶微电子有限公司 | 一种fpga在线调试方法及支持在线调试的fpga |
| CN116521468B (zh) * | 2023-07-05 | 2023-09-15 | 西安智多晶微电子有限公司 | 一种fpga在线调试方法及支持在线调试的fpga |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8281280B2 (en) | Method and apparatus for versatile controllability and observability in prototype system | |
| US11625521B2 (en) | Method, emulator, and storage media for debugging logic system design | |
| EP3249543A1 (en) | Interface signal remapping method based on fpga | |
| CN108051786A (zh) | 一种宽带目标模拟器验证平台及验证方法 | |
| CN103218338B (zh) | 一种信号处理机系统实时多dsp调试系统 | |
| CN206021247U (zh) | 一种基于arm的虚拟逻辑分析仪 | |
| CN112198423B (zh) | Fpga芯片内的测试激励生成单元 | |
| CN101615030A (zh) | 一种嵌入式系统测试用的数据采集器 | |
| CN117076337B (zh) | 一种数据传输方法、装置、电子设备及可读存储介质 | |
| US10482205B2 (en) | Logic analyzer for integrated circuits | |
| CN101998135A (zh) | 移动电视信号采集及播放系统、控制方法 | |
| CN201689133U (zh) | 电能质量监测装置 | |
| CN208367681U (zh) | 一种基于cpci接口的多通道数据采集板 | |
| Gindac et al. | Open-source SoC-based Off-the-shelf Industrial-Grade Low-Cost Logic Analyzer | |
| Zhang et al. | Design of real-time temperature and humidity measurement system based on SHT21 sensor | |
| CN102662812A (zh) | 基于pci总线单路接收解调器性能测试系统 | |
| CN108153276A (zh) | 基于sopc的dcs性能测试装置及方法 | |
| Li et al. | RETRACTED ARTICLE: FPGA logic design method based on multi resolution image real time acquisition system | |
| CN103115665A (zh) | 基于atom与arm的在线式实时振动检测仪 | |
| CN108319200A (zh) | 一种便携式互联网逻辑分析仪 | |
| CN112198424B (zh) | Fpga芯片内的测试逻辑分析单元 | |
| CN117113908B (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
| Grzęda et al. | Time interval measurement module implemented in SoC FPGA device | |
| Kolhapure et al. | Verification of Complex Multimedia System-on-Chip Realized in Field Programmable Gate Array Device | |
| Ma | An Application of the Universal Verification Methodology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170315 Termination date: 20170725 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |