CN109388531B - 基于dsp板卡的测试装置及其测试方法 - Google Patents

基于dsp板卡的测试装置及其测试方法 Download PDF

Info

Publication number
CN109388531B
CN109388531B CN201811029327.6A CN201811029327A CN109388531B CN 109388531 B CN109388531 B CN 109388531B CN 201811029327 A CN201811029327 A CN 201811029327A CN 109388531 B CN109388531 B CN 109388531B
Authority
CN
China
Prior art keywords
dsp
program
configuration information
monitoring program
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811029327.6A
Other languages
English (en)
Other versions
CN109388531A (zh
Inventor
杨杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Embedtec Co Ltd
Original Assignee
Tianjin Embedtec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Embedtec Co Ltd filed Critical Tianjin Embedtec Co Ltd
Priority to CN201811029327.6A priority Critical patent/CN109388531B/zh
Publication of CN109388531A publication Critical patent/CN109388531A/zh
Application granted granted Critical
Publication of CN109388531B publication Critical patent/CN109388531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G06F11/2635—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供了一种基于DSP板卡的测试装置及其测试方法，首先，上电时，DSP6713芯片的EMIF总线的高5位地址线采用FPGA扩展且默认设置为0，此时DSP最小单元默认加载监控程序；其次，上位机和监控进行对码，并判断对码是否成功，若对码成功则执行监控程序，通过上位机修改配置信息，若对码失败则监控程序读取配置信息，执行选中的应用程序，最后，程序终止，断电。该技术方案对于使用DSP设备测试相似功能的多型号系列产品，实现了多应用程序的选择加载，提高了DSP板卡测试效率，同时节约了DSP板卡测试的成本。

Description

基于DSP板卡的测试装置及其测试方法
技术领域
本发明涉及DSP板卡测试技术领域，尤其是涉及一种基于DSP板卡的测试装置及其测试方法。
背景技术
目前，DSP板卡测试是产品上线的基本步骤，在实现DSP板卡测试过程中，发明人发现现有技术中至少存在如下问题：DSP应用开发属于定制程序开发，每种DSP板卡需要开发专用的应用程序，系统上电后只能加载执行一种程序。若要执行另一套应用程序，只能将新的程序覆盖掉旧的程序。对于使用DSP设备测试相似功能的多型号系列产品，通常采用多个单一应用程序灌装的测试板卡交换使用，难以做到高效的测试，且测试成本高昂。
发明内容
有鉴于此，本发明的目的在于提供一种基于DSP板卡的测试装置及其测试方法，以缓解现有技术中存在的测试效率低、测试成本高的技术问题。
本发明实施例提供了一种基于DSP板卡的测试方法，包括如下步骤：
a.上电时，DSP的EMIF总线的高5位地址线采用FPGA扩展且默认设置为0，此时DSP最小单元默认加载监控程序。
b.上位机和监控进行对码，并判断对码是否成功，若对码成功则执行步骤c，若对码失败则执行步骤d；
c.执行监控程序，通过上位机修改配置信息；
d.监控程序读取配置信息，执行选中的应用程序；
e.程序终止，断电。
本发明实施例提供的基于DSP板卡的测试方法中，步骤a具体为：
a1.FPGA上电时设置FLASH地址线A[24:20]为全0；
a2.DSP上电后通过EDMA自动地从EMIF接口的CE1空间搬移二次boot代码到片内RAM的0x00000000到0x00000400空间；
a3.搬移完成后自动跳转到地址0x00000000处执行上一步骤的二次boot代码；
a4.二级boot代码将监控程序从外部FLASH搬移到内部RAM中，并且在代码搬移完后跳转到监控程序入口地址c_int00。
进一步的，本发明实施例提供的基于DSP板卡的测试方法中，步骤d具体为：
d1.监控程序控制FPGA将FLASH地址线A[24:20]设置为非0值；
d2.监控程序控制FPGA对DSP硬复位；
d3.DSP复位后通过EDMA自动地从EMIF接口的CE1空间搬移二次boot代码到片内RAM的0x00000000到0x00000400空间；
d4.搬移完成后自动跳转到地址0x00000000处执行上一步骤的二次boot代码；
d5.二级boot代码将应用程序从外部FLASH搬移到内部RAM中，并且在代码搬移完后跳转到应用程序入口地址c_int00。
进一步的，本发明实施例提供的基于DSP板卡的测试方法中，步骤c具体为：执行监控程序，监控程序通过调试串口与上位机交互，配置信息存储到监控分区中。
进一步的，本发明实施例基于前述测试方法提供了测试装置，包括：DSP最小单元、FPGA、串口通信模块、1553B通信模块、AD模块、DA模块和IO模块。
DSP最小单元通过FPGA分别与串口通信模块、1553B通信模块、AD模块、DA模块和IO模块连接；其中，DSP最小单元包括DSP6713芯片、SDRAM和FLASH；FLASH的分区包括监控分区、配置信息分区和至少三个应用分区。
本发明实施例带来了以下有益效果：本发明实施例所提供的基于DSP板卡的测试装置及其测试方法，首先，上电时，DSP6713芯片的EMIF总线的高5位地址线采用FPGA扩展且默认设置为0，此时DSP最小单元默认加载监控程序；其次，上位机和监控进行对码，并判断对码是否成功，若对码成功则执行监控程序，通过上位机修改配置信息，若对码失败则监控程序读取配置信息，执行选中的应用程序，最后，程序终止，断电。该技术方案对于使用DSP设备测试相似功能的多型号系列产品，实现了多应用程序的选择加载，提高了DSP板卡测试效率，同时节约了DSP板卡测试的成本。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的基于DSP板卡的测试方法的流程图；
图2为本发明实施例提供的基于DSP板卡的测试装置的结构示意图；
图3为本发明实施例提供的基于DSP板卡的测试装置的原理图；
图4为本发明实施例提供的DSP板卡的测试装置中，FLASH的分区结构示意图。
图标：
100-DSP最小单元；110-DSP6713芯片；120-SDRAM；130-FLASH；200-FPGA；300-串口通信模块；400-1553B通信模块；500-AD模块；600-DA模块；700-IO模块。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前，每种DSP板卡在进行板卡测试时都需要开发专用的应用程序，系统上电后只能加载执行一种程序。若要执行另一套应用程序，只能将新的程序覆盖掉旧的程序。对于使用DSP设备测试相似功能的多型号系列产品，通常采用多个单一应用程序灌装的测试板卡交换使用，难以做到高效的测试，且测试成本高昂，基于此，本发明实施例提供的一种基于DSP板卡的测试装置及其测试方法，可以提高板卡测试效率，降低板卡测试成本。
参见图1，本发明实施例所提供的基于DSP板卡的测试方法的流程图。本发明实施例提供的基于DSP板卡的测试方法，包括如下步骤：
a.DSP最小单元上电时，DSP的EMIF总线的高5位地址线采用FPGA扩展且默认设置为0，0为低电平，此时DSP最小单元默认加载监控程序。FLASH大小为64Mbyte, 采用16位数据宽度访问，而DSP6713的EMIF总线为20位，所以DSP的最大访问空间为2Mbyte，剩余高5位地址线采用FPGA扩展，系统上电时，高5位地址线默认为0，DSP默认加载监控程序执行，当需要执行应用程序时，监控程序根据配置信息设置高位地址线，然后通过FPGA复位DSP，即可实现从应用区加载程序。
b.上位机和监控进行对码，并判断对码是否成功，若对码成功则执行步骤c，若对码失败则执行步骤d；
c.执行监控程序，通过上位机修改配置信息；
d.监控程序读取配置信息，执行选中的应用程序；
e.程序终止，DSP最小单元断电。
本发明实施例提供的基于DSP板卡的测试方法可用于测量含有串口资源、1553资源、AD资源、DA资源和IO资源的型号系列产品，根据不用的型号设计应用程序，将所需的程序按格式固化到板载FLASH中，同时将配置信息也存到FLASH中，系统上电时根据配置信息启动相应的应用程序，配置信息可以通过上位机软件动态修改。
本发明实施例提供的基于DSP板卡的测试方法中，步骤a具体为：
a1.FPGA上电时设置FLASH地址线A[24:20]为全0，0为低电平；
a2.DSP上电后通过EDMA自动地从EMIF接口的CE1空间搬移二次boot代码到片内RAM的0x00000000到0x00000400空间；
a3.搬移完成后自动跳转到地址0x00000000处执行上一步骤的二次boot代码；
a4.二级boot代码将监控程序从外部FLASH搬移到内部RAM中，并且在代码搬移完后跳转到监控程序入口地址c_int00。
进一步的，本发明实施例提供的基于DSP板卡的测试方法中，步骤d具体为：
d1.监控程序控制FPGA将FLASH地址线A[24:20]设置为非0值，非0为高电平；
d2.监控程序控制FPGA对DSP硬复位；
d3.DSP复位后通过EDMA自动地从EMIF接口的CE1空间搬移二次boot代码到片内RAM的0x00000000到0x00000400空间；
d4.搬移完成后自动跳转到地址0x00000000处执行上一步骤的二次boot代码；
d5.二级boot代码将应用程序从外部FLASH搬移到内部RAM中，并且在代码搬移完后跳转到应用程序入口地址c_int00。
进一步的，本发明实施例提供的基于DSP板卡的测试方法中，步骤c具体为：执行监控程序，监控程序通过调试串口与上位机交互，配置信息存储到监控分区中。配置参数由监控程序维护，上位机通过串口与监控程序交互，实现配置参数的修改，用于设置配置参数从而实现应用程序的选择加载。
参见图2以及图3，本发明实施例提供的基于DSP板卡的测试装置的结构示意图以及原理图。本发明实施例基于前述测试方法提供了测试装置，包括：DSP最小单元100、FPGA200、串口通信模块300、1553B通信模块400、AD模块500、DA模块600和IO模块700。DSP通过EMIF与外设连接，DSP通过FPGA访问各资源模块。传统的测试装置测试型号系列产品时，都配有专用的测试设备，每个测试设备灌装不同的应用程序，当型号系列每增加一种产品，就需要设计一种新的测试设备软件，导致测试设备数量和种类增加，而采用该技术方案则只需更新原设备程序即可，提高了硬件利用率。同时，对于测试同系列产品，无需增减新硬件，只需修改软件接口，节省了硬件成本和软件管理成本。
DSP最小单元通过FPGA分别与串口通信模块、1553B通信模块、AD模块、DA模块和IO模块连接；其中，DSP最小单元包括DSP6713芯片110、SDRAM120和FLASH130。其中，DSP6713芯片型号为TMS320C6713，SDRAM型号为SM29LV256M，传统设计中，DSP与FLASH的地址线只能接20根，FLASH访问大小有限，若数据线为16位宽，则FALSH只能选2M字节大小。而本发明设计中FLASH大小为64Mbyte, 采用16位数据宽度访问，由于DSP只能接20根地址线，所以剩余高5位地址线采用FPGA扩展。
进一步的，FLASH的分区包括监控分区、配置信息分区和至少三个应用分区。本发明实施例所提供的基于DSP板卡的测试装置最多可选择31个应用程序执行，即应用分区的数量N为31。监控分区和配置信息分区共占用2M字节，每个应用分区单独占用2M字节，参见图4，本发明实施例提供的DSP板卡的测试装置中，FLASH的分区结构示意图。
本发明实施例所提供的基于DSP板卡的测试装置及其测试方法，首先，上电时，DSP6713芯片的EMIF总线的高5位地址线采用FPGA扩展且默认设置为0，此时DSP最小单元默认加载监控程序；其次，上位机和监控进行对码，并判断对码是否成功，若对码成功则执行监控程序，通过上位机修改配置信息，若对码失败则监控程序读取配置信息，执行选中的应用程序，最后，程序终止，断电。该技术方案对于使用DSP设备测试相似功能的多型号系列产品，实现了多应用程序的选择加载，提高了DSP板卡测试效率，同时节约了DSP板卡测试的成本。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (5)

1.一种基于DSP板卡的测试方法，其特征在于，包括如下步骤：
a.上电时，DSP的EMIF总线的高5位地址线采用FPGA扩展且默认设置为0，此时DSP最小单元默认加载监控程序，包括：所述监控程序根据配置信息设置高位地址线，然后通过FPGA复位DSP，实现从应用区加载程序；
b.上位机和监控进行对码，并判断对码是否成功，若对码成功则执行步骤c，若对码失败则执行步骤d；
c.执行监控程序，通过上位机修改配置信息；
d.监控程序读取配置信息，执行选中的应用程序，包括：根据配置信息启动相应的应用程序；
e.程序终止，断电。
2.根据权利要求1所述的测试方法，其特征在于，步骤a具体为：
a1.FPGA上电时设置FLASH地址线A[24:20]为全0；
a2.DSP上电后通过EDMA自动地从EMIF接口的CE1空间搬移二次boot代码到片内RAM的0x00000000到0x00000400空间；
a3.搬移完成后自动跳转到地址0x00000000处执行上一步骤的二次boot代码；
a4.二级boot代码将监控程序从外部FLASH搬移到内部RAM中，并且在代码搬移完后跳转到监控程序入口地址c_int00。
3.根据权利要求1所述的测试方法，其特征在于，步骤d具体为：
d1.监控程序控制FPGA将FLASH地址线A[24:20]设置为非0值；
d2.监控程序控制FPGA对DSP硬复位；
d3.DSP复位后通过EDMA自动地从EMIF接口的CE1空间搬移二次boot代码到片内RAM的0x00000000到0x00000400空间；
d4.搬移完成后自动跳转到地址0x00000000处执行上一步骤的二次boot代码；
d5.二级boot代码将应用程序从外部FLASH搬移到内部RAM中，并且在代码搬移完后跳转到应用程序入口地址c_int00。
4.根据权利要求1所述的测试方法，其特征在于，步骤c具体为：执行监控程序，监控程序通过调试串口与上位机交互，配置信息存储到监控分区中。
5.一种基于权利要求1所述测试方法的测试装置，其特征在于，包括：DSP最小单元、FPGA、串口通信模块、1553B通信模块、AD模块、DA模块和IO模块；
DSP最小单元通过FPGA分别与串口通信模块、1553B通信模块、AD模块、DA模块和IO模块连接；
其中，所述DSP最小单元包括DSP6713芯片、SDRAM和FLASH；
所述FLASH的分区包括监控分区、配置信息分区和至少三个应用分区。
CN201811029327.6A 2018-09-05 2018-09-05 基于dsp板卡的测试装置及其测试方法 Active CN109388531B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811029327.6A CN109388531B (zh) 2018-09-05 2018-09-05 基于dsp板卡的测试装置及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811029327.6A CN109388531B (zh) 2018-09-05 2018-09-05 基于dsp板卡的测试装置及其测试方法

Publications (2)

Publication Number Publication Date
CN109388531A CN109388531A (zh) 2019-02-26
CN109388531B true CN109388531B (zh) 2022-03-22

Family

ID=65418592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811029327.6A Active CN109388531B (zh) 2018-09-05 2018-09-05 基于dsp板卡的测试装置及其测试方法

Country Status (1)

Country Link
CN (1) CN109388531B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110865912B (zh) * 2019-10-31 2024-01-16 天津市英贝特航天科技有限公司 Dsp处理器串口通信可靠性检测系统及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0992905A2 (en) * 1998-10-06 2000-04-12 Texas Instruments Inc. Cache miss benchmarking
CN103048984A (zh) * 2013-01-17 2013-04-17 中国民航大学 多通道arinc700总线监控装置及实现方法
CN103218338A (zh) * 2013-03-19 2013-07-24 中国科学院声学研究所 一种信号处理机系统实时多dsp调试系统
CN106547574A (zh) * 2016-12-08 2017-03-29 航天恒星科技有限公司 一种dsp程序和fpga程序的外部下载系统及方法
CN108089876A (zh) * 2017-12-29 2018-05-29 中国科学院国家空间科学中心 一种星载dsp软件在轨更新方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0992905A2 (en) * 1998-10-06 2000-04-12 Texas Instruments Inc. Cache miss benchmarking
CN103048984A (zh) * 2013-01-17 2013-04-17 中国民航大学 多通道arinc700总线监控装置及实现方法
CN103218338A (zh) * 2013-03-19 2013-07-24 中国科学院声学研究所 一种信号处理机系统实时多dsp调试系统
CN106547574A (zh) * 2016-12-08 2017-03-29 航天恒星科技有限公司 一种dsp程序和fpga程序的外部下载系统及方法
CN108089876A (zh) * 2017-12-29 2018-05-29 中国科学院国家空间科学中心 一种星载dsp软件在轨更新方法

Also Published As

Publication number Publication date
CN109388531A (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
CN112433819A (zh) 异构集群调度的模拟方法、装置、计算机设备及存储介质
CN105930186B (zh) 多cpu的软件加载方法及基于多cpu的软件加载装置
CN104750510A (zh) 一种芯片启动方法及多核处理器芯片
CN105302663B (zh) 一种镜像开机方法和终端设备
CN110389772B (zh) 双核mcu应用程序升级方法
CN110569158A (zh) 测试ssd随机场景下异常掉电的方法、装置及计算机设备
US8768680B2 (en) Simulator of multi-core system employing reconfigurable processor cores and method of simulating multi-core system employing reconfigurable processor cores
CN109388531B (zh) 基于dsp板卡的测试装置及其测试方法
CN102253844B (zh) 一种启动处理器的方法和设备
CN112748961A (zh) 启动任务的执行方法和装置
CN104424142B (zh) 一种多核处理器系统中访问共享资源的方法与装置
CN117708029A (zh) Pcie拓扑结构模拟方法、装置、设备及介质
CN114995770B (zh) 一种数据处理方法、装置、设备、系统及可读存储介质
CN116795752A (zh) 接口通信方法、装置以及服务器
CN108572831B (zh) 一种软件在线更新升级系统及方法
CN115809620A (zh) 仿真逻辑系统设计的方法、电子设备和存储介质
CN112885403B (zh) 一种Flash控制器的功能测试方法、装置及设备
CN107679282A (zh) 电荷泵的仿真方法及仿真装置
CN111858129A (zh) 一种纠删码读请求处理方法、系统、设备及计算机介质
CN111767999A (zh) 数据处理方法、装置及相关产品
CN115576821B (zh) 一种验证方法、装置，电子设备及存储介质
CN109726053B (zh) 数据库控制中心的切换方法、装置及计算机设备
CN118394272A (zh) 虚拟机的内存数据迁移方法及装置、存储介质及电子设备
Hussien et al. Energy aware mapping for reconfigurable wireless MPSoCs
CN112486863A (zh) 软件虚拟仿真方法、装置和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant