CN104750510A - 一种芯片启动方法及多核处理器芯片 - Google Patents

一种芯片启动方法及多核处理器芯片 Download PDF

Info

Publication number
CN104750510A
CN104750510A CN201310749809.XA CN201310749809A CN104750510A CN 104750510 A CN104750510 A CN 104750510A CN 201310749809 A CN201310749809 A CN 201310749809A CN 104750510 A CN104750510 A CN 104750510A
Authority
CN
China
Prior art keywords
processor
routine
storage unit
priority
startup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310749809.XA
Other languages
English (en)
Other versions
CN104750510B (zh
Inventor
洪思华
汪八零
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201310749809.XA priority Critical patent/CN104750510B/zh
Priority to ES14877078.7T priority patent/ES2670810T3/es
Priority to EP14877078.7A priority patent/EP3091434B1/en
Priority to PCT/CN2014/075294 priority patent/WO2015100878A1/zh
Priority to US15/108,351 priority patent/US9928077B2/en
Publication of CN104750510A publication Critical patent/CN104750510A/zh
Application granted granted Critical
Publication of CN104750510B publication Critical patent/CN104750510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种芯片启动方法及多核处理器芯片，所述芯片启动方法包括：为所述两个以上的处理器设置启动的第一优先级，以及为各所述处理器分别设置启用所述两个以上的存储单元中各存储单元的第二优先级；根据所述第一优先级确定待启动的优先级最高的第一处理器；所述第一处理器根据所述第一处理器对应的第二优先级依次从各所述存储单元加载启动程序，并执行启动程序而进行初始化操作；当从所述两个以上的存储单元中任意一个存储单元加载启动程序成功、或者从所述两个以上的存储单元的所有存储单元程序加载启动程序均失败时，结束所述第一处理器的程序加载；启动第二处理器的程序加载，依次类推，直至完成所述两个以上的处理器的程序加载。

Description

一种芯片启动方法及多核处理器芯片
技术领域
本发明涉及集成电路芯片设计技术，尤其涉及一种芯片启动方法及多核处理器芯片。
背景技术
芯片的启动设计一直是芯片设计的关键点之一。很多设备报废失效，很大一部分原因是由于芯片无法启动而导致芯片失效，最终致使整台设备报废。芯片启动时，需要在芯片内部执行一些初始化操作和配置管理。当芯片规模比较小时，芯片的初始化和配置直接包括在芯片的时钟复位设计中。芯片在上电时即完成时钟复位操作的过程，也就完成芯片的启动过程；时钟复位完成后，芯片就可以正常工作。
后来，芯片的规模开始扩展如增加处理器等，芯片启动的配置信息一般是存储在片内的只读存储单元（ROM，Read Only Memory），启动时调用ROM上的配置信息对芯片进行初始化配置。
随着芯片规模的继续扩大，芯片应用场景的不断多元化，芯片需要初始化的内容也不断增多，并且初始化内容也有更新升级的需求；因此后来很多芯片采用ROM+flash方式或直接flash方式存储启动程序。在这两种方式中，flash内部存放可以升级的大容量初始化程序。
再后来，flash在升级时碰到一些困难，因此现有技术中提出一系列方案来增加初始化程序升级的健壮性及其便利性。当前芯片启动的优化方案，主要还是集中在软件的优化如跳转、数据备份等；而对硬件的结构涉及不多，对于当前的多核多通道的芯片涉及的更少。针对目前广泛应用的多核多通道的芯片，在启动的过程中对通道质量要求非常严格，如果flash通道有问题，那么芯片的启动就必将失败，从而导致整个芯片失效。
发明内容
有鉴于此，本发明实施例为解决现有技术中存在的问题而提供一种芯片启动方法及多核处理器芯片，能够针对多核多通道芯片进行结构性优化，从而提高芯片的健壮性和性能。
本发明实施例的技术方案是这样实现的：
一种芯片启动方法，适用于多核处理器芯片，所述多核处理器芯片至少包括两个以上的处理器和两个以上的存储单元，为所述两个以上的处理器设置启动的第一优先级，以及为各所述处理器分别设置启用所述两个以上的存储单元中各存储单元的第二优先级；所述方法还包括：
根据所述第一优先级确定待启动的优先级最高的第一处理器；
所述第一处理器根据所述第一处理器对应的第二优先级依次从各所述存储单元加载启动程序，并执行启动程序而进行初始化操作；
当从所述两个以上的存储单元中任意一个存储单元加载启动程序成功、或者从所述两个以上的存储单元的所有存储单元程序加载启动程序均失败时，结束所述第一处理器的程序加载；
启动第二处理器的程序加载，依次类推，直至完成所述两个以上的处理器的程序加载。
优选地，所述多核处理器芯片还包括启动监控器；所述方法还包括：
从所述两个以上的存储单元中任意一个存储单元加载启动程序成功时，所述第一处理器向所述启动监控器上报启动成功消息；
对应地，所述启动第二处理器的程序加载，包括：
在接收到所述第一处理器上报的启动成功消息或确定所述第一处理器从所述第一处理器对应的第二优先级中最后级别的存储单元加载启动程序失败时，所述启动监控器根据所述第一优先级确定待启动的优先级次高的第二处理器。
优选地，所述多核处理器芯片还包括启动监控器；
对应地，所述根据所述第一优先级确定待启动的优先级最高的第一处理器，包括：
所述启动监控器根据所述第一优先级确定第一处理器，并根据所述第一处理器对应的第二优先级为所述第一处理器确定启动程序待加载的当前存储单元；
对应地，所述第一处理器根据所述第一处理器对应的第二优先级依次从各所述存储单元加载启动程序，并执行启动程序进行初始化操作，包括：
所述第一处理器从所述当前存储单元加载启动程序；
加载成功时，所述第一处理器执行所述启动程序进行初始化操作；
加载失败时，所述启动监控器根据所述第一处理器对应的第二优先级为所述第一处理器确定下一存储单元作为启动程序待加载的当前存储单元；
依次类推，直至所述第一处理器从所述第一处理器对应的第二优先级中最后级别的存储单元加载启动程序。
优选地，所述加载失败，包括：
在从所述当前存储单元加载启动程序时，所述第一处理器向所述启动监控器上报启动开始消息；
所述启动监控器在接收到所述启动开始消息时开始计时，在超过计时阈值时还未接收到所述第一处理器发送的启动成功消息时，确定所述第一处理器从当前存储单元加载启动程序失败。
优选地，所述方法还包括：
将调整系统时钟频率的速度最快的处理器确定为优先级最高的第一处理器。
优选地，所述多核处理器芯片还包括直接内存存取器和片内存储单元；所述方法还包括：
在所述第一处理器加载启动程序成功，并执行启动程序而进行初始化操作时，直接内存存取器根据所述第一优先级将优先级级别低于第一处理器的其他处理器的启动程序搬移到片内存储单元。
优选地，所述多核处理器芯片采用ROM的存储单元和flash通道的存储单元时，所述第一处理器的第一储存单元包括ROM的存储单元和flash通道的存储单元；
所述执行启动程序而进行初始化操作，包括：
所述第一处理器从所述ROM的存储单元读取并执行第一部分启动程序，根据所述第一部分启动程序末尾的跳转指令从flash通道的存储单元读取并执行第二部分启动程序。
优选地，所述多核处理器芯片包括微处理器MCU、通用处理器CPU和数据处理器DSP时，所述第一优先级的优先级顺序为MCU、CPU和DSP。
一种多核处理器芯片，所述多核处理器芯片至少包括启动监控器、两个以上的处理器和两个以上的存储单元；其中：所述启动监控器均与各处理器通讯连接；所述两个以上的处理器按照设置的第一优先级的优先级顺序依次连接；
所述启动监控器，根据对所述两个以上的处理器设置启动的第一优先级确定当前处理器，并根据所述当前处理器对应的第二优先级为所述当前处理器确定待加载的当前存储单元；
所述当前处理器，用于根据所述当前处理器对应的第二优先级从各所述当前存储单元加载启动程序，并执行启动程序而进行初始化操作；当从所述两个以上的存储单元中任意一个存储单元加载启动程序成功、或者从所述两个以上的存储单元的所有存储单元程序加载启动程序均失败时，退出启动程序的加载。
优选地，所述多核处理器芯片还包括直接内存存取器；
所述直接内存存取器，用于在所述当前处理器加载启动程序成功，并执行启动程序进行初始化操作时，根据所述第一优先级将优先级处于当前处理器之后的其他处理器的启动程序搬移到片内存储单元。
在本发明实施例中，为所述两个以上的处理器设置启动的第一优先级，以及为各所述处理器分别设置启用所述两个以上的存储单元中各存储单元的第二优先级；根据所述第一优先级确定待启动的优先级最高的第一处理器；所述第一处理器根据所述第一处理器对应的第二优先级依次从各所述存储单元加载启动程序，并执行启动程序而进行初始化操作；当从所述两个以上的存储单元中任意一个存储单元加载启动程序成功、或者从所述两个以上的存储单元的所有存储单元程序加载启动程序均失败时，结束所述第一处理器的程序加载；启动第二处理器的程序加载，依次类推，直至完成所述两个以上的处理器的程序加载；如此，能够针对多核多通道芯片进行结构性优化，从而提高芯片的健壮性和性能。
附图说明
图1为本发明实施例芯片启动方法的实现流程示意图；
图2为本发明实施例一中步骤101的实现流程示意图；
图3为本发明实施例四多核处理器芯片的组成结构示意图；
图4为本发明实施例多核处理器芯片的启动流程示意图；
图5为本发明实施例同一通道中不同处理器的地址映射过程的示意图。
具体实施方式
下面结合附图和具体实施例对本发明的技术方案进一步详细阐述。
实施例一
本发明实施例提供的一种芯片启动方法，应用于多核处理器芯片，所述多核处理器芯片至少包括两个以上的处理器和两个以上的存储单元，图1为本发明实施例芯片启动方法的实现流程示意图，如图1所示，该芯片启动方法包括：
步骤101，为所述两个以上的处理器设置启动的第一优先级，以及为各所述处理器分别设置启用所述两个以上的存储单元中各存储单元的第二优先级；
步骤102，根据所述第一优先级确定待启动的优先级最高的第一处理器，所述第一处理器根据所述第一处理器对应的第二优先级依次从各所述存储单元加载启动程序，并执行启动程序而进行初始化操作；
步骤103，当从所述两个以上的存储单元中任意一个存储单元加载启动程序成功、或者从所述两个以上的存储单元的所有存储单元程序加载启动程序均失败时，结束所述第一处理器的程序加载；
步骤104，启动第二处理器的程序加载，依次类推，直至完成所述两个以上的处理器的程序加载。
本发明实施例中，现有的多核处理器芯片尤其是多核处理器基带芯片内部核的种类众多，主要分为计算密集型的数字信号处理器（DSP，Digital SignalProcessor），和控制密集型的通用的中央处理器（CPU，Central Processor Unit）及其简单调度配置的微处理器（MCU，Micro Control Unit）。其中，每类处理器根据应用场景的不同需求，所需要的数目也是不等的。同时由于多核处理器芯片应用场景的多元化，芯片与外部进行通讯的通道也是比较丰富的，有flash通道、串行快速输入输出口（SRIO，Serial Rapid Input Output）通道、串行千兆位媒质独立接口（SGMII，Serial Gigabit Media Independent Interface）通道、通用串行总线（USB，Universal Serial Bus）通道、通用输入/输出（GPIO，GeneralPurpose Input Output）通道等。
当多核处理器芯片包括DSP、CPU和MCU中的任意两者或三者时，第一优先级中优先级最高的可以为MCU，其次是CPU，最后是DSP；之所以将MCU选择为第一处理器的原因是，MCU可以在最短的时间内改变系统主频，使系统进入高速处理的状态，以减少后续其他核处理器的启动时间。
本发明实施例中，所述存储单元包括芯片内部的ROM存储单元，也包括外部通道，其中，在设置第二优先级时，ROM储存处单元的优先级最高；当多核处理器芯片与外部进行通讯的通道包括flash通道、SRIO通道、SGMII通道、USB通道、GPIO通道时，所述第二优先级的依次可以设置为flash通道、USB通道、SGMII通道、SRIO通道、GPIO通道。
本发明实施例中，该方法还包括：从所述两个以上的存储单元中任意一个存储单元加载启动程序成功时，所述第一处理器向所述启动监控器上报启动成功消息；
对应地，所述启动第二处理器的程序加载，包括：
在接收到所述第一处理器上报的启动成功消息或确定所述第一处理器从所述第一处理器对应的第二优先级中最后级别的存储单元加载启动程序失败时，所述启动监控器根据所述第一优先级确定待启动的优先级次高的第二处理器。
本发明实施例中，所述多核处理器芯片还包括直接内存存取器和片内存储单元，该方法还包括：在所述第一处理器加载启动程序成功，并执行启动程序而进行初始化操作时，直接内存存取器根据所述第一优先级将优先级级别低于第一处理器的其他处理器的启动程序搬移到片内存储单元。
本发明实施例中，所述多核处理器芯片采用ROM的存储单元和flash通道的存储单元时，所述第一处理器的第一储存单元包括ROM的存储单元和flash通道的存储单元；所述执行启动程序而进行初始化操作，包括：所述第一处理器从所述ROM的存储单元读取并执行第一部分启动程序，根据所述第一部分启动程序末尾的跳转指令从flash通道的存储单元读取并执行第二部分启动程序。
本本发明实施例提供的一种芯片启动方法，结合多核处理器芯片中处理器的特性及芯片与外部进行通讯的接口的多样性，通过对启动进行监控调度，从而保证芯片启动的健壮性，减少无线网络断网的概率，提升通讯安全质量。
实施例二
基于本发明实施例一提供的芯片启动方法，本发明实施例中，所述多核处理器芯片还包括启动监控器；图2为本发明实施例一中步骤101的实现流程示意图，如图2所示，该步骤101包括：
步骤201，所述启动监控器根据所述第一优先级确定第一处理器，并根据所述第一处理器对应的第二优先级为所述第一处理器确定启动程序待加载的当前存储单元；
步骤202，所述第一处理器从所述当前存储单元加载启动程序；
步骤203，加载成功时，所述第一处理器执行所述启动程序进行初始化操作；加载失败时，所述启动监控器根据所述第一处理器对应的第二优先级为所述第一处理器确定下一存储单元作为启动程序待加载的当前存储单元；
步骤204，依次类推，直至所述第一处理器从所述第一处理器对应的第二优先级中最后级别的存储单元加载启动程序。
本发明实施例中，所述加载失败，启动监控器可以通过第一处理器发送的加载失败消息来确定。在该方式中，由于第一处理器在加载失败时可能处于不可控的状态，因此，启动监控器很有可能因为无法收到加载失败消息而导致无法确定第一处理器加载失败。
本发明实施例中，所述加载失败可以通过以下步骤来实现：
在从所述当前存储单元加载启动程序时，所述第一处理器向所述启动监控器上报启动开始消息；
所述启动监控器在接收到所述启动开始消息时开始计时，在超过计时阈值时还未接收到所述第一处理器发送的启动成功消息时，确定所述第一处理器从当前存储单元加载启动程序失败。
该方式能够避免前一种方式由于无法收到加载失败消息而导致的无法确定第一处理器加载失败的情况发生，从而提高了准确性。
本发明实施例中，同一类处理器可以只含有一颗，但是根据应用场景的不同，同一类处理器不限定为一颗，可以同时有多颗；当芯片中同一处理器如CPU包括多颗时，也需要为这多颗CPU设置优先级顺序。
实施例三
基于前述实施例一和实施例二，本发明实施例还提供一种多核处理器芯片，该多核处理器芯片至少包括启动监控器、两个以上的处理器和两个以上的存储单元；其中：所述启动监控器均与各处理器通讯连接；所述两个以上的处理器按照设置的第一优先级的优先级顺序依次连接；
所述启动监控器，根据对所述两个以上的处理器设置启动的第一优先级确定当前处理器，并根据所述当前处理器对应的第二优先级为所述当前处理器确定待加载的当前存储单元；
所述当前处理器，用于根据所述当前处理器对应的第二优先级从各所述当前存储单元加载启动程序，并执行启动程序而进行初始化操作；当从所述两个以上的存储单元中任意一个存储单元加载启动程序成功、或者从所述两个以上的存储单元的所有存储单元程序加载启动程序均失败时，退出启动程序的加载。
本发明实施例中，所述多核处理器芯片还包括直接内存存取器；所述直接内存存取器，用于在所述当前处理器加载启动程序成功，并执行启动程序进行初始化操作时，根据所述第一优先级将优先级处于当前处理器之后的其他处理器的启动程序搬移到片内存储单元。
实施例四
基于实施例三，图3为本发明实施例四多核处理器芯片的组成结构示意图，如图3所示，该多核处理器芯片采用总线结构；该芯片包括启动监控器（BootController）301，启动监控器连接三类处理器CPU303、MCU302和DSP304，为了描述起来清楚，其中每一类处理器只包括一颗，这三颗处理器按照设置的第一优先级依次顺序连接；每一颗处理器都连接DMA312；该芯片除了内部ROM305和内部RAM313外，该芯片还包括与外部进行通讯的通道包括flash通道306、USB通道307、SGMII通道308、SRIO通道309和GPIO通道310；其中：
启动监控器301，用于对各处理器的启动过程进行监控。针对每一个处理器都设置一个对应的计数器和计时阈值。当对应的处理器开始执行启动操作，那么计数器开始计数，如果在计数值达到对应的计时阈值时，对应处理器还未向启动监控器反馈启动成功信息，那么启动监控器确定这个处理器启动失败；同时可以对所有处理器进行复位启动，对总线通道进行地址映射配置。
MCU302可以进行一些计算复杂度和控制复杂度低的任务的调动，在本实施例中将MCU302作为第一处理器启动。CPU303可以进行一些通用运算及其复杂控制的处理，CPU303的优先级处于MCU402之后。DSP304可以进行一些运算密集型、及其特殊运算程序的处理，DSP304的优先级处于CPU303之后。
ROM305存储单元，用于存放第一处理器的第一部分启动程序，以进行启动时刻的基础配置；带有flash通道306，用于存放第一处理器的第二部分启动程序、其他处理器的所有启动程序、系统软件、应用软件等其他程序和数据。USB通道307的存储存储单元，用于存放所有核处理器的备用启动程序及其进行程序升级使用。SGMII通道308，用来连接系统设备主控单元及其核心网，用以进行数据通信至此系统在线启动。SRIO通道309，用以和其他芯片进行交互通讯，可以支持通过其他芯片启动本芯片。GPIO通道310，可以支持芯片从外部启动，用于与外部进行低速通讯。
通道映射管理单元（map）311，用于通道切换管理，根据启动监控器301配置的第一优先级和第二优先级更改通道连接，使对应的处理器在指定的通道上启动。DMA312，用于进行数据程序搬移，可以在系统启动的过程加快程序加载速度。RAM313，用来存储从外部加载过来的启动程序，软件可以直接从RAM中读取启动程序。
实施例五
基于前述实施例一至四，本实施例以多核处理器芯片包括MCU、CPU和DSP，且芯片除了内部ROM外，与外部进行通讯的通道还包括flash通道、SRIO通道、SGMII通道、USB通道、GPIO通道为例，来详细阐述本发明实施例提供的多核处理器芯片的启动方法，该方法如下：
步骤A1，对芯片内部的多核处理器进行分类，对该三类处理器设置启动的第一优先级，以及为各处理器分别设置与其对应的存储单元的第二优先级；
在本步骤中，由于MCU能够在最短的时间内提升系统主频，使系统进入高速处理的状态，以减少后续其他核如CPU和DSP的启动时间，从而选择MCU处理器为启动的第一处理器，将MCU的优先级别设置为最高。因此，第一优先级的顺序为MCU、CPU和DSP。
采用MCU作为第一处理器时，系统启动中处于高频的时间比例长。在MCU加载完毕后，系统时钟可以由100Mhz上升到600Mhz，系统启动加载速度可以提高6倍。
在本步骤中，芯片与外部进行通讯的通道包括flash通道、SRIO通道、SGMII通道、USB通道、GPIO通道；为了便于描述，将为每一类处理器都设置相同的第二优先级，具体的第二优先级为flash通道、USB通道、SGMII通道、SRIO通道、GPIO通道。
步骤A2，所述启动监控器根据所述第一优先级确定第一处理器，并根据所述第二优先级为所述当前处理器确定第一存储单元；所述第一处理器的第一储存单元包括ROM存储单元和flash存储单元；
正常启动时，第一处理器从内部ROM读取部分启动程序，第一处理器执行第一部分启动程序进行初始化工作。在执行第一部分启动程序时，第一处理器进行系统时钟频率调整，使系统进入高频状态。在第一部分启动程序的末尾有跳转指令，从而第一处理器根据该跳转指令从flash接口加载第二部分启动程序。
第一处理器在执行第一部分启动程序或第二启动程序进行初始化操作的过程中，可以启动直接内存存取（DMA，Direct Memory Access）进行启动程序搬移，将片外的其他核的启动程序搬移到片内的存储单元RAM，当其他核子在启动的时可以减少程序加载的时间，直接进行片内读写配置。
步骤A3，DMA不断的执行程序搬移操作，同时其他处理器进行启动配置。最后DMA完成所有程序的搬移，其他处理器也完成启动配置，芯片完成一整套的正常流程下的启动操作。
步骤A4，启动监控器在启动的过程中监控启动流程，每个处理器启动开始及其启动成功后都要向监控器上报启动状态消息。如果监控器发现启动失败后，将切换对应核的启动通道。
其中启动状态消息包括用于表征处理加载启动程序开始的加载开始消息、用于表征处理器启动成功的启动成功消息、和用于表征处理器加载启动程序失败的加载失败消息；
加载成功时，所述当前处理器执行所述启动程序进行初始化操作，并向所述启动监控器上报启动成功消息；
加载失败时，所述启动监控器根据所述第二优先级为所述当前处理器确定下一个存储单元作为当前存储单元；在所述当前处理器加载最后一个存储单元失败时，向所述启动监控器上报启动失败消息；
步骤A5，当当前处理器第一次启动失败后，启动监控器通过map切换启动通道，初始启动地址由ROM切换到flash通道上对应地址。
如果当前处理器第二次启动失败后，启动监控器通过map切换启动通路，初始启动地址由flash通道上对应地址切换到USB通道对应上的地址。
如果当前处理器第三次启动失败后，启动监控器通过map切换启动通路，初始启动地址由USB通道上对应地址切换到SGMII通道对应上的地址。
如果当前处理器第四次启动失败后，启动监控器通过map切换启动通路，初始启动地址由SGMII通道上对应地址切换到SRIO通道对应上的地址。
如果当前处理器第五次启动失败后，启动监控器通过map切换启动通路，初始启动地址由SRIO通道上对应地址切换到GPIO通道对应上的地址。
其中，GPIO通道使用到管脚复用，在从GPIO通道启动前，启动监控器对管脚重定义，将系统正常工作时使用到的部分通过管脚定义成启动管脚，启动程序通过这部分管脚进行加载。当启动成功后，启动监控器对这部分管脚进行释放。本实施例通过GPIO的管脚复用而节省了管脚资源，降低了芯片成本。
步骤A6，当当前处理器的所有通道轮循一遍后，启动监控器依旧不能受到启动成功信息后，监控器则按核的优先级别，选择剩余核中优先级别最高的核作为新的首核，跳转到步骤A2进行新的正常启动。
步骤A7，当所有核都轮循一遍后，系统都没有任意一个处理器可以启动成功，那么这片多核处理器芯片将报废而不可再使用。只要有一颗处理器可以正常使用，那么该芯片都可以进入工作状态，而其他未能正常启动的处理器只要不是发生硬件问题，都可以通过打补丁、在线升级等方式逐一再进行启动。
本发明实施例中步骤A1至步骤A7并没有严格的执行先后顺序。
实施例六
承接实施例四，图4为本发明实施例多核处理器芯片的启动流程示意图，如图4所示，该示意图按照芯片的启动流程描述芯片正常启动的各个处理过程，及异常情况下的跳转处理过程，包括以下步骤：
步骤401，系统芯片上电或者外部复位，所述启动监控器根据所述第一优先级确定第一处理器，所述第一处理器作为当前处理器，并根据所述第二优先级为所述当前处理器确定第一存储单元，所述第一存储单元作为当前存储单元；
步骤402，当前处理器从片内ROM读取第一部分启动程序，执行初始配置。
步骤403，当前处理器执行第一部分启动程序的配置后，跳转到flash通道的第一地址flash_address1进行第二部分启动程序的加载；加载成功时，进入步骤404；否则，进入步骤405；
步骤404，当前处理器判断系统主频是否已经提升，如果未提升，则配置提升系统主频；如果在规定的时间内，启动监控器接收到启动成功消息，则跳转到步骤406；
步骤405，当前处理器根据启动监控器的指示跳转到flash通道的第二地址flash_address2进行备用启动程序的加载；加载成功时，将启动成功消息上报给启动监控器，进入步骤406；否则，否则将加载失败消息上报给启动监控器，启动监控器进行地址映射配置，启动当前处理器从USB通道启动。
步骤406，启动监控器从未启动的内核中，选择优先级最高的内核作为当前处理器，执行新一轮的启动，执行步骤405、407至410，最后执行步骤411；
步骤407，当前处理器从USB通道加载启动程序，如果启动成功，则将启动成功消息上报给启动监控器，执行步骤406；否则将加载失败消息上报给启动监控器，启动监控器进行地址映射配置，启动当前处理器从SGMII通道启动。
步骤408，当前处理器从SGMII通道加载启动程序，如果启动成功，则将启动成功消息上报给启动监控器，执行步骤406；否则将加载失败消息上报给启动监控器，启动监控器进行地址映射配置，启动当前处理器从SRIO通道启动。
步骤409，当前处理器从SRIO通道加载启动程序，如果启动成功，则将启动成功消息上报给启动监控器，执行步骤406；否则将加载失败消息上报给启动监控器，启动监控器进行地址映射配置，启动当前处理器从GPIO通道启动。
步骤410，当前处理器从GPIO通道加载启动程序，如果启动成功，则释放GPIO通道的管脚，同时将启动成功消息上报给启动监控器，执行步骤406；否则将加载失败消息上报给启动监控器，进入步骤406。
步骤411，所有处理器都完成启动流程，启动监控器汇总启动状态信息，向外部上报启动成功/失败状态信息，启动流程结束。
本发明实施例中，图5为本发明实施例同一通道中不同处理器的地址映射过程的示意图，如图5所示，由于芯片内的多核处理器在同一通道中的启动程序存放的地址是不一样的，所以通道映射管理单元映射的启动地址也是不一样的。当采用ROM+flash方式存储启动程序时，对于第一处理器来说，flash通道内对应两个启动地址，第一启动地址对应于第二部分启动程序；第二启动地址对应于备用启动程序。
本发明实施例中，所述存储单元包括芯片内部的ROM存储单元，也包括外部通道，其中，在设置第二优先级时，ROM储存处单元的优先级最高；当多核处理器芯片与外部进行通讯的通道包括flash通道、SRIO通道、SGMII通道、USB通道、GPIO通道时，所述第二优先级的依次可以设置为flash通道、USB通道、SGMII通道、SRIO通道、GPIO通道。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种芯片启动方法，适用于多核处理器芯片，所述多核处理器芯片至少包括两个以上的处理器和两个以上的存储单元，其特征在于，为所述两个以上的处理器设置启动的第一优先级，以及为各所述处理器分别设置启用所述两个以上的存储单元中各存储单元的第二优先级；所述方法还包括：
根据所述第一优先级确定待启动的优先级最高的第一处理器；
所述第一处理器根据所述第一处理器对应的第二优先级依次从各所述存储单元加载启动程序，并执行启动程序而进行初始化操作；
当从所述两个以上的存储单元中任意一个存储单元加载启动程序成功、或者从所述两个以上的存储单元的所有存储单元程序加载启动程序均失败时，结束所述第一处理器的程序加载；
启动第二处理器的程序加载，依次类推，直至完成所述两个以上的处理器的程序加载。
2.根据权利要求1所述的方法，其特征在于，所述多核处理器芯片还包括启动监控器；所述方法还包括：
从所述两个以上的存储单元中任意一个存储单元加载启动程序成功时，所述第一处理器向所述启动监控器上报启动成功消息；
对应地，所述启动第二处理器的程序加载，包括：
在接收到所述第一处理器上报的启动成功消息或确定所述第一处理器从所述第一处理器对应的第二优先级中最后级别的存储单元加载启动程序失败时，所述启动监控器根据所述第一优先级确定待启动的优先级次高的第二处理器。
3.根据权利要求1所述的方法，其特征在于，所述多核处理器芯片还包括启动监控器；
对应地，所述根据所述第一优先级确定待启动的优先级最高的第一处理器，包括：
所述启动监控器根据所述第一优先级确定第一处理器，并根据所述第一处理器对应的第二优先级为所述第一处理器确定启动程序待加载的当前存储单元；
对应地，所述第一处理器根据所述第一处理器对应的第二优先级依次从各所述存储单元加载启动程序，并执行启动程序进行初始化操作，包括：
所述第一处理器从所述当前存储单元加载启动程序；
加载成功时，所述第一处理器执行所述启动程序进行初始化操作；
加载失败时，所述启动监控器根据所述第一处理器对应的第二优先级为所述第一处理器确定下一存储单元作为启动程序待加载的当前存储单元；
依次类推，直至所述第一处理器从所述第一处理器对应的第二优先级中最后级别的存储单元加载启动程序。
4.根据权利要求3所述的方法，其特征在于，所述加载失败，包括：
在从所述当前存储单元加载启动程序时，所述第一处理器向所述启动监控器上报启动开始消息；
所述启动监控器在接收到所述启动开始消息时开始计时，在超过计时阈值时还未接收到所述第一处理器发送的启动成功消息时，确定所述第一处理器从当前存储单元加载启动程序失败。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
将调整系统时钟频率的速度最快的处理器确定为优先级最高的第一处理器。
6.根据权利要求1所述的方法，其特征在于，所述多核处理器芯片还包括直接内存存取器和片内存储单元；所述方法还包括：
在所述第一处理器加载启动程序成功，并执行启动程序而进行初始化操作时，直接内存存取器根据所述第一优先级将优先级级别低于第一处理器的其他处理器的启动程序搬移到片内存储单元。
7.根据权利要求1至6任一项所述的方法，其特征在于，所述多核处理器芯片采用ROM的存储单元和flash通道的存储单元时，所述第一处理器的第一储存单元包括ROM的存储单元和flash通道的存储单元；
所述执行启动程序而进行初始化操作，包括：
所述第一处理器从所述ROM的存储单元读取并执行第一部分启动程序，根据所述第一部分启动程序末尾的跳转指令从flash通道的存储单元读取并执行第二部分启动程序。
8.根据权利要求1至6任一项所述的方法，其特征在于，所述多核处理器芯片包括微处理器MCU、通用处理器CPU和数据处理器DSP时，所述第一优先级的优先级顺序为MCU、CPU和DSP。
9.一种多核处理器芯片，其特征在于，所述多核处理器芯片至少包括启动监控器、两个以上的处理器和两个以上的存储单元；其中：所述启动监控器均与各处理器通讯连接；所述两个以上的处理器按照设置的第一优先级的优先级顺序依次连接；
所述启动监控器，根据对所述两个以上的处理器设置启动的第一优先级确定当前处理器，并根据所述当前处理器对应的第二优先级为所述当前处理器确定待加载的当前存储单元；
所述当前处理器，用于根据所述当前处理器对应的第二优先级从各所述当前存储单元加载启动程序，并执行启动程序而进行初始化操作；当从所述两个以上的存储单元中任意一个存储单元加载启动程序成功、或者从所述两个以上的存储单元的所有存储单元程序加载启动程序均失败时，退出启动程序的加载。
10.根据权利要求9所述的芯片，其特征在于，所述多核处理器芯片还包括直接内存存取器；
所述直接内存存取器，用于在所述当前处理器加载启动程序成功，并执行启动程序进行初始化操作时，根据所述第一优先级将优先级处于当前处理器之后的其他处理器的启动程序搬移到片内存储单元。
CN201310749809.XA 2013-12-30 2013-12-30 一种芯片启动方法及多核处理器芯片 Active CN104750510B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201310749809.XA CN104750510B (zh) 2013-12-30 2013-12-30 一种芯片启动方法及多核处理器芯片
ES14877078.7T ES2670810T3 (es) 2013-12-30 2014-04-14 Procedimiento de inicio de chip, chip de procesador multinúcleo y medio de almacenamiento
EP14877078.7A EP3091434B1 (en) 2013-12-30 2014-04-14 Chip starting method, multi-core processor chip and storage medium
PCT/CN2014/075294 WO2015100878A1 (zh) 2013-12-30 2014-04-14 一种芯片启动方法及多核处理器芯片、存储介质
US15/108,351 US9928077B2 (en) 2013-12-30 2014-04-14 Chip starting method, multi-core processor chip and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310749809.XA CN104750510B (zh) 2013-12-30 2013-12-30 一种芯片启动方法及多核处理器芯片

Publications (2)

Publication Number Publication Date
CN104750510A true CN104750510A (zh) 2015-07-01
CN104750510B CN104750510B (zh) 2019-04-02

Family

ID=53493079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310749809.XA Active CN104750510B (zh) 2013-12-30 2013-12-30 一种芯片启动方法及多核处理器芯片

Country Status (5)

Country Link
US (1) US9928077B2 (zh)
EP (1) EP3091434B1 (zh)
CN (1) CN104750510B (zh)
ES (1) ES2670810T3 (zh)
WO (1) WO2015100878A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107656773A (zh) * 2017-09-28 2018-02-02 中国人民解放军国防科技大学 一种多核dsp启动方法
CN112148374A (zh) * 2020-08-20 2020-12-29 瑞芯微电子股份有限公司 一种SoC芯片启动顺序控制方法及系统
WO2021190252A1 (zh) * 2020-03-25 2021-09-30 华为技术有限公司 芯片启动方法、装置及计算机设备
CN113873190A (zh) * 2020-06-30 2021-12-31 Oppo广东移动通信有限公司 图像前处理芯片及电子设备
CN114115025A (zh) * 2021-11-24 2022-03-01 国汽智控(北京)科技有限公司 基于自动驾驶系统的故障信息的保存方法、装置和设备
CN114327660A (zh) * 2021-12-30 2022-04-12 浙江大立科技股份有限公司 基于fpga的外接内存的初始化方法
TWI777639B (zh) * 2021-06-29 2022-09-11 大陸商星宸科技股份有限公司 雙處理器電子裝置及其運作方法
CN115658183A (zh) * 2022-12-26 2023-01-31 北京紫光芯能科技有限公司 用于控制mcu的方法及装置、电子设备、存储介质
CN115827079A (zh) * 2023-01-09 2023-03-21 深流微智能科技(深圳)有限公司 启动图形处理器的控制方法、控制装置和电子设备
CN116594953A (zh) * 2023-07-18 2023-08-15 北京芯驰半导体科技有限公司 一种基于pcie互联的多核异构芯片、启动方法和系统
CN116755783A (zh) * 2023-06-19 2023-09-15 合芯科技有限公司 一种多核芯片启动方法、控制器及系统

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017119098A1 (ja) * 2016-01-07 2017-07-13 株式会社日立製作所 計算機システム及び計算機の制御方法
CN111381958B (zh) * 2018-12-29 2022-12-09 上海寒武纪信息科技有限公司 通信装置、神经网络处理芯片、组合装置和电子设备
CN109800032B (zh) * 2019-01-31 2022-03-25 深圳忆联信息系统有限公司 Bootrom多核加载方法及装置
CN112558507B (zh) * 2019-09-25 2022-03-01 北京比特大陆科技有限公司 频率自适应方法和装置、数据处理设备、介质和产品
CN110990328B (zh) * 2019-10-23 2022-06-17 武汉光庭信息技术股份有限公司 一种TBox的双处理器间可靠通信的方法及系统
CN113238805A (zh) * 2021-05-18 2021-08-10 上海金卓科技有限公司 一种芯片系统和芯片系统的启动方法
CN117113362B (zh) * 2023-10-19 2024-01-19 中电科申泰信息科技有限公司 一种多芯粒处理器的安全启动维护方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432939A (en) * 1992-05-27 1995-07-11 International Business Machines Corp. Trusted personal computer system with management control over initial program loading
WO2001027753A2 (en) * 1999-10-12 2001-04-19 Scientific-Atlanta, Inc. Method and apparatus for loading software into a plurality of processors
CN1553338A (zh) * 2003-06-08 2004-12-08 华为技术有限公司 中央处理单元启动的方法及系统
US20050005192A1 (en) * 2003-06-03 2005-01-06 Shun-I Hsu System and method for manual fail-safe bootstrap based on a single flash ROM
CN101452437A (zh) * 2007-12-03 2009-06-10 英业达股份有限公司 多处理器系统及切换cpu方法
US7711941B2 (en) * 2006-12-19 2010-05-04 Lsi Corporation Method and apparatus for booting independent operating systems in a multi-processor core integrated circuit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1168004C (zh) * 1989-05-17 2004-09-22 国际商业机器公司 在数据处理系统中提供容错环境和体系结构的装置
US5283868A (en) 1989-05-17 1994-02-01 International Business Machines Corp. Providing additional system characteristics to a data processing system through operations of an application program, transparently to the operating system
US5325517A (en) 1989-05-17 1994-06-28 International Business Machines Corporation Fault tolerant data processing system
US7281116B2 (en) * 2004-07-30 2007-10-09 Hewlett-Packard Development Company, L.P. Multiprocessor system having plural memory locations for respectively storing TLB-shootdown data for plural processor nodes
CN101751273B (zh) * 2008-12-15 2013-04-24 中国科学院声学研究所 用于嵌入式系统的安全引导装置及方法
US8413122B2 (en) * 2009-02-12 2013-04-02 International Business Machines Corporation System and method for demonstrating the correctness of an execution trace in concurrent processing environments
TWI387926B (zh) 2009-07-10 2013-03-01 Wistron Neweb Corp 更新程式區段之方法
US8656149B2 (en) 2010-06-07 2014-02-18 International Business Machies Corporation Rapid activation of service management processor subsystem for server device
WO2011159263A1 (en) 2010-06-15 2011-12-22 The Thailand Research Fund Embedded system providing bootloader selected execution of multiple independent modular programs
US20110320794A1 (en) 2010-06-28 2011-12-29 Chung-Jen Yang Flash System And Method For Updating The Flash System
CN103207788A (zh) 2012-01-13 2013-07-17 中兴通讯股份有限公司 一种版本启动方法和装置
CN102707975A (zh) 2012-05-15 2012-10-03 上海大雨电子技术有限公司 一种运行hdmi显示初始化代码的方法
CN102722394B (zh) 2012-06-08 2015-03-18 深圳路迪网络有限公司 一种嵌入式设备的启动升级方法
CN102902556B (zh) 2012-09-06 2016-06-01 深圳市共进电子股份有限公司 一种嵌入式设备的多级引导加载方法
CN103019775B (zh) 2012-11-28 2016-04-13 小米科技有限责任公司 一种终端设备刷机的方法、装置和设备
JP6089349B2 (ja) * 2013-05-28 2017-03-08 ▲ホア▼▲ウェイ▼技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． マルチコアアーキテクチャでのリソース分離を支援するための方法およびシステム
CN103294511A (zh) 2013-05-31 2013-09-11 哈尔滨工业大学 基于CAN总线的bootloader软件的升级方法
US9658940B2 (en) * 2015-03-19 2017-05-23 International Business Machines Corporation Method to efficiently implement synchronization using software managed address translation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432939A (en) * 1992-05-27 1995-07-11 International Business Machines Corp. Trusted personal computer system with management control over initial program loading
WO2001027753A2 (en) * 1999-10-12 2001-04-19 Scientific-Atlanta, Inc. Method and apparatus for loading software into a plurality of processors
US20050005192A1 (en) * 2003-06-03 2005-01-06 Shun-I Hsu System and method for manual fail-safe bootstrap based on a single flash ROM
CN1553338A (zh) * 2003-06-08 2004-12-08 华为技术有限公司 中央处理单元启动的方法及系统
US7711941B2 (en) * 2006-12-19 2010-05-04 Lsi Corporation Method and apparatus for booting independent operating systems in a multi-processor core integrated circuit
CN101452437A (zh) * 2007-12-03 2009-06-10 英业达股份有限公司 多处理器系统及切换cpu方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107656773B (zh) * 2017-09-28 2021-06-25 中国人民解放军国防科技大学 一种多核dsp启动方法
CN107656773A (zh) * 2017-09-28 2018-02-02 中国人民解放军国防科技大学 一种多核dsp启动方法
WO2021190252A1 (zh) * 2020-03-25 2021-09-30 华为技术有限公司 芯片启动方法、装置及计算机设备
CN113873190A (zh) * 2020-06-30 2021-12-31 Oppo广东移动通信有限公司 图像前处理芯片及电子设备
CN112148374A (zh) * 2020-08-20 2020-12-29 瑞芯微电子股份有限公司 一种SoC芯片启动顺序控制方法及系统
TWI777639B (zh) * 2021-06-29 2022-09-11 大陸商星宸科技股份有限公司 雙處理器電子裝置及其運作方法
CN114115025A (zh) * 2021-11-24 2022-03-01 国汽智控(北京)科技有限公司 基于自动驾驶系统的故障信息的保存方法、装置和设备
CN114115025B (zh) * 2021-11-24 2024-05-28 国汽智控(北京)科技有限公司 基于自动驾驶系统的故障信息的保存方法、装置和设备
CN114327660B (zh) * 2021-12-30 2024-01-30 浙江大立科技股份有限公司 基于fpga的外接内存的初始化方法
CN114327660A (zh) * 2021-12-30 2022-04-12 浙江大立科技股份有限公司 基于fpga的外接内存的初始化方法
CN115658183A (zh) * 2022-12-26 2023-01-31 北京紫光芯能科技有限公司 用于控制mcu的方法及装置、电子设备、存储介质
CN115827079B (zh) * 2023-01-09 2023-07-28 深流微智能科技(深圳)有限公司 启动图形处理器的控制方法、控制装置和电子设备
CN115827079A (zh) * 2023-01-09 2023-03-21 深流微智能科技(深圳)有限公司 启动图形处理器的控制方法、控制装置和电子设备
CN116755783A (zh) * 2023-06-19 2023-09-15 合芯科技有限公司 一种多核芯片启动方法、控制器及系统
CN116755783B (zh) * 2023-06-19 2024-04-09 合芯科技有限公司 一种多核芯片启动方法、控制器及系统
CN116594953A (zh) * 2023-07-18 2023-08-15 北京芯驰半导体科技有限公司 一种基于pcie互联的多核异构芯片、启动方法和系统
CN116594953B (zh) * 2023-07-18 2023-09-22 北京芯驰半导体科技有限公司 一种基于pcie互联的多核异构芯片、启动方法和系统

Also Published As

Publication number Publication date
EP3091434A1 (en) 2016-11-09
EP3091434B1 (en) 2018-04-11
WO2015100878A1 (zh) 2015-07-09
ES2670810T3 (es) 2018-06-01
CN104750510B (zh) 2019-04-02
EP3091434A4 (en) 2017-01-25
US20160321082A1 (en) 2016-11-03
US9928077B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
CN104750510A (zh) 一种芯片启动方法及多核处理器芯片
CN102200923B (zh) 从mmc/sd设备引导主机设备的方法及相关设备
CN103827834B (zh) 一种内存数据的迁移方法、计算机和装置
CN107329774A (zh) 确定Redriver芯片参数的方法和装置
CN101876911B (zh) 基于PCI/PCIe总线多CPU系统启动方法及模块
CN103077060A (zh) 主备用bios的切换方法及装置、系统
CN115033352A (zh) 多核处理器任务调度方法、装置及设备、存储介质
CN111338698A (zh) 一种bios准确引导服务器启动的方法及系统
CN116243996B (zh) 业务的运行切换方法、装置、存储介质及电子装置
CN108196873B (zh) 电力系统嵌入式软件远程动态升级方法和系统
CN107765585A (zh) 数字电源的升级方法、装置及系统
CN103890713B (zh) 用于管理处理系统内的寄存器信息的装置及方法
CN105353980B (zh) 一种内存数据的迁移方法、计算机和装置
CN103902301A (zh) 读取bios的方法、装置以及处理器
CN115098138A (zh) 电池管理系统的功能升级方法、装置、电子设备及介质
CN113821265B (zh) 操作系统控制方法、装置、计算机主板和可读存储介质
CN116319320A (zh) 一种网络性能优化方法、系统、电子设备及介质
CN107239376B (zh) 一种服务器互联芯片的自动化调试方法及装置
CN105138406A (zh) 一种任务处理方法、装置及系统
CN118260131B (zh) 扩展模块运行性能的测试方法及装置
CN117133339B (zh) 芯片的电压建立方法、命令执行方法、装置、芯片及设备
CN114844180B (zh) 应用于电子设备的充电方法、装置、设备及存储介质
CN114398216B (zh) 链路控制方法、装置、系统、设备及可读存储介质
CN110609697A (zh) 电池管理系统的升级方法、装置和电池管理系统
CN117931315A (zh) 应用于服务器的状态信息的获取方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20150701

Assignee: Xi'an Chris Semiconductor Technology Co. Ltd.

Assignor: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD.

Contract record no.: 2019440020036

Denomination of invention: Chip start method and multi-core processor chip

Granted publication date: 20190402

License type: Common License

Record date: 20190619