CN117113362B - 一种多芯粒处理器的安全启动维护方法 - Google Patents
一种多芯粒处理器的安全启动维护方法 Download PDFInfo
- Publication number
- CN117113362B CN117113362B CN202311354073.6A CN202311354073A CN117113362B CN 117113362 B CN117113362 B CN 117113362B CN 202311354073 A CN202311354073 A CN 202311354073A CN 117113362 B CN117113362 B CN 117113362B
- Authority
- CN
- China
- Prior art keywords
- core
- starting
- communication channel
- safety
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012423 maintenance Methods 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004891 communication Methods 0.000 claims abstract description 74
- 239000007771 core particle Substances 0.000 claims abstract description 74
- 230000005540 biological transmission Effects 0.000 claims abstract description 24
- 238000012795 verification Methods 0.000 claims abstract description 14
- 230000004044 response Effects 0.000 claims abstract description 13
- 238000001514 detection method Methods 0.000 claims description 5
- 230000007246 mechanism Effects 0.000 claims description 4
- 238000012858 packaging process Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 239000008187 granular material Substances 0.000 claims description 3
- 230000003993 interaction Effects 0.000 abstract description 3
- 230000001360 synchronised effect Effects 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000000977 initiatory effect Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/575—Secure boot
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/45—Structures or tools for the administration of authentication
- G06F21/46—Structures or tools for the administration of authentication by designing passwords or checking the strength of passwords
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44521—Dynamic linking or loading; Link editing at or after load time, e.g. Java class loading
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
本发明公开一种多芯粒处理器的安全启动维护方法,属于处理器领域。多芯粒处理器包括多个芯粒,每个芯粒分别包含1个或多个核心、安全启动模块、安全引擎、安全通信通道和高速通信通道;该方法包括如下步骤:安全启动模块负责芯粒的启动运行、时钟复位和电压的调整;安全通信通道负责芯粒间启动加载程序的传输、维护访问请求与响应的传输;安全引擎负责启动加载程序的校验、芯粒运行状态下的维护访问。本发明使得能够凭借单个外部存储器访问接口完成处理器系统的启动程序加载,通过芯粒间的安全启动维护网络实现运行状态下的安全维护访问,通过复用安全启动网络实现芯粒间便利的交互与同步通信。
Description
技术领域
本发明涉及处理器技术领域,特别涉及一种多芯粒处理器的安全启动维护方法。
背景技术
应用需求对芯片性能的牵引导致单芯片上电路逻辑增加,先进工艺下芯片的电路规模、良率、成本成为考虑的重要因素。芯粒技术通过先进的封装工艺将不同的功能区分制作成裸片,提供了一种降低成本、提高良率的技术方案。基于此项技术,处理器产品有以CPU芯粒+IO芯粒+GPU芯粒,或CPU芯粒+FPGA芯粒等结构来大幅提升性能。
基于芯粒技术的处理器产品内部集成多个芯粒,需要考虑多芯粒之间的工作模式及协同方式,需研究设计满足其通信需求的高速率通道。另一方面,多芯粒处理器的启动方式与单芯粒处理器相比,也面临着不同的设计要求。受外部引脚资源的限制,处理器与外部通信接口数量有限,为提供应用的便利性,需要解决多芯粒从外挂存储器中加载程序的问题。高速率通道需经过初始化等步骤才能正常通信,因此,在启动阶段需要为多芯粒间构建通信通道来满足启动需求。
在处理器运行或测试阶段,常提供一些维护手段来分析内部逻辑的运行状态,JTAG协议被广泛使用在各类产品中。在多芯粒处理器中,将芯粒的JTAG接口以菊花链的形式连接,在处理器外部可仅使用单个JTAG接口来满足在线调试的需求。
发明内容
本发明的目的在于提供一种多芯粒处理器的安全启动维护方法,使得能够凭借单个外部存储器访问接口完成处理器系统的启动程序加载,通过芯粒间的安全启动维护网络实现运行状态下的安全维护访问,通过复用安全启动网络实现芯粒间便利的交互与同步通信。
为解决上述技术问题,本发明提供了一种多芯粒处理器的安全启动维护方法,多芯粒处理器包括多个芯粒,每个芯粒分别包含1个或多个核心、安全启动模块、安全引擎、安全通信通道和高速通信通道;
安全启动模块负责芯粒的启动运行、时钟复位和电压的调整;
安全通信通道负责芯粒间启动加载程序的传输、维护访问请求与响应的传输;
安全引擎负责启动加载程序的校验、芯粒运行状态下的维护访问;
该方法包括如下步骤:
在所述多芯粒处理器的多个芯粒中选取一个芯粒作为主芯粒,所述主芯粒在芯粒封装过程中通过芯粒的ID号确定;由所述主芯粒的安全启动模块从外部存储器读取启动加载程序,通过所述安全通信通道将启动加载程序发送给其他芯粒;其他芯粒的安全启动模块通过安全通信通道接收所述主芯粒发送的启动加载程序;所述主芯粒通过安全通信通道获取其他芯粒执行启动加载程序的结果;所有芯粒接收到启动加载程序后,由安全启动模块将启动加载程序推送给芯粒各自的核心;所述多芯粒处理器中的芯粒共用同一套启动加载程序。
在一种实施方式中,所述芯粒在运行启动加载程序时根据芯粒的ID号执行启动加载程序的不同分支,执行不同的程序段;芯粒中的不同核心同样根据核心的ID号执行不同的程序段。
在一种实施方式中,所述芯粒之间由高速通信通道构成芯粒间高速传输网络进行正常通信,包含内存访问、设备IO访问和CACHE一致性访问;由安全通信通道构成安全启动维护网络进行启动加载和运行维护;安全通信通道由安全启动模块与安全引擎发起请求;其中高速通信通道采用高速串行Serdes接口或高速并行接口来满足芯粒间的传输带宽要求。
在一种实施方式中,所述安全引擎包含密码算法引擎,负责多芯粒处理器的生命周期管理、负责启动过程中多芯粒处理器的安全检测,负责启动加载程序的完整性检查;所述安全引擎完成启动加载程序的校验后,校验成功则核心执行启动加载程序,校验失败则核心不执行启动加载程序。
在一种实施方式中,所述安全引擎支持的密码算法包括SM2非对称密码算法、SM4对称密码算法、SM3密码杂凑算法,负责主动防御安全机制,具有最高访问权限,访问核心的状态信息,具备管控处理器系统中各类资源的能力,通过安全通信通道和高速通信通道访问处理器系统的IO设备和内存空间。
在一种实施方式中,所述多芯粒处理器由安全通信通道构成安全启动维护网络,所述安全通信通道与多芯粒处理器外部没有通信接口;由所述主芯粒发送启动加载程序、其他芯粒返回相应的响应;
由芯粒的安全引擎发送维护访问请求,其他芯粒中被访问地址的目标返回响应,访问请求访问合法地址空间不会被堵塞,拥有高级访问权限,其中,访问请求包含IO访问和存储空间访问;芯粒的核心没有权限通过安全通信通道发起请求。
本发明提供的一种多芯粒处理器的安全启动维护方法,具有以下有益效果:
(1)选取主芯粒与处理器系统外部存储器通信,通过芯粒间安全启动维护网络传输启动加载程序的请求与响应,通过安全引擎完成启动加载程序的校验,使得多个芯粒的处理器系统在消耗较低硬件资源的情况下,完成初始化程序的安全加载;
(2)芯粒间安全启动维护网络的建立为多芯粒处理器系统提供了交互的通道,由安全引擎发起维护请求,保证处理器系统不会受芯粒间高速通信通道堵塞或关闭的影响;具有较好的扩展性,包括结构扩展和功能扩展,处理器系统的芯粒处于不同工作负载模式下,通过该网络可以支持芯粒间的睡眠唤醒功能、实现芯粒间同步的功能等。
附图说明
图1是本发明提供的多芯粒处理器的安全启动维护方法示意图。
图2是本发明实施例一中应用安全启动维护方法的处理器系统示意图。
图3是本发明实施例一中应用安全启动维护方法的加载程序数据流示意图。
图4是本发明实施例一中应用安全启动维护方法的初始化运行流程示意图。
图5是本发明实施例二中应用安全启动维护方法的传输格式示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种多芯粒处理器的安全启动维护方法作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种多芯粒处理器的安全启动维护方法,如图1所示,通过安全启动模块负责芯粒的启动运行、时钟复位和电压的调整;通过安全通信通道负责芯粒间启动加载程序的传输、维护访问请求与响应的传输;通过安全引擎负责启动加载程序的校验、芯粒运行状态下的维护访问。
本实施例一中的多芯粒处理器系统应用本发明提供的处理器安全启动维护方法。请参见图2,处理器系统包含:芯粒A1、A2、…,每个芯粒分别包含1个或多个核心、安全启动模块、安全引擎、安全通信通道s和高速通信通道b;芯粒之间由高速通信通道b构成芯粒间高速传输网络进行正常通信,包含内存访问、设备IO访问和CACHE一致性访问,由安全通信通道s构成安全启动维护网络进行启动加载和运行维护;安全通信通道s由安全启动模块与安全引擎发起请求。其中,高速通信通道b可以采用高速串行Serdes接口或高速并行接口来满足芯粒间的传输带宽要求。处理器系统共用同一套物理地址,该物理地址用于访问处理器系统上的IO设备和存储器空间。在本实施例中,如图2所示,芯片内封装4个芯粒,芯粒为功能一致的电路,芯粒A1和芯粒A2之间通过高速通信通道b1构成高速传输网络,通过安全通信通道s1构成安全启动维护网络;芯粒A2和芯粒A3之间通过高速通信通道b2构成高速传输网络,通过安全通信通道s2构成安全启动维护网络;芯粒A3和芯粒A4之间通过高速通信通道b3构成高速传输网络,通过安全通信通道s3构成安全启动维护网络;芯粒A4和芯粒A1之间通过高速通信通道b4构成高速传输网络,通过安全通信通道s4构成安全启动维护网络。采用高速并行接口,控制器bl和控制器br分别为高速并行接口的控制器,负责不同链路上的数据传输;控制器s负责安全通信通道的控制器。
如图3所示,在处理器系统的多个芯粒中选取一个芯粒作为主芯粒,主芯粒在芯粒封装过程中通过芯粒的ID号确定;由主芯粒的安全启动模块从外部的存储器读取启动加载程序(1.1),通过安全通信通道将启动加载程序发送给其他芯粒,请继续参阅图3,即通过路线1.2→2→2.1、1.2→2→2.2、1.2→2→2.3,需要注意的是,主芯粒的程序只发一次,就一个包,每个芯粒按先后顺序收到,就是路线2.1、2.2、2.3;其他芯粒的安全启动模块通过安全通信通道接收主芯粒发送的启动加载程序,即通过路线3.1→3→4、3.2→3→4、3.3→3→4,路线3.1、3.2、3.3对应的芯粒单独返回给主芯粒,每个发一个包,共3个包;主芯粒通过安全通信通道获取其他芯粒执行启动加载程序的结果。
如图4所示,在本实施例一中,处理器系统选取ID为0的芯粒作为主芯粒,主芯粒通过SD或QSPI或SPI等标准协议接口连接外部存储器FLASH、SD卡等。启动加载程序包含配置信息、初始化核心程序、DDR初始化训练程序、高速通信通道初始化训练程序等。在芯粒的多个核心中,可以选取一个核心作为主核心,来执行DDR初始化训练程序、高速通信通道初始化训练程序等。
安全启动模块,为处理器系统中的其它模块提供不同频率的时钟、不同幅值的电压控制,提供功耗管理控制、程序安全加载控制;根据软件收集的程序负载情况,为芯片提供各类运行模式。软件可以根据负载、功耗、温度,通知外部系统调用底层驱动对核心的时钟、电压进行操作,切换核心的频率、电压等。在本实施例一中,在核心启动阶段,安全启动模块负责核心的时钟、电压和复位,与安全引擎配合保障核心运行的系统环境,以及负责核心的安全,等待处理器系统电压稳定、时钟切换完成,核心才可以执行启动加载程序。
安全引擎,包含密码算法引擎,负责处理器系统的生命周期管理、负责启动过程中处理器系统的安全检测,为其安全启动提供程序检验、加解密服务,与安全启动模块交互完成程序的安全加载。在本实施例一中,安全引擎支持SM2非对称密码算法、SM4对称密码算法、SM3密码杂凑算法等密码算法,是处理器系统的信任根,负责主动防御安全机制,具有最高访问权限,可以访问核心的状态信息,具备管控处理器系统中各类资源的能力,可以通过安全通信通道和高速通信通道访问处理器系统的IO设备和内存空间。根据采集的处理器系统的运行状态,进行异常分析和攻击检测;例如,切断或关闭存在安全隐患的设备,运行的安全任务和信息收集不被核心限制。
实施例二
请继续参见图1,所有芯粒接收到启动加载程序后,由安全启动模块将启动加载程序推送给芯粒各自的核心;处理器系统中的芯粒共用同一套启动加载程序。芯粒在运行启动加载程序时可以根据芯粒的ID号执行启动加载程序的不同分支,即执行不同的程序段,芯粒中的不同核心同样可以根据核心的ID号执行不同的程序段。
安全引擎包含密码算法引擎,负责处理器系统的生命周期管理、负责启动过程中处理器系统的安全检测,负责启动加载程序的完整性检查;安全引擎完成启动加载程序的校验后,校验成功则核心执行启动加载程序,校验失败则核心不执行启动加载程序。在本实施例二中,将处理器系统的生命周期分为芯片厂商模式、整机厂商模式、用户模式。为确保处理器系统的安全性,以安全引擎为安全度量根,使用杂凑算法对启动记载程序进行校验,检查其完整性。
多芯粒由安全通信通道构成安全启动维护网络,安全通信通道与处理器系统外部没有通信接口;由主芯粒发送启动加载程序、其它芯粒返回相应的响应;由主芯粒的安全引擎发送维护访问请求,其它芯粒中被访问地址的目标响应,其中,访问请求包含IO访问和存储空间访问;所有芯粒的核心没有权限通过安全通信通道发起请求。安全通信通道包含时钟线、2线或4线的数据线,其中,数据线可以复用传输命令与数据;为节省走线,接收通道和发送通道可以复用为双向通道;为提升传输效率,数据线可以采用双沿传输。安全启动维护网络可以组成环形网状结构;为减低数据的误码率、提高检查数据的正确性,可以使用ECC校验或CRC校验。
在本实施例二中,以4线数据线构成双向单沿传输数据的安全通信通道,组成环形网状结构。如图5所示,时钟CLK与数据SI1~SI4一并发送,数据线包含启始段S、命令段H、数据段D、校验段E。总线在空闲时默认为高,启始段S0~S3用于判别信息;命令段H0~H7用于标识请求与响应,判别程序加载命令、IO请求命令等,数据段D0~Dn为地址或数据,校验段E为校验码。程序加载命令,请求包由主芯粒的安全启动模块发起;IO请求等命令由安全引擎发起,本发明中所有芯粒的安全引擎的功能都一致,只是在本实施例中仅列举一个安全引擎参与启动流程的应用;各类命令对应的响应由各其它芯粒发出。其中,作为芯粒间同步功能时,可将同步信号编码为全低信号。
本发明使得多芯粒构建的处理器系统能凭借单个外部存储器访问接口完成启动程序加载和运行;同时,为芯粒建立安全启动与维护访问机制,提升其安全性,安全启动维护网络的建立为芯粒间提供了便利的交互接口、提供了硬件底层同步的接口。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (3)
1.一种多芯粒处理器的安全启动维护方法,其特征在于,多芯粒处理器包括多个芯粒,每个芯粒分别包含1个或多个核心、安全启动模块、安全引擎、安全通信通道和高速通信通道;
安全启动模块负责芯粒的启动运行、时钟复位和电压的调整;
安全通信通道负责芯粒间启动加载程序的传输、维护访问请求与响应的传输;
安全引擎负责启动加载程序的校验、芯粒运行状态下的维护访问;
该方法包括如下步骤:
在所述多芯粒处理器的多个芯粒中选取一个芯粒作为主芯粒,所述主芯粒在芯粒封装过程中通过芯粒的ID号确定;由所述主芯粒的安全启动模块从外部存储器读取启动加载程序,通过所述安全通信通道将启动加载程序发送给其他芯粒;其他芯粒的安全启动模块通过安全通信通道接收所述主芯粒发送的启动加载程序;所述主芯粒通过安全通信通道获取其他芯粒执行启动加载程序的结果;所有芯粒接收到启动加载程序后,由安全启动模块将启动加载程序推送给芯粒各自的核心;所述多芯粒处理器中的芯粒共用同一套启动加载程序;
所述芯粒在运行启动加载程序时根据芯粒的ID号执行启动加载程序的不同分支,执行不同的程序段;芯粒中的不同核心同样根据核心的ID号执行不同的程序段;
所述芯粒之间由高速通信通道构成芯粒间高速传输网络进行正常通信,包含内存访问、设备IO访问和CACHE一致性访问;由安全通信通道构成安全启动维护网络进行启动加载和运行维护;安全通信通道由安全启动模块与安全引擎发起请求;其中高速通信通道采用高速串行Serdes接口或高速并行接口来满足芯粒间的传输带宽要求;
所述多芯粒处理器由安全通信通道构成安全启动维护网络,所述安全通信通道与多芯粒处理器外部没有通信接口;由所述主芯粒发送启动加载程序、其他芯粒返回相应的响应;
由芯粒的安全引擎发送维护访问请求,其他芯粒中被访问地址的目标返回响应,访问请求访问合法地址空间不会被堵塞,拥有高级访问权限,其中,访问请求包含IO访问和存储空间访问;芯粒的核心没有权限通过安全通信通道发起请求。
2.如权利要求1所述的多芯粒处理器的安全启动维护方法,其特征在于,所述安全引擎包含密码算法引擎,负责多芯粒处理器的生命周期管理、负责启动过程中多芯粒处理器的安全检测,负责启动加载程序的完整性检查;所述安全引擎完成启动加载程序的校验后,校验成功则核心执行启动加载程序,校验失败则核心不执行启动加载程序。
3.如权利要求2所述的多芯粒处理器的安全启动维护方法,其特征在于,所述安全引擎支持的密码算法包括SM2非对称密码算法、SM4对称密码算法、SM3密码杂凑算法,负责主动防御安全机制,具有最高访问权限,访问核心的状态信息,具备管控处理器系统中各类资源的能力,通过安全通信通道和高速通信通道访问处理器系统的IO设备和内存空间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311354073.6A CN117113362B (zh) | 2023-10-19 | 2023-10-19 | 一种多芯粒处理器的安全启动维护方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311354073.6A CN117113362B (zh) | 2023-10-19 | 2023-10-19 | 一种多芯粒处理器的安全启动维护方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117113362A CN117113362A (zh) | 2023-11-24 |
CN117113362B true CN117113362B (zh) | 2024-01-19 |
Family
ID=88805816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311354073.6A Active CN117113362B (zh) | 2023-10-19 | 2023-10-19 | 一种多芯粒处理器的安全启动维护方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117113362B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015100878A1 (zh) * | 2013-12-30 | 2015-07-09 | 深圳市中兴微电子技术有限公司 | 一种芯片启动方法及多核处理器芯片、存储介质 |
CN113342735A (zh) * | 2021-06-28 | 2021-09-03 | 海光信息技术股份有限公司 | 一种处理器芯片及电子设备 |
CN115543457A (zh) * | 2022-09-27 | 2022-12-30 | 中电科申泰信息科技有限公司 | 一种处理器线程级睡眠唤醒方法及系统 |
CN116028418A (zh) * | 2023-02-13 | 2023-04-28 | 中国人民解放军国防科技大学 | 基于gpdsp的可扩展多核处理器、加速卡及计算机 |
CN116340072A (zh) * | 2023-05-25 | 2023-06-27 | 中诚华隆计算机技术有限公司 | 一种多芯粒芯片的故障检测方法和装置 |
CN116756730A (zh) * | 2023-06-07 | 2023-09-15 | 深圳市力合微电子股份有限公司 | SoC芯片多级流程控制的可信启动方法及硬件可信根 |
-
2023
- 2023-10-19 CN CN202311354073.6A patent/CN117113362B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015100878A1 (zh) * | 2013-12-30 | 2015-07-09 | 深圳市中兴微电子技术有限公司 | 一种芯片启动方法及多核处理器芯片、存储介质 |
CN113342735A (zh) * | 2021-06-28 | 2021-09-03 | 海光信息技术股份有限公司 | 一种处理器芯片及电子设备 |
CN115543457A (zh) * | 2022-09-27 | 2022-12-30 | 中电科申泰信息科技有限公司 | 一种处理器线程级睡眠唤醒方法及系统 |
CN116028418A (zh) * | 2023-02-13 | 2023-04-28 | 中国人民解放军国防科技大学 | 基于gpdsp的可扩展多核处理器、加速卡及计算机 |
CN116340072A (zh) * | 2023-05-25 | 2023-06-27 | 中诚华隆计算机技术有限公司 | 一种多芯粒芯片的故障检测方法和装置 |
CN116756730A (zh) * | 2023-06-07 | 2023-09-15 | 深圳市力合微电子股份有限公司 | SoC芯片多级流程控制的可信启动方法及硬件可信根 |
Also Published As
Publication number | Publication date |
---|---|
CN117113362A (zh) | 2023-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9984038B2 (en) | Method, apparatus, and system for optimizing frequency and performance in a multidie microprocessor | |
CN101149726A (zh) | 用于可管理性引擎背景的控制器链路 | |
CN104657308A (zh) | 一种用fpga实现的服务器硬件加速的方法 | |
CN101876958A (zh) | 通用序列总线输入输出端口传送器及其传送方法 | |
US20100182848A1 (en) | Semiconductor device and data processor | |
CN110321319A (zh) | 片上系统 | |
CN106648896A (zh) | 一种Zynq芯片在异构称多处理模式下双核共享输出外设的方法 | |
WO2014210258A1 (en) | Generic host-based controller latency method and apparatus | |
CN117113362B (zh) | 一种多芯粒处理器的安全启动维护方法 | |
JP2021509240A (ja) | システム全体の低電力管理 | |
US11127442B2 (en) | Data transfers between a memory and a distributed compute array | |
CN103246623A (zh) | Soc计算设备扩展系统 | |
Gade et al. | Energy efficient chip-to-chip wireless interconnection for heterogeneous architectures | |
CN115114221A (zh) | 基于异构多核架构的数据处理系统及方法 | |
Tsuruta et al. | Accelerator-in-switch: A framework for tightly coupled switching hub and an accelerator with FPGA | |
US8176303B2 (en) | Multiprocessor communication device and methods thereof | |
JP3504572B2 (ja) | 論理回路のエミュレータ | |
CN209784995U (zh) | 大数据运算加速系统和芯片 | |
US20090144480A1 (en) | Multi-processor system on chip platform and dvb-t baseband receiver using the same | |
CN116185508A (zh) | 基板管理控制器及服务器 | |
CN114706607B (zh) | 一种用于全可编程片上系统的软件在线升级方法 | |
CN117290288B (zh) | 一种io晶粒及系统级芯片 | |
CN109408453B (zh) | 一种高性能多节点互联并行传输控制方法 | |
CN116185641A (zh) | 融合架构系统、非易失性存储系统及存储资源获取方法 | |
CN115718710A (zh) | 一种多芯架构的数据和资源共享方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |