CN116185641A - 融合架构系统、非易失性存储系统及存储资源获取方法 - Google Patents

融合架构系统、非易失性存储系统及存储资源获取方法 Download PDF

Info

Publication number
CN116185641A
CN116185641A CN202310444139.4A CN202310444139A CN116185641A CN 116185641 A CN116185641 A CN 116185641A CN 202310444139 A CN202310444139 A CN 202310444139A CN 116185641 A CN116185641 A CN 116185641A
Authority
CN
China
Prior art keywords
resource pool
storage
computing
pcie
switching network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310444139.4A
Other languages
English (en)
Other versions
CN116185641B (zh
Inventor
袁征峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202310444139.4A priority Critical patent/CN116185641B/zh
Publication of CN116185641A publication Critical patent/CN116185641A/zh
Application granted granted Critical
Publication of CN116185641B publication Critical patent/CN116185641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

本发明实施例提供了融合架构系统、非易失性存储系统及存储资源获取方法，该非易失性存储系统基于融合架构系统构建，包括：计算资源池中的多个计算节点，转接板以及多个固态硬盘；固态硬盘，用于通过转接板与多个计算节点建立通信连接，以扩展存储资源池。通过采用上述设计，基于第三代融合架构系统及总线互联技术，扩展存储资源池，可以实现存储的远端拓展，多计算节点共享解耦存储资源，解决传统JBOF的存储扩展容量有限，无法实现多HOST对存储资源的远程解耦访问的问题。

Description

融合架构系统、非易失性存储系统及存储资源获取方法
技术领域
本发明涉及计算机技术领域，特别是涉及一种融合架构系统、一种非易失性存储系统、一种存储资源获取方法、一种存储资源获取装置、一种电子设备和一种计算机可读存储介质。
背景技术
信息化的不断发展是推动存储设备演化和进步的重要动力。随着全球范围内企业数字化转型的快速发展，数据将呈现海量增长趋势；大数据、云计算、人工智能、5G通信等新兴技术的发展也在推动数据来源和结构愈加复杂多样，基于数据的新产品、新模式、新体验不断涌现，数据成为企业最重要的资产之一。
相关技术中，存储设备的存储容量相对固定，扩展容量有限，无法实现多HOST（计算节点）对存储资源的远程解耦访问，各服务器存储资源利用不均匀，无法实现均衡负载。
发明内容
鉴于上述问题，提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种融合架构系统、一种非易失性存储系统、一种存储资源获取方法、一种存储资源获取装置、一种电子设备和一种计算机可读存储介质。
本发明实施例公开了一种融合架构系统，所述融合架构系统包括计算资源池、内存资源池、图形处理器资源池、异构加速器资源池以及基于固态硬盘构建的存储资源池，
所述计算资源池通过第一交换网络与所述内存资源池进行通信连接；
所述计算资源池、所述图形处理器资源池、所述存储资源池以及所述异构加速器资源池之间通过第二交换网络进行通信连接。
可选地，所述计算资源池、所述图形处理器资源池、所述存储资源池以及所述异构加速器资源池之间通过第二交换网络进行通信连接为：
所述计算资源池通过第一总线与所述第二交换网络相连接，通过所述第二交换网络与所述图形处理器资源池、所述存储资源池以及所述异构加速器资源池相连接；
所述图形处理器资源通过第二总线与所述第二交换网络相连接，通过所述第二交换网络与所述计算资源池、所述存储资源池以及所述异构加速器资源池相连接；
所述存储资源池通过第三总线与所述第二交换网络相连接，通过所述第二交换网络与所述计算资源池、所述图形处理器资源池以及所述异构加速器资源池相连接；
所述异构加速器资源池通过第四总线与所述第二交换网络相连接，通过所述第二交换网络与所述计算资源池、所述图形处理器资源池以及所述存储资源池相连接。
可选地，所述计算资源池中包含有近端内存，所述内存资源池中包含有远端内存。
可选地，所述第一交换网络由多个第一交换芯片组成，两层的任意两个所述第一交换芯片之间互联：和/或，所述第二交换网络由多个第二交换芯片组成，两层的任意两个所述第二交换芯片之间互联，所述计算资源池中的各个中央处理器通过快速通道互联总线互联。
可选地，所述内存资源池通过所述第一交换网络扩展远端内存。
可选地，网络卸载加速芯片通过第二交换网络与所述融合架构系统进行通信连接。
可选地，所述网络卸载加速芯片通过第二交换网络与所述融合架构系统进行通信连接为：
所述网络卸载加速芯片通过第五总线与所述第二交换网络相连接，通过所述第二交换网络与所述计算资源池、所述内存资源池、所述图形处理器资源池、所述异构加速器资源池以及所述存储资源池相连接。
可选地，所述第一交换网络为CXL Fabric交换网络，所述第二交换网络为PCIE I/O Fabric交换网络，所述存储资源池为NVME SSD存储资源池，所述第一总线和/或所述第二总线和/或所述第三总线和/或所述第四总线为PCIE GEN5总线。
本发明实施例公开了一种非易失性存储系统，所述非易失性存储系统基于如上所述的融合架构系统构建，所述非易失性存储系统包括：
所述计算资源池中的多个计算节点，转接板以及多个固态硬盘；
所述固态硬盘，用于通过所述转接板与所述多个计算节点建立通信连接，以扩展所述存储资源池。
可选地，还包括：
第六总线；
所述第六总线，用于建立所述固态硬盘与所述转接板的物理链路；其中，所述物理链路中数据通路的数量基于需支持的所述固态硬盘的数量确定。
可选地，所述第二交换网络为两层CLOS拓扑架构，
所述计算节点为中央处理器节点；
所述中央处理器节点，用于将PCIE信号通过所述第二交换网络传输至另一所述中央处理器节点，以实现各所述中央处理器节点的PCIE资源的全互连无阻塞传输。
可选地，
所述计算节点分属于多个计算平台；
属于第一计算平台的所述中央处理器节点，用于将所述PCIE信号通过所述第二交换网络传输至属于第二计算平台的所述中央处理器节点。
可选地，还包括：
第一线缆；
所述第一线缆，用于将所述第六总线传输的PCIE信号传输至所述存储资源池。
可选地，还包括：
信号调节组件；
所述信号调节组件，用于对所述第一线缆传输的所述PCIE信号通过内部的时钟进行重构，以增加所述PCIE信号的传输能量。
可选地，
所述信号调节组件部署有信号增强芯片；
所述信号增强芯片，用于将所述PCIE信号拆分为多种组合的信号通道。
可选地，还包括：
第二线缆；
所述第二线缆，用于获取重构后的所述PCIE信号，并将重构后的所述PCIE信号传输至所述固态硬盘的硬盘背板。
可选地，所述存储资源池包括以下任意一种或组合：
基于U.2 形态的NVME SSD存储资源池以及基于E3.S形态的NVME SSD存储资源池。
本发明实施例还公开了一种存储资源获取方法，应用于如上所述的非易失性存储系统，所述方法包括：
所述多个计算节点通过对所述存储资源池进行访问，获取所述存储资源池中存储的PCIE资源，以实现多计算节点PCIE资源共享。
可选地，所述方法还包括：
系统运行过程中，所述存储资源池对自身负载情况进行自动实时调整，实现所述存储资源池的负载均衡。
可选地，所述方法还包括：
实时监控所述多个计算节点针对PCIE资源的资源需求。
本发明实施例还公开了一种存储资源获取装置，应用于如上所述的非易失性存储系统，所述装置包括：
访问及获取模块，用于通过对所述存储资源池进行访问，获取所述存储资源池中存储的PCIE资源，以实现多计算节点PCIE资源共享。
可选地，所述装置还包括：
负载均衡模块，用于系统运行过程中，控制所述存储资源池对自身负载情况进行自动实时调整，实现所述存储资源池的负载均衡。
可选地，所述装置还包括：
监控模块，用于实时监控所述多个计算节点针对PCIE资源的资源需求。
本发明实施例还公开了一种电子设备，包括：处理器、存储器及存储在所述存储器上并能够在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如上所述一种存储资源获取方法的步骤。
本发明实施例还公开了一种计算机可读存储介质，所述计算机可读存储介质上存储计算机程序，所述计算机程序被处理器执行时实现如上所述一种存储资源获取方法的步骤。
本发明实施例包括以下优点：
在本发明实施例中，提供一种融合架构系统，以及在该融合架构系统基础上构建的非易失性存储系统，融合架构系统包括计算资源池、内存资源池、图形处理器资源池、异构加速器资源池以及基于固态硬盘构建的存储资源池，计算资源池通过第一交换网络与内存资源池进行通信连接，计算资源池、图形处理器资源池、存储资源池以及异构加速器资源池之间通过第二交换网络进行通信连接，通过上述设计可以实现大规模的资源池解耦，实现资源的多主机共享与动态分配，资源池可以按需分配给多个用户，同时可以方便地进行资源拓展来增加资源池容量。进一步地，通过第一交换网络与内存资源池连接，实现内存资源池化，可以实现计算资源和内存资源之间的多主机无阻塞共享资源。非易失性存储系统包括计算资源池中的多个计算节点，转接板以及多个固态硬盘，通过转接板可以将固态硬盘与多个计算节点建立通信连接，从而扩展存储资源池。通过采用上述设计，基于第三代融合架构系统及总线互联技术，扩展存储资源池，可以实现存储的远端拓展，多计算节点共享解耦存储资源，解决传统JBOF的存储扩展容量有限，无法实现多HOST对存储资源的远程解耦访问的问题。
附图说明
图1是相关技术的一种存储设备的系统架构图；
图2是融合架构的发展过程示意图；
图3是第三代融合架构的设计示意图；
图4是本发明实施例提供的一种融合架构系统的结构框图；
图5是本发明实施例的融合架构系统的系统架构图；
图6是本发明实施例提供的一种非易失性存储系统的结构框图；
图7是本发明实施例的非易失性存储系统的系统架构图；
图8是本发明实施例提供的另一种非易失性存储系统的结构框图；
图9是本发明实施例的非易失性存储系统的扩展技术原理图；
图10是本发明实施例的非易失性存储系统的连接结构示意图；
图11是本发明实施例的非易失性存储系统的设计示意图；
图12是本发明实施例的非易失性存储系统的内部线缆设计示意图；
图13是本发明实施例提供的一种存储资源获取方法的步骤流程图；
图14是本发明实施例提供的一种存储资源获取装置的结构框图；
图15是本发明实施例提供的一种电子设备的结构框图；
图16是本发明实施例提供的一种计算机可读存储介质的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其它实施例，都属于本发明保护的范围。
参照图1所示，为相关技术的一种存储设备的系统架构图，包括中央处理器和存储区域（Dedicated Storage）中的多个硬盘，硬盘有机械硬盘(Hard Disk Drive，HDD)和固态硬盘(Solid State Disk或Solid State Drive，简称SSD)之分，此处为固态硬盘。该存储设备采用JBOF系统架构，JBOF（just abunch of flash，指在一个机箱内安装有多个闪存型固态硬盘的存储型设备）作为一种闪存型固态硬盘的存储设备，相较于存储型服务器，具有成本更低、部署灵活的特点。
然而，JBOF架构的存储设备，存储容量相对固定，扩展容量有限，无法实现多HOST对存储资源的远程解耦访问，各服务器存储资源利用不均匀，无法实现均衡负载。
为了解决以上问题，本发明拟提供一种克服上述问题或者至少部分地解决上述问题的一种存储资源池配置方法，基于第三代融合架构及PCIE GEN5总线技术，提出一种融合架构系统、一种非易失性存储系统、一种存储资源获取方法、一种存储资源获取装置、一种电子设备和一种计算机可读存储介质，以实现存储的远端拓展，多主机共享解耦存储。
下面对相关技术或相关概念进行说明。
NVME（Non-Volatile Memory Express，非易失性内存主机控制器接口规范）是一种主机控制器接口和存储协议，用于通过计算机的高速外围组件互连高速（peripheralcomponent interconnect express，PCIE或PCI Express，高速串行计算机扩展总线标准）加速企业和客户端系统与固态硬盘（Solid State Disk或Solid State Drive，简称SSD）之间的数据传输总线。
官方定义将其描述为“一个开放的标准和信息集合，以充分释放非易失性存储在从移动端到数据中心的所有类型的计算环境中能够提供的优势。NVME从底层开始设计，为当前和未来的NVM（non-volatile memory,非易失性存储器）技术提供高带宽和低延迟存储访问。”NVME是通过PCI Express总线将存储连接到服务器的接口规范，简单来说就是，使SSD与主机系统通信的速度更快。它有助于缓解闪存通过最初为HDD（Hard Disk Drive,机械硬盘）设计的SAS（SerialAttached SCSI，串行连接SCSI接口）或SATA（SerialAdvancedTechnologyAttachment,串行高级技术附件）连接到系统时出现的瓶颈。
在云计算、大数据和移动互联趋势下，走向融合架构的云数据中心将是大势所趋。在融合架构战略框架下，核心改变来自 CPU（Central Processing Unit，中央处理器） 、内存、 I/O （Input/Output，输入/输出）等硬件资源的解耦与重构，这让数据中心计算、存储、网络、安全资源的全虚拟化、全自动化成为现实，并通过软件定义实现业务感知的按需资源组合与配置，实现系统的弹性伸缩和超大规模持续扩展，真正实现数据中心像一台计算机一样运行和管理。
参照图2所示，为融合架构的发展过程示意图，融合架构从第一代的简单集成管理，集中供电，集中散热，到第二代的存储池化，分布式网络演进到第三代的计算资源池化，内存资源池化，GPU（graphics processing unit，图形处理器）、FPGA（Field ProgrammableGate Array，现场可编程逻辑门阵列）、XPU（一种融合型处理器）加速设备池化的新一代融合架构。
参照图3所示，为第三代融合架构的设计示意图，数据中心像一台计算机，软件可实现以真正的商业驱动的数据中心。通用计算池中集成有中央处理器和动态随机存取存储器（Dynamic Random Access Memory，DRAM），可定义计算池中集成有多个FPGA，通用加速池中集成有GPU和HBM（High Bandwidth Memory，高带宽内存），专用加速池中集成有NPU（Neural network Processing Unit，嵌入式神经网络处理器），此外还包括存储池和存算一体池，各个资源池基于智能数据处理单元进行高速互联交换。在硬件层面，实现计算、 I/O 、存储的完全池化；在软件层面，实现资源的全面管理和调配，使得用户能够以业务驱动应用，进行资源统一的调度。
得益于PCIE总线速率的提升。目前，PCIE5.0协议产业应用前景广阔，PCIE4.0被快速过渡、PCIE6.0的产品落地还需至少三年，PCIE5.0 CPU会长时间存在。基于PCIE 5.0 SW开发 I/O Fabric系统网络，针对不同应用需求，可实现资源池系统内PCIE通道的动态分配，高带宽、低延迟，最大化PCIE资源利用率。CXL （Compute Express Link，高速缓存一致性互连协议）是基于 PCIE5.0发展而来的，运行在 PCIE 物理层上的，具有相同的电器特性，针对缓存和内存优化的一个新协议。CXL全称是Compute Express Link，是一种开放工业标准用于高带宽低延迟的设备互联。CXL在PCIE 5.0的基础上复用三种类型的协议，分别为CXL.io，CXL.cache，CXL.memory。CXL.io 用来发现，配置，寄存器访问、中断等。CXL.cache当设备访问处理器内存用来cache来自处理器的内存。CXL.memory 用来出来来自处理器对设备内部的内存的访问。CXL在CPU和设备之间维护了一致性的内存空间。
在这样的背景下，基于第三代融合架构及PCIE5.0总线技术，提出一种融合架构系统、一种非易失性存储系统、一种存储资源获取方法、一种存储资源获取装置、一种电子设备和一种计算机可读存储介质，以实现存储的远端拓展，多主机共享解耦存储。
本发明实施例的核心构思之一在于，提供一种融合架构系统，以及在该融合架构系统基础上构建的非易失性存储系统，融合架构系统包括计算资源池、内存资源池、图形处理器资源池、异构加速器资源池以及基于固态硬盘构建的存储资源池，计算资源池通过第一交换网络与内存资源池进行通信连接，计算资源池、图形处理器资源池、存储资源池以及异构加速器资源池之间通过第二交换网络进行通信连接，通过上述设计可以实现大规模的资源池解耦，实现资源的多主机共享与动态分配，资源池可以按需分配给多个用户，同时可以方便地进行资源拓展来增加资源池容量。进一步地，通过第一交换网络与内存资源池连接，实现内存资源池化，可以实现计算资源和内存资源之间的多主机无阻塞共享资源。非易失性存储系统包括计算资源池中的多个计算节点，转接板以及多个固态硬盘，通过转接板可以将固态硬盘与多个计算节点建立通信连接，从而扩展存储资源池。通过采用上述设计，基于第三代融合架构系统及总线互联技术，扩展存储资源池，可以实现存储的远端拓展，多计算节点共享解耦存储资源，解决传统JBOF的存储扩展容量有限，无法实现多HOST对存储资源的远程解耦访问的问题。
参照图4，示出了本发明实施例提供的一种融合架构系统的结构框图，该融合架构系统401包括计算资源池4011、内存资源池4012、图形处理器资源池4013、异构加速器资源池4014以及基于固态硬盘构建的存储资源池4015，
其中，计算资源池4011通过第一交换网络与内存资源池4012进行通信连接；
计算资源池4011、图形处理器资源池4013、存储资源池4015以及异构加速器资源池4014之间通过第二交换网络进行通信连接。
在本发明一个可选的实施例中，计算资源池、图形处理器资源池、存储资源池以及异构加速器资源池之间通过第二交换网络进行通信连接为：
计算资源池通过第一总线与第二交换网络相连接，通过第二交换网络与图形处理器资源池、存储资源池以及异构加速器资源池相连接；
图形处理器资源通过第二总线与第二交换网络相连接，通过第二交换网络与计算资源池、存储资源池以及异构加速器资源池相连接；
存储资源池通过第三总线与第二交换网络相连接，通过第二交换网络与计算资源池、图形处理器资源池以及异构加速器资源池相连接；
异构加速器资源池通过第四总线与第二交换网络相连接，通过第二交换网络与计算资源池、图形处理器资源池以及存储资源池相连接。
在本发明一个可选的实施例中，第一交换网络为CXL Fabric交换网络，第二交换网络为PCIE I/O Fabric交换网络，存储资源池为NVME SSD存储资源池，第一总线和/或第二总线和/或第三总线和/或第四总线为PCIE GEN5总线。
Fabric交换网络使用接入点、交换机和路由器之间的连接网状结构将数据传输到其目的地。Fabric架构本质上是一种2*4CLOS拓扑架构，CLOS是一种多级电路交换网络的结构，通过CLOS拓扑可以提供无阻塞的网络，其中，该Fabric拓扑包括两层交换机switch，该拓扑结构对内可以实现层间全互连，对外可以支持40个端口，除了2*4CLOS拓扑，支持2*2、2*1拓扑调整，所有端口均支持上行和下行复用。因此，本发明中Fabric交换网络可以由多个互联的交换机组成，这些交换机上可以设置有PCIE接口或者CXL接口，分别构成PCIE I/OFabric交换网络或者CXL Fabric交换网络，通过PCIE总线和PCIE接口或者CXL接口连接，可以实现不同资源池之间的互联。
PCIE是一种通用的总线规格，可以用于计算机系统内部的总线传输接口，PCIEGEN5总线即PCLe5.0总线，是一个树状形的接口总线，本发明中实现资源池互联的第一总线、第二总线、第三总线和第四总线可以均为PCIE GEN5总线。
本发明的基于固态硬盘构建的存储资源池可以为NVME SSD存储资源池。
在本发明一个可选的实施例中，计算资源池中包含有近端内存，内存资源池中包含有远端内存。
在本发明一个可选的实施例中，第一交换网络由多个第一交换芯片组成，两层的任意两个第一交换芯片之间互联：和/或，第二交换网络由多个第二交换芯片组成，两层的任意两个第二交换芯片之间互联，计算资源池中的各个中央处理器通过快速通道互联总线互联。
交换网络由多个交换机组成，各个交换机具有对应的交换芯片，其中，第一交换网络中的第一交换芯片可以为CXL交换芯片，第二交换网络中的第二交换芯片可以为PCIE交换芯片，交换网络中两层交换机的任意两个交换芯片之间互联。
计算资源池中的各个中央处理器通过快速通道互联总线互联，快速通道互联总线即UPI总线，各个中央处理器均有对应连接的近端内存，每个中央处理器之间可以通过UPI总线实现计算节点的拓展以及计算节点间的缓存一致性，并通过CPU Fabric互连网络实现计算资源池化，其中，CPU Fabric可以是由多个交换机构成的Fabric拓扑结构。UPI总线用于实现CPU芯片之间的直接互联，通过UPI总线实现节点间的拓展可以保证计算节点间更高的通信速率、效率和更低的功耗。
在本发明一个可选的实施例中，内存资源池通过第一交换网络扩展远端内存。
在本发明一个可选的实施例中，网络卸载加速芯片通过第二交换网络与融合架构系统进行通信连接。
其中，网络卸载加速芯片具体可以为DPU（Data Processing Unit)/IPU（Intelligent Processing Unit）芯片。
在本发明一个可选的实施例中，网络卸载加速芯片通过第二交换网络与融合架构系统进行通信连接为：
网络卸载加速芯片通过第五总线与第二交换网络相连接，通过第二交换网络与计算资源池、内存资源池、图形处理器资源池、异构加速器资源池以及存储资源池相连接。
其中，第五总线也可以为PCIE GEN5总线。
本发明实施例的融合架构系统基于第三代融合架构构建，参照图5所示，为本发明实施例的融合架构系统的系统架构图，该融合架构系统由计算资源池，内存资源池、图形处理器资源池（GPU资源池），异构加速器资源池以及NVME SSD 存储资源池组成，并利用PCIEI/O Fabric交换网络，实现大规模主机及I/O拓展解耦，实现I/O资源池化、多主机共享资源及动态分配多主机共享资源、高并发NVME SSD 存储资源池、多主机共享GPU资源池。
本发明实施例的融合架构系统将CPU、内存等等所有的信息技术资源完全池化，从硬件上可实现任意组合，根据应用需求智能地分配和组合资源，实现完全意义上业务驱动的软件定义数据中心。也就是硬件上将整个数据中心当作一台计算机，软件上实现业务驱动和应用感知。
综上，在本发明实施例中，融合架构系统包括计算资源池、内存资源池、图形处理器资源池、异构加速器资源池以及基于固态硬盘构建的存储资源池，计算资源池通过第一交换网络与内存资源池进行通信连接，计算资源池、图形处理器资源池、存储资源池以及异构加速器资源池之间通过第二交换网络进行通信连接，通过上述设计可以实现大规模的资源池解耦，实现资源的多主机共享与动态分配，资源池可以按需分配给多个用户，同时可以方便地进行资源拓展来增加资源池容量。进一步地，通过第一交换网络与内存资源池连接，实现内存资源池化，可以实现计算资源和内存资源之间的多主机无阻塞共享资源。
参照图6，示出了本发明实施例提供的一种非易失性存储系统的结构框图，该非易失性存储系统基于如上所述的融合架构系统构建，该非易失性存储系统601包括：
计算资源池中的多个计算节点6011，转接板6012以及多个固态硬盘6013；
固态硬盘6013，用于通过转接板6012与多个计算节点4011建立通信连接，以扩展存储资源池。
非易失性存储系统包括计算资源池中的多个计算节点，转接板以及多个固态硬盘。其中，转接板具体可以为PCIE转接板，固态硬盘为基于NVME协议的固态硬盘。
在本发明实施例的非易失性存储系统中，可以通过PCIE转接板建立计算资源池中的多个计算节点与多个基于NVME协议的固态硬盘之间的通信连接。
参照图7所示，为本发明实施例的非易失性存储系统的系统架构图，在该系统架构中，4个计算节点（NVME HOST）通过PCIE转接板与10个固态硬盘（NVME SSD）建立连接。
综上，在本发明实施例中，非易失性存储系统包括计算资源池中的多个计算节点，转接板以及多个固态硬盘，通过转接板可以将固态硬盘与多个计算节点建立通信连接，从而扩展存储资源池。通过采用上述设计，基于第三代融合架构系统及PCIE总线技术，扩展存储资源池，可以实现存储的远端拓展，多计算节点共享解耦存储资源，解决传统JBOF的存储扩展容量有限，无法实现多HOST对存储资源的远程解耦访问的问题。
参照图8，示出了本发明实施例提供的另一种非易失性存储系统的结构框图，该非易失性存储系统基于如上所述的融合架构系统构建，该非易失性存储系统801包括：
计算资源池中的多个计算节点8011，转接板8012以及多个固态硬盘8013；
固态硬盘8013，用于通过转接板8012与多个计算节点8011建立通信连接，以扩展存储资源池；
还包括：
第六总线8014；
第六总线8014，用于建立固态硬盘8013与转接板8012的物理链路。
其中，物理链路中数据通路的数量基于需支持的固态硬盘的数量确定。
在本发明实施例中，非易失性存储系统包括计算资源池中的多个计算节点，转接板，多个基于NVME协议的固态硬盘以及PCIE总线——第六总线。
在本发明实施例的非易失性存储系统中，可以通过PCIE转接板建立计算资源池中的多个计算节点与多个基于NVME协议的固态硬盘之间的通信连接，并可以通过第六总线建立固态硬盘与转接板的物理链路。
其中，固态硬盘与转接板之间的物理链路中数据通路的数量，与所支持的固态硬盘的数量呈正相关关系。
具体实施中，支持数量众多的固态硬盘需要大量的数据通路（Lane），比如支持32个固态硬盘需要128 PCIE lane。
在本发明一个可选的实施例中，第二交换网络为两层CLOS拓扑架构，计算节点为中央处理器节点；
中央处理器节点，用于将PCIE信号通过第二交换网络传输至另一中央处理器节点，以实现各中央处理器节点的PCIE资源的全互连无阻塞传输。
在本发明一个可选的实施例中，多个计算节点分属于多个计算平台；
属于第一计算平台的中央处理器节点，用于将PCIE信号通过第二交换网络传输至属于第二计算平台的中央处理器节点。
本发明实施例的多个计算节点可以为多个计算平台的计算节点，例如可以是基于如intel，AMD，Ampere等各种平台的CPU节点，各平台CPU的PCIE资源，通过2*4的两层CLOS拓扑架构（两层，每层4个交换机组成），全互连无阻塞传输。CLOS拓扑架构，诞生于1952年，是由由贝尔实验室一位叫CharlesClos的人提出的。CLOS拓扑架构可以做到严格的无阻塞（Non-blocking）、可重构（Re-arrangeable）、可扩展（Scalable），相比传统的CrossBar架构在突发流量处理、拥塞避免、递归扩展上均有巨大的提升。
本发明实施例的多个计算节点可以用于提供PCIE GEN5端口,如 PCIE GEN5 x16端口，其中，所有的端口均支持上行复用、下行复用、网络拓扑结构调整、多计算节点I/O资源共享以及设备热插拔。
本发明实施例的中央处理器节点的所有端口均支持上行&下行复用，支持2*4、2*2、2*1 拓扑调整，支持Multi-host（多通路技术，其中的主机可以基于不同的CPU架构） I/O资源共享，支持设备热插拔，实现实时拓扑管理和状态监控以及PCIE资源动态分配。
参照图9所示，为本发明实施例的非易失性存储系统的扩展技术原理图，包括上述提及的各资源池，且计算资源池中的多平台计算节点可以对存储资源池进行访问。
在本发明一个可选的实施例中，该非易失性存储系统801还包括：
第一线缆；
第一线缆，用于将第六总线传输的PCIE信号传输至存储资源池。
其中，第一线缆具体为CDFP线缆，CDFP标准诞生较早，到目前为止，该规范的第三版已经发布。它使用16个通道，单通道速率为25G。由于通道数量众多，因此尺寸也相对较大。 CDFP 2.0 可以在 16 条通道上达到每条通道 25 Gbps 的数据速率，从而达到 400Gbps 的总数据传输速度。本发明实施例通过CDFP线缆来进行NVME SSD存储资源池的连接与扩展。
在本发明实施例的非易失性存储系统中，PCIE总线的PCIE信号通过支持PCIE技术的CDFP线缆传输至NVME SSD存储资源池。其中，CDFP线缆具体可以支持第五代PCIE技术。
在本发明一个可选的实施例中，该非易失性存储系统801还包括：
信号调节组件；
信号调节组件，用于对第一线缆传输的PCIE信号通过内部的时钟进行重构，以增加PCIE信号的传输能量。
在本发明实施例的非易失性存储系统中，为了解决第一线缆带来的信号传输损耗问题，通过信号调节组件使得PCIE信号在经过信号调节组件的时候，通过内部的时钟重构信号，使其信号传输能量增加，然后再继续传输。其中，信号调节组件具体可以为Retimer器件，Retimer器件内部具有CDR（数据时钟恢复），实现数据的恢复之后，然后再次按照串行通道把信号发送出去，可以减轻信号的抖动。
在本发明一个可选的实施例中，信号调节组件部署有信号增强芯片；
信号增强芯片，用于将PCIE信号拆分为多种组合的信号通道。
PCIE是一种高速串行计算机扩展总线标准。PCIE属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量等功能。在计算机领域，PCIE信号是CPU输出的最重要的高速信号。通常，一个PCIE控制器出来的PCIE有多个信号通道，其中，16个通道（后续x16表示）是比较常见的。一个x16又可以拆分成两个x8（后续用x8x8表示），或x8x4x4，或x4x8x4，或x4x4x8，或x4x4x4x4多种组合信号通道。
外接不同的PCIE设备（如网卡，NVME固态硬盘等），所需要的PCIE通道数是不一样的，比如一张10g网卡，需要8个通道数；一块NVME固态硬盘，需要4个通道数。故针对连接到的不同的PCIE设备，需要对PCIE进行拆分的通道数也不同。如果对PCIE拆分的通道数与外接的PCIE设备不匹配，就会造成外接的PCIE设备无法正常运行或者PCIE信号通道资源的浪费。
信号增强芯片可以选用PT5161芯片，解决以数据为中心的应用系统的性能瓶颈。信号增强芯片可以实现低时延的PCIE 5.0连接方案，支持x8x8，或x8x4x4，或x4x8x4，或x4x4x8，或x4x4x4x4等多种组合信号通道拆分。
在本发明一个可选的实施例中，该非易失性存储系统801还包括：
第二线缆；
第二线缆，用于获取重构后的PCIE信号，并将重构后的PCIE信号传输至固态硬盘的硬盘背板。
其中，第二线缆具体可以为MCIO（Mini Cool Edge IO）线缆，MiniCoolEdgeIO是一种灵活、坚固且具有高性价比的连接器,可帮助产品设计人员提高灵活性、降低整体空间要求并扩展高速信号的覆盖范围。
在本发明实施例的非易失性存储系统中，信号调节组件重构的PCIE信号，通过MCIO线缆连接至硬盘背板，最终实现硬盘背板的互联。
参照图10所示，为本发明实施例的非易失性存储系统的连接结构示意图，计算节点输出的PCIE信号经过PCIE总线传输至信号调节组件，然后经过信号调节组件传输至第二线缆，经过第二线缆传输至固态硬盘的硬盘背板。
在本发明一个可选的实施例中，存储资源池包括以下任意一种或组合：
基于U.2 形态的NVME SSD存储资源池以及基于E3.S形态的NVME SSD存储资源池。
作为一种示例，该非易失性存储系统801可以包括12个Retimer器件，24个SAS/SATA固态硬盘，24个U.2 NVME固态硬盘以及24个E3.S NVME固态硬盘；固态硬盘与转接板的物理链路包括192对数据通路。
参照图11所示，为本发明实施例的非易失性存储系统的设计示意图；参照图12所示，为本发明实施例的非易失性存储系统的内部线缆设计示意图。机箱内置12个信号调节组件，可提供192对PCIE 5.0 数据通路进行驱动扩展，可支持配置24盘 SAS/SATA 固态硬盘，支持24个U.2 NVME固态硬盘以及24个E3.S NVME固态硬盘（x4 x8）。
在本发明一个可选的实施例中，转接板部署有PCIE 交换芯片；
PCIE 交换芯片，用于实现PCIE链路交换。
综上，在本发明实施例中，非易失性存储系统包括计算资源池中的多个计算节点，转接板以及多个基于NVME协议的固态硬盘，通过转接板可以将固态硬盘与多个计算节点建立通信连接，从而扩展存储资源池。通过采用上述设计，基于第三代融合架构系统及PCIE总线技术，扩展存储资源池，可以实现存储的远端拓展，多计算节点共享解耦存储资源，解决传统JBOF的存储扩展容量有限，无法实现多HOST对存储资源的远程解耦访问的问题。
参照图13，示出了本发明实施例提供的一种存储资源获取方法的步骤流程图，应用于如上所述的非易失性存储系统，具体可以包括如下步骤：
步骤1301，多个计算节点通过对存储资源池进行访问，获取存储资源池中存储的PCIE资源，以实现多计算节点PCIE资源共享。
在本发实施例中，多个计算节点通过对存储资源池进行访问，获取存储资源池中存储的PCIE资源，以实现多计算节点PCIE资源共享。
在本发明一种可选的实施例中，具体还可以包括如下步骤：
系统运行过程中，存储资源池对自身负载情况进行自动实时调整，实现存储资源池的负载均衡。
在本发实施例中，系统运行过程中，存储资源池可以对自身负载情况进行自动实时调整，实现存储资源池的负载均衡。
在本发明一种可选的实施例中，具体还可以包括如下步骤：
实时监控多个计算节点针对PCIE资源的资源需求。
在本发实施例中，可以实时监控多个计算节点针对PCIE资源的资源需求。
综上，在本发明实施例中，非易失性存储系统包括计算资源池中的多个计算节点，转接板以及多个基于NVME协议的固态硬盘，通过转接板可以将固态硬盘与多个计算节点建立通信连接，从而扩展存储资源池。通过采用上述设计，基于第三代融合架构系统及PCIE总线技术，扩展存储资源池，可以实现存储的远端拓展，多计算节点共享解耦存储资源，解决传统JBOF的存储扩展容量有限，无法实现多HOST对存储资源的远程解耦访问的问题，同时提升存储资源的利用率，实现均衡负载。
需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。
参照图14，示出了本发明实施例提供的一种存储资源获取装置的结构框图，应用于如上所述的非易失性存储系统，具体可以包括如下模块：
访问及获取模块1401，用于通过对所述存储资源池进行访问，获取所述存储资源池中存储的PCIE资源，以实现多计算节点PCIE资源共享。
在本发明的一些实施例中，所述装置还包括：
负载均衡模块，用于系统运行过程中，控制所述存储资源池对自身负载情况进行自动实时调整，实现所述存储资源池的负载均衡。
在本发明的一些实施例中，所述装置还包括：
监控模块，用于实时监控所述多个计算节点针对PCIE资源的资源需求。
综上，在本发明实施例中，非易失性存储系统包括计算资源池中的多个计算节点，转接板以及多个基于NVME协议的固态硬盘，通过转接板可以将固态硬盘与多个计算节点建立通信连接，从而扩展存储资源池。通过采用上述设计，基于第三代融合架构系统及PCIE总线技术，扩展存储资源池，可以实现存储的远端拓展，多计算节点共享解耦存储资源，解决传统JBOF的存储扩展容量有限，无法实现多HOST对存储资源的远程解耦访问的问题，同时提升存储资源的利用率，实现均衡负载。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本发明实施例还提供了一种电子设备，如图15所示，包括：处理器1501、存储器1502及存储在所述存储器上并能够在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现上述一种存储资源获取方法实施例的各个过程，且能达到相同的技术效果，例如：
控制所述多个计算节点通过对所述存储资源池进行访问，获取所述存储资源池中存储的PCIE资源，以实现多计算节点PCIE资源共享。
在一种可选的实施方式中，所述方法还包括：
系统运行过程中，控制所述存储资源池对自身负载情况进行自动实时调整，实现所述存储资源池的负载均衡。
在一种可选的实施方式中，所述方法还包括：
实时监控所述多个计算节点针对PCIE资源的资源需求。
综上，在本发明实施例中，非易失性存储系统包括计算资源池中的多个计算节点，转接板以及多个基于NVME协议的固态硬盘，通过转接板可以将固态硬盘与多个计算节点建立通信连接，从而扩展存储资源池。通过采用上述设计，基于第三代融合架构系统及PCIE总线技术，扩展存储资源池，可以实现存储的远端拓展，多计算节点共享解耦存储资源，解决传统JBOF的存储扩展容量有限，无法实现多HOST对存储资源的远程解耦访问的问题，同时提升存储资源的利用率，实现均衡负载。
本发明实施例还提供了一种计算机可读存储介质，如图16所示，计算机可读存储介质上存储计算机程序1601，所述计算机程序被处理器执行时实现上述一种存储资源获取方法实施例的各个过程，且能达到相同的技术效果，例如：
控制所述多个计算节点通过对所述存储资源池进行访问，获取所述存储资源池中存储的PCIE资源，以实现多计算节点PCIE资源共享。
在一种可选的实施方式中，所述方法还包括：
系统运行过程中，控制所述存储资源池对自身负载情况进行自动实时调整，实现所述存储资源池的负载均衡。
在一种可选的实施方式中，所述方法还包括：
实时监控所述多个计算节点针对PCIE资源的资源需求。
综上，在本发明实施例中，非易失性存储系统包括计算资源池中的多个计算节点，转接板以及多个基于NVME协议的固态硬盘，通过转接板可以将固态硬盘与多个计算节点建立通信连接，从而扩展存储资源池。通过采用上述设计，基于第三代融合架构系统及PCIE总线技术，扩展存储资源池，可以实现存储的远端拓展，多计算节点共享解耦存储资源，解决传统JBOF的存储扩展容量有限，无法实现多HOST对存储资源的远程解耦访问的问题，同时提升存储资源的利用率，实现均衡负载。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其它可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其它可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其它可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其它可编程数据处理终端设备上，使得在计算机或其它可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其它可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其它要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种融合架构系统、一种非易失性存储系统、一种存储资源获取方法、一种存储资源获取装置、一种电子设备和一种计算机可读存储介质，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (21)

1.一种融合架构系统，其特征在于，所述融合架构系统包括计算资源池、内存资源池、图形处理器资源池、异构加速器资源池以及基于固态硬盘构建的存储资源池，
所述计算资源池通过第一交换网络与所述内存资源池进行通信连接；
所述计算资源池、所述图形处理器资源池、所述存储资源池以及所述异构加速器资源池之间通过第二交换网络进行通信连接。
2.根据权利要求1所述的融合架构系统，其特征在于，所述计算资源池、所述图形处理器资源池、所述存储资源池以及所述异构加速器资源池之间通过第二交换网络进行通信连接为：
所述计算资源池通过第一总线与所述第二交换网络相连接，通过所述第二交换网络与所述图形处理器资源池、所述存储资源池以及所述异构加速器资源池相连接；
所述图形处理器资源通过第二总线与所述第二交换网络相连接，通过所述第二交换网络与所述计算资源池、所述存储资源池以及所述异构加速器资源池相连接；
所述存储资源池通过第三总线与所述第二交换网络相连接，通过所述第二交换网络与所述计算资源池、所述图形处理器资源池以及所述异构加速器资源池相连接；
所述异构加速器资源池通过第四总线与所述第二交换网络相连接，通过所述第二交换网络与所述计算资源池、所述图形处理器资源池以及所述存储资源池相连接。
3.根据权利要求1所述的融合架构系统，其特征在于，所述计算资源池中包含有近端内存，所述内存资源池中包含有远端内存。
4.根据权利要求1所述的融合架构系统，其特征在于，所述第一交换网络由多个第一交换芯片组成，两层的任意两个所述第一交换芯片之间互联：和/或，所述第二交换网络由多个第二交换芯片组成，两层的任意两个所述第二交换芯片之间互联，所述计算资源池中的各个中央处理器通过快速通道互联总线互联。
5.根据权利要求1所述的融合架构系统，其特征在于，所述内存资源池通过所述第一交换网络扩展远端内存。
6.根据权利要求1所述的融合架构系统，其特征在于，网络卸载加速芯片通过第二交换网络与所述融合架构系统进行通信连接。
7.根据权利要求6所述的融合架构系统，其特征在于，所述网络卸载加速芯片通过第二交换网络与所述融合架构系统进行通信连接为：
所述网络卸载加速芯片通过第五总线与所述第二交换网络相连接，通过所述第二交换网络与所述计算资源池、所述内存资源池、所述图形处理器资源池、所述异构加速器资源池以及所述存储资源池相连接。
8.根据权利要求2所述的融合架构系统，其特征在于，所述第一交换网络为CXL Fabric交换网络，所述第二交换网络为PCIE I/O Fabric交换网络，所述存储资源池为NVME SSD存储资源池，所述第一总线和/或所述第二总线和/或所述第三总线和/或所述第四总线为PCIE GEN5总线。
9.一种非易失性存储系统，其特征在于，所述非易失性存储系统基于如权利要求1-8任一项所述的融合架构系统构建，所述非易失性存储系统包括：
所述计算资源池中的多个计算节点，转接板以及多个固态硬盘；
所述固态硬盘，用于通过所述转接板与所述多个计算节点建立通信连接，以扩展所述存储资源池。
10.根据权利要求9所述的非易失性存储系统，其特征在于，还包括：
第六总线；
所述第六总线，用于建立所述固态硬盘与所述转接板的物理链路；其中，所述物理链路中数据通路的数量基于需支持的所述固态硬盘的数量确定。
11.根据权利要求10所述的非易失性存储系统，其特征在于，所述第二交换网络为两层CLOS拓扑架构，
所述计算节点为中央处理器节点；
所述中央处理器节点，用于将PCIE信号通过所述第二交换网络传输至另一所述中央处理器节点，以实现各所述中央处理器节点的PCIE资源的全互连无阻塞传输。
12.根据权利要求11所述的非易失性存储系统，其特征在于，
所述计算节点分属于多个计算平台；
属于第一计算平台的所述中央处理器节点，用于将所述PCIE信号通过所述第二交换网络传输至属于第二计算平台的所述中央处理器节点。
13.根据权利要求11所述的非易失性存储系统，其特征在于，还包括：
第一线缆；
所述第一线缆，用于将所述第六总线传输的PCIE信号传输至所述存储资源池。
14.根据权利要求13所述的非易失性存储系统，其特征在于，还包括：
信号调节组件；
所述信号调节组件，用于对所述第一线缆传输的所述PCIE信号通过内部的时钟进行重构，以增加所述PCIE信号的传输能量。
15.根据权利要求14所述的非易失性存储系统，其特征在于，
所述信号调节组件部署有信号增强芯片；
所述信号增强芯片，用于将所述PCIE信号拆分为多种组合的信号通道。
16.根据权利要求15所述的非易失性存储系统，其特征在于，还包括：
第二线缆；
所述第二线缆，用于获取重构后的所述PCIE信号，并将重构后的所述PCIE信号传输至所述固态硬盘的硬盘背板。
17.根据权利要求16所述的非易失性存储系统，其特征在于，所述存储资源池包括以下任意一种或组合：
基于U.2 形态的NVME SSD存储资源池以及基于E3.S形态的NVME SSD存储资源池。
18.一种存储资源获取方法，其特征在于，应用于如权利要求9-17任一项所述的非易失性存储系统，所述方法包括：
所述多个计算节点通过对所述存储资源池进行访问，获取所述存储资源池中存储的PCIE资源，以实现多计算节点PCIE资源共享。
19.一种存储资源获取装置，其特征在于，应用于如权利要求9-17任一项所述的非易失性存储系统，所述装置包括：
访问及获取模块，用于通过对所述存储资源池进行访问，获取所述存储资源池中存储的PCIE资源，以实现多计算节点PCIE资源共享。
20.一种电子设备，其特征在于，包括：处理器、存储器及存储在所述存储器上并能够在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如权利要求18所述一种存储资源获取方法的步骤。
21.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储计算机程序，所述计算机程序被处理器执行时实现如权利要求18所述一种存储资源获取方法的步骤。
CN202310444139.4A 2023-04-24 2023-04-24 融合架构系统、非易失性存储系统及存储资源获取方法 Active CN116185641B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310444139.4A CN116185641B (zh) 2023-04-24 2023-04-24 融合架构系统、非易失性存储系统及存储资源获取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310444139.4A CN116185641B (zh) 2023-04-24 2023-04-24 融合架构系统、非易失性存储系统及存储资源获取方法

Publications (2)

Publication Number Publication Date
CN116185641A true CN116185641A (zh) 2023-05-30
CN116185641B CN116185641B (zh) 2023-08-15

Family

ID=86442651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310444139.4A Active CN116185641B (zh) 2023-04-24 2023-04-24 融合架构系统、非易失性存储系统及存储资源获取方法

Country Status (1)

Country Link
CN (1) CN116185641B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118210634A (zh) * 2024-04-30 2024-06-18 苏州元脑智能科技有限公司 服务器系统、服务器系统的资源调度方法、芯片及芯粒
CN118396073A (zh) * 2024-06-28 2024-07-26 山东海量信息技术研究院 异构计算系统及其模型训练方法、设备、介质、程序产品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103984660A (zh) * 2014-05-19 2014-08-13 浪潮电子信息产业股份有限公司 一种基于光交换和分布式网络的整机柜架构的设计方法
CN204044729U (zh) * 2014-09-04 2014-12-24 浪潮电子信息产业股份有限公司 一种基于分布式网络交换的整机柜产品架构设计
CN115586964A (zh) * 2022-09-30 2023-01-10 苏州浪潮智能科技有限公司 资源共享装置、资源管理装置及资源管理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103984660A (zh) * 2014-05-19 2014-08-13 浪潮电子信息产业股份有限公司 一种基于光交换和分布式网络的整机柜架构的设计方法
CN204044729U (zh) * 2014-09-04 2014-12-24 浪潮电子信息产业股份有限公司 一种基于分布式网络交换的整机柜产品架构设计
CN115586964A (zh) * 2022-09-30 2023-01-10 苏州浪潮智能科技有限公司 资源共享装置、资源管理装置及资源管理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118210634A (zh) * 2024-04-30 2024-06-18 苏州元脑智能科技有限公司 服务器系统、服务器系统的资源调度方法、芯片及芯粒
CN118210634B (zh) * 2024-04-30 2024-08-20 苏州元脑智能科技有限公司 服务器系统、服务器系统的资源调度方法、芯片及芯粒
CN118396073A (zh) * 2024-06-28 2024-07-26 山东海量信息技术研究院 异构计算系统及其模型训练方法、设备、介质、程序产品

Also Published As

Publication number Publication date
CN116185641B (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
CN116185641B (zh) 融合架构系统、非易失性存储系统及存储资源获取方法
JP2021190125A (ja) メモリリソースを管理するためのシステム及び方法
CN103152397B (zh) 一种多协议存储系统设计方法
US10671557B2 (en) Dynamic component communication using general purpose links between respectively pooled together of like typed devices in disaggregated datacenters
WO2016206198A1 (zh) 存储系统
US10637733B2 (en) Dynamic grouping and repurposing of general purpose links in disaggregated datacenters
US9998401B2 (en) Architecture for on-die interconnect
US20210311800A1 (en) Connecting accelerator resources using a switch
CN104601684A (zh) 云服务器系统
Shipman et al. The spider center wide file system: From concept to reality
US10318473B2 (en) Inter-device data-transport via memory channels
CN104639469A (zh) 一种基于pcie互连的计算和存储集群系统
TW202211035A (zh) 用於資源分配的系統、元件以及方法
CN115586964A (zh) 资源共享装置、资源管理装置及资源管理方法
CN105763488B (zh) 数据中心汇聚核心交换机及其背板
CN104360982A (zh) 一种基于可重构芯片技术的主机系统目录结构实现方法和系统
CN114968895A (zh) 一种异构互联系统及集群
CN117493237B (zh) 计算设备、服务器、数据处理方法和存储介质
WO2021012169A1 (zh) 一种提高存储系统可靠性的方法和相关装置
CN116225177B (zh) 内存系统、内存资源调节方法、装置、电子设备和介质
CN110413564B (zh) Ai训练推理服务器、系统和方法
US11012423B2 (en) Maximizing resource utilization through efficient component communication in disaggregated datacenters
US11003616B1 (en) Data transfer using point-to-point interconnect
CN107332654B (zh) 一种基于fpga的多板卡阵列并行解密装置及其方法
Kaur On-chip Networks! Pushing Frontiers with the First Lady of Emerging Technologies

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant