CN104360982A - 一种基于可重构芯片技术的主机系统目录结构实现方法和系统 - Google Patents

一种基于可重构芯片技术的主机系统目录结构实现方法和系统 Download PDF

Info

Publication number
CN104360982A
CN104360982A CN201410675356.5A CN201410675356A CN104360982A CN 104360982 A CN104360982 A CN 104360982A CN 201410675356 A CN201410675356 A CN 201410675356A CN 104360982 A CN104360982 A CN 104360982A
Authority
CN
China
Prior art keywords
chip
cache
protocol processes
catalogue
reconfigurable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410675356.5A
Other languages
English (en)
Other versions
CN104360982B (zh
Inventor
王恩东
胡雷钧
李仁刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Beijing Electronic Information Industry Co Ltd
Original Assignee
Inspur Beijing Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Beijing Electronic Information Industry Co Ltd filed Critical Inspur Beijing Electronic Information Industry Co Ltd
Priority to CN201410675356.5A priority Critical patent/CN104360982B/zh
Priority to US14/894,614 priority patent/US9892042B2/en
Priority to PCT/CN2015/070530 priority patent/WO2016078205A1/zh
Publication of CN104360982A publication Critical patent/CN104360982A/zh
Application granted granted Critical
Publication of CN104360982B publication Critical patent/CN104360982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0817—Cache consistency protocols using directory methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0895—Caches characterised by their organisation or structure of parts of caches, e.g. directory or tag array
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/608—Details relating to cache mapping

Abstract

本发明公开了一种基于可重构芯片技术的主机系统目录结构实现方法和系统，包括：采用两路计算节点为基本计算单元，多个基本计算单元通过高速互联网络相互连接构建系统计算模块集合；每个基本计算单元具有可重构的协议处理芯片和可配置的系统资源管理固件；采用静态部分和动态部分划分的方式将可重构的协议处理芯片的芯片逻辑进行分割，构建可变的系统高速缓冲存储器cache目录存储架构；并通过系统资源管理固件采用可配置的方式对系统资源进行管理。通过本发明的方案，能够实现系统目录存储结构的多样性，可大大提高系统的可用性，同时可变的结构特征也大大减少了多路系统的验证难度，提高了PCB板卡的利用率。

Description

一种基于可重构芯片技术的主机系统目录结构实现方法和系统
技术领域
本发明涉及高端计算机设计领域，具体涉及一种基于可重构芯片技术的主机系统目录结构实现方法和系统。
背景技术
随着计算机技术的飞速发展，为了满足经济社会发展的需要，高性能的计算机系统成为制约社会发展关键领域的瓶颈之一。金融、电信等关键领域对计算机系统的性能要求极高，因此需要构建庞大的多路计算机系统，以便更好适应当今各领域的应用需求，但是另一方面也陷入了多路计算机系统构建的可用性和系统验证难题，高端计算机系统需要协议处理芯片实现系统cache(高速缓冲存储器)一致性协议的维护，而协议处理芯片需要庞大的存储器用以存储系统cache目录，这就为存储控制器的设计，以及板级存储器布局的难度提出挑战，大大影响了板卡良率和系统验证效率。
发明内容
为了解决上述问题，本发明提出了一种基于可重构芯片技术的主机系统目录结构实现方法和系统，能够实现系统目录存储结构的多样性，可大大提高系统的可用性。
为了达到上述目的，本发明提出了一种基于可重构芯片技术的主机系统目录结构实现方法，该方法包括：
采用两路计算节点为基本计算单元，多个基本计算单元通过高速互联网络相互连接构建系统计算模块集合；每个基本计算单元具有可重构的协议处理芯片和可配置的系统资源管理固件。
采用静态部分和动态部分划分的方式将可重构的协议处理芯片的芯片逻辑进行分割，构建可变的系统高速缓冲存储器cache目录存储架构；并通过系统资源管理固件采用可配置的方式对系统资源进行管理。
优选地，该方法还包括：通过可重构的协议处理芯片维护系统cache一致性协议；并将可重构的协议处理芯片通过高速互联网络实现芯片间互连，构建多路处理器系统；其中可重构的协议处理芯片的cache目录可以存储于系统内存中或可重构的协议处理芯片本地的双倍速率同步动态随机存储器DDR存储器中。
优选地，采用静态部分和动态部分划分的方式将可重构的协议处理芯片的芯片逻辑进行分割是指：将可重构的协议处理芯片的芯片逻辑划分为静态部分和动态部分，使静态部分包括芯片的基本功能逻辑，实现系统cache一致性协议的维护；动态部分包括多个存储控制器，用以访问协议处理芯片的本地DDR存储器，当系统内存存储cache目录时，动态部分配置为大容量片内存储器，来缓存cache目录，当本地DDR存储cache目录时，动态部分配置为多个存储控制器，来访问本地DDR存储的cache目录。
优选地，通过系统资源管理固件采用可配置的方式对系统资源进行管理是指：当系统内存存储cache目录时，系统资源管理固件将目录存储空间映射为保留内存reserver预留状态，使上层软件对该部分存储空间不可用，当所述本地DDR存储cache目录时，系统资源管理固件则将所有的系统内存进行地址空间映射。
本发明还提出一种基于可重构芯片技术的主机系统目录结构实现系统，该系统包括：多个基本计算单元。
基本计算单元，用于通过高速互联网络相互连接构建系统计算模块集合；基本计算单元采用两路计算节点，每个基本计算单元包括：可重构的协议处理芯片和可配置的系统资源管理固件。
其中，可重构的协议处理芯片，用于采用静态部分和动态部分划分的方式将芯片逻辑进行分割，构建可变的系统高速缓冲存储器cache目录存储架构；可配置的系统资源管理固件，用于采用可配置的方式对系统资源进行管理。
优选地，可重构的协议处理芯片还用于维护系统cache一致性协议；并通过高速互联网络与其它可重构的协议处理芯片实现芯片间互连，构建多路处理器系统；其中可重构的协议处理芯片的cache目录可以存储于系统内存中或可重构的协议处理芯片本地的双倍速率同步动态随机存储器DDR存储器中。
优选地，可重构的协议处理芯片还用于，将芯片逻辑划分为静态部分和动态部分，使静态部分包括芯片的基本功能逻辑，实现系统cache一致性协议的维护；动态部分包括多个存储控制器，用于访问协议处理芯片的本地DDR存储器，当系统内存存储cache目录时，动态部分配置为大容量片内存储器，用于缓存cache目录，当本地DDR存储cache目录时，所述动态部分配置为多个存储控制器，用于访问本地DDR存储的cache目录。
优选地，可配置的系统资源管理固件还用于：当系统内存存储cache目录时，将目录存储空间映射为保留内存reserver预留状态，使上层软件对该部分存储空间不可用，当本地DDR存储cache目录时，则将所有的系统内存进行地址空间映射。
与现有技术相比，本发明包括：采用两路计算节点为基本计算单元，多个所述基本计算单元通过高速互联网络相互连接构建系统计算模块集合；每个基本计算单元具有可重构的协议处理芯片和可配置的系统资源管理固件；采用静态部分和动态部分划分的方式将可重构的协议处理芯片的芯片逻辑进行分割，构建可变的系统高速缓冲存储器cache目录存储架构；并通过系统资源管理固件采用可配置的方式对系统资源进行管理。通过本发明的方案，能够实现系统目录存储结构的多样性，可大大提高系统的可用性，同时可变的结构特征也大大减少了多路系统的验证难度，提高了PCB板卡的利用率。
附图说明
下面对本发明实施例中的附图进行说明，实施例中的附图是用于对本发明的进一步理解，与说明书一起用于解释本发明，并不构成对本发明保护范围的限制。
图1为本发明的基于可重构芯片技术的主机系统目录结构实现方法流程图；
图2为本发明的基于可重构芯片技术的主机系统目录结构实现系统框图；
图3为本发明的基于可重构芯片技术的主机系统主存实现目录存储的结构图；
图4为本发明的基于可重构芯片技术的主机系统主存实现目录存储的单个基本计算单元结构图；
图5为本发明的基于可重构芯片技术的主机系统内存Reserver预留目录空间；
图6为本发明的基于可重构芯片技术的主机系统本地DDR实现目录存储的结构图；
图7为本发明的基于可重构芯片技术的主机系统本地DDR实现目录存储的单个基本计算单元结构图；
图8为本发明的基于可重构芯片技术的主机系统本地DDR实现目录存储的地址映射图。
具体实施方式
为了便于本领域技术人员的理解，下面结合附图对本发明作进一步的描述，并不能用来限制本发明的保护范围。
本发明的一种基于可重构芯片技术的高端主机系统目录实现结构设计方法主要考虑多路处理器系统结构设计复杂的特点，采用2路计算节点为基本单元，通过协议处理芯片维护系统cache一致性，并通过高速互连网络进行互连，构建大规模紧耦合多处理器系统。协议处理芯片维护系统的cache一致性协议，因此需要配备大容量的存储器用以存储系统cache目录，当配备大容量存储器时，芯片需要集成多个存储控制器，使芯片的设计难度和面积增大，同时，大容量的存储器的板级集成，为PCB设计和板卡的良率均带来巨大挑战，为系统的验证调试带来风险。
灵活可变的高端主机系统cache目录结构设计的关键技术在于如何实现可变化的cache目录结构实现方式，以及如何实现不同结构下系统资源的集成。因此采用可重构的协议处理芯片设计技术和可配置的系统资源管理固件实现系统目录存储结构的多样性，可大大提高系统的可用性，降低设计风险。
本发明提出一种基于可重构芯片技术的主机系统目录结构实现方法，如图1所示，该方法包括：
S101，采用两路计算节点为基本计算单元，多个所述基本计算单元通过高速互联网络相互连接构建系统计算模块集合；每个基本计算单元具有可重构的协议处理芯片和可配置的系统资源管理固件。
优选地，该方法还包括：通过可重构的协议处理芯片维护系统cache一致性协议；并将可重构的协议处理芯片通过高速互联网络实现芯片间互连，构建多路处理器系统；其中可重构的协议处理芯片的cache目录可以存储于系统内存中，如图3、图4所示；或可重构的协议处理芯片本地的双倍速率同步动态随机存储器DDR存储器中，如图6、图7所示。
S102，采用静态部分和动态部分划分的方式将可重构的协议处理芯片的芯片逻辑进行分割，构建可变的系统高速缓冲存储器cache目录存储架构。
优选地，采用静态部分和动态部分划分的方式将可重构的协议处理芯片的芯片逻辑进行分割是指：将可重构的协议处理芯片的芯片逻辑划分为静态部分和动态部分，使静态部分包括芯片的基本功能逻辑，实现系统cache一致性协议的维护；动态部分包括多个存储控制器，用以访问所述协议处理芯片的本地DDR存储器，当系统内存存储cache目录时，动态部分配置为大容量片内存储器，来缓存cache目录，当本地DDR存储cache目录时，动态部分配置为多个存储控制器，来访问本地DDR存储的cache目录。
S103，并通过系统资源管理固件采用可配置的方式对系统资源进行管理。
优选地，通过系统资源管理固件采用可配置的方式对系统资源进行管理是指：当系统内存存储cache目录时，系统资源管理固件将目录存储空间映射为保留内存reserver预留状态，如图5所示，使上层软件对该部分存储空间不可用，当本地DDR存储cache目录时，系统资源管理固件则将所有的系统内存进行地址空间映射，如图8所示。
本发明还提出了一种基于可重构芯片技术的主机系统目录结构实现系统01，如图2所示，该系统包括：基本互连节点单元02。
所述基本计算单元02，用于通过高速互联网络相互连接构建系统计算模块集合；所述基本计算单元采用两路计算节点，每个所述基本计算单元包括：可重构的协议处理芯片021和可配置的系统资源管理固件022。
其中，可重构的协议处理芯片021，用于采用静态部分和动态部分划分的方式将芯片逻辑进行分割，构建可变的系统高速缓冲存储器cache目录存储架构；所述可配置的系统资源管理固件，用于采用可配置的方式对系统资源进行管理。
优选地，可重构的协议处理芯片021还用于维护系统cache一致性协议；并通过高速互联网络与其它可重构的协议处理芯片实现芯片间互连，构建多路处理器系统；其中可重构的协议处理芯片的cache目录可以存储于系统内存中或可重构的协议处理芯片本地的双倍速率同步动态随机存储器DDR存储器中。
优选地，可重构的协议处理芯片021还用于，将芯片逻辑划分为静态部分和动态部分，使静态部分包括芯片的基本功能逻辑，实现系统cache一致性协议的维护；动态部分包括多个存储控制器，用于访问所述协议处理芯片的本地DDR存储器，当系统内存存储cache目录时，动态部分配置为大容量片内存储器，用于缓存cache目录，当本地DDR存储cache目录时，所述动态部分配置为多个存储控制器，用于访问本地DDR存储的cache目录。
优选地，可配置的系统资源管理固件022还用于：当系统内存存储cache目录时，将目录存储空间映射为保留内存reserver预留状态，使上层软件对该部分存储空间不可用，当本地DDR存储cache目录时，则将所有的系统内存进行地址空间映射。
这种计算机系统目录存储结构的设计采用芯片可重构的设计方法实现了多路处理器系统目录存储结构和方式的可变性，构建了高可靠的主机系统体系结构，高效实现了全局存储器共享，大大降低了系统设计风险和调试验证难度，提高了复杂PCB板卡的可用度，具有很高的技术价值。
需要说明的是，以上所述的实施例仅是为了便于本领域的技术人员理解而已，并不用于限制本发明的保护范围，在不脱离本发明的发明构思的前提下，本领域技术人员对本发明所做出的任何显而易见的替换和改进等均在本发明的保护范围之内。

Claims (8)

1.一种基于可重构芯片技术的主机系统目录结构实现方法，其特征在于，所述方法包括：
采用两路计算节点为基本计算单元，多个所述基本计算单元通过高速互联网络相互连接构建系统计算模块集合；每个所述基本计算单元具有可重构的协议处理芯片和可配置的系统资源管理固件；
采用静态部分和动态部分划分的方式将所述可重构的协议处理芯片的芯片逻辑进行分割，构建可变的系统高速缓冲存储器cache目录存储架构；并通过所述系统资源管理固件采用可配置的方式对系统资源进行管理。
2.如权利要求1所述的方法，其特征在于，所述方法还包括：通过所述可重构的协议处理芯片维护系统cache一致性协议；并将所述可重构的协议处理芯片通过高速互联网络实现芯片间互连，构建多路处理器系统；其中所述可重构的协议处理芯片的cache目录可以存储于系统内存中或所述可重构的协议处理芯片本地的双倍速率同步动态随机存储器DDR存储器中。
3.如权利要求1或2所述的方法，其特征在于，采用静态部分和动态部分划分的方式将所述可重构的协议处理芯片的芯片逻辑进行分割是指：将所述可重构的协议处理芯片的芯片逻辑划分为静态部分和动态部分，使静态部分包括芯片的基本功能逻辑，实现系统cache一致性协议的维护；动态部分包括多个存储控制器，用以访问所述协议处理芯片的本地DDR存储器，当系统内存存储cache目录时，动态部分配置为大容量片内存储器，来缓存cache目录，当本地DDR存储cache目录时，动态部分配置为多个存储控制器，来访问本地DDR存储的cache目录。
4.如权利要求1或2所述的方法，其特征在于，通过系统资源管理固件采用可配置的方式对系统资源进行管理是指：当所述系统内存存储cache目录时，所述系统资源管理固件将目录存储空间映射为保留内存reserver预留状态，使上层软件对该部分存储空间不可用，当所述本地DDR存储cache目录时，所述系统资源管理固件则将所有的系统内存进行地址空间映射。
5.一种基于可重构芯片技术的主机系统目录结构实现系统，其特征在于，所述系统包括：多个基本计算单元；
所述基本计算单元，用于通过高速互联网络相互连接构建系统计算模块集合；所述基本计算单元采用两路计算节点，每个所述基本计算单元包括：可重构的协议处理芯片和可配置的系统资源管理固件；
其中，所述可重构的协议处理芯片，用于采用静态部分和动态部分划分的方式将芯片逻辑进行分割，构建可变的系统高速缓冲存储器cache目录存储架构；所述可配置的系统资源管理固件，用于采用可配置的方式对系统资源进行管理。
6.如权利要求5所述的系统，其特征在于，所述可重构的协议处理芯片还用于维护系统cache一致性协议；并通过高速互联网络与其它所述可重构的协议处理芯片实现芯片间互连，构建多路处理器系统；其中所述可重构的协议处理芯片的cache目录可以存储于系统内存中或所述可重构的协议处理芯片本地的双倍速率同步动态随机存储器DDR存储器中。
7.如权利要求5或6所述的系统，其特征在于，所述可重构的协议处理芯片还用于，将芯片逻辑划分为所述静态部分和所述动态部分，使所述静态部分包括芯片的基本功能逻辑，实现系统cache一致性协议的维护；所述动态部分包括多个存储控制器，用于访问所述协议处理芯片的本地DDR存储器，当系统内存存储cache目录时，所述动态部分配置为大容量片内存储器，用于缓存cache目录，当本地DDR存储cache目录时，所述动态部分配置为多个存储控制器，用于访问本地DDR存储的cache目录。
8.如权利要求5或6所述的系统，其特征在于，所述可配置的系统资源管理固件还用于：当所述系统内存存储cache目录时，将目录存储空间映射为保留内存reserver预留状态，使上层软件对该部分存储空间不可用，当所述本地DDR存储cache目录时，则将所有的系统内存进行地址空间映射。
CN201410675356.5A 2014-11-21 2014-11-21 一种基于可重构芯片技术的主机系统目录结构实现方法和系统 Active CN104360982B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410675356.5A CN104360982B (zh) 2014-11-21 2014-11-21 一种基于可重构芯片技术的主机系统目录结构实现方法和系统
US14/894,614 US9892042B2 (en) 2014-11-21 2015-01-12 Method and system for implementing directory structure of host system
PCT/CN2015/070530 WO2016078205A1 (zh) 2014-11-21 2015-01-12 一种主机系统目录结构实现方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410675356.5A CN104360982B (zh) 2014-11-21 2014-11-21 一种基于可重构芯片技术的主机系统目录结构实现方法和系统

Publications (2)

Publication Number Publication Date
CN104360982A true CN104360982A (zh) 2015-02-18
CN104360982B CN104360982B (zh) 2017-11-10

Family

ID=52528245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410675356.5A Active CN104360982B (zh) 2014-11-21 2014-11-21 一种基于可重构芯片技术的主机系统目录结构实现方法和系统

Country Status (3)

Country Link
US (1) US9892042B2 (zh)
CN (1) CN104360982B (zh)
WO (1) WO2016078205A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104965797A (zh) * 2015-05-22 2015-10-07 浪潮电子信息产业股份有限公司 一种高端容错计算机目录体系结构实现方法
CN106201919A (zh) * 2015-06-01 2016-12-07 Arm 有限公司 缓存一致性
CN108363710A (zh) * 2017-06-20 2018-08-03 孔朝晖 带有智能重构数据视图的云系统目录
CN113656345A (zh) * 2021-09-03 2021-11-16 西安紫光国芯半导体有限公司 一种计算器件、计算系统及计算方法
CN114355171A (zh) * 2022-03-15 2022-04-15 江苏清微智能科技有限公司 一种可重构芯片性能瓶颈检测平台、检测方法及电子设备
CN114579514A (zh) * 2022-04-25 2022-06-03 阿里云计算有限公司 一种基于多计算节点的文件处理方法、装置及设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010010068A1 (en) * 1998-05-29 2001-07-26 International Business Machines Corporation State-based allocation and replacement for improved hit ratio in directory caches
CN102063407A (zh) * 2010-12-24 2011-05-18 清华大学 用于多核处理器的网络牺牲Cache及基于该Cache的数据请求方法
CN103049422A (zh) * 2012-12-17 2013-04-17 浪潮电子信息产业股份有限公司 一种具有多cache一致性域的多处理器节点系统构建方法
CN103729309A (zh) * 2014-01-15 2014-04-16 浪潮电子信息产业股份有限公司 一种目录Cache一致性方法
CN103955435A (zh) * 2014-04-09 2014-07-30 上海理工大学 一种融合多级缓存目录建立访问方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760819B2 (en) * 2001-06-29 2004-07-06 International Business Machines Corporation Symmetric multiprocessor coherence mechanism
US20090182893A1 (en) * 2008-01-11 2009-07-16 Anand Vaijayanthimala K Cache coherence in a virtual machine managed system
US20110161783A1 (en) * 2009-12-28 2011-06-30 Dinesh Somasekhar Method and apparatus on direct matching of cache tags coded with error correcting codes (ecc)
KR101895763B1 (ko) * 2013-12-26 2018-09-07 인텔 코포레이션 노드들 사이의 i/o 서비스 및 메모리 공유

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010010068A1 (en) * 1998-05-29 2001-07-26 International Business Machines Corporation State-based allocation and replacement for improved hit ratio in directory caches
CN102063407A (zh) * 2010-12-24 2011-05-18 清华大学 用于多核处理器的网络牺牲Cache及基于该Cache的数据请求方法
CN103049422A (zh) * 2012-12-17 2013-04-17 浪潮电子信息产业股份有限公司 一种具有多cache一致性域的多处理器节点系统构建方法
CN103729309A (zh) * 2014-01-15 2014-04-16 浪潮电子信息产业股份有限公司 一种目录Cache一致性方法
CN103955435A (zh) * 2014-04-09 2014-07-30 上海理工大学 一种融合多级缓存目录建立访问方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王恩东 等: "基于紧耦合单跳步多平面架构的高端服务器设计", 《高技术通讯》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104965797A (zh) * 2015-05-22 2015-10-07 浪潮电子信息产业股份有限公司 一种高端容错计算机目录体系结构实现方法
CN106201919A (zh) * 2015-06-01 2016-12-07 Arm 有限公司 缓存一致性
CN106201919B (zh) * 2015-06-01 2021-10-29 Arm 有限公司 缓存一致性
CN108363710A (zh) * 2017-06-20 2018-08-03 孔朝晖 带有智能重构数据视图的云系统目录
CN113656345A (zh) * 2021-09-03 2021-11-16 西安紫光国芯半导体有限公司 一种计算器件、计算系统及计算方法
CN113656345B (zh) * 2021-09-03 2024-04-12 西安紫光国芯半导体有限公司 一种计算器件、计算系统及计算方法
CN114355171A (zh) * 2022-03-15 2022-04-15 江苏清微智能科技有限公司 一种可重构芯片性能瓶颈检测平台、检测方法及电子设备
CN114579514A (zh) * 2022-04-25 2022-06-03 阿里云计算有限公司 一种基于多计算节点的文件处理方法、装置及设备

Also Published As

Publication number Publication date
WO2016078205A1 (zh) 2016-05-26
CN104360982B (zh) 2017-11-10
US9892042B2 (en) 2018-02-13
US20170147492A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
CN104360982A (zh) 一种基于可重构芯片技术的主机系统目录结构实现方法和系统
CN111190553B (zh) 使用混合存储器立方体链路的互连系统及方法
Durand et al. Euroserver: Energy efficient node for european micro-servers
US20150261698A1 (en) Memory system, memory module, memory module access method, and computer system
CN104346317B (zh) 共享资源访问方法和装置
US9904577B2 (en) Hybrid heterogeneous host system, resource configuration method and task scheduling method
US8769458B2 (en) Prototype verification system and verification method for high-end fault-tolerant computer
US20150012714A1 (en) Method and System for Multiple Processors to Share Memory
US20170374139A1 (en) Cloud server system
CN102866980B (zh) 用于多核微处理器片上互连网络的网络通信胞元
CN101441616B (zh) 基于寄存器文件的快速数据交换结构及其管理方法
CN107480094A (zh) 一种融合架构的池化服务器系统架构
CN103106048A (zh) 一种多控多活的存储系统
CN104199521A (zh) 一种刀片节点及其扩展方法
CN104125293A (zh) 一种云服务器及其使用方法
CN113946290B (zh) 基于三维异质集成的存储器件以及存储系统
CN117493237B (zh) 计算设备、服务器、数据处理方法和存储介质
CN105095148A (zh) 一种混合型三维片上网络
CN103294407B (zh) 存储装置和数据读写方法
CN114968371A (zh) 用于为不同的应用域配置并行处理器的技术
US11231927B2 (en) System, apparatus and method for providing a fabric for an accelerator
CN105373492A (zh) 一种面向任务流的基于寄存器文件的快速数据交换结构
US9338918B2 (en) Socket interposer and computer system using the socket interposer
CN107832005B (zh) 分布式数据存取系统及方法
CN104125292A (zh) 一种数据处理装置、云服务器及其使用方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant