CN108572831B - 一种软件在线更新升级系统及方法 - Google Patents

Abstract

本发明公开了一种软件在线更新升级系统及方法，系统包括：处理器模块、上位机，及作为处理器模块与上位机之间数据交互中间层的软件更新模块。软件更新模块进一步包括处理单元、双口RAM单元和可编程逻辑单元，可编程逻辑单元实现与处理器模块之间的数据交互，处理单元与可编程逻辑单元之间通过双口RAM单元实现数据交互，处理单元实现与上位机的网络通信。本发明能够解决现有软件在线更新升级方式下载效率低、可靠性不高、现场可操作性不强的技术问题。

Description

一种软件在线更新升级系统及方法

技术领域

本发明涉及计算机软件技术领域，尤其是涉及一种软件在线更新升级系统及方法。

背景技术

DSP(数字信号处理器)凭借其强大的数据处理能力、稳定性好、精度高等特性，已经成为工业领域控制应用的主流。但是，DSP芯片没有内置的FLASH(闪存，一种不挥发性的内存)，其应用软件存储及更新都存在极大的困难。目前，DSP芯片的应用软件存储及加载运行有两种方式，第一种是将应用软件存储在DSP外置的FLASH芯片上，上电后采用装载方式将其从外置FLASH芯片上加载到DSP内部RAM中运行。第二种是将应用软件存储在CPU(例如ARM)管理的内置或者外置FLASH上，DSP与CPU间通过共享的双口RAM通信，上电后CPU将DSP应用软件分页发送到共享的双口RAM上，然后DSP分页下载到内部RAM，当应用软件下载完成后加载运行。

针对上述的两种DSP应用软件存储及加载运行方式，现有的应用软件更新升级方法也有两种：

第一种方法是利用仿真器通过JTAG(Joint Test Action Group，联合测试工作组的简称)接口将应用软件下载至DSP芯片的内部RAM中，然后将RAM上的数据烧写至外置的FLASH中存储，其更新流程如附图1所示。但是，这种程序下载更新方法可操作性不强，在现场装机后需要拆开控制器才能使用仿真器连接DSP芯片，而且整个操作过程需要专业技术人员全程参与才能完成，即使专业人员烧写也存在更新失败等异常情况，因而此方法工作效率非常低、现场可操作性非常差。

第二种方法是利用Ethernet将应用软件下载至CPU(例如：ARM)管理的内置或外置FLASH中，替换原来的应用软件，再通过CPU与DSP之间共享的双口RAM，将应用软件下载至DSP芯片的内部并加载运行，其更新流程如附图2所示。这种软件下载更新方法的通信速率最大为5MB/s，CPU与DSP之间通过双口RAM通信，需要占用16根数据线、16根地址线、3根控制线，以及大量CPU、DSP的外部硬件资源，且CPU和DSP对双口RAM的同一地址同时进行读写操作时，存在写操作失败的风险，从而导致软件下载结果不可控的后果。

在工业领域，由上述问题带来的控制器故障，如：运行异常、启动失败等技术问题，都需要调试人员将控制器拆开后再取出控制板进行软件更新或者更换控制板，由于设备运行环境以及现场运行高压等情况，现有的应用软件更新下载方法耗费了大量人力、物力，导致产品的用户体验极差，并且增加了产品的故障率。

发明内容

有鉴于此，本发明的目的在于提供一种软件在线更新升级系统及方法，以解决现有软件在线更新升级方式下载效率低、可靠性不高、现场可操作性不强的技术问题。

为了实现上述发明目的，本发明具体提供了一种软件在线更新升级系统的技术实现方案，一种软件在线更新升级系统，包括：处理器模块、上位机，及作为所述处理器模块与所述上位机之间数据交互中间层的软件更新模块。所述软件更新模块进一步包括处理单元、双口RAM单元和可编程逻辑单元，所述可编程逻辑单元实现与所述处理器模块之间的数据交互，所述处理单元与所述可编程逻辑单元之间通过所述双口RAM单元实现数据交互，所述处理单元实现与所述上位机的网络通信。

优选的，所述处理单元采用CPU，所述可编程逻辑单元采用FPGA，所述软件更新模块采用基于CPU+FPGA架构的SOC芯片。

优选的，所述双口RAM单元采用SOC芯片的片上RAM。

优选的，所述处理器模块为未内置FLASH的DSP芯片。

优选的，所述可编程逻辑单元与所述处理器模块之间通过UPP接口进行数据通信。

优选的，所述处理单元通过外置网络芯片实现与所述上位机软件的网络通信。

优选的，所述上位机向所述处理单元发送软件下载请求，所述处理单元在接收到软件下载请求后，将所述软件下载请求封装后通过所述双口RAM单元发送至所述可编程逻辑单元，所述可编程逻辑单元再向所述处理器模块发送软件下载请求。

优选的，所述处理器模块接收到软件下载请求后，向所述可编程逻辑单元发送接收到软件下载请求的反馈信号。所述可编程逻辑单元接收到所述处理器模块发送的反馈信号后，将所述反馈信号通过所述双口RAM单元发送至所述处理单元。

优选的，当所述处理器模块接收到软件下载请求后，挂起正在执行的应用软件，并通过Boot软件对所述处理器模块的外设进行控制，然后调用软件更新功能模块进行应用软件更新下载。所述软件更新功能模块接收所述可编程逻辑单元发送的数据，然后将数据存储至所述处理器模块的应用软件存放区间，并通过修改应用软件存储空间的数据内容实现应用软件更新。

优选的，所述处理单元接收到反馈信号后，将存储于所述处理单元管理的存储器上的应用软件封装后通过所述双口RAM单元发送至所述可编程逻辑单元。所述可编程逻辑单元将接收到的应用软件发送至所述处理器模块，所述处理器模块将接收到应用软件存储在应用软件空间。应用软件下载完成后，所述处理器模块将用于应用软件下载的Boot软件硬件资源释放，同时跳转至所述处理器模块的应用软件入口执行，由应用软件对所述处理器模块的外设进行控制。

本发明还另外具体提供了一种基于上述系统的软件在线更新升级系统的技术实现方案，一种软件在线更新升级方法，包括以下步骤：

S10)上位机向处理单元发送软件下载请求；

S11)所述处理单元接收到软件下载请求，将所述软件下载请求封装后通过双口RAM单元发送至可编程逻辑单元；

S12)所述可编程逻辑单元向处理器模块发送软件下载请求，所述处理器模块接收到软件下载请求后，将应用软件挂起，跳转至Boot软件执行，并向所述可编程逻辑单元发送接收到软件下载请求的反馈信号；

S13)所述可编程逻辑单元接收到所述处理器模块发送的反馈信号后，将所述反馈信号通过所述双口RAM单元发送至所述处理单元；

S14)所述处理单元接收到反馈信号后，将存储于所述处理单元管理的存储器上的应用软件封装后通过所述双口RAM单元发送至所述可编程逻辑单元；

S15)所述可编程逻辑单元将接收到的应用软件发送至所述处理器模块；

S16)所述处理器模块将接收到应用软件存储在应用软件空间；

S17)应用软件下载完成后，所述处理器模块将用于应用软件下载的Boot软件硬件资源释放，同时跳转至所述处理器模块的应用软件入口执行，由应用软件对所述处理器模块的外设进行控制。

优选的，在所述步骤S15)中，所述可编程逻辑单元将接收到的应用软件通过UPP协议发送至所述处理器模块的UPP接收端口。

通过实施上述本发明提供的软件在线更新升级系统及方法的技术方案，具有如下有益效果：

(1)本发明能够提升处理器模块应用软件的下载效率和可靠性，并提高了软件在线更新升级系统的现场可操作性，使处理器模块的应用软件更新更加快速，提高了软件更新速率，降低了对处理单元硬件资源的占用，节约了开发维护成本，大幅提升了用户体验；

(2)本发明通过在处理器模块上集成(集成是指的不同软件在同一器件上不同区域运行，空间上相互独立)Boot软件与应用软件，能够实现应用软件运行与软件更新下载之间的无缝切换(有软件下载需求，应用软件收到软件更新指令后将从应用软件空间跳转至Boot软件空间，两者之间的相互跳转不会影响双方的独立运行)；

(3)本发明利用UPP接口实现可编程逻辑单元与处理器模块之间的通信，能够实现处理器模块应用软件的高速更新下载，大幅提升软件的更新下载效率；

(4)本发明合理利用处理器模块的内部资源，避免了外置RAM、FLASH芯片带来的处理器模块硬件资源开销和外置芯片不稳定性带来的软件更新异常，同时利用资源释放功能，在应用软件更新之后，将用于更新应用软件的资源释放，提高了资源利用率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的实施例。

图1是现有技术中一种DSP软件在线更新升级系统的结构原理框图；

图2是现有技术中另一种DSP软件在线更新升级系统的结构原理框图；

图3是本发明软件在线更新升级系统一种具体实施例的系统结构框图；

图4是本发明软件在线更新升级系统一种具体实施例的结构组成框图；

图5是本发明软件在线更新升级系统一种具体实施例的工作原理框图；

图6是本发明软件在线更新升级方法一种具体实施例的程序流程图；

图中：1-软件更新模块，2-处理器模块，3-上位机，11-处理单元，12-双口RAM单元，13-可编程逻辑单元。

具体实施方式

为了引用和清楚起见，将下文中使用的技术名词、简写或缩写记载如下：

SOC：System-On-a-Chip，片上系统的简称，指一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容；

CPU：Central Processing Unit，中央处理器的简称；

FPGA：Field-Programmable Gate Array，现场可编程门阵列的简称；

DSP：Digital Signal Processor，数字信号处理器的简称；

RAM：Random-Access Memory，随机存取存储器的简称；

ARM：Advanced RISC Machines，一种精简指令集微处理器；

OCM：On-ChipMemory，片上内存的简称；

Boot：系统引导文件；

DMA：Direct Memory Access，直接内存访问的简称；

UPP：Universal Parallel Port，通用并行接口的简称；

FLASH：闪存，是一种不挥发性的内存，在没有电流的情况下，也可以长久地保存数据，存储特性相当于硬盘。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

如附图3至附图6所示，给出了本发明软件在线更新升级系统及方法的具体实施例，下面结合附图和具体实施例对本发明作进一步说明。

实施例1

如附图3所示，一种软件在线更新升级系统的具体实施例，包括：处理器模块2、上位机3，及作为处理器模块2与上位机3之间数据交互中间层的软件更新模块1。软件更新模块1进一步包括处理单元11、双口RAM单元12和可编程逻辑单元13，可编程逻辑单元13实现与处理器模块2之间的数据交互，处理单元11与可编程逻辑单元13之间通过双口RAM单元12实现数据交互，处理单元11实现与上位机3的网络通信。处理单元11通过外置网络芯片实现与上位机3软件的网络通信。

作为本发明一种较佳的具体实施例，处理单元11进一步采用CPU，可编程逻辑单元13进一步采用FPGA，软件更新模块1采用基于CPU+FPGA架构的SOC芯片。双口RAM单元12采用SOC芯片的片上RAM。处理器模块2为未内置FLASH的DSP芯片，可编程逻辑单元13与处理器模块2之间进一步通过UPP接口进行数据通信。UPP接口专用于大量数据的读取与存储，其传输速率为每时钟周期1个数据字(8位或16位)，或者针对双数据速率为每时钟周期2个数据字，UPP时钟频率可达75MHz，使得其数据吞吐量可达150MB/s。UPP接口数据接收、传输均通过DMA模块来实现，数据传输不占用CPU资源，完全不影响CPU运行的实时性。以下均以处理器模块2采用DSP芯片对本发明实施例进行详细介绍，处理器模块2可以进一步扩展至所有包含UPP通信接口的处理器芯片。如附图4所示，上位机3向处理单元11发送软件下载请求，处理单元11在接收到软件下载请求后，将软件下载请求封装后通过双口RAM单元12发送至可编程逻辑单元13，可编程逻辑单元13再向处理器模块2发送软件下载请求。处理器模块2接收到软件下载请求后，向可编程逻辑单元13发送接收到软件下载请求的反馈信号。可编程逻辑单元13接收到处理器模块2发送的反馈信号后，将反馈信号通过双口RAM单元12发送至处理单元11。

如附图5所示，当处理器模块2接收到软件下载请求后，挂起正在执行的应用软件，并通过Boot软件对处理器模块2的外设进行控制，然后调用软件更新功能模块进行应用软件更新下载。其中，软件更新功能模块的具体功能为：接收可编程逻辑单元13发送的数据，然后将数据存储至处理器模块2的应用软件存放区间，通过修改应用软件存储空间的数据内容实现应用软件更新的目的。当所有数据都接收完成后，跳转至应用程序的起始地址开始执行下载更新后的应用程序。

处理单元11接收到反馈信号后，将存储于处理单元11管理的存储器上的应用软件封装后通过双口RAM单元12发送至可编程逻辑单元13。可编程逻辑单元13将接收到的应用软件发送至处理器模块2，处理器模块2将接收到应用软件存储在应用软件空间。应用软件下载完成后，处理器模块2将用于应用软件下载的Boot软件硬件资源释放，同时跳转至处理器模块2的应用软件入口执行，由应用软件对处理器模块2的外设进行控制。

应用软件和Boot软件是两个相互独立的软件，都存储在处理器模块(即DSP)2的内部RAM中，两者的存储位置相互独立，没有联系，只有当需要更新应用软件时，DSP不再执行应用软件，而执行Boot软件，利用Boot软件将应用软件存储区域的内容更新，从而实现更新应用软件的目的。其中，应用软件和Boot软件可以存储在外置的FLASH当中。

本实施例提出了一种基于UPP通信的DSP应用软件更新升级系统，利用DSP芯片上的UPP接口，通过合理的资源分配，实现了控制器DSP应用软件的在线升级与更新，能够很好地解决现有DSP应用软件更新升级方式下载效率低、可靠性不高、现场可操作性不强、更新极不方便，需要专人指导的技术问题。

实施例2

如附图6所示，一种基于上述系统的软件在线更新升级方法的具体实施例，包括以下步骤：

S10)当上位机软件有软件下载请求(此时，处理器模块2，即DSP正在运行应用程序)时，上位机3向处理单元(即CPU)11发送软件下载请求；

S11)处理单元11接收到软件下载请求，将软件下载请求封装后通过双口RAM单元(即OCM)12发送至可编程逻辑单元(即FPGA)13；

S12)可编程逻辑单元13将软件下载请求通过UPP协议发送至处理器模块2的UPP接收端口，处理器模块2接收到软件下载请求后，将应用软件挂起，跳转至Boot软件(Boot软件主要由初始化模块、数据接收模块、数据更新模块和程序跳转模块组成，用于实现系统引导)的入口(入口即对应于Boot软件存储在DSP内RAM上的一段程序起始地址)执行，并通过UPP发送接口向可编程逻辑单元13发送接收到软件下载请求的反馈信号；

S13)可编程逻辑单元13接收到处理器模块2发送的反馈信号后，将反馈信号通过双口RAM单元12发送至处理单元11；

S14)处理单元11接收到反馈信号后，将存储于处理单元11管理的存储器(这里的FLASH存储器可以是SOC内部的，也可以是外部的)上的应用软件封装(封装的具体工作就是将应用软件的内容以二进制数据格式读取出来，然后计算出二进制数据的长度及相加总和，将长度作为首、相加总和作为尾，中间内容作为DSP的应用软件内容，具体格式如下表1所示)后通过双口RAM单元12发送至可编程逻辑单元13；

表1应用软件封装格式

应用软件内容长度

应用软件内容

应用软件内容总和

S15)可编程逻辑单元13将接收到的(DSP)应用软件通过UPP协议发送至处理器模块2的UPP接收端口；

S16)处理器模块2将接收到(DSP)应用软件存储在如附图4中所示的应用软件空间(应用软件存放的RAM空间与Boot软件在空间上独立)中；

S17)应用软件下载完成后，处理器模块2将用于应用软件下载的Boot软件硬件资源(包括UPP接口、定时器中断等)释放，同时跳转至处理器模块2的(DSP)应用软件入口执行，由应用软件对处理器模块2的外设进行控制。

在步骤S15)中，可编程逻辑单元13将接收到的应用软件通过UPP协议发送至处理器模块2的UPP接收端口。

通过实施本发明具体实施例描述的软件在线更新升级系统及方法的技术方案，能够产生如下技术效果：

(1)本发明具体实施例描述的软件在线更新升级系统及方法能够提升处理器模块应用软件的下载效率和可靠性，并提高了软件在线更新升级系统的现场可操作性，使处理器模块的应用软件更新更加快速，提高了软件更新速率，降低了对处理单元硬件资源的占用，节约了开发维护成本，大幅提升了用户体验；

(2)本发明具体实施例描述的软件在线更新升级系统及方法通过在处理器模块上集成Boot软件与应用软件，能够实现应用软件运行与软件更新下载之间的无缝切换；

(3)本发明具体实施例描述的软件在线更新升级系统及方法利用UPP接口实现可编程逻辑单元与处理器模块之间的通信，能够实现处理器模块应用软件的高速更新下载，大幅提升软件的更新下载效率；

(4)本发明具体实施例描述的软件在线更新升级系统及方法合理利用处理器模块的内部资源，避免了外置RAM、FLASH芯片带来的处理器模块硬件资源开销和外置芯片不稳定性带来的软件更新异常，同时利用资源释放功能，在应用软件更新之后，将用于更新应用软件的资源释放，提高了资源利用率。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭示如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明的精神实质和技术方案的情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同替换、等效变化及修饰，均仍属于本发明技术方案保护的范围。

Claims (7)

1.一种软件在线更新升级系统，其特征在于，包括：处理器模块(2)、上位机(3)，及作为所述处理器模块(2)与所述上位机(3)之间数据交互中间层的软件更新模块(1)；所述软件更新模块(1)进一步包括处理单元(11)、双口RAM单元(12)和可编程逻辑单元(13)，所述处理器模块(2)为未内置FLASH的DSP芯片；所述可编程逻辑单元(13)实现与所述处理器模块(2)之间的数据交互，所述处理单元(11)与所述可编程逻辑单元(13)之间通过所述双口RAM单元(12)实现数据交互，所述处理单元(11)实现与所述上位机(3)的网络通信；所述上位机(3)向所述处理单元(11)发送软件下载请求，所述处理单元(11)在接收到软件下载请求后，将所述软件下载请求封装后通过所述双口RAM单元(12)发送至所述可编程逻辑单元(13)，所述可编程逻辑单元(13)再向所述处理器模块(2)发送软件下载请求；当所述处理器模块(2)接收到软件下载请求后，挂起正在执行的应用软件，并通过Boot软件对所述处理器模块(2)的外设进行控制，然后调用软件更新功能模块进行应用软件更新下载；所述软件更新功能模块接收所述可编程逻辑单元(13)发送的数据，然后将数据存储至所述处理器模块(2)的应用软件存放区间，并通过修改应用软件存储空间的数据内容实现应用软件更新；所述处理器模块(2)接收到软件下载请求后，向所述可编程逻辑单元(13)发送接收到软件下载请求的反馈信号；所述可编程逻辑单元(13)接收到所述处理器模块(2)发送的反馈信号后，将所述反馈信号通过所述双口RAM单元(12)发送至所述处理单元(11)；所述处理单元(11)接收到反馈信号后，将存储于所述处理单元(11)管理的存储器上的应用软件封装后通过所述双口RAM单元(12)发送至所述可编程逻辑单元(13)；所述可编程逻辑单元(13)将接收到的应用软件发送至所述处理器模块(2)，所述处理器模块(2)将接收到应用软件存储在应用软件空间；应用软件下载完成后，所述处理器模块(2)将用于应用软件下载的Boot软件硬件资源释放，同时跳转至所述处理器模块(2)的应用软件入口执行，由应用软件对所述处理器模块(2)的外设进行控制。

2.根据权利要求1所述的软件在线更新升级系统，其特征在于：所述处理单元(11)采用CPU，所述可编程逻辑单元(13)采用FPGA，所述软件更新模块(1)采用基于CPU+FPGA架构的SOC芯片。

3.根据权利要求2所述的软件在线更新升级系统，其特征在于：所述双口RAM单元(12)采用SOC芯片的片上RAM。

4.根据权利要求1、2或3所述的软件在线更新升级系统，其特征在于：所述可编程逻辑单元(13)与所述处理器模块(2)之间通过UPP接口进行数据通信。

5.根据权利要求4所述的软件在线更新升级系统，其特征在于：所述处理单元(11)通过外置网络芯片实现与所述上位机(3)软件的网络通信。

6.一种基于权利要求1至5中任一项所述系统的软件在线更新升级方法，其特征在于，包括以下步骤：

S10)上位机(3)向处理单元(11)发送软件下载请求；

S11)所述处理单元(11)接收到软件下载请求，将所述软件下载请求封装后通过双口RAM单元(12)发送至可编程逻辑单元(13)；

S12)所述可编程逻辑单元(13)向处理器模块(2)发送软件下载请求，所述处理器模块(2)接收到软件下载请求后，将应用软件挂起，跳转至Boot软件执行，并向所述可编程逻辑单元(13)发送接收到软件下载请求的反馈信号；

S13)所述可编程逻辑单元(13)接收到所述处理器模块(2)发送的反馈信号后，将所述反馈信号通过所述双口RAM单元(12)发送至所述处理单元(11)；

S14)所述处理单元(11)接收到反馈信号后，将存储于所述处理单元(11)管理的存储器上的应用软件封装后通过所述双口RAM单元(12)发送至所述可编程逻辑单元(13)；

S15)所述可编程逻辑单元(13)将接收到的应用软件发送至所述处理器模块(2)；

S16)所述处理器模块(2)将接收到应用软件存储在应用软件空间；

S17)应用软件下载完成后，所述处理器模块(2)将用于应用软件下载的Boot软件硬件资源释放，同时跳转至所述处理器模块(2)的应用软件入口执行，由应用软件对所述处理器模块(2)的外设进行控制。

7.根据权利要求6所述的软件在线更新升级方法，其特征在于：在所述步骤S15)中，所述可编程逻辑单元(13)将接收到的应用软件通过UPP协议发送至所述处理器模块(2)的UPP接收端口。

Images