JP7121076B2 - マルチプロセッサ組込みシステム上でのアプリケーションの動的再構成 - Google Patents

マルチプロセッサ組込みシステム上でのアプリケーションの動的再構成 Download PDF

Info

Publication number
JP7121076B2
JP7121076B2 JP2020126852A JP2020126852A JP7121076B2 JP 7121076 B2 JP7121076 B2 JP 7121076B2 JP 2020126852 A JP2020126852 A JP 2020126852A JP 2020126852 A JP2020126852 A JP 2020126852A JP 7121076 B2 JP7121076 B2 JP 7121076B2
Authority
JP
Japan
Prior art keywords
application
applications
mps
data
multiprocessor system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020126852A
Other languages
English (en)
Other versions
JP2020184375A (ja
Inventor
カク,ウィルバー・ウィリアム
パーネル,マイケル・ライル
エリス,ジェフリー・ニール
ビアズリー,ジョン・マーク
シャング,チョン・チン
ワン,テン-イ
リム,スティーヴン・イー
Original Assignee
コーヒレント・ロジックス・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コーヒレント・ロジックス・インコーポレーテッド filed Critical コーヒレント・ロジックス・インコーポレーテッド
Publication of JP2020184375A publication Critical patent/JP2020184375A/ja
Application granted granted Critical
Publication of JP7121076B2 publication Critical patent/JP7121076B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/485Task life-cycle, e.g. stopping, restarting, resuming execution
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/65Updates
    • G06F8/656Updates while running
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/445Program loading or initiating
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/461Saving or restoring of program or task context
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/485Task life-cycle, e.g. stopping, restarting, resuming execution
    • G06F9/4856Task life-cycle, e.g. stopping, restarting, resuming execution resumption being on a different machine, e.g. task migration, virtual machine migration
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061Partitioning or combining of resources
    • G06F9/5066Algorithms for mapping a plurality of inter-dependent sub-tasks onto a plurality of physical CPUs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061Partitioning or combining of resources
    • G06F9/5077Logical partitioning of resources; Management or configuration of virtualized resources
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00Indexing scheme relating to G06F9/00
    • G06F2209/48Indexing scheme relating to G06F9/48
    • G06F2209/482Application
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00Indexing scheme relating to G06F9/00
    • G06F2209/48Indexing scheme relating to G06F9/48
    • G06F2209/483Multiproc

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)

Description

本発明はマルチプロセッサシステムに関し、より詳細にはマルチプロセッサシステム(
MPS)上で実行されるソフトウェアアプリケーションの再構成に関する。
組込みシステムは、リアルタイムコンピューティングの制約を有する場合が多い、特定
機能用に設計されたコンピュータシステムとして説明できる。組込みシステムは物理的に
は、ビデオ及び/又は音声デバイス等の携帯型消費者用電子デバイスから、信号機、工場
用コントローラ並びにハイブリッド車及び航空電子機器等の大部分が複雑なシステムとい
った、大型据付設備にまで亘る。組込みシステムは入力信号を受信して該信号をリアルタ
イムに処理することにより、特定のリアルタイム動作を実施できる。組込みシステムはそ
の代わりに(又はそれに加えて)、リアルタイム処理を実施して出力信号を生成できる。
組込みシステムが実施する処理は、異なる複数の方法で実装できる。いくつかのデバイ
スは、フィールドプログラマブルゲートアレイ(FPGA)又は他のプログラマブル論理
デバイスを用いる。FPGAは、記憶された命令型ソフトウェアプログラミングアプロー
チを用いることなく、複雑なシステムを実装する手段である。あるいはこれらのデバイス
は、VHDL又はVerilog等のハードウェア記述言語を使用して構成され、ユーザ
はこのハードウェア記述言語を用いて、相互接続された電子構成部品のセットを記述でき
る。FPGAはこの相互接続設計を、チップを初期化している時にヒューズをプログラミ
ングすること又は構成メモリ位置を設定することによって実現できる。
組込みシステムはまた、1つ又は複数のプロセッサ又はデジタル信号処理(DSP)エ
ンジンを用いて実装することもできる。例えば従来の粗粒度プログラマブル組込みシステ
ムは、少数のプロセッサ又はDSPエンジン、例えば2個又は4個のプロセッサコア、及
び固定型又はプログラマブル特定用途向け論理機能を有する場合がある。これらのシステ
ムは通常、アドレス指定できるデータ及び命令メモリの範囲を拡張するために、大型のデ
ータ及び命令メモリを有し、又は仮想メモリスキームを利用する。
場合によっては、組込みシステムを実行時に再プログラムすること、例えばシステムを
停止させずに再プログラミングが行われることが望ましい場合がある。しかしながら、F
PGAベースの組込みシステム及び従来のプロセッサベースの組込みシステムの両方は、
このような再プログラミングを問題のあるものにする欠点を有している。例えばいくつか
のFPGAデバイスは、実行時間中にFPGAの特定の物理的領域を再構成するための限
定的な能力を有する場合があるが、実行時に異なるアプリケーションを実施するためにF
PGAを動的に再プログラムするのは一般に困難である。例えばFPGA再構成可能性は
、論理(又はアプリケーション)に基づくものではなく、論理設計のどの部分がチップの
特定の物理的部分にマッピングされているかに基づくものであり得る。FPGA上のある
設計の論理及び物理マッピングを整列させるためには多大な努力が必要となり得るが、こ
れは実装を極めて非効率的なものとしてしまう傾向がある。
従来のプロセッサベースのシステムでは、公知のマルチタスク化技術によって異なる複
数のアプリケーション間で処理パワーを共有できる。このアプローチでは、2つ以上のア
プリケーションをインターリーブ型様式で同一のプロセッサ上で同時に実行できる。プロ
セッサは複数のアプリケーションの状態を動的に管理する。しかしながらこれは性能ペナ
ルティを招き、リアルタイム組込みシステムにとって許容できないものであり得る非決定
的時間遅延を導入することがある。
従って、例えばシステムの実行を停止させずに複数のアプリケーションを動的にスワッ
プすることによって実行時のシステムの再プログラミングを実施できる改善された能力を
提供する、リアルタイム組込みシステムを提供することが望ましい場合がある。
マルチプロセッサシステム上で実行されるアプリケーションをスワップするためのマル
チプロセッサシステム及び関連方法の様々な実施形態が開示される。このマルチプロセッ
サシステムは、複数のプロセッサと、プロセッサ間に散在する複数のメモリとを含んでよ
い。複数のアプリケーションをマルチプロセッサシステム上にロードしてよい。アプリケ
ーションをロードするステップは、関連するプロセッサによる実行のために、複数のアプ
リケーションからの命令及びデータを、複数のメモリのうちの異なる1つずつに分散させ
るステップを含んでよい。上記複数のアプリケーションが、マルチプロセッサシステム上
で実行され得る。いくつかの実施形態では、複数のアプリケーションは共に実行され、互
いに通信して、リアルタイム動作を実施してよい。例えば複数のアプリケーションはリア
ルタイムデータを処理してよい。リアルタイム動作は、リアルタイムデータを伴う入力又
は出力のうちの少なくとも一方を実施してよい。
上記複数のアプリケーションは、第1のアプリケーションと、複数の他のアプリケーシ
ョンとを含んでよい。いくつかの実施形態によると、第1のアプリケーションは第2のア
プリケーションとスワップしてよく、ここで第2のアプリケーションは、マルチプロセッ
サシステム上に既にロードされて実行された上記複数のアプリケーションのうちの1つで
はなくてよい。上記スワップは、上記複数の他のアプリケーションを停止させることなく
実施できる。換言すると、上記複数の他のアプリケーションは、リアルタイム動作を実施
するため及びリアルタイムデータを処理するために、上記スワップ中に実行され続けてよ
い。上記スワップ後、上記複数の他のアプリケーションは、第2のアプリケーションと共
に実行され続けてよく、上記複数の他のアプリケーションの少なくともサブセットは、リ
アルタイム動作を実施するため及びリアルタイムデータを処理するために、第2のアプリ
ケーションと通信してよい。上記複数の他のアプリケーションは、上記スワップが発生し
ていることに気づかなくてよい。第2のアプリケーションのプログラム命令及びデータを
、1つ又は複数のメモリにロードするステップは、上記命令及びデータを、マルチプロセ
ッサシステムを通して、2つ以上のスワップルートに沿って送信するステップを含んでよ
い(通信ルートは、マルチプロセッサシステム内での通信を物理的に実装する1つの手段
である)。各スワップルートは特定のメモリと関連してよく、またそのメモリに命令/デ
ータをロードするために使用してよい。
上記スワップの前に、第1のアプリケーションは上記複数のプロセッサの第1のサブセ
ット上で実行されてよい。いくつかの実施形態では、スワップは、上記複数のプロセッサ
の第1のサブセット上の第1のアプリケーションを停止させるステップ、第1のアプリケ
ーションを、マルチプロセッサシステムの外部の1つ又は複数の外部リソースから切断す
るステップ、及び任意に第1のアプリケーションの状態を保存するステップを含んでよい
。スワップは更に、第2のアプリケーションのスワップインの前に、上記複数のプロセッ
サの第1のサブセットを初期化して、既知の状態とするステップを含んでよい。スワップ
は更に、第1のアプリケーションと上記他のアプリケーションのうちの1つ又は複数との
通信を切断するステップを含んでよい。
次にスワップは、上記複数のプロセッサの第1のサブセットと関連するメモリに第2の
アプリケーションをロードするステップを伴ってよい。第2のアプリケーションのロード
後、第2のアプリケーションを1つ又は複数の外部リソースに連結してよく、この1つ又
は複数の外部リソースは、第1のアプリケーションが以前に連結されていたものと同一の
1つ又は複数の外部リソースであってよい。第2のアプリケーションをロードした後、ス
ワップは更に、第2のアプリケーションと上記他のアプリケーションのうちの1つ又は複
数との通信を連結するステップを含んでよく、上記他のアプリケーションのうちの1つ又
は複数は、第1のアプリケーションが以前に通信していたものと同一のアプリケーション
であってよく、又は異なるアプリケーションであってよい。
いくつかの実施形態では、1つ又は複数の第1のバッファメモリを、上記複数のプロセ
ッサの第1のサブセットと、上記複数のプロセッサの他のサブセットとの間に連結してよ
い。第1のアプリケーションの通信を切断するステップは、上記1つ又は複数の第1のバ
ッファメモリを制御して、例えば第1のバッファメモリが実施する第1のアプリケーショ
ンへの及び/又は第1のアプリケーションからの通信を変更することによって、上記切断
するステップを可能とするステップを含んでよい。
いくつかの実施形態では、第1のアプリケーションは第1のバッファメモリの下流側に
あってよく、第1のバッファメモリが実施する通信を変更するステップは、第1のバッフ
ァメモリがスワップ中に送信側アプリケーションからデータを受信するのを中断させるス
テップを含んでよい。いくつかの実施形態では、送信側アプリケーションは、第1のバッ
ファメモリが送信側アプリケーションからデータを受信するのを中断したことに応答して
ストールしてよい。他の実施形態では、上記変更するステップは、送信側アプリケーショ
ンからデータを受信して、第1のバッファメモリのスワップ中に、スワップの前に記憶し
たデータまたは前記スワップの前までに送信されていないデータを上書きするステップを
含んでよい。
他の実施形態では、第1のアプリケーションは第1のバッファメモリの上流側にあって
よく、第1のバッファメモリが実施する通信を変更するステップは、第1のバッファメモ
リがスワップ中に受信側アプリケーションにデータを転送するのを中断させるステップを
含んでよい。いくつかの実施形態では、第1のアプリケーションからの着信データがそれ
以上存在しなくなると、第1のバッファメモリは受信側アプリケーションへのデータ転送
を中断してよい。他の実施形態では、上記変更するステップは、スワップ中に受信側アプ
リケーションに、データ、例えば第1のアプリケーションが以前に受信して第1のバッフ
ァメモリが記憶したデータを2回以上繰り返し送信するよう、第1のバッファメモリを構
成するステップを含んでよい。従ってスワップ中に、同一のデータが受信側アプリケーシ
ョンに繰り返し送信され得る。
いくつかの実施形態では、第1のアプリケーションは、第1のバッファメモリを介して
構造化データ要素と通信してよい。各データ要素は、開始境界及び終了境界を有してよい
。第1のバッファメモリは、第1のデータ要素の伝送が開始された後に、データ通信を中
断する要求を受信してよい。いくつかの実施形態では、第1のバッファメモリは、第1の
データ要素の伝送を、第1のデータ要素の終了境界まで続行してよい。
第2のアプリケーションをスワップインする際、バッファメモリのうちの1つ又は複数
を構成することによって、第2のアプリケーションは、第2のアプリケーションが通信す
る1つ又は複数のアプリケーションと連結してよい。例えば、第2のアプリケーションが
、第1のアプリケーションと同一の他の1つ又は複数のアプリケーションと通信する場合
、上記他の1つ又は複数のアプリケーションから第1のアプリケーションを切断するステ
ップに関わるものと同一の1つ又は複数の第1のバッファを制御することによって、第2
のアプリケーションをこれら他の1つ又は複数のアプリケーションと連結してよい。
例えば第1のアプリケーションは、所定のバッファメモリから下流側にあってよく、バ
ッファメモリは、第1のアプリケーションがスワップアウトされると、送信側アプリケー
ションからデータを受信するのを中断してよい。第2のアプリケーションをスワップイン
すると、データを受信するモードにバッファメモリを戻してよい。従って第2のアプリケ
ーションの実行を開始すると、送信側アプリケーションが送信したデータは、送信側アプ
リケーションからデータを以前に受信していた第1のアプリケーションの代わりに、第2
のアプリケーションに送信されてよい。
別の例として、第1のアプリケーションは、所定のバッファメモリから上流側にあって
よく、バッファメモリは、第1のアプリケーションがスワップアウトされると、受信側ア
プリケーションにデータを転送するのを中断してよい。第2のアプリケーションをスワッ
プインすると、データを転送するモードにバッファメモリを戻してよい。従って第2のア
プリケーションの実行を開始すると、受信側アプリケーションは、受信側アプリケーショ
ンにデータを以前に送信していた第1のアプリケーションの代わりに、第2のアプリケー
ションから受信されてよい。
第2のアプリケーションは、第1のアプリケーションを実行するために以前使用されて
いたものと同一の、マルチプロセッサシステムのプロセッサのサブセット上で実行されて
よく、又はプロセッサの異なるサブセット、若しくは同一のプロセッサと異なるプロセッ
サとの組み合わせ上で実行されてよい。スワップは、第2のアプリケーションのプログラ
ム命令及び/又はデータを、第2のアプリケーションを実行するプロセッサのサブセット
と関連する1つ又は複数のメモリにロードするステップを含んでよい。いくつかの実施形
態では、第2のアプリケーションを、RAMデバイス、フラッシュメモリデバイス、又は
マルチプロセッサシステムの外部の他のメモリデバイスといった外部メモリデバイスから
、1つ又は複数のメモリにロードしてよい。他の実施形態では、第2のアプリケーション
を、マルチプロセッサシステムの外側の外部プロセッサが伝送する命令ストリームから、
1つ又は複数のメモリにロードしてよい。
いくつかの実施形態では、2つ以上のスワップルートは、第1の部分を共有してよく、
この第1の部分を、スワップルートのトランク部分と呼ぶ。このトランク部分は、マルチ
プロセッサシステムのI/Oポートから、マルチプロセッサシステム内の終点へのルート
を含んでよい。スワップルートの第2の部分は、トランクルートの終点を、第2のアプリ
ケーションが使用する標的のメモリデバイスに接続してよい。
いくつかの実施形態では、第1のアプリケーションは、マルチプロセッサシステム上で
実行される他のアプリケーションのうちの1つからの情報の受信に応答して、第2のアプ
リケーションとスワップされてよく、例えばこの情報は、第1のアプリケーションをスワ
ップアウトするべきであることを示す。他の実施形態では、スワップは、第1のアプリケ
ーションをスワップアウトするべきであることを示す外部信号の受信に応答して、第1の
アプリケーションをスワップアウトするステップを含んでよい。外部信号は、マルチプロ
セッサシステムの外側から受信されてよい。例えばいくつかの実施形態では、外部信号は
、マルチプロセッサシステムの外部のプロセッサ上で実行されるシステムコントローラプ
ログラムから受信されてよい。
いくつかの実施形態では、親タスク又は管理タスクを、複数のアプリケーションと共に
マルチプロセッサシステム上で実行してよい。管理タスクは、マルチプロセッサシステム
のプロセッサのうちの1つ又は複数の上で実行されてよく、第1のアプリケーションと第
2のアプリケーションとのスワップを管理するよう構成されてよい。
いくつかの実施形態では、第2のアプリケーションは複数の実行可能なタスクを含んで
よく、第1のアプリケーションを第2のアプリケーションとスワップするステップは、各
タスクを、マルチプロセッサシステムの異なるプロセッサによって実行されるよう構成す
るステップを含んでよい。
いくつかの実施形態では、第1のアプリケーションを第2のアプリケーションとスワッ
プするステップは、マルチプロセッサシステムの外部の2つ以上のソースメモリデバイス
から、2つ以上の命令ストリームをマルチプロセッサシステムに同時に伝送するステップ
を含んでよい。各命令ストリームは、第2のアプリケーションのプログラム命令を含んで
よい。
いくつかの実施形態では、スワップは、第1のアプリケーションを複数の第2のアプリ
ケーションと同時にスワップするステップを含んでよい。上記複数の第2のアプリケーシ
ョンは、異なるソースメモリデバイスからマルチプロセッサシステムに同時にロードされ
てよい。
更なる実施形態では、プログラム命令をコンピュータアクセス可能な記憶媒体に記憶し
てよい。プログラム命令は、マルチプロセッサシステム上に複数のアプリケーションをロ
ードするために、マルチプロセッサシステムによって実行できるものであってよい。マル
チプロセッサシステムは、複数のプロセッサと、プロセッサ間に散在する複数のメモリと
を含んでよい。上記ロードするステップは、複数のアプリケーションからの命令及びデー
タを、関連するプロセッサによる実行のために、複数のメモリのうちの異なる1つずつに
分散させるステップを含んでよい。
プログラム命令は更に、マルチプロセッサシステム上での複数のアプリケーションの実
行を開始させるために、マルチプロセッサシステムによって実行できるものであってよい
。複数のアプリケーションは、リアルタイム動作を実施するために共に実行され、互いに
通信してよい。リアルタイム動作は、リアルタイムデータを伴う入力又は出力のうちの少
なくとも一方を実施してよい。複数のアプリケーションは、リアルタイムデータを処理し
てよい。
上記複数のアプリケーションは、第1のアプリケーションと、複数の他のアプリケーシ
ョンとを含んでよい。プログラム命令は更に、第1のアプリケーションを第2のアプリケ
ーションとスワップするためにマルチプロセッサシステムが実行できるものであってよく
、ここで第2のアプリケーションは、マルチプロセッサシステム上に既にロードされて実
行された上記複数のアプリケーションのうちの1つではない。上記スワップは、上記複数
の他のアプリケーションを停止させることなく実施できる。換言すると、上記複数の他の
アプリケーションは、リアルタイム動作を実施するため及びリアルタイムデータを処理す
るために、上記スワップ中に実行され続けてよい。上記スワップ後、上記複数の他のアプ
リケーションは、第2のアプリケーションと共に実行され続けてよい。上記複数の他のア
プリケーションの少なくともサブセットは、リアルタイム動作を実施するため及びリアル
タイムデータを処理するために、第2のアプリケーションと通信してよい。第2のアプリ
ケーションのプログラム命令及びデータを、1つ又は複数のメモリにロードするステップ
は、上記命令及びデータを、マルチプロセッサシステムを通して、2つ以上のスワップル
ートに沿って送信するステップを含んでよい(通信ルートは、マルチプロセッサシステム
内での通信を物理的に実装する1つの手段である)。各スワップルートは特定のメモリと
関連してよく、またそのメモリに命令/データをロードするために使用してよい。
いくつかの実施形態によると、マルチプロセッサシステムは:複数のプロセッサ;プロ
セッサ間に散在する複数のメモリ;及び複数のプロセッサとプロセッサ間に散在する複数
のメモリとを相互接続する通信ファブリックを含んでよい。通信ファブリックは、上記複
数のプロセッサの少なくともサブセット間に散在する複数のバッファメモリを含んでよい
。複数のバッファメモリは、マルチプロセッサシステム中で実行されるアプリケーション
間でデータを通信するよう構成可能なものであってよい。リアルタイムデータの受信及び
/又は伝送並びにリアルタイムデータの処理を含むリアルタイム動作を実施するために、
マルチプロセッサシステム上で複数のアプリケーションを実行している間、複数のバッフ
ァメモリは、第1のアプリケーションを第2のアプリケーションとスワップする間に、ア
クティブなアプリケーション間の接続を切断及び復元するよう構成可能なものであってよ
い。
いくつかの実施形態では、マルチプロセッサシステムは更に、複数のプロセッサ間で連
結された複数のデータメモリルータ(DMR)を含んでよい。DMRは、プロセッサ間に
散在する複数のメモリを含んでよい。
図1Aは、例示的なビデオカメラを示す。 図1Bは、上記ビデオカメラに含まれるか又は連結されてよい組込みシステムを示し、この組込みシステムは、スワップ可能な複数のアプリケーションを用いて構成されたマルチプロセッサシステム(MPS)を利用する。 図2Aは、例示的な携帯電話を示す。 図2Bは、上記電話において使用されるMPSを示し、このMPSはスワップ可能な複数のアプリケーションで構成される。 図2Cは、上記電話において使用されるMPSを示し、このMPSはスワップ可能な複数のアプリケーションで構成される。 図3Aは、無線トランスミッタ/レシーバデバイスを示す。図3Bは、上記無線デバイスによって実施され得る通信アルゴリズムを示し、この通信アルゴリズムは、MPS上で実行されるスワップ可能な複数のアプリケーションを用いて実装される。 図4は、一実施形態によるMPSのためのHyperX(商標)アーキテクチャの一例を示す。 図5は、一実施形態によるMPSのためのHyperX(商標)アーキテクチャの一例を示す。 図6は、一実施形態によるMPSのためのHyperX(商標)アーキテクチャの一例を示す。 図7は、一実施形態によるMPS上で実行されるアルゴリズムの例示的な一部分を示す。 図8は、一実施形態によるMPS上で実行されるアルゴリズムの例示的な一部分を示す。 図9は、一実施形態によるMPS上で実行されるアルゴリズムの例示的な一部分を示す。 図10は、一実施形態によるMPS上で実行されるアルゴリズムの例示的な一部分を示す。 図11は、一実施形態によるMPS上で実行されるアルゴリズムの例示的な一部分を示す。 図12は、一実施形態によるMPS上で実行されるアルゴリズムの例示的な一部分を示す。 図13は、複数のアプリケーションが実行されているMPSの例を示す。 図14は、アプリケーションをスワップアウトし、別のアプリケーションをスワップインして所定の位置とした後の、図13のMPSを示す。 図15は、3つのアプリケーションを2つの他のアプリケーションと置換した後の、図13のMPSを示す。 図16は、MPS内部で実行されるアプリケーションによるアプリケーションスワップを開始するために親タスクがトリガされる実施形態を示す。 図17は、MPSの外側に位置する汎用プロセッサ(GPP)上で実行されるシステムコントローラプログラムによるアプリケーションスワップを開始するために親タスクがトリガされる、異なる実施形態を示す。 図18は、親タスクがシステムコントローラと共に外部GPP上で実行される実施形態を示す。 図19は、外部メモリデバイスからのアプリケーションのスワップインに関わるリソースを示す。 図20は、外部プロセッサからMPSに命令及びデータストリームを送信することによって、アプリケーションコードがMPSにロードされる、代替実施形態を示す。 図21は、2つの異なる外部RAMデバイスから、2つのアプリケーションがMPSに同時にスワップインされる実施形態を示す。 図22は、アプリケーションをスワップインして再びスワップアウトするライフサイクルを示す。 図23は、単純なアプリケーションをスワップインして再びスワップアウトするライフサイクルを示す。 図24は、アプリケーションスワップを実装するために必要な、実行可能なソフトウェアコードを生成するための、ソフトウェアツールのセットを示す。 図25は、MPS上のあるアプリケーション構成から、そのMPS上の別のアプリケーション構成への遷移を示す。 図26は、相互に干渉していない複数のアプリケーションのセットを構成するために開発段階中に使用してよい、開発ワークフローを示す。 図27は、あるアプリケーションをスワップインするために複数のスワップルートが使用されている例を示す。 図28は、アイソレータを介してデータを通過させることによって、あるスワップ可能なアプリケーションが他のアプリケーションと通信する例を示す。
本開示は様々な修正及び代替形態を許容するものであるが、その具体的な実施形態を例
として図面に示し、また本明細書で詳細に説明する。しかしながら、上記具体的実施形態
の図及び詳細な説明は、図示されている特定の形態に開示を限定することを意図したもの
ではなく、反対に、添付の請求項によって定義されるような本開示の精神及び範囲内にあ
る全ての修正例、均等物及び代替例を包含することを意図したものであることを理解され
たい。本明細書において使用されている見出しは、単に組織化を目的としたものであり、
これらの使用は本説明の範囲の限定を意味しない。本出願全体を通して使用される単語「
してよい/し得る/できる(may)」は、許容の意味で(即ち「可能性がある」ことを
意味して)使用されており、強制の意味で(即ち「しなければならない」ことを意味して
)使用されるものではない。同様に、単語「含む(include/including
/includes)」は、ある対象を含むもののそれに限定されないことを意味する。
様々なユニット、回路又はその他の構成部品は、1つ又は複数のタスクを実施する「よ
う構成される(configured to)」として記載され得る。このような文脈に
おいて「よう構成される」は、動作中に上記1つ又は複数のタスクを実施する「回路構成
を有する」ことを一般に意味する、構造の広範な説明である。従ってユニット/回路/構
成部品は、ユニット/回路/構成部品が現在オンでなくても上記タスクを実施するよう構
成できる。一般に「よう構成される」に対応する構造を形成する回路構成は、ハードウェ
ア回路を含んでよい。同様に、記載を簡略化するために、様々なユニット/回路/構成部
品は、1つ又は複数のタスクを実施するとして記載され得る。このような記載は「よう構
成される」という語句を含むものとして解釈されるものとする。1つ又は複数のタスクを
実施するよう構成されるユニット/回路/構成部品の列挙は、これらユニット/回路/構
成部品に関して米国特許法第112条第6段落の解釈を援用しないことを明示的に意図し
たものである。より一般には、いずれの要素の列挙は、「…のための手段(means
for)」又は「…のためのステップ(step for)」という語句が具体的に使用
されていない限り、上記要素に関して米国特許法第112条第6段落の解釈を援用しない
ことを明示的に意図したものである。
参照による援用
Michael B.Doerr、William H.Hallidy、David
A.Gibson、Craig M.Chaseを発明者とする、発明の名称「Pro
cessing System With Interspersed Stall P
ropagating Processors And Communication
Elements」の米国特許第7415594号は、その全体を参照することにより、
本明細書においてその全体が完全に論述されているかのように、本明細書に援用されるも
のとする。
Michael B.Doerr、Carl S.Dobbs、Michael B.
Solka、Michael R Trocino、David A.Gibsonを発
明者とする、2011年10月14日出願の、発明の名称「Disabling Com
munication in a Multiprocessor System」の米
国特許出願第13/274138号は、その全体を参照することにより、本明細書におい
てその全体が完全に論述されているかのように、本明細書に援用されるものとする。
用語
コンピュータシステム:パーソナルコンピュータシステム(PC)、メインフレームコ
ンピュータシステム、ワークステーション、ネットワーク家電、インターネット家電、パ
ーソナルデジタルアシスタント(PDA)、テレビジョンシステム、グリッドコンピュー
ティングシステム若しくはその他のデバイス又はデバイスの組み合わせを含む、様々なタ
イプの計算又は処理システムのいずれか。一般に、用語「コンピュータシステム」は、メ
モリ媒体からの命令を実行する少なくとも1つのプロセッサを有するいずれのデバイス(
又は複数のデバイスの組み合わせ)を包含するものとして広く定義できる。
ソフトウェアアプリケーション:用語「ソフトウェアアプリケーション(softwa
re application)」(本出願では単に「アプリケーション(applic
ation)」とも呼ぶ)は、その一般的な意味の全範囲を有することを意図したもので
あり、1つ又は複数のメモリに記憶でき、かつ1つ又は複数のプロセッサが実行できる、
あらゆるタイプのプログラム命令、コード、スクリプト及び/又はデータ又はこれらの組
み合わせを含む。例示的なソフトウェアアプリケーションは、C、C++、FORTRA
N、Java(商標)、アセンブリ言語等のテキストベースプログラム言語で書かれたプ
ログラム;グラフィックプログラム(グラフィックプログラム言語で書かれたプログラム
);アセンブリ言語プログラム;機械言語にコンパイルされたプログラム;スクリプト;
並びに他のタイプの実行可能なソフトウェアを含む。
アプリケーションは、MPSの1つ又は複数のプロセッサ上で実行でき、MPSのロー
カルメモリのうちの1つ若しくは複数からデータを読み出すことができ、及び/又はMP
Sのローカルメモリのうちの1つ若しくは複数にデータを書き込むことができる。アプリ
ケーションは、1つ又は複数の計算タスクを含んでよく、ここで各タスクは典型的にはM
PSの単一のプロセッサ上で実行され、1つ又は複数のアプリケーションからの1つ又は
複数のタスクと上記プロセッサを共有してよい。アプリケーションは、特定の機能又は動
作を実施してよい。アプリケーションが2つ以上のタスクを含む場合、これらタスクは互
いに通信して上記機能又は動作を実施してよい。
MPSは複数のアプリケーションを同時に実行してよく、例えばこれらアプリケーショ
ンは互いに並列に実行される。アプリケーションは互いに通信してよく、これらアプリケ
ーションが実施する各機能又は動作は、より大きい又はより高いレベルの機能又は動作を
実施するために互いを利用してよい。
自動的に(automatically):その作用又は動作を直接指定又は実施する
ユーザ入力を必要とせずに、コンピュータシステムが実施する動作又は操作(例えばコン
ピュータシステムが実行するソフトウェア)について用いる。従って用語「自動的に」は
、ユーザが手動で実施又は指定する操作(ここでユーザが操作を直接実施するために入力
を提供する)と対照的なものである。自動処理は、ユーザが提供する入力によって開始さ
れる場合があるが、これに続く「自動的に」実施される動作は、ユーザが指定するもので
はなく、即ち「手動で」実施される(ユーザが各動作の実施を指定する)ものではない。
例えばユーザが、各フィールドを選択し、(例えば情報をタイピングすることによって、
チェックボックスを選択することによって、無線選択によって等で)情報を指定する入力
を提供することによって、電子フォームを埋める場合、仮にコンピュータシステムがユー
ザの動作に応答して上記フォームを更新しなければならないとしても、これは上記フォー
ムを手動で埋めたことになる。このようなフォームはコンピュータシステムによって自動
で埋めることができ、この場合コンピュータシステム(例えばコンピュータシステム上で
実行されるソフトウェア)は、フォームのフィールドを分析して、フィールドへの回答を
指定するいずれのユーザ入力を必要とせずにフォームを埋める。上述のように、ユーザは
フォームを自動で埋める動作を発動する場合はあるが、実際にフォームを埋める動作には
関わらない(例えばユーザはフィールドへの回答を手動で指定せず、回答は自動的に完了
する)。本明細書は、ユーザが行う動作に応答して自動的に実施される操作の様々な例を
提供する。
マルチプロセッサシステム(MPS)及びMPS上で実行されるアプリケーションを動
的にスワップするための関連する方法の様々な実施形態を説明する。マルチプロセッサシ
ステム(MPS)は、複数の処理要素(PE)を含むシステムとして定義できる。MPS
は、これらPE間に散在する複数のメモリを有してよく、あるいは単一の共有メモリを有
してよい。本明細書で使用される場合、用語「処理要素(processing ele
ment)」は、プロセッサ若しくはCPU(中央演算処理装置)、マイクロプロセッサ
又はプロセッサコアを指す。MPSは2つ以上のいずれの個数のPEを含んでよいが、い
くつかのMPSは、典型的には汎用プロセッサ(GPP)を1つのみ、又は数個のGPP
のみを含む従来のコンピュータシステムよりも有意に多い個数のPEを含んでよいことに
留意されたい。例えばいくつかのMPSは、4、8、16、32又は64個のPEを含ん
でよい(他の例は例えば数ダース、数百個又は数千個ものPEを含む)。いくつかの実施
形態では、大型MPSに好適なPEは、低電力消費を目的とした特別な構成により、従来
のコンピュータシステムによって使用される汎用プロセッサよりもエネルギ効率が高いも
のであってよい。
MPSはまた、PE及び/又はメモリを相互接続する相互接続ネットワーク(IN)も
含んでよい。PE及びメモリは、円形次元(例えばループ又はリング)を含む1、2、3
又は4以上の次元で相互接続してよい。より高い次元のMPSは、より低い次元のファブ
リケーション媒体上にマッピングできる。例えば4次元(4D)超立方体の形状を有する
MPSは、シリコン集積回路(IC)チップの3Dスタック上に、又は単一の2Dチップ
上に、又は計算ユニットの1Dの線上にさえ、マッピングできる。低次元のMPSをより
高次元の媒体にマッピングすることもできる。例えば計算ユニットの1Dの線を、ICチ
ップの2D平面上に曲がりくねった形状で展開でき、又はチップの3D積層体へと巻くこ
とができる。MPSは複数のタイプの計算ユニットと、プロセッサ及びメモリが散在する
構成とを含んでよい。広い意味でのMPSには、MPSの階層又は入れ子構成、特に相互
接続されたICチップからなるMPSも含まれ、この場合ICチップは1つ又は複数のM
PSを含み、これらMPSもまた更に深い階層構造を有してよい。
本出願において使用される用語MPSは、複数のプロセッサの比較的均一なセットと、
いわゆる「プラットフォームIC」チップ上に集積された汎用プロセッサ及び特殊化され
たプロセッサの異種集団との両方を包含する。プラットフォームICチップは数個~多数
のプロセッサを含んでよく、これらは典型的には共有メモリによって相互接続され、場合
によってはオンチップネットワークによって相互接続される。MPSと「プラットフォー
ムIC」チップとの間には違いがあってもなくてもよい。しかしながら「プラットフォー
ムIC」チップは、特定の垂直的市場における特定の技術要件に対処するために市販され
ているものであってよい。
一般に、MPSのためのメモリは階層として組織してよく、この階層は頂部に高速なメ
モリを有し、階層を1段ずつ下がるにつれてより低速であるがより大容量のメモリを有す
る。MPS中において、階層の頂部の補助メモリは、各PEの近傍に位置してよい。各補
助メモリは、最適な命令又は最適なデータを保持するよう特殊化できる。特定のPEのた
めの補助メモリは、そのPE専用のものであっても、又は他のPEと共用であってもよい
メモリ階層を更に下がると、各PEに隣接する補助メモリの何倍も大きいビット容量を
有する半導体同期ダイナミックランダムアクセスメモリ(SDRAM)等の、比較的大型
の共有メモリが存在してよい。メモリ階層を更に下がると、フラッシュメモリ、磁気ディ
スク及び光学ディスク等の他のタイプのメモリが存在してよい。
MPSは、特定の動作を達成できるよう、ソフトウェアアプリケーションを用いてプロ
グラムされてよい。各アプリケーションは、MPS中のPEのうちの1つ又は複数によっ
て実行されてよい。しばしば、MPS上で複数のアプリケーションを同時に実行してよい
。アプリケーションは、リアルタイム動作を実施するために、共に実行され、互いに通信
してよい。リアルタイム動作は、リアルタイムデータを伴う入力又は出力のうちの少なく
とも一方を実施してよい。例えばMPSは入力信号を介してリアルタイムデータを受信し
てよい。アプリケーションのうちの1つ又は複数は入力信号を処理してよく、場合によっ
ては、この処理に基づく修正された又は追加のリアルタイムデータを伴う出力信号を生成
してよい。
システムの実行中の何らかの時点において、特定のアプリケーションを実行しなくてよ
いことを決定してよい。例えばこのアプリケーションはアイドル状態となってよく、長期
間に亘ってアイドル状態のままとなってよく、又はこのアプリケーションの優先度は、実
行を待機している別のアプリケーションより低くてよく、又は別のアプリケーションが、
上記アプリケーションが使用中の特定のリソースへのアクセスを要求してよい。従って、
実行中のアプリケーションの実行を停止して、別のアプリケーションが新規に利用可能と
なったプロセッサリソースを使用できるようにすることが有利であり得る。これは本明細
書では、以前に実行中であったアプリケーションを「スワップアウト(swap out
)」して、他のアプリケーションを「スワップイン(swap in)」することとして
表現される。
組込みシステムは通常、アクティブ状態を維持して機能し続ける必要があり、また一般
には任意に停止できない。その例としては、重要な安全デバイスを制御するシステムがあ
り、ここでこのシステムの停止は、安全でない状況を発生させ得る。別の例として、組込
みシステムが、ユーザに提示するか又は伝送するためにビデオ及び/又は音声を処理して
いる場合があり、この組込みシステムを停止させれば、メディアデータ中に望ましくない
アーティファクトが発生し得る。従って、組込みシステムでは、アプリケーションを停止
及び開始させるプロセッサは、注意深く取り扱う必要があり得る。本出願に記載のスワッ
プ方法は、システムを停止させずにアプリケーションをスワップできるようにすることが
できる。例えば、MPS上で現在実行中の、スワップイン/アウトされているアプリケー
ション以外のアプリケーションは、スワップが行われている間も実行を継続できる。更に
このスワップ方法は、システムがスワップを迅速に行うことができるようにすることもで
き、これによりシステムが完全であり、かつ滑らかに機能し続けることを保証できる。
本出願に記載のスワップ方法は、特定のMPSのリソースの制限を説明する。このよう
な制限は、各PEに関して利用可能な命令メモリの量、各PEに関して利用可能なデータ
メモリの量、PE間の通信の帯域幅、PEと外部メモリとの間の通信の帯域幅等を含んで
よい。例えば、PEが制限された命令メモリを有するMPSは、新規のアプリケーション
を初期化するために、外部ストレージから命令メモリに新規の命令を移動させる必要があ
り得る。従ってこのスワップ方法は、リソースが制限されたMPEに影響を受けやすいも
のとなり得る。以下で詳細に説明するように、本スワップ方法は、第1のアプリケーショ
ンを安全に停止させて、第1のアプリケーションの処理リソースを他の使用のために空け
ることができるようにすることができ、また第2のアプリケーション(又はアプリケーシ
ョンの第2のセット)を、利用可能な処理リソース上で迅速かつ安全に実行開始できるよ
うにすることができる。
スワッププロセス中、組込みシステム内で実行されている他のアプリケーションは動作
を継続してよく、スワップが実施されていることに気づかなくてよい。更に、スワップイ
ン又はスワップアウトされるアプリケーションは、それ自体が「スワップに気づく(sw
apping aware)」ことがなくてよい。換言すると、スワップ可能なアプリケ
ーションは特別な構成である必要がなくてよい。これにより、有利なことに、例えばスワ
ップ可能なアプリケーションを、スワップを実装するために特別なプログラム論理を含め
る必要なしに、従来の様式の通常のアプリケーションとして書く又は開発することによっ
て、容易に構成できるようにすることができる。スワップを実装するプログラムコードは
、スワップ可能なアプリケーション自体の外部の他の構成要素に実装してよい。
図1A~3B 組込みシステム内の動的に再構成可能なMPSの例
図1A~3Bは、再構成可能なMPSの複数の例を示し、例えばこれらMPSは、本出
願に記載の技術に従って動的にアプリケーションをスワップイン及びスワップアウトする
よう構成される。各MPSは、あるデバイス内でリアルタイム動作を実施するために動作
する組込みシステムの一部であってよい。図1A~3Bは単なる例であり、他の様々なタ
イプの組込みシステムのいずれが本出願に記載の方法を使用してよいことに留意されたい
図1Aはビデオカメラ201を示し、図1Bはこのビデオカメラ201に含まれてよい
、又は連結されてよい組込みシステム202を示す。図2Bに示すように、組込みシステ
ム202は、ビデオカメラ201からのビデオ信号を受信してこれをMPS203へと通
過させる、カメラリンクインタフェース204を含む。この例では、MPS203は、生
のビデオストリームを受信し、デモザイク処理及び色空間変換等の基本的な処理を実施し
て、上記生のカメラデータを、ダウンストリームフィルタが消費できるデータに変換する
、ベースシステム208を含む。ベースシステム208は、上記変換されたデータを1つ
又は複数の画像処理アプリケーション209に提供してよい。画像処理アプリケーション
は少なくとも2つのアプリケーションを含んでよく、各アプリケーションは、様々な方法
のうちのいずれかにおいて、ビデオデータをフィルタリングする、又はその他の処理を行
うよう構成される。画像処理アプリケーションは、ビデオ信号を処理する方法を変更する
ために動的にスワップイン及びスワップアウトしてよい。一例として、このシステムは初
め、信号に対してエッジフィルタリングアルゴリズムを実施するエッジフィルタアプリケ
ーションを実行してよい。ユーザ入力又は他の条件に応答して、エッジフィルタアプリケ
ーションを、信号に対してメジアンフィルタリングアルゴリズムを実施するメジアンフィ
ルタアプリケーションと動的にスワップしてよい。「ビデオストリームを組み合わせる(
combine video stream)」ブロック207によって、現在の画像処
理アプリケーションの結果を、ベースシステム208が生成したオリジナルデータと、例
えば画面分割ディスプレイにおいて組み合わせてよい。組み合わされた信号は続いて、デ
ジタルビデオインタフェース(DVI)ブロック206を介してDVIインタフェース2
10へと通過してよく、このDVIインタフェース201はディスプレイデバイスに連結
されている。従って、エッジフィルタアプリケーションとメジアンフィルタアプリケーシ
ョンとのスワップの結果は、ディスプレイデバイス上でリアルタイムで視認できる。ビデ
オストリームは汎用プロセッサ(GPP)211へも通過させてよい。GPP211上で
実行されるプログラムは、MPS203上でどのフィルタを実行するべきかを指示するた
めに、制御信号をMPSに提供してもよい。
図2Aは携帯電話215を示し、図2B、2Cはこの電話において使用されるMPS2
16を示す。図2Bに示すMPSの構成では、MPSは現在、セルラー探索アプリケーシ
ョン218を実行している。電話は、ロングタームエボリューション(LTE)4Gセル
ラー通信無線インタフェース技術規格を使用する。LTE規格に従って、電話はまず、セ
ルラー探索アプリケーション218を用いてローカルセルラー基地局に登録される。一度
登録されると、セルラー探索アプリケーション218はもはや必要ない。従ってセルラー
探索アプリケーション218は、例えば図2Cに示す共有リンクデータ処理アプリケーシ
ョンといった異なるアプリケーションと動的に置換してよい。フロントエンドアプリケー
ション217は、リサンプリング及びアップ/ダウンコンバージョンを実施し、これは上
記スワップが発生する間もMPS上で実行されたままである。MPSはが十分に大きい(
例えば100+個のプロセッサ)場合、セルラー探索アプリケーション及び共有リンクデ
ータ処理アプリケーションは、例えばスワップ時にこれら全体をロード及びアンロードす
る代わりに、常にロードされたままとすることができる。
この例では、セルラー探索アプリケーションから共有リンクデータ処理アプリケーショ
ンへのカットオーバ、及び再登録の必要がある場合の逆の処理のための望ましい時間間隔
は、4msである。上記カットオーバがあまりに遅いと、メディアアクセスコントローラ
211は再登録に逆戻りしてしまう。セルラー探索アプリケーションは、多数のCRC計
算を並列で実行し、真の信号が発見されるとすぐに、電話はその1つの信号にロックされ
る。メディアアクセスコントローラが登録プロセスを完了し、共有リンク内のデータスロ
ットを要求する間に、短い期間が存在する。メディアアクセスコントローラは、適切にス
ロットを予約するために、現在伝送されているデータの先を読むように設計される。典型
的には、メディアアクセスコントローラは4サブフレーム、又は約4ミリ秒の先読みを行
い、従ってこれが、共有リンクデータ処理アプリケーションへのカットオーバのための望
ましい期間となる。
図3Aは、無線トランスミッタ/レシーバデバイス230を示す。代替として、デバイ
ス230は、ラジオ等のレシーバのみのデバイスであってよい。図3Bは、無線デバイス
230が実施できる通信アルゴリズムを示す。上部にはアルゴリズムの伝送部231が示
されており、底部にはアルゴリズムの受信部232が示されている。変調器バンク235
は変調アルゴリズムを実施し、復調器バンク236は復調アルゴリズムを実施する。変調
器バンク235及び場合によってはアルゴリズムの伝送部231の他の部分は、複数の変
調器アプリケーションを使用するMPS上で実装してよい。いずれの所定の時点において
、変調器アプリケーションのうちの1つのみがロードされ、実行されてよい。MPSは、
使用中の特定の変調アルゴリズムを変更するために、現在ロードされている変調器アプリ
ケーションを異なる変調器アプリケーションに動的にスワップするよう構成してよい。復
調器バンク236が実施する復調アルゴリズムを動的に変更するために、同様の様式で異
なる復調アプリケーションをスワップイン及びスワップアウトしてよい。本開示を理解す
るために必要ない通信アルゴリズムの複数の部分は、本説明から省略される。
図1A~3Bは、ソフトウェアアプリケーションを動的にスワップするよう構成された
MPSを使用できるデバイスの例として提示されていることに留意されたい。様々な実施
形態では、本出願に記載されているもの等のMPSを、いずれの種類のデバイス又はシス
テムにおいて使用してよい。また、スワップイン及びスワップアウトされるアプリケーシ
ョンは、いずれの種類のソフトウェアアプリケーションであってよく、例えば様々な方法
のいずれにおいてリアルタイムデータを処理する、又はデバイス若しくはシステムが実施
するリアルタイム動作又は他の動作を実装するための他の様々な機能のいずれを実施する
、アプリケーションであってよい。
図4~12 例示的なMPSアーキテクチャ
様々な実施形態では、本出願に記載のアプリケーションスワップ技術を様々な種類のM
PSのいずれにおいて利用してよい。MPSはいずれの所望のアーキテクチャを有してよ
い。図4~6は、一実施形態によるMPSに関する例示的なアーキテクチャを示す。この
MPSアーキテクチャは、米国特許第7415594号において開示されているHype
rX(商標)アーキテクチャの例である。このアーキテクチャは、多数のアプリケーショ
ンを同時に実行する能力を有する、プログラム可能な、極めて低電力かつ低コストの、多
プロセッサ組込みコンピュータシステム(ここでは単一の集積回路チップとして実現され
る)を実装するために好適なものであり得る。HyperX(商標)アーキテクチャに関
する以下の説明は単なる例であり、他の様々なMPSアーキテクチャのいずれを所望に応
じて使用してよい。
図4に示す実施形態では、MPS10は、正方形で表される複数の処理要素(PE)を
含む。MPSはまた、円で表される複数のデータメモリルータ(DMR)を含む。DMR
は、隣接するPEのための補助メモリとして、及び通信ルータ又はスイッチノードとして
作用する。DMR間の線は、相互接続ネットワーク(IN)を実装するDMR‐DMR間
通信チャネル又はリンクを示す。DMRをこのリンクと共に使用して、PE間の通信経路
、及びPEと、MPSを外部デバイスに連結するI/Oポートとの間の通信経路を形成し
てよい。各PEにおいて、通信されるいずれの情報は、隣接するDMRのメモリ内にバッ
ファリングしてよい。本出願で使用される場合、PEはPEノードとも呼ばれる場合があ
り、またDMRはDMRノードとも呼ばれる場合がある。本出願では、DMRは「構成可
能な通信要素(configurable communication elemen
t)」とも呼ばれる。
図4、5に示すDMR間のリンクは直線のメッシュを形成する。しかしながら、他の多
数の接続スキームが可能であり、考察の対象となる。図5に示すMPS接続スキームでは
、各PEは4つの隣接するDMRに接続され、各DMRは4つの隣接するPE及び4つの
隣接するDMRに接続される。3次元の直線メッシュをサポートするための、1つのDM
Rに対して6つのDMR‐DMR間リンクの使用、又は東西南北方向に加えて4つの斜め
方向をサポートするための、1つのDMRに対して8つのリンクの使用といった、より高
次元のINをサポートするための他の接続スキームも想定される。リンクは物理的に最も
近接した近隣のDMRに限定する必要はない。
チップI/Oを有するMPS20は、汎用マイクロプロセッサ、DSP、FPGA又は
ASICが現在使用されている様々なシステム及びアプリケーションのいずれにおいても
使用され得る。例えば図4、5に示す処理システムは、様々なタイプのコンピュータシス
テム、デジタル信号プロセッサ(DSP)又は計算を必要とするその他のデバイスのいず
れにおいて使用できる。
HyperXハードウェアファブリック
HyperX(商標)アーキテクチャの一例では、マルチプロセッサアレイはユニット
ベースのハードウェアファブリック(メッシュ)からなってよく、各ユニットはHype
rSliceと呼ばれる。このハードウェアファブリックは、グリッド上にユニットを配
設し、隣接するユニットを相互接続することによって形成できる。各HyperSlic
eユニットは、1つ又は複数のデータメモリ及びルータ(DMR)、並びに1つ又は複数
の処理要素(PE)を含んでよい。
米国特許第7415594号では、DMRは動的構成可能通信(DCC)要素と呼ばれ
ることもあり、PEは動的構成可能処理(DCP)要素と呼ばれることもある。DMRは
隣接するPEに補助メモリを提供でき、また相互接続ネットワーク(IN)にルータ及び
リンクを提供できる。この文脈において「動的構成可能(dynamically co
nfigurable)」は、アプリケーションソフトウェアの実行中にこれらのハード
ウェアリソース(PE、DMRリンク、DMRメモリ)を再割当てできることを意味して
いる。これはアプリケーションソフトウェアを、より小さいタスク及び通信メッセージの
階層に分割することによって達成できる。これらタスク及びメッセージをリソースに割り
当てて、同時に(又は必要に応じて連続的に)実行してよい。タスク及びメッセージが完
了すると、これらを再実行でき、又は他のタスク及びメッセージで置換して、アプリケー
ションソフトウェアの新規の構成を形成できる。「オン・ザ・フライ(on the f
ly)」で構成を変更できる能力は特に、有限のリソースをより効率的に使用するため、
及び変化する外部からの要求に対してより良好に適合するための柔軟性をサポートする。
HyperX(商標)ハードウェアファブリックは、処理要素に対して独立して透明な
形で動作する一次IN(PIN)を有し、また任意の通信ネットワークトポロジをサポー
トするHyperSlice間の、リアルタイムでプログラム可能かつ適合可能な通信経
路(ルート又はパスと呼ばれる場合もある)を通してオンデマンド帯域幅を提供できる。
HyperSliceの調整グループは、ソフトウェア制御下で「オン・ザ・フライ」で
形成及び再形成できる。関数を評価するために使用されるハードウェアの量を動的に変更
できるこのような能力により、ハードウェアリソースの最適な応用が可能となり、これに
よって処理におけるボトルネックが緩和される。ハードウェアファブリックの縁部におい
て、リンクは、メモリ階層の更に下にあるメモリのタイプに対して、又は集積回路(IC
)チップの縁部のI/Oに対して特化された回路に接続される。
HyperX(商標)ハードウェアファブリックの相互接続されたDMRは、チップ内
を横断する、及びチップ間の、最も近接した、局所的な、及び全体的な通信を提供できる
。これらの通信モードはそれぞれ、DMRリソースを物理的に用いて、データの局所性及
びソフトウェアアルゴリズムの要件に応じてデータ/メッセージを様々に送信できる。「
クイックポート(Quick Port)」設備を設けることにより、プロセッサからい
ずれのネットワーク目的地への、データの1つ又は複数の語の低レイテンシ伝送をサポー
トできる。ブロック伝送に関して、メモリ及びルーティングファブリック(又は通信ファ
ブリック)を横断するデータの移動を管理するために、DMR内でダイレクトメモリアク
セス(DMA)エンジンを利用可能としてよい。PE間の最近接通信に関して、共有メモ
リ及びレジスタの使用が、最も効率的なデータ移動方法となり得る。局所的及び全体的な
データ移動に関して、ルーティングファブリック(PIN)の使用が最も効率的な方法と
なり得る。通信経路(又はルート)は動的でも静的でもよい。動的ルートは、データ伝送
のために設定され、伝送が完了すると、他のルート及びデータ伝送のためにPINリソー
スを活用できるよう切断してよい。静的リソースは、プログラム実行を通して所定の位置
にあり続けることができ、主に優先度が高く重要な通信に使用できる。通信経路の物理的
位置及びこれら経路を横断するデータ伝送のタイミングは、ソフトウェアプログラム制御
下にあってよい。いずれのセンダといずれのレシーバとの間の同時データ伝送をサポート
するために多重通信経路が存在してよい。
処理要素(PE)
DMRのアーキテクチャにより、異なる相互スワップ可能なPEを、システムを特定の
用途に対して最適化するためにマルチプロセッサファブリックにおいて使用できる。Hy
perX(商標)マルチプロセッサシステムは、PE異種のPEによるアレイ又は同種の
PEによるアレイを備えてよい。PEは従来のプロセッサであってよく、又はPEはプロ
セッサの従来の定義に適合していなくてもよい。いくつかの実施形態では、PEは、特定
の論理関数のための結線接続されたプロセッサとして機能する論理ゲートの集合であって
よく、ここではより高い性能、より小さい面積及び/又はより低い電力のためにプログラ
ム可能性が犠牲となっている。
図5に示すように、例えばHyperX(商標)MPS等のMPS内のPEは、PE間
の分散DMRによる多数のメモリへの並列接続によって供給を受けることができる。この
ような配置により、分離型(即ち非分散型)の配置に比べて、所定のPEがDMR内のメ
モリにアクセスするために必要な時間及びエネルギを削減でき、また本出願ではこのよう
な配置を分散配置と呼ぶ場合がある。
図4の実施形態では、PEとDMRとの比はおよそ1:1である。他の様々な実施形態
において、これとは異なるPEとDMRとの比も可能である。
HyperX(商標)プロセッサアーキテクチャは、固有の多次元性を含んでよいが、
物理的には平面実施形態に実装できる。このプロセッサアーキテクチャは高エネルギ効率
特性を有してよく、また(大型のアレイに対して)基本的に対応可能であり、信頼性が高
い。即ち低電力かつ信頼性の高い概念を提示する。プロセッサアーキテクチャが高い性能
を達成できる態様は、最新式のプロセッサ、メモリネットワーク、柔軟なIOを含んでよ
い。処理要素(PE)はフルフレッジドDSP/GPPであってよく、また、ハードウェ
アリソースの使用を同時に最大化しながらスループットを維持するために実行パイプライ
ンを動的に拡張できる可変幅命令語命令セットアーキテクチャによって支持される、メモ
リ間(キャッシュレス)アーキテクチャに基づくものであってよい。
通信経路の設定
図4は、処理要素(PE)及びデータメモリルータ(DMR)のネットワークを含むH
yperX(商標)システムのある実施形態を示す。PEは矩形のブロックとして図示さ
れ、DMRは円として図示されている。DMR間のルーティングパスは点線で図示されて
いる。中実の三角形はオフメッシュ通信を示し、太い実線はDMR間のアクティブなデー
タ通信を示す。計算タスクはその数値による識別子で示され、これを実行するPE上に位
置する。通信に使用されているデータ変数はその名称で示され、これを含むDMR上に位
置する。図示した実施形態では、左上のPEはタスクID62のタスクに割り当てられ、
このPEに隣接する各DMRを介して他のPE又はメモリと通信でき、上記各DMRは通
信パス変数t、w、uで表されている。これもまた図示されているように、この実施形態
では、アクティブな通信ルートは、「x」で標識されている隣接するDMRを介して、7
1(例えば別のタスクID)で表されているPEを、オフメッシュ通信パス又はポートに
接続する。
データメモリルータ
DMRハードウェア構造のある例示的実施形態のブロック図を図6に示す。図示した実
施形態では、中央データメモリ(DM)はルータを表す八角形のリングで囲まれている。
なお、図示した八角形形状は単なる記号表現であり、実際の形状は異なっていてよく、例
えば矩形であってよい。DMRを取り囲むのは、他のDMR及びPEへのデータパスを表
す多数の双方向矢印である。これらの双方向データパスは、各端部における実際の双方向
トランシーバを用いて実装でき、又は反対方向に配向された単方向パスのペアとして実装
できる。
図6のルータとデータメモリとの間の単方向矢印は、メモリとルータとの間の単方向デ
ータパスを表す。これらの矢印の近傍の小さな正方形はDMAエンジン、即ちDMからの
読み出しをサポートするDMAリーダ(DMAR)及び/又はDMへのデータ書き込みを
サポートするDMAライタ(DMAW)を表す。DMARエンジンは、典型的には読み出
しデータをリンクから別のDMRに送信するためにバッファによって増大させるための、
メモリのためのアドレス信号を生成する。同様にDMAWエンジンは、リンクから受信し
た書き込みデータをバッファによって増大させるための、メモリのためのアドレス信号を
生成する。各DMAエンジンはPEより大幅に小さく、使用電力が少なく、従ってこれら
DMAエンジンは、メモリのブロックの読み出し及び書き込みへの使用に関して魅力的で
ある。DMAエンジンは、DMメモリスペース内の関連する構成レジスタへのPEによる
書き込みによって構成できる。特定のアドレスへの書き込みによりDMAがトリガされ、
上記増大が開始される。DMAが複数のアドレスのブロックを通しての増大を終了すると
、無制限に又は所定の数のループだけルーピングを継続するよう構成されていない限り、
DMAは停止する。
図5に示すMPS20等のMPSにおいて高帯域幅ポートをサポートするために、ポー
ト(PE‐DMR又はDMR‐DMR)間の接続又はリンクは短くてよく(即ち隣接する
ものに限定されていてよく)、多数の並列な導電性トレース又は「ワイヤ(wire)」
若しくは「ライン(line)」からなってよい。いくつかの実施形態では、1つのリン
クはいくつかの並列のトレース、1つのトレース又は1つの導波路のみからなってよい。
PE‐DMR間接続は、メモリアドレスのためのトレースをデータのためのトレースか
ら分離できる。データのためのトレースは、双方向データ伝送をサポートするためにトラ
ンシーバに接続してよく、又は書き込みデータをメモリへと移動させるためのトレースの
セットと、読み出しデータをメモリから移動させるための別のトレースのセットとに分割
してよい。DMR‐DMR間接続は必ずしもアドレスラインを有さなくてよいが、メッセ
ージヘッダ又はメッセージ終了のための制御語といった、伝送されるデータ内の特定の語
を示すためのラインを有してよい。
全てのDMR接続は、フローコントロールのための追加のラインを有してよい。例えば
あるラインは上流へ(目的地からソースへ)信号を伝送してよく、これにより、経路に何
らかの他の通信パスが存在するため又は目的地がそれ以上のデータを受け取れないために
、データ語の更なる前進がブロックされる。別のラインは下流へ(ソースから目的地へ)
信号を伝送してよく、これにより有効なデータが準備される。上流及び下流への両方の信
号伝送を用いて、ローカル(隣接する)DMR又はグローバル(隣接しない)DMRであ
るDMR間のリンクの端部に接続されたトランスミッタ及びレシーバの状態を示すことが
できる。いくつかのMPSの実施形態では、ノード間の通信はプログラム制御下であって
よい。
図7~12は、MPS上で実行されるアルゴリズムの例示的な一部分を示す。このアル
ゴリズムは、例示を目的として、故意に単純かつまばらなものとなっている。アルゴリズ
ムはサンプルデータをMPS上にもたらし、このデータを処理して、結果をMPSから送
信する。その後アルゴリズムは最初からやり直され、サンプルデータの次のセットをメッ
シュ上にもたらす。
図8では、タスク62はMPSの外部のソースからデータを読み出し、このデータを変
数「t」、「u」に記憶する。同時にタスク62は変数「t」、「u」を組み合わせ、そ
の結果を変数「w」に書き込む。同時にタスク71はオフメッシュからデータをもたらし
、これを変数「x」に記憶する。
ある程度後の時点において(図9)、タスク62は変数「t」、「u」の読み取りを終
了し、変数「w」をタスク12に伝送し始め、このタスク12において変数「w」は更に
処理されることになる。タスク12は、次の計算タスクを開始するために、変数「w」、
変数「x」が両方共利用可能となるまで待機しなければならない。データの準備ができた
ら、タスク12は入力「x」、「y」(図10)から変数「sv」を計算する。この「s
v」は共有変数である。
図11では、タスク5によって共有変数「sv」を作用させて、変数「z」を生成する
。「sv」は共有されているため、タスク12(図10)とタスク5との間には明示的な
通信は存在しないが、これらタスクの間は同期されている。同時にタスク62、71は、
(図8に示すように)オフメッシュから次のデータサンプルを読み取り始める。
図12では、タスク62、71が次のデータサンプルの読み取りを続行している間に、
タスク5は最後の結果(変数「z」)をメッシュから送信する。
図13~28 アプリケーションスワップ
MPSは、多数のソフトウェアアプリケーションを同時に実行する能力を有してよい。
図13は、複数のアプリケーションが実行されているMPS300の例を示す。アプリケ
ーションを実行するために、これら複数のアプリケーションからの命令及びデータを、M
PSの異なる複数のメモリに分散させてよく、これは、これらメモリに関連するプロセッ
サによって実行するためである。例えば、これらのアプリケーションのうちの1つに関す
るプログラム命令及びデータを、MPSのメモリの第1のサブセットに記憶してよい。M
PSのプロセッサの第1のサブセットは、メモリの上記第1のサブセットに連結でき、上
記アプリケーションに関する上記命令及びデータを実行できる。同様に、これらのアプリ
ケーションのうちの別のものに関するプログラム命令及びデータを、プロセッサの第2の
サブセットによって実行するためにメモリの第2のサブセットに記憶してよく、以下同様
である。
いくつかの実施形態では、MPSの所定のメモリは、MPSの特定のプロセッサと関連
してよく、又はMPSの特定のプロセッサのために予約されてよい。他の実施形態では、
所定のメモリは、MPSの2つ以上のプロセッサによって共有されてよい。いくつかの実
施形態では、所定のプロセッサが使用するメモリ又は複数のメモリのセットは、物理的に
プロセッサの近傍に配置されてよく、例えばこれにより、プロセッサは相互接続ネットワ
ークを使用することなく、又は他のルーティング要素と通信することなく、メモリに直接
アクセスできる。
図13では、楕円の相対的なサイズは、アプリケーションに割り当てられたシステムリ
ソースの相対的な量(例えばプロセッサ及びメモリの個数)を示すことを意図したもので
ある。例えばアプリケーション5Cは大きな楕円で表され、これはこのアプリケーション
が、小さい楕円で表されているアプリケーション5Aよりも、システムのプロセッサの多
くを使用することを示す。また、MPS300内における楕円の相対的配置は、MPS上
のアプリケーションの物理的配置、例えば各アプリケーションが使用するプロセッサ及び
メモリが配置されるMPSの物理的領域それぞれを示すことを意図したものである。(こ
の例では、MPSは2次元レイアウトを有するものとして図示されているが、他の実施形
態では、MPSのプロセッサ及びメモリは異なる次数の次元、例えば1D、3D、4D等
に従って配設されていてよい。)
用語「アプリケーションスワップ(application swapping)」は
、1つ又は複数のアプリケーションを除去して、これらを1つ又は複数の他のアプリケー
ションで置換するプロセスを表す。スワップは、上記他のアプリケーションが実行され続
けている間に動的に行われてよい。例えば図14は、アプリケーション5Eがスワップア
ウトされ、アプリケーション5Kがスワップインされて所定の位置を取った後の、MPS
300を示す。他のアプリケーション5A、5B、5C、5D、5F、5G、5H、5J
は、アプリケーション5Eとアプリケーション5Kとの間のスワップが行われている間、
MPS上で実行され続けることができる。アプリケーション5Kは、MPS内において、
アプリケーション5Eが以前実行されていたのと概ね同一の領域に配置されているが、ア
プリケーション5Kは必ずしも、アプリケーション5Eと全く同一のプロセッサ及びメモ
リリソースを使用しない場合がある。
システムは、一度に2つ以上のアプリケーションをスワップイン及び/又はスワップア
ウトしてもよい。図15は、図13からの3つのアプリケーション5E、5G、5Hが、
2つのアプリケーション5L、5Jで置換された例を示す。従って、スワップされるアプ
リケーションの個数、形状(物理的配置に関して)及びサイズ(使用されるプロセッサ及
びメモリに関して)は、同一である必要はない。
様々な実施形態において実行中のMPSから1つ又は複数のアプリケーションを除去し
、これを1つ又は複数の他のアプリケーションで置換することが望ましい場合がある理由
は、多数存在する。例えばアプリケーションを暫くの間実行して、その後長期間に亘って
何もする必要がない場合がある。この時間の間、このアプリケーションのリソースは何ら
かの他のアプリケーションが使用でき、これによってシステム全体の性能が改善される。
別の理由は、あるアプリケーションを除去して別のアプリケーショで置換することによっ
て、MPSの機能性を変更することが望ましい場合があることである。例えば2つのアプ
リケーションが、概ね同一の機能を若干異なる方法で実施してよい。
以下に更に詳細に説明するように、アプリケーションスワップは、あるアプリケーショ
ンを動的にロードして実行するための動作、実行中のアプリケーションを停止する動作、
及び停止したアプリケーションのリソースをクリアする動作を含んでよい。これらの動作
は、アプリケーションスワップの実施中にMPSの上で実行中の他のアプリケーションが
妨害されず、上記他のアプリケーションがその通常の動作を保ったまま実行され続けるこ
とができるような方法で、実施されるよう設計してよい。
いくつかの実施形態では、アプリケーションスワップを、本出願では親タスク又は管理
タスクと呼ばれる特別なタスク又はアプリケーションによって管理してよい。親タスクは
MPSの内側又は外側からトリガされて、アプリケーションスワップを開始できる。図1
6は、親タスク55がトリガされて、MPSの内部で実行されるアプリケーション6Fに
よるアプリケーションスワップが開始される実施形態を示す。例えばアプリケーション6
Fは、アプリケーション6F内で発生する様々な内部状態変化に応答してアプリケーショ
ンスワップをトリガするプログラム論理を含んでよい。図17は、親タスク55がトリガ
されて、MPSの外側に配置された汎用プロセッサ(GPP)260上で実行されるシス
テムコントローラプログラム262によってアプリケーションスワップが開始される実施
形態を示す。例えばシステムコントローラ262は、ユーザ入力又はMPSの外側から来
る様々な他の種類のトリガ若しくは条件のいずれに応答して、アプリケーションスワップ
をトリガしてよい。いくつかの実施形態では、親タスクはMPSの外側で実行されてよい
。例えば図18は、親タスク55がシステムコントローラ262と共に外部GPP260
上で実行される実施形態を示す。
システムコントローラ262は、高次アプリケーション・プログラミングインタフェー
ス(API)を用いて書くことができる。APIは、システムコントローラを、下層の制
御及び通信レイヤの詳細を隠すことによってあるGPPから別のGPPへと容易に移すこ
とができるようにすることができる。
親タスク55は、システムコントローラ262から(又はMPS内の別のアプリケーシ
ョンから)、「アプリケーションXをスワップアウト」又は「アプリケーションYをスワ
ップイン」等の高次コマンドを受信してよく、これに応答して、要求されたアプリケーシ
ョンスワップを開始及び管理してよい。
親タスクのデフォルトの挙動は、システムコントローラ262が指示したようにアプリ
ケーションを開始及び停止することであってよい。いくつかの状況では、親タスク55は
、スワップ可能なアプリケーションと通信して、その実行状態を管理してよい。例えば親
タスク55は、あるスワップ可能なアプリケーションに、上記アプリケーションをスワッ
プアウトできるように、安定状態となるよう要求してよく、又は親タスク55は上記スワ
ップ可能なアプリケーションによって、このアプリケーションが安定状態であり、スワッ
プアウトされる準備ができていることを通知されてよい。この通信は、スワップ可能なア
プリケーションが親タスク55と通信するために、又はその逆のために、呼び出すことが
できるAPIによって実装できる。
上述のように様々な実施形態において、MPSは異なるフォームファクタを有し得る。
いくつかの実施形態では、MPSはチップ上の集積回路として実装され得る。いくつかの
実施形態では、多数のMPSチップをシステム内で使用してよい。1つ又は複数のチップ
を、オフチッププロセッサ(例えば汎用プロセッサ)、又は1つ若しくは複数のオフチッ
プメモリデバイス(例えばRAM、フラッシュメモリ、ディスクドライブ若しくは他のタ
イプのメモリ若しくはストレージデバイス)、又はMPS自体の一部ではない他のハード
ウェアデバイスといった、上記1つ又は複数のチップの外部の他のハードウェアデバイス
と連結してよい。いくつかの実施形態では、アプリケーションをスワップイン又はスワッ
プアウトする際に上記オフチップメモリを使用して、スワップアウトされるアプリケーシ
ョンに関するプログラムデータをMPSの外部のメモリデバイスに保存してよく、又はス
ワップインされるアプリケーションに関するプログラム命令及び/若しくはデータを外部
メモリデバイスから引き出してよい。スワップアウトされたアプリケーションに関する情
報が記憶された外部メモリデバイスは、スワップインされたアプリケーションに関する情
報が引き出されるものと同一の外部メモリデバイスであってよく、又は異なる外部メモリ
デバイスであってよい。アプリケーションに関する命令及びデータを外部メモリとの間で
スワップする能力は、MPS上で実行する必要がないアプリケーション全てを完全に記憶
するための十分な内部メモリリソースを有しないMPSにとって有用であり得る。
図19は、一実施形態による、外部メモリデバイス272からのアプリケーション8の
スワップインに関わるリソースを示す。この例では、アプリケーションコード270は初
め、MPS300に連結されている(かつMPS300の外部にある)ランダムアクセス
メモリ(RAM)デバイス272に記憶されていてよい。RAMデバイス272は、ダイ
ナミックRAM(DRAM)、同期ダイナミックRAM(SDRAM)、ラムバスDRA
M(RDRAM)、スタティックRAM(SRAM)等のいずれの種類のRAMを含んで
よい。アプリケーションコード270は、入力/出力(IO)ポート274を介してRA
Mデバイス272からMPSにロードしてよい。IOポート274は専用のローダPE2
76によって制御してよい。アプリケーションコードはIOポート274から1つ又は複
数のスワップルート277を介して、アプリケーション8に関連するMPSの内部メモリ
のうちの1つ又は複数に伝送されてよい。
他の実施形態では、アプリケーションコード270はRAMデバイスの他のいずれの種
類の外部メモリデバイスからスワップインしてよい。スワップに利用できる外部メモリデ
バイスの例は、フラッシュメモリ、磁気又は光メモリ、ディスクドライブ、ソリッドステ
ートドライブ等を含む。しかしながら上述のように、いくつかの実施形態では、このシス
テムの1つの目的はスワップを可能な限り迅速に実施することであってよい。従って、ス
ワップに使用される外部メモリデバイスのタイプは、迅速なタイプのメモリデバイスとな
るように選択され得る。例えばDRAMデバイスは一般に、フラッシュメモリデバイス又
はディスクドライブよりも迅速にスワップを実施できるようにすることができ、従ってい
くつかの実施形態では好ましいものとなり得る。
図20は、これもまた迅速なスワップを可能とする代替実施形態を示す。この例では、
GPP260は、命令及びデータストリームをMPSに送信することによって、アプリケ
ーションコード270をMPSにロードしてよい。システムコントローラプログラム26
2は上記命令及びデータストリームを制御してよい。
いくつかの実施形態では、組込み型オペレーティングシステム環境において、システム
コントローラプログラム262はGPP260上で実行されてよい。いくつかの実施形態
では、オープンコンピューティング言語(OpenCL)のサブセットを用いてシステム
コントローラ262を実装してよい。システムコントローラ262はチップ間通信機構を
通してMPSと通信してよいが、この通信機構とは独立して実装されてよい。
システムコントローラ262は、親タスク55にコマンドを、例えばMPSチップのシ
リアルバスを通して(例えばデバッグアクセスポート(DAP)を介して)直接、又は信
号ポートを通して、送信してよい。システムコントローラ262と親タスク55との間を
通過する制御データの量は典型的には小さいものとなるため、MPSのシリアルバスを通
した通信の実施は、スワップのパフォーマンスに有意な影響を与えてはならない。システ
ムコントローラ262は、DAPポートを用いてデータ値を読み出すことによって、MP
Sからデータを取り戻すことができる。システムはMPSからGPPへの通信経路を必要
としないが、それが利用可能であれば採用してよい。GPPとMPSとの間の通信プロト
コルは、GPPの能力に応じて多数の異なる方法で実装できる。例えば上記通信プロトコ
ルは、ユニバーサルシリアルバス(USB)若しくは周辺構成部品相互接続エクスプレス
(PCIe)等の高次プロトコルとすることができ、又は上記プロトコルは、GPPバス
と信号ポートとの間のより単純な接続としてよい。USB又はPCIeのような比較的複
雑なプロトコルでは、GPPとMPSとの間にFPGAデバイスを使用して、プロトコル
の受信側を実装してよい。いくつかの実施形態では、より単純なGPPバス接続のために
も、小型FPGAデバイスを使用してよい。
いくつかの実施形態では、通信効率のために、親タスク55は、MPS上の全ての他の
PE及びメモリに接続されたMPSのシリアルバスへの直接的なアクセスを有する位置に
あるPE上にあってよい。通信のためにシリアルバスを使用することは、相互接続ネット
ワークで発生する、MPSで進行中のデータ通信に対する干渉を回避するために望ましい
ものであり得る。しかしながら、親タスクとスワップ可能なシステムの残りの部分との間
の通信の、他のいずれの手段を使用できる。いくつかの実施形態では、特定のPEを親タ
スク55のために予約してよく、これによりこのPEはアプリケーションのために使用で
きなくなる。またいくつかの実施形態では、このPEに隣接するメモリを、親タスク55
がそのストレージ要件のために使用するために予約してよい。
スワップ可能なアプリケーションを定義する命令及びデータは、MPSからアクセス可
能ないずれの位置に記憶できる。MPSが十分な内部メモリリソースを含む場合、全ての
アプリケーションはMPSの内部のローカルメモリデバイスに記憶できる。上述のように
、他の実施形態では、MPSに連結された1つ又は複数のDRAM等の1つ又は複数の外
部メモリデバイス上に記憶すること、GPPファイルシステム内に記憶してシステムに直
接ストリーミングすること、MPSに連結された1つ又は複数のフラッシュメモリデバイ
ス内等に記憶すること等が可能である。
アプリケーションメモリの重要なパラメータは、ストレージキャパシティ、及びMPS
上への命令の移動に利用できる帯域幅である。例えば1つの小さいアプリケーションをス
ワップしている場合、MPS内部のローカルメモリを使用できる場合が多い。多くのシス
テムに関して内部メモリのサイズは限られている場合があり、スワップ速度は重要である
ため、アプリケーション命令をGPPから直接ストリーミングすること、又は取り付けら
れたDRAMを使用することが必要となり得る。命令をGPPから直接ストリーミングす
ることは、システムに取り付けられたDRAMが存在しないハードウェアシステムにおい
て、又はDRAMが既にシステム上で実行されているアプリケーションのための大きなデ
ータトラフィックをサポートしているシステムにおいて、有利となり得る。
アプリケーション命令が、MPSに連結された外部DRAMからロードされるか、又は
GPPからストリーミングされる場合、I/Oポート274及びローダタスクを実行する
隣接するローダPE276はアプリケーションスワップのために予約されてよく、図19
、20に示すようにアプリケーションはこれらを使用できない。いくつかの実施形態では
、ローダタスクはIOポートを通して流れるアプリケーション命令及びデータを管理して
よい。例えば、アプリケーションをスワップするための命令及びデータは、MPS上のI
Oポートに接続されたDRAMデバイスに記憶してよく、隣接するローダタスクを用いて
、DRAM内の適切なアドレスからアプリケーション命令を引き出すことができ、この命
令を、ルーティングファブリックを通して、このアプリケーションのPEに関連するMP
S内部メモリに送信できる。
I/Oポートの制御のためにローダタスクを使用する場合、親タスクは、実行中のアプ
リケーションを妨害しない機構を通して、例えばMPSのシリアルバスを通して、ローダ
タスクと通信してよい。実行中のアプリケーションはその通信要件のために異なるルーテ
ィングファブリック(例えば相互接続ネットワーク)を使用してよいため、シリアルバス
の使用は上記実行中のアプリケーションに干渉しないものとすることができる。
アプリケーションをスワップインする場合、アプリケーションの各タスクに関する命令
及びデータは、MPS上の適切なメモリに移動される。様々な実施形態では、この移送の
ために、例えばMPS上で利用可能な特定の通信リソースに応じて、異なる機構を使用し
てよい。いくつかの実施形態では、命令及びデータを、その元々のストレージ位置から、
MPSによって実装される高速ルーティングファブリック(本出願では相互接続ネットワ
ークとも呼ばれる)を通して、適切なオンチップメモリへと移動してよい。他の実施形態
では、命令及びデータを、シリアルバスを通して適切なオンチップメモリへと移動させて
よい。高速ルーティングファブリックの使用は、シリアルバスの使用より大幅に高速であ
り得る。
ルーティングファブリックを使用する場合、スワップシステムは、スワップに使用され
る一時的な「スワップルート(swapping route)」の群(命令及び/又は
データがロードされるメモリそれぞれに対して1つ)を画定してよい。命令及びデータの
移動のために通信ルーティングファブリックを使用するには、上記スワップルートが、M
PS上で実行される他のアプリケーションが使用している通信ルートと相互作用又は衝突
しないことを保証する必要があり得る。従って、命令をロードするために使用されるスワ
ップルートは、これら他の通信ルートと交差しないよう、注意深く計画され得る。
この計画を補助するために、各スワップルートを2つの部分に分割してよい。トランク
ルートと呼ばれる第1の部分は、当該アプリケーションのための全てのスワップルート間
で共有されている。トランクルートは、命令及びデータストレージ位置から、当該アプリ
ケーションが位置することになる場所の概ね近傍のMPS上の位置までを接続している。
終端ルートと呼ばれるスワップルートの第2の部分は、トランクルートの終点を、当該ア
プリケーションが使用する標的メモリデバイスに接続してよい。従って、各スワップルー
トは、当該アプリケーションのための他のスワップルート全てと同一の1つのトランク部
分と、トランクルートの終点から1つの特定のメモリデバイスへと繋がる一意の終端ルー
トとを有してよい。いくつかの実施形態では、ユーザはアプリケーションが使用するメモ
リを複数のセットに分割してもよく、各トランクルートを各セットに対して画定してよい
。これは例えば、アプリケーションが極めて大きく、多数の異なるメモリデバイスを使用
する場合に有用となり得る。
いくつかの実施形態では、トランクルートはユーザ入力によって指定でき、続いてシス
テムソフトウェアツールは自動的に、各スワップルートの第2の部分を画定してよい。ト
ランクルートを使用する1つの利点は、ユーザが、他の実行中のアプリケーションが使用
しているルートを回避するように、ルートを注意深く画定できる点である。
いくつかのシステムは、ルーティングのために2つ以上のルーティングレイヤを有して
よく、これによりトランクルートは、他のアクティブなルートを回避する必要に応じてレ
イヤを変更できる。いくつかの実施形態では、システムソフトウェアツールは、スワップ
ルートの終端部分を生成する際には、MPSのスワップ領域にあるいずれの第2のレイヤ
のルートと干渉しないよう、常に第1のレイヤを使用してよい。
上述のように、シリアルバスを通した命令の移動は、ルーティングファブリックを通し
たものより大幅に遅くなり得る。しかしながら、速度が重要でなく、かつルーティングフ
ァブリックリソースの使用を低減することが重要であるような状況では、シリアルバスを
使用して命令を移動させることが望ましい場合がある。定義によると、親タスクは、親タ
スクへのアクセス全体に亘るいずれの対立が存在できないように、シリアルバスを所有し
てよい。いくつかの実施形態では、命令が外部フラッシュメモリデバイスに記憶されてい
る場合、又は命令がGPPから親タスクに隣接するポートにストリーミングされる場合に
、シリアルバスを使用してよい。
いくつかの実施形態では、MPSは多数のチップを含んでよく、例えば各チップは、複
数のプロセッサ、及びプロセッサ間に散在する複数のメモリを含む。いくつかの実施形態
では、多チップシステムを用いてアプリケーションスワップが実施されているとき、上述
の専用のアプリケーションスワップルートを各チップ上で複製してよい。アプリケーショ
ン命令ストレージは多数のDRAMに分割してよく、又は命令の多数のストリームを必要
に応じて採用してよい。更にシステムコントローラを、この多チップシステムを理解する
よう、例えばコマンドを適切なチップに送信するために、構成要素が存在する位置に関す
る知識を有するよう、設計してよい。
いくつかの実施形態では、スワップ可能なアプリケーションはシステム内の多数のチッ
プに亘って分散されていてよいが、スワップ可能なアプリケーションそれぞれが1つのチ
ップのみにおいて実行されるよう要求することにより、スワッププロセスを簡略化できる
いくつかの実施形態では、システムが利用可能な独立した複数のデータストリームの多
数のソースが存在する場合、多数のアプリケーションを同時にスワップできる。例えば図
21は、2つのアプリケーション9A、9Bが2つの異なるRAMデバイス272A、2
72Bから同時にスワップインされる実施形態を示す。2つの異なるローダタスクをロー
ドPE276A、276B上で実行することにより、IOポート274A、274Bを介
して2つのアプリケーションを同時にロードしてよい。多数のアプリケーションを同時に
スワップインすることにより、アプリケーションを1度に1つずつスワップインする場合
よりも迅速にMPSを再構成できるようにすることができる。同時にスワップイン又はス
ワップアウトできるアプリケーションの個数は、MPSが連結されている外部メモリデバ
イス又は命令ストリームのソースの数に左右され得る。例えば、チップのためのパッケー
ジが4個のDRAMに対する接続を有する場合、同時に最大4つのアプリケーションをス
ワップできる。
いくつかの実施形態では、親タスク55は1度に1つのスレッドのみを実行してよい。
スワップ手順は、同時に実行される多数のスワップ手順を親タスク55が管理できるよう
に構成してよい。例えばスワップにおいて最も時間がかかる部分は、DRAM又はI/O
ポートからアプリケーションPEの命令メモリへの命令の移動となる場合が多い。親タス
ク55は、命令の移動を開始するために、I/Oポートの隣のローダタスクに同時に命令
してよい。他の比較的時間がかからないスワップステップは、親タスクによって連続的に
実施できる。
アプリケーションをより迅速にロードするために、命令の多数のストリームを使用して
単一のアプリケーションをスワップインすることもできる。例えば、スワップインされて
いるあるアプリケーションに関する命令を、2つの異なる外部DRAMデバイスに記憶で
き、命令の2つの異なるストリームがアプリケーションPEを並列に初期化でき、これに
よってアプリケーションをロードするための時間を半減できる。
スワップ可能なアプリケーションのライフサイクル
MPSの動作中、ある所定のアプリケーションは、まずスワップインされ、次に実行さ
れ、次に実行を停止され、続いて再びスワップアウトされるための多数のステップを通し
て遷移してよい。スワップ可能なアプリケーションはこのプロセスを何度も経る場合があ
る。図22は、アプリケーションをスワップイン及び再びスワップアウトするライフサイ
クルを示す。親タスクは、ステップのシーケンスを制御する役割を有してよい。所定の条
件において、いくつかのステップは僅かに異なる順序で実施される場合があるか、又は一
切実施されない場合がある。
場合によっては、システムのリセット時に実施されるシステムレベル機能を実行するた
めの、ワンタイム初期化ステップが存在してよい。例えば、多数の異なるスワップ可能な
アプリケーションが使用するI/Oポートを初期化してよく、又は外部DRAMにアプリ
ケーションデータの初期化を書き込んでよい。リセットされたシステムから開始すると、
311に示すように、親タスクは「アプリケーションのスワップイン」イベントを受信し
てよい。このイベントはMPSから内部的に、例えば別のアプリケーションから受信して
よく、又は外部信号として、例えばMPSの外部においてGPP上で実行されるシステム
コントローラから受信してよい。
続いて313に示すように、親タスク55は、スワップインされているアプリケーショ
ンに関する変数の初期化を発生させてよく、及び/又は(以前に保存されている場合は)
アプリケーションの以前の状態を復元してよい。(存在する場合)変数の初期化は、アプ
リケーションのためのプログラムコードから、例えばいくつかの実施形態ではCプログラ
ムコードから引き出すことができる。(例えばアプリケーションの以前の実行から)アプ
リケーションの変数に関する変数状態のいずれが以前に記憶されている場合、上記変数状
態をロードしてよい。これは、アプリケーションをその保存された状態に復元できる。保
存された変数状態は、アプリケーションのプログラムコードから引き出された初期化をオ
ーバライドできる。アプリケーションの変数の初期化及び状態の復元は、当該アプリケー
ションが使用するメモリのうちの1つ又は複数内の変数値を特定する情報を記憶すること
によって実施できる。
315に示すように、親タスク55は、例えば1つ若しくは複数の外部DRAMデバイ
ス又は他の外部ソースからアプリケーションのプログラム命令をロードすることによって
、アプリケーションのプログラム命令を、(当該アプリケーションが既にロードされてい
ない場合)当該アプリケーションに関連する対応するMPS内部メモリにロードさせるこ
ともできる。命令をロードした後、この命令を実行するために割り当てられたアプリケー
ションPEを待機状態としてよい。
317に示すように、親タスク55は、当該アプリケーションの、MPSにロードされ
た他のアプリケーションのうちの1つ又は複数への通信を統御することもでき、例えば当
該アプリケーションが、当該アプリケーションの目的とする機能を実施するために通信す
る必要がある他の各アプリケーションとの通信を開始できるようにすることができる。親
タスク55はまた、I/Oポート、DRAMポートといった、当該アプリケーションが使
用するデバイス若しくはリソースを初期化する、並びに/又はこれらのデバイス及びリソ
ースに当該アプリケーションを接続するために必要ないずれの動作を実施することもでき
る。親タスク55はまた、DRAMデバイス、DRAMコンテンツ、及び(必要な場合は
)当該アプリケーションが使用するI/Oポートに接続されたデバイスを初期化すること
もできる。
続いて319に示すように、親タスク55は当該アプリケーションを開始させてよい。
例えば親タスク55は、当該アプリケーションの各PEにウェイクアップ信号を送信して
、これらPEに、これらが関連するメモリデバイスからのプログラム命令それぞれを実行
させてよい。当該アプリケーションが開始されると、当該アプリケーションは、親タスク
55が「アプリケーションのスワップアウト」イベントを受信する(ブロック323)ま
で実行され続けてよい(ブロック321)。いくつかの実施形態では、このアプリケーシ
ョン自体が親タスク55に、このアプリケーションの実行が終了し、従ってこのアプリケ
ーションをスワップアウトできることを示す信号を送信してよい。他の実施形態では、親
タスク55は、MPS上で実行されている別のアプリケーションから、又はシステムコン
トローラ262若しくは他の外部ソースから、スワップアウトイベントを受信してよい。
これに応答して、親タスク55は325に示すように、当該アプリケーションの実行を
停止してよい。例えば親タスク55は、当該アプリケーションの各PEに停止信号を送信
することによって、これらPEに実行を停止させてよい。いくつかの実施形態では、この
信号はPEに、既知の状態へのリセットを行わせてもよい。
327に示すように、親タスク55は、当該アプリケーションがロードされた時に以前
接続されていた他のアプリケーション及びデバイスから、このアプリケーションを切断さ
せてよい。これは、当該アプリケーションと、このアプリケーションが連結されていた他
のいずれのアプリケーションとの間の通信経路を終了させるステップを含んでよい。親タ
スク55はまた、当該アプリケーションが使用している周辺デバイス又は他のリソースの
シャットダウン又はリセットに必要ないずれの動作を実施することもできる。
329に示すように、親タスク55は、アプリケーションの状態を保存するステップを
管理することもできる。例えば、アプリケーションの変数全ての値、又はアプリケーショ
ンの変数のうち、その状態を保存する必要がある選択されたサブセットの値を、MPS内
部メモリのうちの1つ又は複数から、1つ若しくは複数の外部RAMデバイス、又は再び
必要となるまでの外部ストレージのための外部メモリデバイスに伝送してよい。アプリケ
ーションの変数に対応するレジスタのコンテンツも保存してよい。
331に示すように、親タスク55は、MPSの内部リソースをクリーンアップするた
めの1つ又は複数の動作を実施することもできる。例えばこれは、当該アプリケーション
が使用した全ての内部メモリをリセットするステップを含んでよい。このプロセスの結果
、このアプリケーションが使用したPE、メモリ、ルーティングセグメントは、他の何ら
かの目的に使用する準備ができた状態となる。
例えば特定の用途に応じて、これらのステップの全てを実施する必要がない場合もある
ことに留意されたい。例えば図23は、I/Oポートに接続することのみを必要とし、他
のアプリケーションとの通信、又はある実行と次の実行との間のその状態の保存を必要と
しないアプリケーションに関する、簡略化されたライフサイクルを示す。
スワップを実装するために生成される、実行可能な構成要素
図24に示すように、本出願に記載のアプリケーションスワップ技術を実装するために
必要なソフトウェアコードを生成するために、MPSにソフトウェアツール401のセッ
トを提供してよい。ツール401は、アプリケーションのソースコードを実行可能なプロ
グラム命令にコンパイルするよう構成されたコンパイラ403、及び1つ又は複数の手順
生成モジュール405を含んでよい。手順生成モジュール405は、スワッププロセスを
実装するために実行時間中に実行されることになる、実行可能なソフトウェア手順を自動
的に生成するよう構成されてよい。例えばこれら手順を実行することにより、アプリケー
ションの保存された状態をロードする、アプリケーションが使用するデバイスを初期化す
る等の、アプリケーションスワップに関わる動作を実施できる。これらの手順は、必要に
応じてのみ生成されてよい。例えば特定のアプリケーションはその状態を保存又は復元し
なくてよく、従ってこれらの動作に対応する手順はこの場合には生成しなくてよい。生成
された手順のうちのいくつかはアプリケーションタスクによって、いくつかは(それが存
在する場合は)ローダタスクによって、そしていくつかは親タスクによって、実行できる
。各手順を実行するタスクは、アクセスされるリソースの近さ、及びMPSの構成に基づ
いて決定してよい。いくつかの実施形態では、これらの手順の全体的な順序付けは、親タ
スクによって管理される。
いくつかの実施形態によると、以下の動作を実施するための手順は、実行時間前に手順
生成モジュール405によって自動的に生成してよく、実行時間中にローダタスクによっ
て実行されてよい:アプリケーションの下層のプログラムコードから引き出された変数値
の初期化;アプリケーションの実行可能なプログラム命令のロード;及びアプリケーショ
ンの保存された状態のロード。
いくつかの実施形態によると、以下の動作を実施するための手順は、実行時間前に手順
生成モジュール405によって自動的に生成してよく、実行時間中にアプリケーションタ
スクによって実行されてよい:I/O及びDRAMポートの初期化;DRAMコントロー
ラ及び周辺I/Oデバイス(これらDRAM及びI/Oはアプリケーションによって使用
され、スワップのためには使用されない)の初期化;並びに周辺I/Oデバイスのシャッ
トダウン。
いくつかの実施形態によると、以下の動作を実施するための手順は、実行時間前に手順
生成モジュール405によって自動的に生成してよく、実行時間中に親タスクによって実
行されてよい:アプリケーションの、近隣のアプリケーションとの連結;アプリケーショ
ンの開始(PEの待機状態の終了);アプリケーションの停止;アプリケーションの、近
隣のアプリケーションからの連結解除;DRAMへのアプリケーションの状態の保存;並
びにMPS内部メモリ及びルーティングファブリックのクリーンアップ。
スワップ可能なアプリケーションのレイアウト及び開発
いくつかの実施形態では、MPS上で実行されるアプリケーションは、2つのセットに
分類できる。アプリケーションの一方のセットは、ベースシステムと呼ばれる。ベースシ
ステムは、1つ又は複数のスワップ不可能なアプリケーション、例えばMPSの実行中に
ロードされて実行されている状態であるアプリケーションを含む。もう一方のセットは、
動的にスワップイン及びスワップアウトできるスワップ可能なアプリケーションのセット
である。MPSが実行中のいずれの時点において、MPS上にあるスワップ可能なアプリ
ケーション及びスワップ不可能なアプリケーションの組み合わせは、互いに干渉すること
なく動作できる。相互に干渉しないアプリケーションのこのような組を、リーガル構成と
呼ぶ。MPS上の所定のレイアウト及び配置を有するスワップ可能なアプリケーションを
、アプリケーションインスタンスと呼ぶ。同一のスワップ可能なアプリケーションの異な
るレイアウト又は配置は、異なるアプリケーションインスタンスである。というのは同一
のスワップコードをこれら両方に対して使用できないためである。例えば、アプリケーシ
ョンのあるインスタンスは、MPSのある領域に展開され、MPSのメモリ及びPEのあ
るサブセットを使用してよく、アプリケーションの別のインスタンスは、MPSの別の領
域に展開され、MPSのメモリ及びPEの別のサブセットを使用してよい。例えばアプリ
ケーションの命令を正しいメモリにロードすること、上記命令の実行を開始するために正
しいPEと通信すること等のために、スワップ可能なコードは各インスタンスに固有のも
のである必要があってよい。
スワップ可能なMPSシステムは、スワップイベントが発生する際にあるリーガル構成
から別のリーガル構成に遷移するシステムと見做すことができる。スワップ手順は、ある
リーガル構成から別のリーガル構成への遷移を引き起こす。このようなスワップ手順は、
1つ又は複数のアプリケーションのスワップイン及び1つ又は複数の他のアプリケーショ
ンのスワップアウト、MPSへの1つ又は複数のアプリケーションの追加又はスワップイ
ン(例えば別のアプリケーションをスワップアウトしない)、並びにMPSからの1つ又
は複数のアプリケーションの除去又はスワップアウト(例えば別のアプリケーションをス
ワップインしない)を含むことができる。図25は、左側のリーガル構成Aに示すように
、4つのアプリケーション410A~410DがMPSの4つの領域それぞれに展開され
ている、MPS300の例を示す。MPSの実行中の何らかの時点で、5番目のアプリケ
ーション410Eを動的に追加してよく、これにより、右側に示す新規のリーガル構成B
への遷移が発生する。
各スワップ手順は、ベースシステム、又はスワップ手順に関わらない他のスワップ可能
なアプリケーションと干渉しないように実装するべきである。図26は、相互に干渉して
いない(リーガル構成)複数のアプリケーションのセットを構成するためにシステムの開
発段階中に使用してよい、開発ワークフローを示す。
各アプリケーションを開発及び検証してよい(ブロック412)。アプリケーションを
開発及び検証するステップは、アプリケーションコードを生成するステップ、アプリケー
ションをアプリケーションセルの形態にパッケージ化するステップ、アプリケーションセ
ルのインスタンスを生成してこれに配置及びルーティングを与える、アプリケーションに
関するテストベンチを構成するステップ、並びに上記テストベンチを用いてアプリケーシ
ョンセルを検証するステップを含んでよい。
各リーガル構成を含むアプリケーションのセットを画定してよい。リーガル構成のセッ
ト及びその遷移を計画してよい(ブロック414)。
各アプリケーションインスタンスに関する物理的配置を画定してよい(ブロック416
)。(いずれのリーガル構成における)アプリケーションの周縁部に隣接する全ての他の
アプリケーションインスタンスを識別してよい。アプリケーションのための配置及びルー
ティングを画定することによって、これら境界アプリケーションを回避してよい。いくつ
かの実施形態では、隣接するアプリケーションは、MPSの内部メモリのいずれも共有し
なくてよい。というのは、共有メモリ内でのメモリ対立が、これらアプリケーションに関
してタイミングの問題を発生させ得るためである。また、あるアプリケーションが使用す
る内部メモリは、このアプリケーションがスワップされた場合にリセットされてよい。
上述のように、MPSの内部メモリが限定されているため、多数のアプリケーションに
関する命令を記憶できない場合、命令はスワップルートを介して、MPSの外側からMP
S内へと移動されることになる。アプリケーションのスワップは、境界アプリケーション
と干渉しないように画定するべきである。スワップルートを画定するステップは、命令ソ
ースからアプリケーションインスタンスの概ね近傍へのトランクルートを、このトランク
ルートが境界アプリケーションと干渉しないように画定するステップを含んでよい。当該
アプリケーションのためのスワップルートはそれぞれ、スワップルートの第1の部分とし
てトランクルートを使用してよい。スワップルートはその後、トランクルートの終端から
、このアプリケーションが使用する各内部メモリへと分岐してよい。トランクルートは、
当該アプリケーションインスタンスが存在する全てのリーガル構成において他の境界アプ
リケーションと干渉しないように画定してよい。図27は、アプリケーション440Dを
スワップインするために複数のスワップルートが使用されている例を示す。各スワップル
ートの最初の部分は、I/Oポート437から始まるトランク部分433(太線で示され
ている)である。スワップルートの終端部分435(破線で示されている)は、トランク
ルートの終点から分岐し、アプリケーション440Dが展開されるMPSの領域に配置さ
れた独立した複数のメモリへと続く。様々な実施形態では、例えばアプリケーションが使
用するPE及びメモリの個数に応じて、いずれの数のスワップルートを使用して当該アプ
リケーションに関するプログラム命令をロードしてよい。
図26を再び参照すると、開発ワークフローは、各アプリケーションレイアウトが相互
に適合性を有することを保証するために、リーガル構成に関して、その構成要素であるア
プリケーションインスタンスのレイアウトを検査するステップも含んでよい。所定のリー
ガル構成を検査するために、その構成に関する全てのアプリケーションセルのインスタン
スを生成する、トップレベルテストベンチを生成してよい。各アプリケーションセルに関
する、及びアプリケーションセルとI/Oとの間の接続に関する、配置及びルーティング
を提供できる。アプリケーションセルの複数のセットの組み合わせの配置及びルーティン
グを検査することによって、物理的リソース全体に亘って対立が存在しないことを保証で
きる。いくつかの実施形態では、構成全体の挙動を、この構成及びテストベンチをシミュ
レートすることによって検証してよい。
スワップ可能なアプリケーション間の通信
上述のように、アプリケーションをスワップイン又はスワップアウトするステップは、
MPS上で実行されているアプリケーションと1つ若しくは複数の他のアプリケーション
との間(又はアプリケーションと1つ若しくは複数の物理的ポート若しくは周辺デバイス
との間)の通信を連結又は連結解除するステップを含んでよい。通信は、MPSのルーテ
ィングファブリックを通して発生してよい。あるアプリケーションをスワップアウトする
場合、このアプリケーションの通信の終了を、ルーティングファブリックが使用不可能状
態で残されないように注意深く統御する必要があり得る。例えばいくつかの実施形態では
、スワップ可能なアプリケーションを、別のアプリケーションにデータのブロックを送信
している間に粗雑に終了した場合、既存のルーティングは、システムをリセットするまで
容易に再使用できなくなる場合がある。
いくつかの実施形態では、MPS上で実行されているアプリケーションは、バッファメ
モリデバイスを通して互いにデータを通過させることによって通信してよい。いくつかの
実施形態では、各バッファメモリデバイスは、本出願では「アイソレータセル(isol
ator cell)」と呼ばれる特別なタイプのアプリケーションセルに含まれてよい
。いくつかの実施形態では、アイソレータセルは1つの入力及び1つの出力を有してよい
。アイソレータセルは、着信データをバッファリングして、その後着信データを出力に対
してコピーしてよい。アイソレータセルの使用は、アクティブなアプリケーション間の接
続を、信頼できる矛盾しない方法で破壊及び復元できる方法を親タスクに提供できる。M
PSは多数のアイソレータセルを含んでよい。図28は、あるスワップ可能なアプリケー
ション460Aが別のアプリケーション460Bと、アイソレータセル464Aを介して
アプリケーション460Bにデータを通過させることによって通信する例を示す。スワッ
プ可能なアプリケーション460Aは、別のアイソレータセル464Bを介してデータを
通過させることによって、スワップ不可能なアプリケーション462とも通信する。
アイソレータセルは、親タスクがシリアルバスを通してアイソレータセルにコマンドを
送信することによって、アイソレータセルに2つの接続されたアプリケーション間の接続
を破壊させて、これらアプリケーションのうちの一方をスワップアウトするための準備を
することができるように設計してよい。アプリケーションがスワップアウトされ、新規の
アプリケーションがスワップインされた後、この新規のアプリケーションをアイソレータ
に接続して、システム内のデータの流れを復元できる。
アイソレータセルがアプリケーション間の接続を破壊する際、異なるモードの動作が可
能である。いくつかの実施形態によると、アイソレータセルの下流(受信)側のアプリケ
ーションをスワップアウトしている場合、アイソレータセルのデフォルトの挙動は、接続
が破壊されたら、送信側アプリケーションからのデータの受信を停止することである。い
ずれの着信データがルーティングファブリック内で逆行して、最終的に送信側アプリケー
ションのストールを引き起こし得る。代替的なモードでは、アイソレータセルは新規のデ
ータパケットを受信し続けて、アイソレータセルのメモリバッファ内のデータパケットを
上書きするだけでよい。
いくつかの実施形態によると、アイソレータセルの上流(送信)側のアプリケーション
をスワップアウトしている場合、アイソレータセルのデフォルトの挙動は、着信データが
これ以上存在しなくなると、受信側アプリケーションへのデータの転送を停止することで
ある。代替的なモードでは、アイソレータセルは、アイソレータセルのメモリバッファ内
の既存のデータを繰り返し連続的に送信することによって、データを受信側アプリケーシ
ョンに送信し続けてよい。例えば、下流のアプリケーションが良好でない状態にならない
よう、又はロックされないよう、データを流れるままにしておくことが望ましい場合もあ
り得る。
いずれのアプリケーションがMPS上で実行されている間、アイソレータセルが常に存
在していれば、スワップ方法を簡略化できる。各アイソレータセルが全てのリーガル構成
において全く同じ位置に存在していれば、最も簡単であり得る。固定位置を使用すること
により、アイソレータセルを使用するスワップ可能なアプリケーションが、接続される信
頼できる物理的位置を有するようにすることができ、アイソレータセルと通信するための
信頼できる位置を親タスクに提供できる。
更に複雑な実装形態では、アイソレータセルは、全てのリーガル構成には存在しないよ
うにすることができる。例えば、アイソレータセルの上流及び下流のアプリケーション両
方がスワップアウトされる場合、及びスワップインされる1つ又は複数の新規のアプリケ
ーションがこのアイソレータセルを使用しないか、又はこのアイソレータセルを異なる位
置で使用する場合、このアイソレータを除去(又は移動)できる。
いくつかの状況では、アプリケーション間のデータの流れを急に停止することが問題と
なる場合がある。例えば、伝達される情報は、特定の構造を有するデータ構造を含んでよ
い。アプリケーション間の通信が所定のデータ要素の伝送の途上で切断された場合、受信
側アプリケーションはこのデータ要素の一部しか受信できず、この部分的なデータ要素の
扱いが不明となる場合がある。この問題を克服するために、いくつかの実施形態では、ア
プリケーション間のアイソレータセルは、データ要素に関する内蔵型の知識を有してよく
、通信がデータ要素の伝送の途上で切断されないことを保証できる。
例えば、あるスワップ可能なアプリケーションが別のアプリケーションにビデオデータ
を伝送している状況を考える。ビデオデータの各フレームは、ヘッダで始まる構造を有し
てよい。ヘッダはフレームのサイズを特定できる。ヘッダの後には、複数のラインの列及
びライン終端が続いてよく、その後にフッタ又はテールが続く。全てのビデオフレームは
、同一のフレーム構造を有するものと予想され得る。従って受信側アプリケーションは、
部分的なフレームを取り扱うことができない場合がある。アイソレータセルは、アイソレ
ータセルが送信側アプリケーションから受信側アプリケーションに通過させているデータ
を理解できるように、ビデオフレーム構造に関する知識を保有するよう向上させることが
できる。アイソレータセルが、あるフレームの伝送の進行中に2つのアプリケーションを
分離するコマンドを受信した場合、アイソレータセルはフレームの伝送を即座に終了させ
なくてよく、その代わりに、フレームの残りが伝送されるまで伝送を続行させてよい。こ
れにより、受信側アプリケーションが部分的なフレームのみを受信することを防止できる
新規のアプリケーションをスワップインする場合、この新規のアプリケーションを、M
PS内のアイソレータセルのうちの1つ又は複数を構成することによって、上記新規のア
プリケーションが通信する1つ又は複数のアプリケーションに連結してよい。例えば新規
のアプリケーションが、スワップアウトされた古いアプリケーションと同一の1つ又は複
数の他のアプリケーションと通信する場合、新規のアプリケーションを、上記古いアプリ
ケーションを上記1つ又は複数の他のアプリケーションから連結解除するステップに関わ
ったものと同一の1つ又は複数のアイソレータセルを制御することによって、上記1つ又
は複数の他のアプリケーションと連結してよい。
例えば上記古いアプリケーションは、ある所定のアイソレータセルの下流側にあってよ
く、このアイソレータセルは、上記古いアプリケーションがスワップアウトされると、送
信側アプリケーションからのデータ受信を切断してよい。新規のアプリケーションがスワ
ップインされると、このアイソレータセルを、データを受信するモードに戻すことができ
る。従って新規のアプリケーションの実行が開始されると、送信側アプリケーションが送
信するデータを、過去にこの送信側アプリケーションからデータを受信していた古いアプ
リケーションの代わりに、新規のアプリケーションに送信できる。
別の例として、古いアプリケーションはある所定のアイソレータセルの上流側にあって
よく、このアイソレータセルは、上記古いアプリケーションがスワップアウトされると、
受信側アプリケーションへのデータ転送を中断してよい。新規のアプリケーションがスワ
ップインされると、このアイソレータセルを、データを転送するモードに戻すことができ
る。従って新規のアプリケーションの実行が開始されると、受信側アプリケーションは、
過去にこの受信側アプリケーションにデータを送信していた古いアプリケーションの代わ
りに、新規のアプリケーションからデータを受信できる。
新規のアプリケーションは、古いアプリケーションが通信していたものとは異なる1つ
又は複数のアプリケーションのセットと通信してもよいことに留意されたい。従っていく
つかの実施形態では、新規のアプリケーションを、古いアプリケーションの通信のために
使用されていたものとは異なるその通信対象の各アプリケーションに連結するように、異
なるアイソレータセルのセットを構成してよい。
アイソレータセルを用いない信頼できる通信
アイソレータセルは、アプリケーションがスワップイン及びスワップアウトされるタイ
ミングが確実には分からないシステムにおいては特に有用となり得る。アイソレータセル
を採用することにより、通信の破壊及び消滅を確実に実施できるようにすることができ、
システムを既知の良好な状態に維持できる。
しかしながら、アイソレータセルを使用しない他の実施形態も考えられる。例えばいく
つかの実施形態では、アプリケーションを、その外部通信を確実にクリーンアップできる
ように設計してよい。このクリーンアップは、対応する上流又は下流のアプリケーション
と共同で実施してよい。アプリケーションは少なくとも2つの状況において、例えばアプ
リケーションがその計算を完了した場合、及びアプリケーションが、安定状態に遷移して
それ自体をクリーンアップするコマンドを受けた場合において、通信のクリーンアップを
開始できる。
いくつかの実施形態では、親タスクがアプリケーションにコマンドを送信する場合、ア
プリケーションと親タスクとの間の通信機構は、各PEにおいて1つ又は複数のメールボ
ックスレジスタを使用する、単純なポーリング方式のAPIとすることができる。これは
、親タスクへと逆方向に直接通信する手段を有することを全てのPEには要求しないため
、有利であり得る。例として、APIは、スワップ可能なアプリケーションが呼び出すこ
とができる以下の2つの関数を有してよい:
MPX_ready_to_swap(...) ‐このアプリケーションは、その1
つ又は複数の外部通信をクリーンアップした後安定状態となり、スワップの準備ができた
状態であることを親タスクに通知する;及び
MPX_check_for_stop_request(...) ‐このアプリケ
ーションは、親タスクがこのアプリケーションに計算を停止して安定状態となることを要
求したかを検査する。
このAPIが使用し得る典型的な方法は、メールボックスレジスタにある値を送信する
ことによって、親タスクがアプリケーションに停止するよう要求できるというものである
。アプリケーションはその実行中の様々な時点において、ポーリングによって、例えばM
PX_check_for_stop_request(...)関数を呼び出すことに
よって、停止要求を受信できる。停止要求に応答してアプリケーションはその外部通信を
停止及びクリーンアップしてよい。次にアプリケーションは、MPX_ready_to
_swap(...)関数を呼び出すことによって、スワップアウトの準備ができた状態
であることを親タスクに通知してよく、上記関数は、メールボックスレジスタにある値を
設定する。親タスクは、メールボックスレジスタをポーリングすることによってこの通知
を受信してよい。
アプリケーションが独立してその計算を終了した場合にも、APIを使用してよい。例
えばアプリケーションは、その外部通信を停止及びクリーンアップしてよい。次にアプリ
ケーションは、MPX_ready_to_swap(...)関数を呼び出すことによ
って、スワップの準備ができた状態であることを親タスクに通知してよい。親タスクは、
メールボックスレジスタをポーリングすることによってこの通知を受信してよい。
システムコントローラ
いくつかの実施形態では、システムコントローラプログラムは、アプリケーションスワ
ップのシステムレベル制御を提供できる。システムコントローラは、MPSの外部のプロ
セッサ上で実行されてよい。例示的な実装形態では、システムコントローラは外部汎用プ
ロセッサ上で実行され、親タスクにコマンドを通信し、続いて親タスクはこれらのコマン
ドを実行する。
いくつかの実施形態では、システムコントローラは、GPP上で実行され、オープンコ
ンピューティング言語(OpenCL)ホストコントロールAPIのサブセットを利用す
るアプリケーションであってよい。このAPIサブセットは、取り付けられたハードウェ
アシステムをモデリングする機能、アプリケーションを開始及び停止させる機能、並びに
データを組込み型メモリ(例えばシステムに取り付けられたDRAM)から、及び上記メ
モリへと移動させる機能を提供する。
OpenCLサブセットの実装は、ARMプロセッサのために書かれたシステムコント
ローラプログラムを単にリコンパイルするだけでx86プロセッサに移すことができるよ
うに、異なる複数のGPP間で移植可能に設計してよい。これを実施するために、API
は2つのレイヤ、即ち一般的なAPIレイヤ及びデータ通信レイヤに実装するべきである
。データ通信レイヤは、特定のハードウェアプラットフォームに固有のものであってよく
、いずれの新規のハードウェアプラットフォームに移される。OpenCLの1つの能力
は、取り付けられた計算エンジン上でネイティブプログラムを実行するためのサポートで
ある。
スワップ可能なシステムの実現
スワップ可能なシステムの論理及び物理的設計並びに検証が終了したら、この設計を標
的のシステム上で実行するために必要なオブジェクト及び情報ファイルを生成してよい。
いくつかの実施形態ではこれは、以下のように実施できる。1)ベースシステムを生成及
び検証する。2)全てのスワップ可能なアプリケーションを生成及び検証する。3)全て
のリーガル構成を生成及び検証する。4)ベースシステムのための、アイソレータセルを
含むデータベース及びオブジェクトファイルを生成する。5)各リーガル構成において各
一意のアプリケーションインスタンスのための実行可能なスワップ手順を生成する。これ
を、スワップ可能なオブジェクトファイルが全てのアプリケーションインスタンスに関し
て生成されるまで、各リーガル構成に関して繰り返してよい。6)アプリケーションのセ
ット全体に関するマスターデータベースを生成する。これにより、システムコントローラ
及び親タスクが、実行時間中にこのアプリケーションのセットを管理できるようにするこ
とができる。7)システムコントローラプログラムをGPP上にコンパイルする。
実行時間の初期化
スワップ可能なシステムの実行は、システムコントローラを用いて開始できる。システ
ムコントローラは初めに、親タスク及び(必要な場合は)ローダタスクをロードしてよい
。次に親タスクは、以下を完了してよい。1)プリブート初期化を実行して、DDRコン
トローラ、IOコントローラ等の全てのリソースを初期化する。2)必要な場合、スワッ
プ可能なアプリケーションに関するオブジェクトファイルを1つ又は複数のDRAMに伝
送する。3)全てのスワップ不可能なアプリケーション及びアイソレータセルを含むベー
スシステムをロードする。4)システムコントローラからの命令を待機する。実行時間中
、システムコントローラは、親タスクにコマンドを送信することによって実行中のシステ
ムの状態を制御できる。
スワップ不可能なアプリケーションを含むシステムの検証
個々のアプリケーションを、これらが刺激に対して正しく応答することを保証すること
による通常の方法で、別個に検証してよい。互いに通信するアプリケーションは、例えば
上述の開発ワークフローを用いて、一緒に検証するべきである。全てのリーガル構成の検
証は、全システムを検証するための通常のソフトウェア又はハードウェア技術を用いて実
施するべきである。
単一のアプリケーションのスワップ手順の検証も、ソフトウェアシミュレータを用いて
実施できる。これは、上記単一のアプリケーション及びこれに関連する(スワップ不可能
なアプリケーションとしての)テストベンチのみから構成されたスワップ可能なシステム
を画定することによって達成できる。次に、親タスク及びローダタスクを含むスワッププ
ロセス全体を、シミュレーション環境で実行して観察できる。アプリケーションスワップ
機構の検証のために、GPP上で実行されるシステムコントローラをシミュレートする必
要はない。システムコントローラからのコマンドは、シミュレーション中にI/Oポート
(若しくはDAPポート)へとストリーミングされるデータファイルを介して、又はシス
テムコントローラの一時的挙動を静的又はインタラクティブにエミュレートできる外部プ
ログラムを生成することによって、エミュレートできる。
スワップ可能なアプリケーションを含むシステムのデバッグ
複雑な多アプリケーションスワップ可能システムに関して、多数の異なるデバッグタス
クを実施できる。これらのタスクは以下を含んでよい。
1.個々のアプリケーションを、アプリケーション生成及び検証プロセス中に通常通り
別個にデバッグできる。
2.上述の手順を用いて、ある独立したアプリケーションに関するスワップ手順をデバ
ッグできる。続いてスワッププロセス全体を、親タスク内及びローダタスク内の全てのコ
ードを含むシミュレーション(又はハードウェアデバッグ)環境において実行及びデバッ
グできる。
3.全てのアクティブなアプリケーションに関するトップレベル構成テストベンチを画
定し、デバッグコマンドを必要に応じて用いることによって、個々の構成のデバッグを進
めることができる。安定な構成はデバッグされているため、シミュレータはいずれのアプ
リケーションスワップステップを実行する必要がなく、ただアプリケーションを実行でき
る。
4.スワップ可能なシステム全体をデバッグするために、デバッガは、ベースシステム
、アイソレータセル、アプリケーションインスタンスを含む完全なプロジェクトをロード
できる。デバッグセッション中のあらゆる時点において、シミュレータ(又はハードウェ
ア上でのシステムの実行)は、どのアプリケーションインスタンスがスワップインされる
か、又はスワップイン若しくはスワップアウトプロセスの途上であるかを追跡できる。こ
の情報をユーザに表示でき、これによって実行中のアプリケーションはデバッグ可能とな
り、実行中でないアプリケーションは確認できるもののデバッグ可能ではなくなる。この
情報を用いて、システムの統計を収集及び表示することもでき、またシステムレベルのス
ワップの挙動を表示することもできる。
スワップ可能なアプリケーションのシステムをデバッグする際、デバッガは、デバッグ
コマンド(例えば区切り点及びシングルステップ)の挙動に関して2つの選択肢を有して
よい。第1の選択肢は、設計全体を単一のシステムとして処理でき、デバッグコマンドを
設計内の全てのアクティブなアプリケーションに適用できる(例えば区切り点が全てのア
プリケーションを停止させる)。第2の選択肢は、各アプリケーションを独立してデバッ
グできるようにすることができる。この場合、区切り点は、この区切り点が存在するアプ
リケーションのみを停止させる。更にデバッガは、現在スワップアウトされているアプリ
ケーションに区切り点を設定する能力を提供する。このようにして、このアプリケーショ
ンがスワップインされる際、この区切り点が即座にアクティブとなる。
MPSと共にGPP上のシステムコントローラをデバッグするために、デバッガは、シ
ステム開発環境と同時に実行されるEclipseベースの開発環境を提供できる。これ
ら2つの開発環境をリンクさせることにより、これらはデバッグイベントを共有できる。
例えばGPPの区切り点は、MPS上で実行されるアプリケーションも停止させるように
画定してよい。あるいは、ユーザが実際のシステムコントローラのデバッグを望まない場
合、デバッガは、システムコントローラコマンドストリームを実行中のシステムにインタ
ラクティブに又はプログラムによって供給できるGPPエミュレータを提供してよい。
様々な実施形態において、コンピュータ可読メモリ媒体は、ソフトウェアアプリケーシ
ョンのスワップに関わる機能等の上述の様々な機能を実装するためにMPSのプロセッサ
及び/又は1つ若しくは複数の外部プロセッサによって実行可能なプログラム命令を記憶
してよい。一般に、コンピュータ可読メモリ媒体は、実行した場合に本出願に記載の機能
の一部分又は全てを実装する、命令のいずれのセットを含んでよい。一般にコンピュータ
可読メモリ媒体は、コンピュータシステムに命令及び/又はデータを提供するために使用
中にコンピュータがアクセスできる、いずれのストレージ媒体を含んでよい。例えばコン
ピュータ可読メモリ媒体は、磁気又は光媒体、例えばディスク(固定若しくは消去可能)
、テープ、CD‐ROM、DVD‐ROM、CD‐R、CD‐RW、DVD‐R、DVD
‐RW又はBlu‐rayといったストレージ媒体を含んでよい。ストレージ媒体は更に
、ユニバーサルシリアルバス(USB)インタフェース、フラッシュメモリインターフェ
イス(FMI)、シリアルペリフェラルインタフェース(SPI)等の周辺インタフェー
スを介してアクセス可能な、RAM(例えば同期ダイナミックRAM(SDRAM)、ラ
ムバスDRAM(RDRAM)、スタティックRAM(SRAM)等)、ROM、フラッ
シュメモリ、不揮発性メモリ(例えばフラッシュメモリ)等の揮発性又は不揮発性メモリ
媒体を含んでよい。ストレージ媒体は、微小電気機械システム(MEMS)、並びにネッ
トワーク及び/又は無線リンク等の通信媒体を介してアクセス可能なストレージ媒体を含
んでよい。キャリア媒体は、コンピュータがアクセス可能なストレージ媒体、及び有線又
は無線伝送等の伝送媒体を含んでよい。
好ましい実施形態との関連で以上の実施形態について説明したが、本明細書に記載した
具体的形態に上記好ましい実施形態を限定することは意図されておらず、反対に、添付の
請求項によって定義されるような本発明の精神及び範囲内に合理的に含まれ得るような代
替例、修正例、均等物を上記好ましい実施形態が包含することが意図されている。

Claims (11)

  1. 複数のプロセッサと前記複数のプロセッサ間に散在する複数のメモリ回路とを含むマルチプロセッサシステムにおいて、複数のアプリケーションを検証する方法であって、
    前記複数のプロセッサによって実施される、
    前記複数のアプリケーションを使用するマルチプロセッサシステムのためのリーガル構成セットを決定するステップ、
    前記複数のアプリケーションの所定のアプリケーションのそれぞれのインスタンスに物理的配置を割り当てるステップ、
    前記複数のアプリケーションの実行の間、前記リーガル構成セットの特定の1つから、前記リーガル構成セットの異なる1つに遷移するステップ、
    前記所定のアプリケーションのインスタンスの前記物理的配置を検証するステップ
    を含み、
    前記リーガル構成セットを決定するステップは、前記リーガル構成セットの種々の間の1つ以上の遷移の決定を含み、
    前記所定のアプリケーションのそれぞれのインスタンスに前記物理的配置を割り当てるステップは、前記所定のアプリケーションのそれぞれのインスタンスの前記物理的配置に隣接する1つ以上の他のアプリケーションを識別するステップを含む
    方法。
  2. 前記所定のアプリケーションのそれぞれのインスタンスに物理的配置を割り当てるステップは、前記複数のメモリ回路の対応する1つを前記所定のアプリケーションのそれぞれのインスタンスに割り当てるステップを更に含み、前記複数のメモリ回路の対応する1つは、前記1つ以上の他のアプリケーションと共有されない、請求項1に記載の方法。
  3. 前記所定のアプリケーションのインスタンスの前記物理的配置を検証するステップは、前記複数のアプリケーションのそれぞれのアプリケーションのためのテストベンチを開発するステップを含む、請求項1に記載の方法。
  4. 前記テストベンチを使用して、前記リーガル構成セットの少なくとも1つの動作をシミュレーションする
    請求項3に記載の方法。
  5. 前記テストベンチは、前記複数のアプリケーションが割り当てられたアプリケーションセルのインスタンスを含む
    請求項3に記載の方法。
  6. 複数のプロセッサ;
    前記複数のプロセッサ間に散在する複数のメモリ;
    前記複数のプロセッサと前記複数のプロセッサ間に散在する前記複数のメモリとを相互接続する通信ファブリック
    を含むマルチプロセッサシステムであって、
    前記通信ファブリックは、前記複数のプロセッサの少なくともサブセット間に散在する複数のバッファメモリを備え、
    前記マルチプロセッサシステムは、
    数のアプリケーションを使用するマルチプロセッサシステムのためのリーガル構成セットを決定するように構成され、
    前記複数のアプリケーションの所定のアプリケーションのそれぞれのインスタンスに物理的配置を割り当て、
    前記複数のアプリケーションの実行の間、前記リーガル構成セットの特定の1つから、前記リーガル構成セットの異なる1つに遷移し、
    前記所定のアプリケーションのインスタンスの前記物理的配置を検証する
    ように構成され、
    前記リーガル構成セットを決定するために、前記マルチプロセッサシステムは、前記リーガル構成セットの種々の間の1つ以上の遷移を決定するように構成され、
    前記所定のアプリケーションのそれぞれのインスタンスに前記物理的配置を割り当てるために、前記マルチプロセッサシステムは、前記所定のアプリケーションのそれぞれのインスタンスの前記物理的配置に隣接する1つ以上の他のアプリケーションを識別するように構成される
    マルチプロセッサシステム。
  7. 前記マルチプロセッサシステムは、
    前記所定のアプリケーションのそれぞれのインスタンスに物理的配置を割り当てることは、前記複数のメモリの対応する1つを、前記所定のアプリケーションのそれぞれのインスタンスに割り当てることを含むように構成され、
    前記複数のメモリの対応する1つは、前記1つ以上の他のアプリケーションと共有されない
    請求項6に記載のマルチプロセッサシステム。
  8. 前記所定のアプリケーションのインスタンスの前記物理的配置を検証するために、
    前記マルチプロセッサシステムは、
    前記複数のアプリケーションのそれぞれのアプリケーションのためのテストベンチを開発するように構成される
    請求項6に記載のマルチプロセッサシステム。
  9. 前記マルチプロセッサシステムは、さらに、
    スワッピング手順の開始に応答して、前記リーガル構成セットの第1のリーガル構成から、前記リーガル構成セットの第2のリーガル構成に遷移するように構成される
    請求項6に記載のマルチプロセッサシステム。
  10. 前記第1のリーガル構成は、前記複数のアプリケーションの非干渉アプリケーションの第1のセットを含む
    請求項9に記載のマルチプロセッサシステム。
  11. 前記第2のリーガル構成は、前記複数のアプリケーションの非干渉アプリケーションの第2のセットを含み、非干渉アプリケーションの前記第2のセットは、非干渉アプリケーションの前記第1のセットとは異なる
    請求項10に記載のマルチプロセッサシステム。
JP2020126852A 2013-05-17 2020-07-27 マルチプロセッサ組込みシステム上でのアプリケーションの動的再構成 Active JP7121076B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/896,577 US9195575B2 (en) 2013-05-17 2013-05-17 Dynamic reconfiguration of applications on a multi-processor embedded system
US13/896,577 2013-05-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018233478A Division JP2019057321A (ja) 2013-05-17 2018-12-13 マルチプロセッサ組込みシステム上でのアプリケーションの動的再構成

Publications (2)

Publication Number Publication Date
JP2020184375A JP2020184375A (ja) 2020-11-12
JP7121076B2 true JP7121076B2 (ja) 2022-08-17

Family

ID=48576563

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016513913A Active JP6228294B2 (ja) 2013-05-17 2013-05-21 マルチプロセッサ組込みシステム上でのアプリケーションの動的再構成
JP2017198250A Active JP6453971B2 (ja) 2013-05-17 2017-10-12 マルチプロセッサ組込みシステム上でのアプリケーションの動的再構成
JP2018233478A Pending JP2019057321A (ja) 2013-05-17 2018-12-13 マルチプロセッサ組込みシステム上でのアプリケーションの動的再構成
JP2020126852A Active JP7121076B2 (ja) 2013-05-17 2020-07-27 マルチプロセッサ組込みシステム上でのアプリケーションの動的再構成

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2016513913A Active JP6228294B2 (ja) 2013-05-17 2013-05-21 マルチプロセッサ組込みシステム上でのアプリケーションの動的再構成
JP2017198250A Active JP6453971B2 (ja) 2013-05-17 2017-10-12 マルチプロセッサ組込みシステム上でのアプリケーションの動的再構成
JP2018233478A Pending JP2019057321A (ja) 2013-05-17 2018-12-13 マルチプロセッサ組込みシステム上でのアプリケーションの動的再構成

Country Status (5)

Country Link
US (5) US9195575B2 (ja)
EP (4) EP2997469B1 (ja)
JP (4) JP6228294B2 (ja)
CN (2) CN110083440B (ja)
WO (1) WO2014185933A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102165460B1 (ko) * 2013-11-27 2020-10-14 삼성전자 주식회사 전자 장치 및 전자 장치의 메모리 관리 방법
US8990793B1 (en) * 2013-12-05 2015-03-24 Google Inc. Updating an operating system
US9690894B1 (en) 2015-11-02 2017-06-27 Altera Corporation Safety features for high level design
US9928168B2 (en) 2016-01-11 2018-03-27 Qualcomm Incorporated Non-volatile random access system memory with DRAM program caching
CN105785856B (zh) * 2016-02-26 2018-07-20 西安电子科技大学 基于弹载应用的程序动态分段加载装置和方法
US10579420B2 (en) * 2016-07-12 2020-03-03 Proximal Systems Corporation Apparatus, system and method for proxy coupling management
DE102017130552B3 (de) 2017-12-19 2019-03-14 Beckhoff Automation Gmbh Verfahren zur Datenverarbeitung und speicherprogrammierbare Steuerung
US11228339B2 (en) * 2019-02-04 2022-01-18 Coherent Logix, Incorporated Comprehensive system design to address the needs for virtual segmentation of the coaxial cable plant
GB201904267D0 (en) * 2019-03-27 2019-05-08 Graphcore Ltd A networked computer with multiple embedded rings
US11488650B2 (en) * 2020-04-06 2022-11-01 Memryx Incorporated Memory processing unit architecture
US11165846B2 (en) * 2019-06-21 2021-11-02 International Business Machines Corporation Dynamically converting static and dynamic connections in a streaming application
CN110362362A (zh) * 2019-07-24 2019-10-22 北京明略软件系统有限公司 任务调度方法及装置、存储介质、电子装置
KR102322727B1 (ko) * 2019-07-29 2021-11-05 에스케이하이닉스 주식회사 데이터 스왑을 위한 메모리 시스템 및 그 동작방법
CN110457107B (zh) * 2019-08-09 2021-01-15 珠海格力电器股份有限公司 组态软件操作指令管理方法、装置和系统
CN110569979B (zh) * 2019-09-09 2022-09-06 中国科学技术大学 面向嘈杂中型量子设备的逻辑-物理比特重映射方法
DE102019219464B3 (de) * 2019-12-12 2021-05-12 Volkswagen Aktiengesellschaft Verfahren zum Betrieb eines selbstfahrenden Fahrzeugs sowie Steuerungssystem zum Durchführen eines solchen Verfahrens

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189387A (ja) 1999-10-28 2001-07-10 Advantest Corp システムオンチップの設計検証方法および装置
JP2002215712A (ja) 2000-09-29 2002-08-02 Advantest Corp Ic設計の検証方法
US20120137119A1 (en) 2010-10-15 2012-05-31 Doerr Michael B Disabling Communication in a Multiprocessor System

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3177117B2 (ja) * 1994-05-11 2001-06-18 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 複数のノード内の制御コードを更新する方法および装置
JP3052891B2 (ja) * 1997-05-26 2000-06-19 日本電気株式会社 信号処理システム
US6952827B1 (en) 1998-11-13 2005-10-04 Cray Inc. User program and operating system interface in a multithreaded environment
US7107329B1 (en) * 1999-05-21 2006-09-12 Lucent Technologies Inc. In networks of interconnected router nodes for routing data traffic, a method of and system for imperceptibly upgrading router node software and the like without traffic interruption
US6708326B1 (en) * 2000-11-10 2004-03-16 International Business Machines Corporation Method, system and program product comprising breakpoint handling mechanism for debugging and/or monitoring a computer instruction sequence
US7047330B2 (en) * 2001-03-06 2006-05-16 Ati Technologies, Inc. System for digital stream transmission and method thereof
US7234144B2 (en) * 2002-01-04 2007-06-19 Microsoft Corporation Methods and system for managing computational resources of a coprocessor in a computing system
US7415594B2 (en) 2002-06-26 2008-08-19 Coherent Logix, Incorporated Processing system with interspersed stall propagating processors and communication elements
US8140829B2 (en) 2003-11-20 2012-03-20 International Business Machines Corporation Multithreaded processor and method for switching threads by swapping instructions between buffers while pausing execution
US7565653B2 (en) * 2004-02-20 2009-07-21 Sony Computer Entertainment Inc. Methods and apparatus for processor task migration in a multi-processor system
US7853934B2 (en) 2005-06-23 2010-12-14 Hewlett-Packard Development Company, L.P. Hot-swapping a dynamic code generator
CN103530187B (zh) * 2006-03-27 2017-01-18 相干逻辑公司 为多处理器系统设计程序
TW200817925A (en) * 2006-03-31 2008-04-16 Technology Properties Ltd Method and apparatus for operating a computer processor array
US8141102B2 (en) * 2008-09-04 2012-03-20 International Business Machines Corporation Data processing in a hybrid computing environment
WO2011161774A1 (ja) * 2010-06-22 2011-12-29 富士通株式会社 マルチコアプロセッサシステム、制御プログラム、および制御方法
US8561078B2 (en) * 2011-09-27 2013-10-15 Throughputer, Inc. Task switching and inter-task communications for multi-core processors
US20130117168A1 (en) * 2011-11-04 2013-05-09 Mark Henrik Sandstrom Maximizing Throughput of Multi-user Parallel Data Processing Systems
TW201235833A (en) * 2011-02-16 2012-09-01 Ind Tech Res Inst System and method for multi-core synchronous debugging of a multi-core platform
US9009678B2 (en) * 2011-06-28 2015-04-14 International Business Machines Corporation Software debugging with execution match determinations
US8924619B2 (en) * 2013-03-15 2014-12-30 Seagate Technology Llc Unified message-based communications

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189387A (ja) 1999-10-28 2001-07-10 Advantest Corp システムオンチップの設計検証方法および装置
JP2002215712A (ja) 2000-09-29 2002-08-02 Advantest Corp Ic設計の検証方法
US20120137119A1 (en) 2010-10-15 2012-05-31 Doerr Michael B Disabling Communication in a Multiprocessor System

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
沢田 篤史,組込みソフトウェア開発技術,第3巻, 第1版,日本,CQ出版株式会社,2011年05月24日,P.228-235,ISBN:978-4-7898-4548-9

Also Published As

Publication number Publication date
US11726812B2 (en) 2023-08-15
CN110083440A (zh) 2019-08-02
CN105359098A (zh) 2016-02-24
EP3537295A3 (en) 2019-11-27
JP2018022524A (ja) 2018-02-08
US20160041842A1 (en) 2016-02-11
US11023272B2 (en) 2021-06-01
EP3537295A2 (en) 2019-09-11
JP2020184375A (ja) 2020-11-12
JP2016519378A (ja) 2016-06-30
JP6228294B2 (ja) 2017-11-08
JP6453971B2 (ja) 2019-01-16
US20210294643A1 (en) 2021-09-23
US20140344527A1 (en) 2014-11-20
EP3279793A1 (en) 2018-02-07
EP2997469A1 (en) 2016-03-23
CN110083440B (zh) 2023-08-04
EP4220399A3 (en) 2023-09-27
US20230409380A1 (en) 2023-12-21
EP3279793B1 (en) 2019-12-04
EP4220399A2 (en) 2023-08-02
WO2014185933A1 (en) 2014-11-20
US20180260240A1 (en) 2018-09-13
CN105359098B (zh) 2019-07-02
JP2019057321A (ja) 2019-04-11
US9990227B2 (en) 2018-06-05
EP2997469B1 (en) 2017-08-23
US9195575B2 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
JP7121076B2 (ja) マルチプロセッサ組込みシステム上でのアプリケーションの動的再構成
JP6856612B2 (ja) 多層相互接続による分散型プロセッサを有する処理システム
US7849441B2 (en) Method for specifying stateful, transaction-oriented systems for flexible mapping to structurally configurable, in-memory processing semiconductor device
US20190138365A1 (en) Programming Flow for Multi-Processor System
US11163558B2 (en) Multiprocessor programming toolkit for design reuse
US10896476B2 (en) Repository of integration description of hardware intellectual property for NoC construction and SoC integration
CN112306946B (zh) 一种多核处理器及其执行复杂计算的方法
US20230409395A1 (en) Runtime Virtualization of Reconfigurable Data Flow Resources
US11487694B1 (en) Hot-plug events in a pool of reconfigurable data flow resources
Tsuruta et al. Accelerator-in-switch: a framework for tightly coupled switching hub and an accelerator with FPGA
JP2022100242A (ja) マイクロ・ネットワーク・オン・チップ及びマイクロセクタ・インフラストラクチャ
US20240202046A1 (en) Hot-Plug Events In A Pool Of Reconfigurable Data Flow Resources
CN116841731A (zh) 一种fpga虚拟化资源调度系统及方法
Ewo et al. Hardware mpi-2 functions for multi-processing reconfigurable system on chip
Verdier et al. Exploring RTOS issues with a high-level model of a reconfigurable SoC platform.

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220804

R150 Certificate of patent or registration of utility model

Ref document number: 7121076

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150