CN104731736A - 一种时间同步装置、方法及系统 - Google Patents

Abstract

本发明涉及一种时间同步装置、方法及系统，所述装置包括设置于主控端的主芯片及设置于各从控端的子芯片，所述主芯片设有用于发送预设电平的通用输出端，所述子芯片设有用于接收预设电平的通用输入端，所述主芯片的通用输出端分别与各子芯片的通用输入端电连接。主芯片的通用输出端与各子芯片的通用输入端连接，可以得知从主芯片发送系统运行时间到各子芯片接收到系统运行时间的时间值，各子芯片根据自身的时间值，设置同步时间，无需额外设置多个电源续航装置，减少成本，通过子芯片自动启动计时，提高计时精度，同时减少同步时间的误差。

Description

一种时间同步装置、方法及系统

技术领域

本发明属于同步领域，尤其涉及一种时间同步装置、方法及系统。

背景技术

通常大型金融设备（如：自动取款机，ATM）是由多个模块协同完成工作的，如：工控机，循环存取款控制机芯，纸币识别模块等，这些模块内部又由多颗芯片（如：中央处理器CPU, 微控制单元MCU, 数字信号处理芯片DSP, 现场可编程门阵列FPGA等）协同工作，工控机与各个芯片之间需要做到时间同步。

目前现有技术在解决其时间同步的方案包括：一、在电路板上添加“纽扣电池”等电源续航装置，当设备出现关机、异常掉电、停电等情况时，电源续航装置继续给时钟模块供电用于保证时间不会重置，其缺点是增加了成本，一台大型金融设备需要多个电源续航装置无疑增加了成本，增加了维护难度，在使用过一段时间后因电源耗尽或故障，需要重新更换电源续航装置和设置时间，提高了印制电路板PCB的设计难度，增加电源续航装置挤占了PCB的设计空间，还要考虑电源干扰等问题，提高了PCB的设计难度；二、ATM每次启动的时候由工控机下发设置同步时间命令，根据同步时间命令的时间设置各芯片本地的时间，缺点在于各芯片之间的时间很难精确同步，因为从工控机发送的同步时间命令经过不同的数据总线和中转芯片, 到达各芯片的误差时间是不一致的。这样会造成无法通过各芯片记录的日志(日志中包含时间信息)分析系统的实时性, 且在分析故障的时候因为各芯片的日志记录时间没有精确同步, 也会给分析故障造成障碍。

 发明内容

本发明实施例的目的在于提供一种时间同步装置、方法及系统，旨在解决现有技术中依赖额外设置续航装置所造成的成本过高、维护难度过高、及挤占了PCB的设计空间的问题。

本发明实施例提供了时间同步装置，所述装置包括设置于主控端的主芯片及设置于各从控端的子芯片，所述主芯片设有用于发送预设电平的通用输出端，所述子芯片设有用于接收预设电平的通用输入端，所述主芯片的通用输出端分别与各子芯片的通用输入端电连接。

本发明实施例又提供了时间同步方法，所述方法包括如下步骤：

主芯片获取自身的系统时间，同时控制其通用输出端输出预设电平，并发送所述系统时间；

在子芯片的通用输入端接收到预设电平后，其通用输入端发生电平变化，子芯片产生外部中断、启动自身中断服务子程序中的计时模块；

在子芯片接收到所述系统时间后，读取所述计时模块的时间值，所述时间值为从主芯片获取自身的系统时间到子芯片接收到所述系统时间的时间值；

子芯片设置同步时间，所述同步时间为在所述系统时间加上所述时间值的时间。

本发明实施例还提供了时间同步系统，所述系统包括：

系统时间发送模块，用于主芯片获取自身的系统时间，同时控制其通用输出端输出预设电平，并发送所述系统时间；

计时模块启动模块，用于在子芯片的通用输入端接收到预设电平后，其通用输入端发生电平变化，子芯片产生外部中断、启动自身中断服务子程序中的计时模块；

时间值读取模块，用于在子芯片接收到所述系统时间后，读取所述计时模块的时间值，所述时间值为从主芯片获取自身的系统时间到子芯片接收到所述系统时间的时间值；

同步时间设置模块，用于子芯片设置同步时间，所述同步时间为在所述系统时间加上所述时间值的时间。

本发明实施例所提供的时间同步装置、方法及系统，其有益效果是：主芯片的通用输出端与各子芯片的通用输入端连接，可以得知从主芯片发送系统运行时间到各子芯片接收到系统运行时间的时间值，各子芯片根据自身的时间值，设置同步时间，无需额外设置多个电源续航装置，减少成本，通过子芯片自动启动计时，提高计时精度，同时减少同步时间的误差。

 附图说明

图1 为本发明实施例提供的时间同步装置的结构示意图；

图2为本发明实施例提供的时间同步方法的流程图；

图3为本发明实施例提供的时间同步系统的组成结构示意图；

图4为本发明实施例提供的应用于金融设备的时间同步装置的结构示意图。

 具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图1示出了本发明实施例提供的时间同步装置的结构示意图，为了便于描述，仅示出了与本发明实施例相关的部分，一种时间同步装置，所述装置包括设置于主控端的主芯片及设置于各从控端的子芯片，所述主芯片设有用于发送预设电平的通用输出端，所述子芯片设有用于接收预设电平的通用输入端，所述主芯片的通用输出端分别与各子芯片的通用输入端电连接。所述通用输入端、输出端为总线扩展器（GPIO，General Purpose Input Output)，每个GPIO可分别配置成输入端或输出端。所述通用输出端、通用输入端分别用于发送预设电平、接收预设电平。如图1，时间同步装置包括主控端11及被其控制的第一从控端21、第二从控端22，主控端11设有主芯片111，主芯片111设有通用输出端111’，第一从控端21设有第一子芯片211及第二子芯片212，第一子芯片211设有通用输入端211’、第二子芯片212设有通用输入端212’， 第二从控端22设有第三子芯片221及第四子芯片222，第三子芯片221设有通用输入端221’、第四子芯片222设有通用输入端222’，主芯片111通过通用输出端111’分别与各子芯片上的通用输入端电连接；为了实现各通用输入端在通用输出端发生预设电平后发生电平变化，产生外部中断的同时启动自身中断服务子程序的计时模块，需要预先设置通用输出端、通用输入端的电平，将所述主芯片的通用输出端111’预设电平设为高电平、且将所述子芯片的通用输入端211’、 212’、 221’ 、 222’预先设为低电平，或将所述主芯片的通用输出端111’预设电平设为低电平、且将所述子芯片的通用输入端211’、 212’、 221’ 、 222’预先设为高电平。将主芯片的通用输出端和各子芯片的通用输入端电连接，使得主芯片发送预设电平后，各子芯片能够立刻发送电平变化，继而立刻启动计时模块，进行计时，避免了时间信号在通过多个器件后所产生的时间误差值。

图2示出了本发明实施例提供的时间同步方法的流程图，为了便于描述，仅示出了与本发明实施例相关的部分，本发明实施例提供的时间同步方法，所述方法包括如下步骤：

步骤S101，初始化后，发送查询启动状态命令。

在本实施例中，通常需要在重启或开机时，对主芯片与各子芯片之间进行时间同步，在主控端启动成功后，需要向各子芯片发送查询启动状态命令，以查询每个子芯片是否启动成功，在所有子芯片启动后再进行时间同步以保证同步的准确性。

步骤S102，子芯片在接收所述查询启动状态命令后，返回应答信号。

在本实施例中，子芯片启动成功后会向主芯片返回应答信号，子芯片启动失败则无法返回应答信号。

步骤S103，判断主芯片是否接收到所有子芯片的应答信号，若是，则执行步骤S105；否则执行步骤S104。

在本实施例中，主芯片需要判断是否所有的子芯片都重启成功，如果主芯片接收到所有子芯片的应答信号，则说明所有的子芯片都已启动成功，如果没有接收到所有子芯片的应答信号，则说明还存在子芯片没有启动成功，无法进行时间同步。

步骤S104，判断是否在预设时间内，若是，则执行步骤S101；否则主芯片上报故障信号。

在本实施例中，在子芯片没有全部启动成功时，主芯片需要再次发送查询启动状态命令，为了防止某个子芯片发生故障时，无法返回应答信号，所导致主芯片一直无限循环发送查询启动状态命令，则需要在预设时间内进行判断，若超出了预设时间，则主芯片上报故障信号。

步骤S105，主芯片获取自身的系统时间，同时控制其通用输出端输出预设电平，并发送所述系统时间。

在本实施例中，预先设置主芯片的通用输出端及各子芯片的通用输入端，具体地，将子芯片的通用输入端预先设为低电平、且主芯片的通用输出端输出预设电平设为高电平，则在子芯片的接收到预设电平后，其通用输入端由低电平变为高电平；或将子芯片的通用输入端预先设为高电平、且主芯片的通用输出端输出预设电平设为低电平，则在子芯片的接收到预设电平后，其通用输入端由高电平变为低电平。

所述通用输出端、通用输入端分别用于发送预设电平、接收预设电平；主芯片发送的系统时间则需要从主芯片的I/O端口发送，再从各子芯片的I/O端口中接收，系统时间需要经过不同的数据总线及中转芯片，因此各子芯片的接收系统时间的时间也不一致。

步骤S106，在子芯片的通用输入端接收到预设电平后，其通用输入端发生电平变化，子芯片产生外部中断、启动自身中断服务子程序中的计时模块。在本实施例中，主芯片获取自身的系统时间，同时控制其通用输出端输出预设电平，以保证在主芯片获取到系统时间时，各子芯片启动计时模块。

一实施例中，当子芯片的通用输入端发生电平变化时，子芯片会产生外部中断，并进入自身中断服务子程序，启动在中断服务子程序中的计时模块。

步骤S107，在子芯片接收到所述系统时间后，读取所述计时模块的时间值，所述时间值为从主芯片获取自身的系统时间到子芯片接收到所述系统时间的时间值。

步骤S108，子芯片设置同步时间，所述同步时间为在所述系统时间加上所述时间值的时间。

主芯片的通用输出端与各子芯片的通用输入端连接，可以得知从主芯片发送系统运行时间到各子芯片接收到系统运行时间的时间值，各子芯片根据自身的时间值，设置同步时间，无需额外设置多个电源续航装置，减少成本，通过子芯片自动启动计时，提高计时精度，同时减少同步时间的误差。

图3示出了本发明实施例提供的时间同步系统的组成结构示意图，为了便于描述，仅示出了与本发明实施例相关的部分，所述时间同步系统包括：

系统时间发送模块31，用于主芯片获取自身的系统时间，同时控制其通用输出端输出预设电平，并发送所述系统时间；

计时模块启动模块32，用于在子芯片的通用输入端接收到预设电平后，其通用输入端发生电平变化，子芯片产生外部中断、启动自身中断服务子程序中的计时模块；

时间值读取模块33，用于在子芯片接收到所述系统时间后，读取所述计时模块的时间值，所述时间值为从主芯片获取自身的系统时间到子芯片接收到所述系统时间的时间值；

同步时间设置模块34，用于子芯片设置同步时间，所述同步时间为在所述系统时间加上所述时间值的时间。

电平设置模块35，具体用于：将子芯片的通用输入端预先设为低电平、主芯片的通用输出端输出预设电平为高电平，则在子芯片的接收到预设电平后，其通用输入端由低电平变为高电平；或将子芯片的通用输入端预先设为高电平、主芯片的通用输出端输出预设电平为低电平，则在子芯片的接收到预设电平后，其通用输入端由高电平变为低电平。

启动状态查询模块36，具体用于：主芯片重启后，发送查询启动状态命令；子芯片在接收所述查询启动状态命令后，返回应答信号；若主芯片接收到所有子芯片的应答信号，则获取自身的系统时间，同时控制其通用输出端输出预设电平，并发送所述系统时间；否则再次发送查询启动状态命令。

报警模块37，具体用于：若在预设的启动时间内，则主芯片再次发送查询启动状态命令；否则主芯片上报故障信号。

图4示出了本发明实施例提供的应用于金融设备的时间同步装置的结构示意图，为了便于描述，仅示出了与本发明实施例相关的部分，所述应用于金融设备的时间同步装置，所述装置包括设置于工控机板41的主芯片411及设置于上箱体板42中的的第一子芯片421、第二子芯片422、第三子芯片423，下箱体板43中的的第四子芯片431、第五子芯片432、第六子芯片433和验钞器板44中的第七子芯片441、第八子芯片442、第九子芯片443；所述主芯片411设有用于发送预设电平的通用输出端411’， 上箱体板42中的第一子芯片421设有用于接收预设电平的通用输入端421’、第二子芯片422设有用于接收预设电平的通用输入端422’、第三子芯片423设有用于接收预设电平的通用输入端423’；下箱体板43中的第四子芯片431设有用于接收预设电平的通用输入端431’、第五子芯片432设有用于接收预设电平的通用输入端432’、第六子芯片433设有用于接收预设电平的通用输入端433’； 及验钞器板44中的第七子芯片441设有用于接收预设电平的通用输入端441’、第八子芯片442设有用于接收预设电平的通用输入端442’、第九子芯片443设有用于接收预设电平的通用输入端443’。所述通用输入端、输出端为总线扩展器（GPIO，General Purpose Input Output)，每个GPIO可分别配置成输入端或输出端。所述通用输出端、通用输入端分别用于发送预设电平、接收预设电平。为了实现各通用输入端在通用输出端发生预设电平后发生电平变化，产生外部中断的同时启动自身中断服务子程序的计时模块，需要预先设置通用输出端、通用输入端的电平，将所述主芯片411的通用输出端411’预设电平设为高电平、且所述各芯片的通用输入端预先设为低电平，或将所述主芯片的通用输出端411’预设电平设为低电平、且所述子芯片的通用输入端预先设为高电平。

本领域技术人员可以理解为上述发明实施例提供的时间同步系统所包括的各个模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明由所提交的权利要求书确定的专利保护范围。

Claims (10)

1.一种时间同步装置，其特征在于，所述装置包括设置于主控端的主芯片及设置于各从控端的子芯片，所述主芯片设有用于发送预设电平的通用输出端，所述子芯片设有用于接收预设电平的通用输入端，所述主芯片的通用输出端分别与各子芯片的通用输入端电连接。

2.如权利要求1所述装置，其特征在于，将所述主芯片的通用输出端预设电平设为高电平、且所述子芯片的通用输入端预先设为低电平，或将所述主芯片的通用输出端预设电平设为低电平、且所述子芯片的通用输入端预先设为高电平。

3.一种时间同步方法，其特征在于，所述方法包括如下步骤：

主芯片获取自身的系统时间，同时控制其通用输出端输出预设电平，并发送所述系统时间；

在子芯片的通用输入端接收到预设电平后，其通用输入端发生电平变化，子芯片产生外部中断、启动自身中断服务子程序中的计时模块；

在子芯片接收到所述系统时间后，读取所述计时模块的时间值，所述时间值为从主芯片获取自身的系统时间到子芯片接收到所述系统时间的时间值；

子芯片设置同步时间，所述同步时间为在所述系统时间加上所述时间值的时间。

4.如权利要求3所述方法，其特征在于，所述方法还包括：

将子芯片的通用输入端预先设为低电平、主芯片的通用输出端输出预设电平为高电平，则在子芯片的接收到预设电平后，其通用输入端由低电平变为高电平；或

将子芯片的通用输入端预先设为高电平、主芯片的通用输出端输出预设电平为低电平，则在子芯片的接收到预设电平后，其通用输入端由高电平变为低电平。

5.如权利要求3所述方法，其特征在于，所述主芯片获取自身的系统时间，同时控制其通用输出端输出预设电平，并发送所述系统时间的步骤之前，包括：

主芯片重启后，发送查询启动状态命令；

子芯片在接收所述查询启动状态命令后，返回应答信号；

若主芯片接收到所有子芯片的应答信号，则获取自身的系统时间，同时控制其通用输出端输出预设电平，并发送所述系统时间；否则再次发送查询启动状态命令。

6. 如权利要求3或5所述方法，其特征在于，所述再次发送查询启动状态命令，具体为：

若在预设的启动时间内，则主芯片再次发送查询启动状态命令；否则主芯片上报故障信号。

7.一种时间同步系统，其特征在于，所述系统包括：

系统时间发送模块，用于主芯片获取自身的系统时间，同时控制其通用输出端输出预设电平，并发送所述系统时间；

计时模块启动模块，用于在子芯片的通用输入端接收到预设电平后，其通用输入端发生电平变化，子芯片产生外部中断、启动自身中断服务子程序中的计时模块；

时间值读取模块，用于在子芯片接收到所述系统时间后，读取所述计时模块的时间值，所述时间值为从主芯片获取自身的系统时间到子芯片接收到所述系统时间的时间值；

同步时间设置模块，用于子芯片设置同步时间，所述同步时间为在所述系统时间加上所述时间值的时间。

8.如权利要求7所述系统，其特征在于，所述系统还包括电平设置模块，具体用于：

将子芯片的通用输入端预先设为低电平、且主芯片的通用输出端输出预设电平为高电平，则在子芯片的接收到预设电平后，其通用输入端由低电平变为高电平；或

将子芯片的通用输入端预先设为高电平、且主芯片的通用输出端输出预设电平为低电平，则在子芯片的接收到预设电平后，其通用输入端由高电平变为低电平。

9.如权利要求7所述系统，其特征在于，所述系统还包括启动状态查询模块，具体用于：

主芯片重启后，发送查询启动状态命令；

子芯片在接收所述查询启动状态命令后，返回应答信号；

若主芯片接收到所有子芯片的应答信号，则获取自身的系统时间，同时控制其通用输出端输出预设电平，并发送所述系统时间；否则再次发送查询启动状态命令。

10.如权利要求7或9所述方法，其特征在于，所述系统还包括报警模块，具体用于：

若在预设的启动时间内，则主芯片再次发送查询启动状态命令；否则主芯片上报故障信号。