KR101901321B1 - 클럭 발생기 및 클럭 발생 방법 - Google Patents

클럭 발생기 및 클럭 발생 방법 Download PDF

Info

Publication number
KR101901321B1
KR101901321B1 KR1020120059355A KR20120059355A KR101901321B1 KR 101901321 B1 KR101901321 B1 KR 101901321B1 KR 1020120059355 A KR1020120059355 A KR 1020120059355A KR 20120059355 A KR20120059355 A KR 20120059355A KR 101901321 B1 KR101901321 B1 KR 101901321B1
Authority
KR
South Korea
Prior art keywords
signal
clock
multiplexer
output
carrier
Prior art date
Application number
KR1020120059355A
Other languages
English (en)
Other versions
KR20130135619A (ko
Inventor
이상효
송일종
조종필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120059355A priority Critical patent/KR101901321B1/ko
Priority to US13/834,628 priority patent/US8836388B2/en
Publication of KR20130135619A publication Critical patent/KR20130135619A/ko
Application granted granted Critical
Publication of KR101901321B1 publication Critical patent/KR101901321B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
    • H03L7/145—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop the switched reference signal being derived from the controlled oscillator output signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명에서는, 클럭 발생기 및 클럭 발생 방법이 제시된다. 본 발명에 따른 클럭 발생기는, 캐리어 신호를 입력받는 기준클럭 생성부와, 상기 기준클럭 생성부의 출력신호 및 위상고정루프의 출력신호를 입력받는 멀티플렉서와, 상기 멀티플렉서의 출력신호 및 자신의 출력신호를 입력받는 위상고정루프와, 상기 캐리어 신호를 입력받고 상기 멀티플렉서로 구간검출신호를 출력하는 휴지 검출부를 포함한다.본 발명에 따르면, 위상고정루프(PLL) 및 멀티플렉서(MUX)를 이용하여 캐리어 신호의 휴지 구간에서도 왜곡 없는 클럭 신호를 발생할 수 있다.

Description

클럭 발생기 및 클럭 발생 방법{Clock generation device and method thereof}
본 발명은 클럭 발생기 및 클럭 발생 방법에 관한 것으로, 특히 스마트 카드에서의 클럭 발생기 및 클럭 발생 방법에 관한 것이다.
스마트 카드, 특히 ISO 14443 Type A 에서 modulation index가 100%인 ASK 통신 방식으로 신호를 수신하는 스마트 카드에서는 카드 리더로부터 수신한 RF 신호 중 캐리어 신호(carrier signal)를 이용하여 스마트 카드에서 사용될 클럭 신호를 생성한다.
그런데, 스마트 카드에서 수신한 신호의 캐리어 주파수는 13.56MHz이며, 캐리어 신호의 중간 중간에 휴지(pause) 구간이 존재하고, 이 휴지 구간에서는 캐리어 주파수가 존재하지 않으므로 클럭 신호를 생성할 수 없는 문제가 발생한다.
이로 인하여 카드 측에서는 신호 복원에 있어서의 타이밍 마진(margin)과 FDT(frame delay time) 마진(margin)이 줄어서 통신 불량이 발생할 수 있다.
본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 캐리어 신호의 휴지 구간에서도 클럭 신호를 발생할 수 있도록 함으로써 왜곡 없는 또는 왜곡이 최소화된 클럭 신호를 발생할 수 있는 클럭 발생기 및 클럭 발생 방법을 제공하는데 있다.
상기한 목적을 달성하기 위하여 본 발명의 하나의 실시 형태에 따른 클럭 발생기는, 캐리어 신호에 기초하여 기준 클럭 신호를 생성하는 기준 클럭 생성부; 상기 캐리어 신호에 기초하여 클럭 선택 신호를 생성하는 클럭 선택 신호 생성부; 상기 클럭 선택 신호에 응답하여 상기 기준 클럭 신호 또는 PLL 클럭 신호를 선택적으로 출력하는 멀티플렉서; 및 레퍼런스 단자를 통해 상기 멀티플렉서의 출력신호를 수신하고, 궤환단자를 통해 상기 PLL 클럭 신호를 피드백 시키고, 상기 멀티플렉서의 출력신호와 상기 PLL 클럭 신호의 위상차에 기초하여 PLL 클럭 신호를 생성하는 위상고정루프를 포함한다.
본 발명의 일 실시예에 의하면, 상기 클럭 선택 신호는, 상기 캐리어 신호의 정상구간에서는 상기 기준 클럭 신호를 출력하도록 상기 멀티플렉서를 제어하고, 상기 캐리어 신호의 휴지구간에서는 상기 PLL 클럭 신호를 출력하도록 상기 멀티플렉서를 제어할 수 있다.
본 발명의 일 실시예에 의하면, 상기 클럭 선택 신호 생성부는, 상기 캐리어 신호의 엔벨로프를 이용하여 캐리어 신호의 정상구간 및 휴지구간을 검출하고, 정상구간임을 나타내는 정상구간 검출 신호 및 휴지구간임을 나타내는 휴지구간 검출 신호를 생성하는 휴지 검출부; 상기 정상구간 검출 신호에 응답하여 상기 기준 클럭 신호를 출력하도록 상기 멀티플렉서를 제어하는 제1 클럭 선택 신호를 생성하고, 상기 휴지구간 검출 신호에 응답하여 상기 PLL 클럭 신호를 출력하도록 상기 멀티플렉서를 제어하는 제2 클럭 선택 신호를 생성하고, 상기 제1 클럭 선택 신호 및 상기 제2 클럭 선택 신호를 상기 멀티플렉서로 출력하는 선택 신호 생성부를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 휴지 검출부는, 상기 캐리어 신호의 엔벨로프가 낮아지면서 최대치의 90%에 도달한 시점에 상기 휴지구간 검출 신호를 생성하고, 상기 캐리어 신호의 엔벨로프가 높아지면서 최대치의 60%에 도달한 시점에 상기 정상구간 검출 신호를 생성할 수 있다.
본 발명의 일 실시예에 의하면, 상기 선택 신호 생성부는, 상기 클럭 생성부에서 출력되는 상기 기준 클럭 신호를 입력받고, 상기 정상구간 검출 신호를 입력받은 시점부터 상기 기준 클럭 신호의 입력되는 클럭 수를 카운트하고, 카운트된 클럭 수가 정해진 수가 된 시점에 상기 제1 클럭 선택 신호를 생성할 수 있다.
본 발명의 일 실시예에 의하면, 상기 클럭 발생기는 ISO 14443 타입A를 따르는 카드에 구비될 수 있다.
본 발명의 일 실시예에 의하면, 상기 클럭 선택 신호 생성부는, 상기 캐리어 신호의 엔벨로프를 이용하여 캐리어 신호의 정상구간 및 휴지 구간을 검출하고, 정상구간에서는 상기 기준 클럭 신호를 출력하도록 상기 멀티플렉서를 제어하는 제1 클럭 선택 신호를 생성하고, 휴지구간에서는 상기 PLL 클럭 신호를 출력하도록 상기 멀티플렉서를 제어하는 제2 클럭 선택 신호를 생성할 수 있다.
본 발명의 일 실시예에 의하면, 상기 클럭 선택 신호 생성부는, 상기 캐리어 신호의 엔벨로프가 낮아지면서 최대치의 90%에 도달한 시점에 상기 제2 클럭 선택 신호를 생성하고, 상기 캐리어 신호의 엔벨로프가 높아지면서 최대치의 90%에 도달한 시점에 상기 제1 클럭 선택 신호를 생성할 수 있다.
본 발명의 일 실시예에 의하면, 상기 클럭 발생기는, 상기 멀티플렉서의 출력단자에서, 또는 상기 위상고정루프의 출력단자에서 목적 클럭 신호를 출력할 수 있다.
한편, 본 발명의 다른 실시 형태에 따른 클럭 발생 방법은, 캐리어 신호를 입력받는 기준 클럭 생성부와, 상기 기준 클럭 생성부의 출력신호 및 위상고정루프의 출력신호를 입력받는 멀티플렉서와, 상기 멀티플렉서의 출력신호 및 자신의 출력신호를 입력받는 위상고정루프와, 상기 캐리어 신호를 입력받고 상기 멀티플렉서로 구간검출신호를 출력하는 휴지 검출부를 포함하는 클럭 발생기에서의 클럭 발생 방법에 있어서, 상기 캐리어 신호를 수신하는 단계; 상기 캐리어 신호에 기초하여 기준 클럭 신호를 생성하는 단계; 상기 캐리어 신호가 정상구간에 있는지 휴지구간에 있는지를 나타내는 구간검출신호를 생성하는 단계; 상기 구간검출신호에 응답하여 상기 기준 클럭 신호 또는 위상고정루프의 출력신호를 선택하여 제1 신호를 발생하는 단계; 및 상기 제1 신호를 목적 클럭 신호로서 출력하는 단계를 포함한다.
본 발명의 일 실시예에 의하면, 상기 구간검출신호는, 상기 캐리어 신호가 정상구간일 경우에는 상기 기준 클럭 신호를 상기 제1 신호로 발생하도록 상기 멀티플렉서를 제어하고, 상기 캐리어 신호가 휴지구간일 경우에는 상기 위상고정루프의 출력신호를 상기 제1 신호로 발생하도록 상기 멀티플렉서를 제어할 수 있다.
본 발명의 일 실시예에 의하면, 상기 휴지 검출부는, 상기 캐리어 신호의 엔벨로프가 낮아지면서 최대치의 90%에 도달한 시점을 휴지 구간이 시작되는 것으로 검출하고, 상기 캐리어 신호의 엔벨로프가 높아지면서 최대치의 90%에 도달한 시점을 정상구간이 시작되는 것으로 검출할 수 있다.
본 발명의 일 실시예에 의하면, 상기 클럭 발생기는 ISO 14443 타입A를 따르는 카드에 구비될 수 있다.
본 발명의 일 실시예에 의하면, 상기 캐리어 신호는 ASK 100% 진폭변조방식으로 변조된 무선 신호일 수 있다.
본 발명에 따르면, 위상고정루프(PLL) 및 멀티플렉서(MUX)를 이용하여 캐리어 신호의 휴지 구간에서도 왜곡 없는 클럭 신호를 발생할 수 있도록 함으로써 스마트 카드에서의 통신 불량의 발생을 예방할 수 있을 뿐만 아니라 신호 처리의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 클럭 발생기가 이용되는 스마트 카드 시스템을 도시한 블록도이다.
도 2는 본 발명의 실시예에 따른 클럭 발생기의 블록 구성도이다.
도 3은 본 발명의 실시예에 따른 클럭 발생기에 사용되는 위상고정루프의 위상 검출부, 차지 펌프부 및 루프 필터부의 일 예에 대한 회로도이다.
도 4는 본 발명의 실시예에 따른 클럭 발생기의 신호 타이밍도이다.
도 5는 도 4에서 시간 0㎲에서 2㎲까지의 구간을 확대한 도면이다.
도 6은 도 4에서 시간 6㎲에서 11㎲까지의 구간을 확대한 도면이다.
도 7은 본 발명의 실시예에 따른 클럭 발생 방법을 설명하기 위한 흐름도이다.
도 8은 본 발명의 다른 실시예에 따른 클럭 발생기의 블록 구성도이다.
도 9는 본 발명의 다른 실시예에 따른 클럭 발생 방법을 설명하기 위한 흐름도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 1은 본 발명의 실시예에 따른 클럭 발생기가 이용되는 스마트 카드 시스템을 도시한 블록도이다.
도 1을 참조하면, 스마트 카드 시스템(10)은 스마트 카드 리더(12)와, 클럭 발생기(100)를 포함하는 스마트 카드(14)를 포함한다.
상기 스마트 카드 리더(12)와 상기 스마트 카드(14)는 ISO 14443 Type A에 따라 서로 통신한다.
상기 스마트 카드 리더(12)는 ISO 14443 프로토콜에 따라 13.56MHz의 캐리어신호를 modulation index 100%인 ASK 통신 방식으로 상기 스마트 카드(14)로 전송한다.
상기 스마트 카드(14)는 구비된 안테나를 통하여 상기 13.56MHz 캐리어 신호를 수신하고, 상기 클럭 발생기(100)에서는 수신된 상기 캐리어 신호를 바탕으로 클럭 신호를 생성한다.
상기 클럭 신호의 주파수는 상기 캐리어 신호의 주파수와 같거나, 상기 캐리어 신호의 주파수보다 느릴 수 있다.
상기 스마트 카드(14)는 상기 클럭 신호에 따라 또는 상기 클럭 신호를 재가공한 다른 클럭 신호에 따라 데이터를 처리한다.
도 2는 본 발명의 실시예에 따른 클럭 발생기의 블록 구성도이다.
도 2를 참조하면, 클럭 발생기(100)는 기준클럭생성부(110)와, 멀티플렉서(120)와, 위상 검출부(132), 차지 펌프부(134), 루프 필터부(136) 및 전압제어발진부(VCO)(138)를 구비한 위상고정루프(PLL)(130)와, 휴지 검출부(140) 및 선택신호생성부(150)를 포함한 클럭 선택 신호 생성부(410)를 포함한다.
상기 기준 클럭 생성부(110)는 스마트 카드에 구비된 안테나에 의해 수신된 캐리어 신호를 기초로 캐리어 신호의 주파수와 같은 주파수를 갖거나 캐리어 신호의 주파수를 (1/N)배 분주한 주파수를 갖는 기준 클럭 신호(CLK_RF)를 생성하고, 생성된 기준 클럭 신호를 상기 멀티플렉서(120)의 하나의 입력단자로 출력한다. 여기서, N은 2보다 큰 자연수이다.
상기 멀티플렉서(120)는 하나의 입력단자를 통해 상기 기준 클럭 신호를 입력 받고, 다른 하나의 입력단자를 통해 상기 위상고정루프(130)에서 출력되는 PLL 클럭 신호(CLK_PLL)를 입력받고, 상기 선택신호 생성부(150)에서 출력되는 선택신호(SEL)에 따라 상기 기준 클럭 신호 또는 상기 PLL 클럭 신호 중 어느 하나를 출력한다.
상기 위상고정루프(130)는 상기 멀티플렉서(120)에서 출력되는 상기 기준 클럭 신호 또는 상기 PLL 클럭 신호를 레퍼런스(reference) 단자(R)로 입력 받고, 자신의 출력 신호인 PLL 클럭 신호를 궤환 단자(V)로 입력 받아, 상기 레퍼런스 단자(R)로 입력된 클럭 신호와 동기화된, 즉 위상 고정된 PLL 클럭 신호를 생성하여 출력한다.
상기 위상 검출부(132)는 상기 레퍼런스 단자(R)로 입력된 클럭 신호와 상기 궤환 단자(V)로 입력된 클럭 신호의 위상을 비교하여 위상차 신호, 즉 업 검출 신호(D_UP) 또는 다운 검출 신호(D_DOWN)를 생성한다. 상기 위상 검출부(132)는 궤환 단자(V)로 입력된 클럭 신호의 위상이 레퍼펀스 단자(R)로 입력된 클럭 신호의 위상보다 느린 경우 그 위상차에 해당하는 업 검출 신호를 생성하여 출력한다.
또한, 상기 위상 검출부(132)는 궤환 단자(V)로 입력된 클럭 신호의 위상이 레퍼런스 단자(R)로 입력된 클럭 신호의 위상보다 빠른 경우 그 위상차에 해당하는 다운 검출 신호를 생성하여 출력한다.
상기 전하 펌프부(134)는 상기 위상 검출부(132)에서 출력한 업 검출 신호에 응답하여 포지티브 전하 펌핑 동작을 수행하여 루프 필터부(134)로 전하를 공급하고, 다운 검출 신호에 응답하여 네거티브 전하 펌핑 동작을 수행하여 루프 필터부에 충전된 전하를 방전시킨다.
상기 루프 필터부(136)는 상기 전하 펌프부(134)에 의해 충전된 전하 또는 방전된 전하에 대응하는 발진 제어 전압을 생성하여 상기 전압제어발진부(138)로 출력한다. 상기 전하 펌프부(134)에 의해 전하가 충전되면 발진 제어 전압이 상승하고, 상기 전하 펌프부(134)에 의해 전하가 방전되면 발진 제어 전압이 하강한다.
결국, 상기 전하 펌프부(134) 및 상기 루프 필터부(136)는 상기 위상 검출부(132)에서 출력하는 위상차 신호에 대응하는 발진 제어 전압을 생성하여 상기 전압제어 발진부(138)로 출력한다.
상기 전압제어 발진부(138)는 상기 루프 필터부(136)에서 출력된 발진 제어 전압에 대응하여 일정한 주파수를 갖는 PLL 클럭 신호를 생성하여 출력한다.
상기 클럭 선택 신호 생성부(410)는 상기 캐리어 신호에 기초하여 상기 캐리어 신호의 정상구간, 휴지구간을 검출하고, 검출된 캐리어 신호의 구간 상태에 따라 상기 멀티플렉서가 특정 신호를 선택하여 출력하도록 제어하는 클럭 선택 신호를 생성한다.
상기 휴지 검출부(140)는 안테나에 의해 수신된 캐리어 신호를 입력 받아 캐리어 신호의 정상구간, 휴지구간을 검출하고, 정상구간 검출 신호, 휴지구간 검출 신호를 포함하는 구간 검출 신호(DET_PAU)를 생성하여 상기 선택신호 생성부(150)로 출력한다.
상기 휴지 검출부(140)는 수신된 캐리어 신호의 엔벨로프(envelope)가 정상상태에서 벗어나는 구간을 휴지 구간으로 검출하고, 휴지 구간이 검출될 경우 휴지 구간임을 알리는 휴지구간 검출 신호를 생성하여 상기 선택신호 생성부(160)로 출력하고, 캐리어 신호의 정상 구간에서는 정상 구간임을 알리는 정상구간 검출 신호를 생성한다.
예컨대, 상기 휴지 검출부(140)는 캐리어 신호의 엔벨로프가 낮아지면서 최대치의 90% 가 되는 시점을 휴지 구간이 시작된 것으로 판단하고, 신호가 로직 하이(high)로 천이된 휴지구간 검출 신호를 생성한다. 또한, 상기 휴지 검출부(140)는 캐리어 신호의 엔벨로프가 높아지면서 최대치의 60% 가 되는 시점을 휴지 구간이 종료되고 정상구간이 시작된 것으로 판단하고, 신호가 로직 로우(low)로 천이된 정상구간 검출 신호를 생성한다.
즉, 휴지 검출부의 출력 신호가 로직 하이일 때는 휴지 구간임을 나타내고, 휴지 검출부의 출력 신호가 로직 로우일 때는 정상 구간임을 나타낸다. 실시예에 따라서는 구간 검출 신호가 로직 로우일 때 휴지 구간으로 설정할 수도 있다.
상기 선택신호 생성부(150)는 상기 클럭 생성부(110)로부터 상기 기준 클럭 신호를 입력 받고, 상기 멀티플렉서(120)가 상기 기준 클럭 신호, 상기 PLL 클럭 신호 중 어느 것을 선택하여 출력할 지를 제어할 선택신호를 생성하여 상기 멀티플렉서(120)로 출력한다.
예컨대, 상기 선택신호 생성부(150)는 기준 클럭 신호를 선택하기 위한 로직 하이인 제1 선택신호와, PLL 클럭 신호를 선택하기 위한 로직 로우인 제2 선택신호를 생성하여 상기 멀티플렉서(120)로 출력한다.
즉, 상기 선택신호 생성부(150)는, 상기 휴지 검출부(140)로부터 휴지 구간임을 알리는 휴지구간 검출 신호를 입력 받으면, 상기 제2 선택신호를 상기 멀티플렉서(120)로 출력하고, 상기 휴지 검출부(140)로부터 정상 구간이 검출되었음을 알리는 정상구간 검출 신호를 입력 받은 경우에는 상기 정상구간 검출 신호를 입력 받은 시점으로부터 상기 기준 클럭 신호의 입력되는 클럭 수를 카운트하고 카운트된 개수가 5개가 된 시점에 상기 제1 선택신호를 상기 멀티플렉서(120)로 출력한다.
이러한 클럭 발생기를 이용하여 상기 멀티플렉서(120)의 출력단자에서 출력되는 신호를 목적하는 클럭 신호(CLK)로 출력한다.
실시예에 따라서는 위상동기루프(PLL)의 출력단자에서 출력되는 신호를 목적하는 클럭 신호(CLK)로 출력할 수도 있다.
도 3은 본 발명의 실시예에 따른 클럭 발생기에 사용되는 위상고정루프의 위상 검출부, 차지 펌프부 및 루프 필터의 일 예에 대한 회로도이다.
도 3을 참조하면, 상기 위상 검출부(132)는 제1 D 플립-플롭(132a), 제2 D 플립-플롭(132b), 앤드(AND) 게이트(132c) 및 지연부(132d)를 포함한다.
상기 멀티플렉서(120)에서 출력되는 클럭 신호(상기 기준 클럭 신호 또는 상기 PLL 클럭 신호)는 제1 D 플립-플롭(132a)의 클럭 입력단(CK)에 입력되고, 상기 위상동기루프의 전압제어 발진부(138)에서 출력되는 PLL 클럭 신호는 제2 D 플립-플롭(132b)의 클럭 입력단(CK)에 입력된다.
상기 D 플립-플롭 들의 데이터 입력단(D)은 전원에 연결되어 있으며, 로직 하이를 수신한다.
상기 D 플립-플롭 들의 데이터 출력단(Q)은 각각 업 검출 신호(D_UP) 및 다운 검출 신호(D_DOWN)를 출력한다. 업 검출 신호(D-UP)는 궤환 단자(V)로 입력되는 클럭 신호에 비하여 위상이 앞선 레퍼런스 단자(R)로 입력되는 클럭 신호를 지시한다. 다운 검출 신호는 그 반대이다.
상기 앤드 게이트(132c)는 업 검출 신호 및 다운 검출 신호를 수신하여 두 신호에 대해 논리 AND를 수행한다.
상기 지연부(132d)는 상기 앤드 게이트(132c)의 출력을 미리 정해진 시간 td 만큼 지연시키고, 상기 D 플립-플롭 들의 리셋(Re) 입력단에 리셋 신호를 제공한다.
상기 차지 펌프부(134)는, 차지 펌프 전류원들(134a, 134b) 및 스위치들(134c, 134d)이 전원과 회로 접지 사이에 직렬로 연결되는 구성을 갖는다.
상기 차지 펌프 전류원(134a, 134b)은 차지 펌프 전류 ICP를 공급한다.
상기 스위치(134c)는 업 검출 신호를 수신하고, 업 검출 신호의 로직 하이에 의해 턴온되어 전류원(134a)을 상기 차지 펌프부(136)의 출력 노드(N)에 연결한다.
상기 스위치(134d)는, 다운 검출 신호를 수신하고, 다운 검출 신호의 로직 하이에 의해 턴온되어 전류원(134b)을 상기 차지 펌프부(136)의 출력 노드(N)에 연결한다.
상기 지연부(132d)에 의한 td지연은 차지 펌프부의 데드 존(dead zone)을 처리하기 위해 사용된다. 차지 펌프 전류원들은 켜고 꺼지는데 있어서 일정한 양의 시간을 필요로 한다. 이러한 과도 시간은 데드 존으로 지칭되는데, 이는 과도 시간 중에 업 검출 신호 및 다운 검출 신호의 위상 정보가 손실되기 때문이다. td지연은 이러한 데드 존을 처리한다.
상기 루프 필터부(136)는 출력 노드(N)와 회로 접지 사이에 직렬로 연결되는 제1 커패시터(C1) 및 저항(R1)과, 출력 노드(N) 및 회로 접지 사이에 연결되는 제2 커패시터(C2)를 포함한다.
상기 제1 커패시터(C1)는 차지 펌프부에서 출력되는 전하를 충/방전하여 발진 제어 전압을 생성한다. 상기 저항(R1)은 상기 제1 커패시터(C1)을 통과하여 흐르는 전류의 급격한 변화를 억제한다.
상기 제2 커패시터(C2)는 위상고정루프(PLL)가 록(lock) 되었을 때 흐르는 임펄스 전류를 흡수하고, 그 커패시턴스는 제1 커패시터의 커패시턴스보다 매우 작다.
도 4는 본 발명의 실시예에 따른 클럭 발생기의 신호 타이밍도이다.
기준 클럭 신호(CLK_RF)는 13.56MHz 캐리어 신호로부터 만들어지는 클럭으로서, ASK 변조 인덱스(ASK modulation index)에 따라 캐리어 신호의 휴지 구간에서 그 신호가 없을 수도 있고 또는 듀티 사이클(duty cycle)이 변할 수 있는, 다시 말해 휴지 구간에서 왜곡된 클럭 신호이다.
선택신호(SEL)는 멀티플렉서(120)를 제어하기 위한 신호로서, 휴지구간이 아닌 정상구간에서는 위상동기루프(PLL)의 레퍼런스 단자(R)로 기준 클럭 신호(CLK_RF)를 입력하도록 멀티플렉서(120)를 제어하고, 휴지구간이거나 정상적인 클럭이 생성되지 않는다고 판단되는 시간 동안에는 위상동기루프(PLL)의 출력 신호인 PLL 클럭 신호(CLK_PLL)를 위상동기루프(PLL)의 레퍼런스 단자(R)로 입력하도록 멀티플렉서(120)를 제어한다.
도 4는 ISO 14443 TYPE A 106kbps 100% modulation인 경우의 각 신호의 타이밍도이다.
도 5 는 도 4에서 시간 0㎲에서 2㎲까지의 구간을 확대한 것이고, 도 6은 도 4에서 시간 6㎲에서 11㎲까지의 구간을 확대한 것이다.
카드 리더기는 6㎲까지 정상상태의 캐리어 신호를 보내고, 6㎲에서 9㎲까지 ASK 모듈레이션된 신호를 보낸다.
도 5를 참조하면, 위상고정루프(PLL)의 출력인 PLL 클럭 신호(CLK_PLL)는 2㎲이내에 세틀링(settling)됨을 알 수 있다.
도 6을 참조하면, 기준 클럭 신호(CLK_RF)는 6.97㎲에서 9.33㎲까지의 구간에서 클럭 신호가 복원되지 못하고 있다. 휴지 검출부(140)는 캐리어 신호의 엔벨로프가 낮아지면서 최대치의 90%에 도달한 6.28㎲에서 휴지구간 여부를 검출하기 위한 구간 검출 신호(DET_PAU)를 로직 하이로 천이하고, 상기 선택신호 검출부(150)는 로직 하이(high)로 천이된 구간 검출 신호에 응답하여 선택신호(SEL)를 로직 로우(low)로 천이시키고, 상기 멀티플렉서(120)는 상기 로직 로우로 천이된 선택신호(SEL)에 응답하여 PLL 클럭 신호(CLK_PLL)를 출력한다.
한편, 휴지 검출부(140)는 캐리어 엔벨로프가 높아지면서 최대치의 60%에 도달한 9.63㎲에서 구간 검출 신호(DET_PAU)를 로직 로우로 천이하고, 상기 선택신호 검출부(150)는 로직 로우로 천이된 구간 검출 신호에 응답하여 기준 클럭 신호(CLK_FR)의 입력되는 클럭의 수를 카운트하기 시작하고, 가운트된 클럭이 5개가 된 시점(10.02㎲)에 선택신호(SEL)를 로직 하이로 천이시킨다. 이때 5개 내외의 클럭이 발생하고 나면 기준 클럭 신호(CLK_RF)는 캐리어 신호에 대하여 정상적인 클럭 신호로 출력되기 때문이다. 상기 멀티플렉서(120)는 상기 로직 하이로 천이된 선택신호(SEL)에 응답하여 기준 클럭 신호(CLK_RF)를 출력한다.
10.02㎲에서 PLL 클럭 신호(CLK_PLL)는 캐리어 주파수인 13.56MH보다 0.4% 느린 13.61MHz가 되는데, 이 오차는 선택신호(SEL)가 로직 하이인 구간 전체의 클럭 개수로 환산했을 때, 0.16클럭의 오차에 해당하므로 무시할 수 있는 수치라고 할 수 있다.
11㎲에서 PLL 클럭 신호(CLK_PLL)는 정확히 기준 클럭 신호(CLK_RF)를 따라 가게 되는데, 이는 세틀링(settling) 타임이 2㎲가 걸리지 않음을 뜻한다.
다음 휴지 신호가 15.43㎲에서 발생하게 되는데, 세틀링 타임은 충분한 마진을 가지게 된다.
데이터 레이트(data rate)가 높은 신호의 경우는 이 세틀링 타임을 줄일 필요가 있는데, 이는 위상동기루프(PLL) 내부의 차지 펌프 전류(ICP)의 값을 늘려주면 된다. 본 예에서는 차지 펌프 전류를 10mA로 한 경우에 세틀링 타임이 2㎲ 내인 결과를 얻었고, 차지 펌프 전류를 12mA로 한 경우는 세틀링 타임이 1.6㎲ 내인 결과를 얻을 수 있다.
도 7은 본 발명의 실시예에 따른 클럭 발생 방법을 설명하기 위한 흐름도이다.
먼저, 안테나를 통해 수신된 캐리어 신호를 상기 기준 클럭 생성부(110) 및 상기 휴지 검출부(140)에서 수신한다(S702).
다음으로, 상기 기준 클럭 생성부(110)에서, 수신된 상기 캐리어 신호를 이용하여 상기 캐리어 신호의 주파수와 동일하거나 1/N 배인 주파수를 갖는 기준 클럭 신호를 생성하고, 생성된 기준 클럭 신호를 상기 멀티플렉서(120) 및 상기 선택신호 생성부(150)로 출력한다(S704).
다음으로, 상기 휴지 검출부(140)에서, 수신된 상기 캐리어 신호를 이용하여 캐리어 신호가 정상구간에 있는지 또는 휴지구간에 있는지를 판단하고, 판단결과를 반영한 구간 검출 신호를 생성한다(S706).
다음으로, 상기 선택신호 생성부(150)에서, 상기 구간 검출 신호에 따라 선택신호를 생성하여 상기 멀티플렉서(120)로 출력한다(S708). 이때, 상기 구간 검출 신호가 캐리어 신호가 휴지 구간임을 나타내는 경우에는 즉시 선택신호를 생성하고, 상기 구간 검출 신호가 캐리어 신호가 정상 구간임을 나타내는 경우에는 수신된 상기 기준 클럭 신호의 클럭이 5개 입력된 후에 선택신호를 생성한다.
다음으로, 상기 멀티플렉서(120)에서, 상기 선택신호에 따라 기준 클럭 신호 또는 위상고정루프(PLL)(130)에서 출력된 PLL 클럭 신호를 선택하여 출력한다(S710). 이때, 선택신호는, 캐리어 신호가 정상구간인 경우에는 상기 기준 클럭 신호를 출력하도록 상기 멀티플렉서를 제어하고, 캐리어 신호가 휴지구간인 경우에는 상기 PLL 클럭 신호를 출력하도록 상기 멀티플렉서를 제어한다.
다음으로, 상기 멀티플렉서(120)에서 출력되는 신호를 목적하는 클럭 신호로 획득한다(S712).
도 8은 본 발명의 다른 실시예에 따른 클럭 발생기의 블록 구성도이다.
도 8을 참조하면, 클럭 발생기(200)는 기준클럭 생성부(210), 멀티플렉서(220), 위상고정루프(PLL)(230), 휴지 검출부(240)를 포함한다. 그 중 기준클럭 생성부(210), 위상고정루프(230)는 도 2에서 설명한 기준클럭 생성부(110), 위상고정루프(130)와 동일한 기능을 수행하므로 자세한 설명은 생략하기로 한다.
상기 멀티플렉서(220)는, 상기 기준클럭 생성부(210)에서 출력한 기준 클럭 신호(CLK_RF) 및 상기 위상고정루프(230)에서 출력한 PLL 클럭 신호(CLK_PLL)를 입력받아 상기 휴지 검출부(240)에서 출력되는 구간 검출 신호(DET_PAU)에 따라 상기 기준 클럭 신호 또는 상기 PLL 클럭 신호 중 어느 하나를 출력한다.
즉, 상기 멀티플렉서(220)는, 상기 구간 검출 신호가 정상구간임을 나타내는 경우(예컨대, 로직 로우)에는 상기 기준 클럭 신호를 출력하고, 상기 구간 검출 신호가 휴지구간임을 나타내는 경우(예컨대, 로직 하이)에는 상기 PLL 클럭 신호를 출력한다.
상기 휴지 검출부(240)는 안테나에 의해 수신된 캐리어 신호를 입력 받아 캐리어 신호가 정상구간인지 휴지구간인지를 검출하고, 정상구간 또는 휴지구간임을 나타내는 구간 검출 신호(DET_PAU)를 생성하고, 생성된 구간 검출 신호를 상기 멀티플렉서(220)로 출력한다.
상기 휴지 검출부(240)는 수신된 캐리어 신호의 엔벨로프(envelope)가 정상상태에서 벗어나는 구간을 휴지 구간으로 검출하고, 휴지 구간이 검출될 경우 휴지 구간임을 나타내는 구간 검출 신호를 생성하여 상기 선택신호 생성부(160)로 출력한다.
예컨대, 상기 휴지 검출부(240)는 캐리어 신호의 엔벨로프가 낮아지면서 최대치의 90% 가 되는 시점을 휴지 구간이 시작된 것으로 판단하고, 구간 검출 신호를 로직 하이(high)로 천이한다. 또한, 상기 휴지 검출부(140)는 캐리어 신호의 엔벨로프가 높아지면서 최대치의 90% 가 되는 시점을 휴지 구간이 종료된 것, 즉 정상구간이 시작된 것으로 판단하고, 구간 검출 신호를 로직 로우(low)로 천이한다.
즉, 구간 검출 신호가 로직 하이일 때는 휴지 구간임을 나타내고, 구간 검출신호가 로직 로우일 때는 정상 구간임을 나타낸다.
이 예에서, 캐리어 신호의 엔벨로프가 높아지면서 최대치의 90%가 되는 시점에서는 이미 안정적인 기준 클럭 신호가 생성되고 있으므로, 그 시점에서 멀티플렉서가 기준 클럭 신호를 출력하게 해도 무방하다.
실시예에 따라서는 구간 검출 신호가 로직 로우일 때를 휴지 구간으로 설정할 수도 있다.
도 9는 본 발명의 다른 실시예에 따른 클럭 발생 방법을 설명하기 위한 흐름도이다.
먼저, 상기 클럭 생성부(210) 및 상기 휴지 검출부(240)에서, 캐리어 신호를 수신한다(S902).
다음으로, 상기 클럭 생성부(210)에서, 상기 캐리어 신호에 기초하여 기준 클럭 신호를 생성한다(S904)
다음으로, 상기 휴지 검출부(240)에서, 상기 캐리어 신호에 기초하여 캐리어 신호가 정상구간인지 휴지구간인지를 검출하고, 상기 캐리어 신호가 정상구간에 있는지 휴지구간에 있는지를 나타내는 구간검출신호(DET_PAU)를 생성한다(S906).
다음으로, 상기 멀티플렉서(220)에서, 상기 구간검출신호에 응답하여 상기 기준 클럭 신호 또는 상기 위상고정루프의 출력신호를 선택하여 제1 신호를 발생한다(S908).
다음으로, 클럭 발생기(200)에서, 상기 멀티플렉서에서 발생된 상기 제1 신호를 목적 클럭 신호로서 출력한다(S910).
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명은 클럭 발생기에 적용이 가능하며, 특히 ASK 변조방식에 따른 캐리어 신호를 이용하여 클럭 신호를 발생하는 장치와 관련된 산업에 유용하게 이용될 수 있다.
100, 200 : 클럭 발생기 110, 210 : 기준클럭 생성부
120, 220 : 멀티플렉서 130, 230 : 위상고정루프(PLL)
140, 240 : 휴지 검출부 150 : 선택신호 생성부
132 : 위상 검출부 134 : 차지 펌프부
136 : 루프 필터부 138 : 전압제어 발진부
410 : 클럭 선택 신호 생성부

Claims (10)

  1. 캐리어 신호에 기초하여 기준 클럭 신호를 생성하는 기준 클럭 생성부;
    상기 캐리어 신호에 기초하여 클럭 선택 신호를 생성하는 클럭 선택 신호 생성부;
    상기 클럭 선택 신호에 응답하여 상기 기준 클럭 신호 또는 PLL 클럭 신호를 선택적으로 출력하는 멀티플렉서; 및
    레퍼런스 단자를 통해 상기 멀티플렉서의 출력신호를 수신하고, 궤환단자를 통해 상기 PLL 클럭 신호를 피드백 시키고, 상기 멀티플렉서의 출력신호와 상기 PLL 클럭 신호의 위상차에 기초하여 PLL 클럭 신호를 생성하는 위상고정루프를 포함하는 클럭 발생기.
  2. 제 1 항에 있어서,
    상기 클럭 선택 신호는,
    상기 캐리어 신호의 정상구간에서는 상기 기준 클럭 신호를 출력하도록 상기 멀티플렉서를 제어하고,
    상기 캐리어 신호의 휴지구간에서는 상기 PLL 클럭 신호를 출력하도록 상기 멀티플렉서를 제어하는 것을 특징으로 하는 클럭 발생기.
  3. 제 1 항에 있어서,
    상기 클럭 선택 신호 생성부는,
    상기 캐리어 신호의 엔벨로프를 이용하여 캐리어 신호의 정상구간 및 휴지구간을 검출하고, 정상구간임을 나타내는 정상구간 검출 신호 및 휴지구간임을 나타내는 휴지구간 검출 신호를 생성하는 휴지 검출부;
    상기 정상구간 검출 신호에 응답하여 상기 기준 클럭 신호를 출력하도록 상기 멀티플렉서를 제어하는 제1 클럭 선택 신호를 생성하고, 상기 휴지구간 검출 신호에 응답하여 상기 PLL 클럭 신호를 출력하도록 상기 멀티플렉서를 제어하는 제2 클럭 선택 신호를 생성하고, 상기 제1 클럭 선택 신호 및 상기 제2 클럭 선택 신호를 상기 멀티플렉서로 출력하는 선택 신호 생성부를 포함하는 것을 특징으로 하는 클럭 발생기.
  4. 제 3 항에 있어서,
    상기 휴지 검출부는,
    상기 캐리어 신호의 엔벨로프가 낮아지면서 최대치의 90%에 도달한 시점에 상기 휴지구간 검출 신호를 생성하고,
    상기 캐리어 신호의 엔벨로프가 높아지면서 최대치의 60%에 도달한 시점에 상기 정상구간 검출 신호를 생성하는 것을 특징으로 하는 클럭 발생기.
  5. 제 3 항에 있어서,
    상기 클럭 선택 신호 생성부는,
    상기 클럭 생성부에서 출력되는 상기 기준 클럭 신호를 입력받고,
    상기 정상구간 검출 신호를 입력받은 시점부터 상기 기준 클럭 신호의 입력되는 클럭 수를 카운트하고, 카운트된 클럭 수가 정해진 수가 된 시점에 상기 제1 클럭 선택 신호를 생성하는 것을 특징으로 하는 클럭 발생기.
  6. 제 1 항에 있어서,
    상기 클럭 선택 신호 생성부는,
    상기 캐리어 신호의 엔벨로프를 이용하여 캐리어 신호의 정상구간 및 휴지 구간을 검출하고,
    정상구간에서는 상기 기준 클럭 신호를 출력하도록 상기 멀티플렉서를 제어하는 제1 클럭 선택 신호를 생성하고, 휴지구간에서는 상기 PLL 클럭 신호를 출력하도록 상기 멀티플렉서를 제어하는 제2 클럭 선택 신호를 생성하는 것을 특징으로 하는 클럭 발생기.
  7. 제 6 항에 있어서,
    상기 클럭 선택 신호 생성부는,
    상기 캐리어 신호의 엔벨로프가 낮아지면서 최대치의 90%에 도달한 시점에 상기 제2 클럭 선택 신호를 생성하고,
    상기 캐리어 신호의 엔벨로프가 높아지면서 최대치의 90%에 도달한 시점에 상기 제1 클럭 선택 신호를 생성하는 것을 특징으로 하는 클럭 발생기.
  8. 캐리어 신호를 입력받는 기준 클럭 생성부와, 상기 기준 클럭 생성부의 출력신호 및 위상고정루프의 출력신호를 입력받는 멀티플렉서와, 상기 멀티플렉서의 출력신호 및 자신의 출력신호를 입력받는 위상고정루프와, 상기 캐리어 신호를 입력받고 상기 멀티플렉서로 구간검출신호를 출력하는 휴지 검출부를 포함하는 클럭 발생기에서의 클럭 발생 방법에 있어서,
    상기 캐리어 신호를 수신하는 단계;
    상기 캐리어 신호에 기초하여 기준 클럭 신호를 생성하는 단계;
    상기 캐리어 신호가 정상구간에 있는지 휴지구간에 있는지를 나타내는 구간검출신호를 생성하는 단계;
    상기 구간검출신호에 응답하여 상기 기준 클럭 신호 또는 위상고정루프의 출력신호를 선택하여 제1 신호를 발생하는 단계; 및
    상기 제1 신호를 목적 클럭 신호로서 출력하는 단계를 포함하는 클럭 발생 방법.
  9. 제 8 항에 있어서,
    상기 구간검출신호는,
    상기 캐리어 신호가 정상구간일 경우에는 상기 기준 클럭 신호를 상기 제1 신호로 발생하도록 상기 멀티플렉서를 제어하고,
    상기 캐리어 신호가 휴지구간일 경우에는 상기 위상고정루프의 출력신호를 상기 제1 신호로 발생하도록 상기 멀티플렉서를 제어하는 것을 특징으로 하는 클럭 발생 방법.
  10. 제 9 항에 있어서,
    상기 휴지 검출부는,
    상기 캐리어 신호의 엔벨로프가 낮아지면서 최대치의 90%에 도달한 시점을 휴지 구간이 시작되는 것으로 검출하고,
    상기 캐리어 신호의 엔벨로프가 높아지면서 최대치의 90%에 도달한 시점을 정상구간이 시작되는 것으로 검출하는 것을 특징으로 하는 클럭 발생 방법.
KR1020120059355A 2012-06-01 2012-06-01 클럭 발생기 및 클럭 발생 방법 KR101901321B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120059355A KR101901321B1 (ko) 2012-06-01 2012-06-01 클럭 발생기 및 클럭 발생 방법
US13/834,628 US8836388B2 (en) 2012-06-01 2013-03-15 Smart card clock generator circuits wth autonomous operation capability and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120059355A KR101901321B1 (ko) 2012-06-01 2012-06-01 클럭 발생기 및 클럭 발생 방법

Publications (2)

Publication Number Publication Date
KR20130135619A KR20130135619A (ko) 2013-12-11
KR101901321B1 true KR101901321B1 (ko) 2018-09-21

Family

ID=49669463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120059355A KR101901321B1 (ko) 2012-06-01 2012-06-01 클럭 발생기 및 클럭 발생 방법

Country Status (2)

Country Link
US (1) US8836388B2 (ko)
KR (1) KR101901321B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101901321B1 (ko) * 2012-06-01 2018-09-21 삼성전자주식회사 클럭 발생기 및 클럭 발생 방법
US9276587B2 (en) * 2013-10-04 2016-03-01 Broadcom Corporation Clock generation system
KR102283255B1 (ko) * 2014-10-10 2021-07-28 삼성전자주식회사 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060267690A1 (en) 2005-05-30 2006-11-30 Semiconductor Energy Laboratory Co. Ltd. Clock generation circuit and semiconductor device provided therewith
US20100197349A1 (en) 2009-01-30 2010-08-05 Renesas Technology Corp. Semiconductor device, portable communication terminal, ic card, and microcomputer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI89432C (fi) * 1991-06-26 1993-09-27 Nokia Mobile Phones Ltd Genering av en klockfrekvens i ett smart card graenssnitt
US5334952A (en) * 1993-03-29 1994-08-02 Spectralink Corporation Fast settling phase locked loop
DE19937608A1 (de) * 1999-08-09 2001-02-15 Rohde & Schwarz Frequenzsynthesizer
DE60129343T2 (de) * 2001-12-12 2008-05-21 Sony Deutschland Gmbh Mehrband-Frequenzsynthesizer für mobile Endgeräte
EP1458111B1 (en) * 2003-03-11 2007-05-23 Sony Ericsson Mobile Communications AB Multi-band frequency synthesizer
US7015738B1 (en) * 2003-06-18 2006-03-21 Weixun Cao Direct modulation of a voltage-controlled oscillator (VCO) with adaptive gain control
US20080290916A1 (en) * 2004-05-26 2008-11-27 Isao Okada System Clock Generation Circuit
KR100557607B1 (ko) 2004-08-04 2006-03-10 매그나칩 반도체 유한회사 클럭 발생 장치
US8483985B2 (en) * 2007-01-05 2013-07-09 Qualcomm, Incorporated PLL loop bandwidth calibration
US8134411B2 (en) * 2008-04-17 2012-03-13 Texas Instruments Incorporated Computation spreading utilizing dithering for spur reduction in a digital phase lock loop
US8102948B2 (en) * 2009-02-25 2012-01-24 Himax Media Solutions, Inc. Carrier recovery apparatus and method thereof
US8446191B2 (en) * 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
US8847691B2 (en) * 2011-11-16 2014-09-30 Qualcomm Incorporated Apparatus and method for recovering burst-mode pulse width modulation (PWM) and non-return-to-zero (NRZ) data
KR101901321B1 (ko) * 2012-06-01 2018-09-21 삼성전자주식회사 클럭 발생기 및 클럭 발생 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060267690A1 (en) 2005-05-30 2006-11-30 Semiconductor Energy Laboratory Co. Ltd. Clock generation circuit and semiconductor device provided therewith
US20100197349A1 (en) 2009-01-30 2010-08-05 Renesas Technology Corp. Semiconductor device, portable communication terminal, ic card, and microcomputer

Also Published As

Publication number Publication date
US8836388B2 (en) 2014-09-16
US20130321049A1 (en) 2013-12-05
KR20130135619A (ko) 2013-12-11

Similar Documents

Publication Publication Date Title
US7003065B2 (en) PLL cycle slip detection
US7680232B2 (en) Method and apparatus for multi-mode clock data recovery
US6642747B1 (en) Frequency detector for a phase locked loop system
US7269217B2 (en) PWM controller with integrated PLL
KR101996292B1 (ko) 클럭 생성 회로
CN112748656B (zh) 时间测量电路、电子系统以及相应的集成电路
US7323942B2 (en) Dual loop PLL, and multiplication clock generator using dual loop PLL
US6853252B2 (en) Phase-lock loop having programmable bandwidth
US7663417B2 (en) Phase-locked loop circuit
US8354866B2 (en) PLL start-up circuit
US20070285082A1 (en) Lock Detecting Circuit, Lock Detecting Method
KR101202682B1 (ko) 위상고정루프
KR101901321B1 (ko) 클럭 발생기 및 클럭 발생 방법
CN105634443A (zh) 时钟产生装置与其小数分频器
US10644706B1 (en) Data and clock recovery circuit
CN101409552B (zh) 锁相回路及控制方法
US8643402B2 (en) Phase frequency detector circuit
US7598816B2 (en) Phase lock loop circuit with delaying phase frequency comparson output signals
CN100417024C (zh) 低稳态误差的锁相回路及其校正电路
EP4109746A1 (en) Fast start-up crystal oscillator and fast start-up method thereof
CN101326716B (zh) 用于生成时钟信号的电路和方法
US9722832B1 (en) Frequency control circuit, frequency control method and phase locked loop circuit
EP1958336A2 (en) Non-linear feedback control loops as spread spectrum clock generator
US6680633B2 (en) Small-sized analog generator producing clock signals
WO2005099095A1 (en) Half-step phase-locked loop

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant