CN101409552B - 锁相回路及控制方法 - Google Patents

锁相回路及控制方法 Download PDF

Info

Publication number
CN101409552B
CN101409552B CN2008101325147A CN200810132514A CN101409552B CN 101409552 B CN101409552 B CN 101409552B CN 2008101325147 A CN2008101325147 A CN 2008101325147A CN 200810132514 A CN200810132514 A CN 200810132514A CN 101409552 B CN101409552 B CN 101409552B
Authority
CN
China
Prior art keywords
frequency
voltage
phase
control
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101325147A
Other languages
English (en)
Other versions
CN101409552A (zh
Inventor
刘铨
萧全成
蔡政宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101409552A publication Critical patent/CN101409552A/zh
Application granted granted Critical
Publication of CN101409552B publication Critical patent/CN101409552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种锁相回路包括，处理单元、压控振荡器以及控制单元。处理单元根据参考频率与第一反馈频率之间的相位差，产生控制电压至节点。压控振荡器根据该节点的电压产生第一反馈频率。在省电模式下，控制单元禁能压控振荡器，并提供启动电压至该节点。在正常模式下，控制单元致能压控振荡器，使得压控振荡器根据该节点的电压而产生第一反馈频率，并且控制单元停止提供启动电压至该节点。本发明提供了一种锁相回路及控制方法，能够提供锁相功能，并减少回路的功率损耗。

Description

锁相回路及控制方法
技术领域
本发明是有关于一种锁相回路，特别是有关于一种可减少功率损耗的锁相回路。
背景技术
锁相回路主要是一种使所产生的信号相位与频率固定在某一基准的电路，其已普遍地使用在无线通讯系统或是光学装置中。以无线通讯系统为例，当接收器接收数据信号后，锁相回路用以产生将此数据信号进行译码时所需的频率信号。此频率信号的频率与相位对于能否成功地将此数据信号译码出来，影响极大。
发明内容
为了提供锁相功能，并减少回路的功率损耗，本发明提供了一种锁相回路及控制方法。
本发明提供一种锁相回路，包括处理单元、压控振荡器以及控制单元。处理单元根据参考频率与第一反馈频率之间的相位差，产生控制电压至节点。压控振荡器根据该节点的电压产生第一反馈频率。在省电模式下，控制单元禁能该压控振荡器，并提供启动电压至该节点。在正常模式下，控制单元致能压控振荡器，使得压控振荡器根据该节点的电压而产生第一反馈频率，并且控制单元停止提供启动电压至该节点。
本发明另提供一种控制方法，包括：提供处理单元，用以根据参考频率与第一反馈频率之间的相位差，产生控制电压至节点；提供压控振荡器，用以根据该节点的电压产生第一反馈频率；在省电模式下，禁能压控振荡器，并提供启动电压至该节点；在正常模式下，致能压控振荡器，使得压控振荡器根据启动电压而产生第一反馈频率，其中该节点的电压等于启动电压；以及在正常模式下，停止提供启动电压至该节点。
本发明提供了一种锁相回路及控制方法，能够提供锁相功能，并减少回路的功率损耗。
附图说明
图1为本发明的锁相回路的示范性实施例的示意图。
图2为第一及第二控制模块的示范性实施例的示意图。
图3为锁相回路的另一示范性实施例的示意图。
图4为本发明的第一频率模块的示范性实施例的示意图。
具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。
以下描述为实施本发明的较佳预期方式。此描述是用于说明本发明主要精神的目的，并非对本发明作出限制。本发明的范围应当以权利要求为准。
图1为本发明的锁相回路的示范性实施例的示意图。如图所示，锁相回路100包括，处理单元110、压控振荡器120以及控制单元130。处理单元110根据参考频率SREF与第一反馈频率SFB1之间的相位差，产生控制电压VC至节点140。压控振荡器120根据节点140的电压，产生该第一反馈频率SFB1。
在省电模式(power-down mode)下，控制单元130禁能压控振荡器120，并提供启动电压VS至节点140。由于压控振荡器120被禁能，故锁相回路100停止工作(例如无法产生原本所需的控制电压VC)。在一个示范性实施例中，节点140耦接于电容器(未显示)，用以在省电模式下，储存启动电压VS。
由省电模式切换至正常模式(power-on mode)的瞬间，储存于电容器的启动电压VS供给压控振荡器同时致能压控振荡器120，以启动处理单元110。因此，处理单元110在此瞬间，开始产生控制电压VC至节点140。
在正常模式下，控制单元130致能压控振荡器120，并且压控振荡器120由节点140接收控制电压VC。因此，压控振荡器120便可根据节点140的控制电压VC，产生第一反馈频率SFB1，使得锁相回路100正常工作。当锁相回路100正常工作时，处理单元110继续产生控制电压VC至节点140，并且压控振荡器120继续接收节点140的控制电压VC以产生相对应的第一反馈频率SFB1。
由正常模式切换至省电模式的瞬间，控制单元130禁能压控振荡器120，并开始提供启动电压VS至节点140。因此，压控振荡器120所产生的频率不同于第一反馈频率SFB1，使得处理单元110停止正常工作。
在本实施例中，处理单元110包括，相位频率检测器(phase-frequencydetector，PFD)111、电荷泵(charge pump，CHP)112、低通滤波器(low pass filter，LPF)113以及除频器(divider)114。除频器114对第一反馈频率SFB1进行除频，以产生第二反馈频率SFB2。假设，除频器114为除2的除频器，则第一反馈频率SFB1的频率为第二反馈频率SFB2的两倍。当第一反馈频率SFB1被除频(或乘频)后，相位频率检测器111根据该参考频率SREF与第二反馈频率SFB2之间的相位差，产生检测信号SDET。在其它实施例中，第一反馈频率SFB1为第二反馈频率SFB2的倍数。除频器114也可被省略。例如，当第一反馈频率SFB1的频率等于参考频率SREF的频率时，可以省略除频器114。
电荷泵112将检测信号SDET换成泵电流IP。低通滤波器113将该泵电流IP转换成控制电压VC，并将控制电压VC提供至节点140。在省电模式下，可利用低通滤波器113或控制单元130内的电容(未显示)储存启动电压VS。
请参考图1，控制单元130具有第一控制模块131及第二控制模块132。在省电模式下，第一控制模块131禁能压控振荡器120，并且第二控制模块132提供启动电压VS至节点140。在正常模式下，第一控制模块131致能压控振荡器120，并且第二控制模块132停止提供启动电压VS至该节点140。
图2为第一及第二控制模块的示范性实施例。如图所示，第一控制模块131包括第一开关210。在省电模式下，第一开关210停止提供电压信号VDD至压控振荡器120。在正常模式下，第一开关210提供电压信号VDD至压控振荡器120。在本实施例中，第一开关210为P型晶体管211。晶体管211的导通与否是由信号pd的电位所决定。信号pd在省电模式下的电位反相于在正常模式下的电位。
第二控制模块132包括，分压器220以及第二开关230。分压器220用以产生启动电压VS。在省电模式下，第二开关230传导启动电压VS至节点140。在正常模式下，第二开关230停止传导启动电压VS至节点140。在本实施例中，分压器220包括电阻221及222。电阻221及222串联于电压信号VDD与接地电压VSS之间，用以产生启动电压VS。另外，第二开关230为N型晶体管231。晶体管231的导通与否也是根据信号pd的电位所决定。在本实施例中，晶体管211及231由信号pd所控制。当晶体管211及231的其中一个为P型晶体管时，则另一个为N型晶体管。因此，当晶体管211及231的其中一个为导通状态时，则另一个为不导通状态。在其它实施例中，可利用传输门(transmission gate)取代晶体管211及231。
请参考图1，假设在省电模式下，信号pd为高电位。由于晶体管211不导通，故压控振荡器120无法接收到电压信号VDD。因此，压控振荡器120停止产生第一反馈频率SFB1，使得锁相回路100停止工作。由于信号pd为高电位，故可导通晶体管231，因此，节点140的电压等于启始电压VS。
在正常模式下，信号pd为低电位，故可导通晶体管211，使得压控振荡器120接收到电压信号VDD。此时，压控振荡器120根据节点140的电压而产生第一反馈频率SFB1。处理单元110根据第一反馈频率SFB1以及参考频率SREF之间的相位差，产生控制电压VC。压控振荡器120再根据控制电压VC而产生第一反馈频率SFB1。当锁相回路100由省电模式进入正常模式时，由于压控振荡器120依据节点140的电压而产生适当的第一反馈频率SFB1，故可使锁相回路100快速地进入锁住(lock)状态。
在其它实施例中，第二控制模块132可为储存模块，用以储存正常模块下的控制电压VC。在省电模式中，储存模块(如第二控制模块132)提供所储存的控制电压VC至节点140。当锁相回路100由省电模式切换至正常模式后，压控振荡器120便可根据节点140的电压，而产生适当的第一反馈频率SFB1。
一般而言，参考频率SREF由晶体振荡器(crystal)所产生。由于晶体振荡器损耗功率，因此，在省电模式下，若关闭晶体振荡器，则可大幅降低功率损耗。在一个示范性实施例中，由于环形振荡器(ring oscillator)所造成的功率损耗小于晶体振荡器所造成的功率损耗，因此，可通过环形振荡器提供一个省电频率，以降低功率损耗。此省电频率的频率可等于或小于晶体振荡器所产生的参考频率SREF的频率。在其它实施例中，省电频率的频率可等于零。
图3为锁相回路的另一示范性实施例。如图所示，锁相回路300包括处理单元110、压控振荡器120、控制单元130以及频率产生单元310。处理单元110、压控振荡器120、控制单元130的原理均已揭露如上，故不再赘述。频率产生单元310用以控制参考频率SREF的频率。在正常模式下，通过频率产生单元310所控制的参考频率SREF的频率等于正常频率，以使得处理单元110正常工作。在省电模式下，处理单元110停止正常工作，因此，频率产生单元310所控制的参考频率SREF的频率等于省电信号的频率，而该省电信号的频率小于或等于该正常频率。
在本实施例中，频率产生单元310包括，选择模块311、第一频率模块312以及第二频率模块313。第一频率模块312产生第一频率SCLK1。第二频率模块313产生第二频率SCLK2。选择模块311根据信号xtal_pd，输出第一频率SCLK1或SCLK2至处理单元110。第一频率SCLK1包含处理单元110在正常模式下所需的正常频率。第二频率SCLK2包含处理单元110在省电模式下所需的省电频率。第二频率SCLK2的频率可等于或小于第一频率SCLK1的频率。当第二频率模块313所产生的第二频率SCLK2的频率等于零时，更可减小功率损耗。在本实施例中，选择模块311为多任务器，并且第二频率模块313为环形振荡器。
由于在正常模式时，处理单元需接收一个较稳定的频率，并且晶体振荡器所产生的频率较环形振荡器稳定，因此，在正常模式时，利用晶体振荡器提供处理单元所需的频率。然而，为了降低功率损耗，在省电模式下，可关闭晶体振荡器，改由环形振荡器提供频率。由省电模式切换到正常模式时，再开启晶体振荡器。由于晶体振荡器需较长的时间，方能提供稳定的频率。因此，在晶体振荡器准备好之前，可先利用环形振荡器提供频率至处理单元。待晶体振荡器准备好时，处理单元再转而接收晶体振荡器所产生的频率。
图4为第一频率模块312的示范性实施例。频率模块312包括，晶体振荡器410、环形振荡器420以及处理模块430。晶体振荡器410产生第三频率SCLK3。环形振荡器420产生假频率(pseudo clock)SCLKP，其中，假频率SCLKP的频率等于第三频率SCLK3的频率。处理模块430将第三频率SCLK3及假频率SCLKP的其中一个作为第一频率SCLK1。在本实施例中，在省电模式下，晶体振荡器410停止产生第三频率SCLK3。
处理模块430包括，处理器431以及选择器432。处理器431产生控制信号cry_stable。当控制信号cry_stable的电位等于第一电位时(如高电位或低电位)，选择器432输出第三频率作SCLK3为第一频率SCLK1。当控制信号cry_stable的电位等于第二电位(如低电位或高电位)时，选择器432输出频率SCLKP作为第一频率SCLK1。在本实施例中，选择器432为多任务器。
在一个示范性实施例中，处理器431为检测器，用以检测第三频率SCLK3的振幅。当第三频率SCLK3的振幅等于默认值时，则由检测器所控制的控制信号cry_stable的电位位于第一电位；当第三频率SCLK3的振幅小于该默认值时，则由检测器所控制的控制信号cry_stable的电位位于第二电位。
在另一示范性实施例中，处理器431为定时器。由省电模式切换至正常模式时，定时器开始计时。当定时器计数至预设时间时，则由定时器所控制的控制信号cry_stable处于第一电位。当定时器未计数至该预设时间值时，则由定时器所控制的控制信号cry_stable处于第二电位。
在其它实施例中，处理器431为比较器，其用于比较第三频率SCLK3与假频率SCLKP的频率。当第三频率SCLK3的频率近似于假频率SCLKP的频率时，则由比较器所控制的控制信号cry_stable处于第一电位。当第三频率SCLK3的频率不近似于假频率SCLKP的频率时，则由比较器所控制的控制信号cry_stable处于第二电位。
当控制信号cry_stable处于第一电位时，晶体振荡器410可产生稳定的第三频率SCLK3。因此，处理模块430输出第三频率SCLK3至选择模块311作为第一频率SCLK1。当控制信号cry_stable为第二电位时，晶体振荡器410尚无法产生稳定的第三频率SCLK3。因此，处理模块430输出假频率SCLKP至选择模块311作为第一频率SCLK1。当晶体振荡器410开始工作时，无法产生稳定的第三频率SCLK3。因此，环形振荡器420所产生假频率SCLKP可先作为第一频率SCLK1，其中假频率SCLKP的频率近似于第一频率SCLK1的频率。
应注意，控制单元130通过降低节点140的电压，或是使节点140的电压等于零，便可禁能压控振荡器120。当节点140的电压等于零时，则省电频率也等于零。

Claims (24)

1.一种锁相回路，包括：
处理单元，用以根据参考频率与第一反馈频率之间的相位差，产生控制电压至节点；
压控振荡器，用以根据该节点的电压产生该第一反馈频率；以及
控制单元，在省电模式下，禁能该压控振荡器，并提供启动电压至该节点，在正常模式下，该控制单元致能该压控振荡器以根据该节点的该电压而产生该第一反馈频率，其中，在该正常模式下，该控制单元停止提供该启动电压。
2.如权利要求1所述的锁相回路，其特征在于，该控制单元包括：
第一控制模块，在该省电模式下，禁能该压控振荡器，使其停止产生该第一反馈频率，在该正常模式下，致能该压控振荡器；以及
第二控制模块，在该省电模式下，提供该启动电压至该节点。
3.如权利要求2所述的锁相回路，其特征在于，该第一控制模块包括第一开关，在该省电模式下，该第一开关停止提供电压信号至该压控振荡器，用以禁能该压控振荡器，在该正常模式下，该第一开关提供该电压信号至该压控振荡器，用以致能该压控振荡器。
4.如权利要求3所述的锁相回路，其特征在于，该第二控制模块包括：
分压器，用以产生该启动电压；以及
第二开关，用以在该省电模式下传导该启动电压至该节点。
5.如权利要求4所述的锁相回路，其特征在于，该第一及第二开关的其中一个为P型晶体管，另一个为N型晶体管，或是该第一及第二开关均为传输门。
6.如权利要求2所述的锁相回路，其特征在于，该第二控制模块包括储存模块，在该正常模式下，储存该控制电压，以及在该省电模式下，将该所储存的电压提供至该节点。
7.如权利要求1所述的锁相回路，其特征在于，更包括频率产生单元，用以控制该参考频率的频率。
8.如权利要求7所述的锁相回路，其特征在于，该频率产生单元包括：
选择模块，在该正常模式下，输出包含正常频率的第一频率，以及在该省电模式下，输出包含省电频率的第二频率；
第一频率模块，用以产生该第一频率；以及
第二频率模块，用以产生该第二频率。
9.如权利要求8所述的锁相回路，其特征在于，该第二频率模块为环形振荡器。
10.如权利要求8所述的锁相回路，其特征在于，该第一频率模块包括：
晶体振荡器，用以产生第三频率；
环形振荡器，用以产生假频率；以及
处理模块，耦接该选择模块，用以提供该第三频率及该假频率的其中一个作为该第一频率。
11.如权利要求10所述的锁相回路，其特征在于，该处理模块包括：
处理器，用以产生控制信号；以及
选择器，当该控制信号为第一逻辑电位时，则提供该第三频率作为该第一频率，当该控制信号为第二逻辑电位时，则提供该假频率作为该第一频率。
12.如权利要求11所述的锁相回路，其特征在于，该处理器为检测器，当该第三频率的振幅等于默认值时，则该检测器控制该控制信号处于该第一逻辑电位；当该第三频率的振幅小于该默认值时，则该检测器控制该控制信号处于该第二逻辑电位。
13.如权利要求11所述的锁相回路，其特征在于，该处理器为定时器，当该定时器计数至默认值时，则控制该控制信号处于该第一逻辑电位；当该定时器未计数至该默认值时，则控制该控制信号处于该第二逻辑电位。
14.如权利要求11所述的锁相回路，其特征在于，该处理器为比较器，当该第三频率的频率近似于该假频率的频率时，则该比较器控制该控制信号处于该第一逻辑电位；当该第三频率的频率不近似于该假频率的频率时，则该比较器控制该控制信号处于该第二逻辑电位。
15.如权利要求10所述的锁相回路，其特征在于，在该省电模式下，该晶体振荡器停止产生该第三频率。
16.如权利要求1所述的锁相回路，其特征在于，该处理单元包括：
相位频率检测器，用以根据该参考频率与该第一反馈频率之间的相位差，产生检测信号；
电荷泵，用以将该检测信号转换成泵电流；
低通滤波器，用以将该泵电流转换成该控制电压，并将该控制电压提供至该节点。
17.如权利要求1所述的锁相回路，其特征在于，该处理单元包括：
除频器，用以对该第一反馈频率进行处理，以产生第二反馈频率；
相位频率检测器，用以根据该参考频率与该第二反馈频率之间的相位差，产生检测信号；
电荷泵，用以将该检测信号换成泵电流；
低通滤波器，用以将该泵电流转换成该控制电压，并将该控制电压提供至该节点。
18.如权利要求17所述的锁相回路，其特征在于，该第一反馈频率的频率为该第二反馈频率的频率的倍数。
19.一种控制方法，包括：
提供处理单元，用以根据参考频率与第一反馈频率之间的相位差，产生控制电压至节点；
提供压控振荡器，用以根据该节点的电压产生该第一反馈频率；
在省电模式下，禁能该压控振荡器，并提供启动电压至该节点；
在正常模式下，致能该压控振荡器，使得该压控振荡器根据该节点的该电压而产生该第一反馈频率，其中该节点的该电压等于该启动电压；以及
在该正常模式下，停止提供该启动电压至该节点。
20.如权利要求19所述的控制方法，其特征在于，该禁能步骤包含由该压控振荡器移除操作电压。
21.如权利要求19所述的控制方法，其特征在于，更包括在该省电模式下，降低该参考频率的频率。
22.如权利要求19所述的控制方法，其特征在于，该启动电压是通过分压器产生。
23.如权利要求19所述的控制方法，其特征在于，该启动电压是通过储存模块提供。
24.如权利要求19所述的控制方法，其特征在于，该控制电压在该正常模式下储存于储存模块。
CN2008101325147A 2007-10-12 2008-07-15 锁相回路及控制方法 Active CN101409552B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/871,223 US7612589B2 (en) 2007-10-12 2007-10-12 Phase-locked loop and control method utilizing the same
US11/871,223 2007-10-12

Publications (2)

Publication Number Publication Date
CN101409552A CN101409552A (zh) 2009-04-15
CN101409552B true CN101409552B (zh) 2010-08-25

Family

ID=40533584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101325147A Active CN101409552B (zh) 2007-10-12 2008-07-15 锁相回路及控制方法

Country Status (3)

Country Link
US (1) US7612589B2 (zh)
CN (1) CN101409552B (zh)
TW (1) TWI348277B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102035369B (zh) * 2009-09-30 2014-08-20 意法半导体研发(深圳)有限公司 具有电流保护的负电荷泵
US8488506B2 (en) * 2011-06-28 2013-07-16 Qualcomm Incorporated Oscillator settling time allowance
US9954542B1 (en) 2017-02-01 2018-04-24 Apple Inc. Digital linearization technique for charge pump based fractional phased-locked loop
CN113452367B (zh) * 2020-03-27 2024-09-20 奇景光电股份有限公司 振荡电路及自启动控制电路
CN113285711B (zh) * 2021-04-30 2023-03-24 山东英信计算机技术有限公司 一种回复电路和芯片
CN116961585B (zh) * 2023-08-11 2024-03-08 灿芯半导体(上海)股份有限公司 一种自偏置的压控振荡器电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523724A (en) * 1994-08-19 1996-06-04 Cirrus Logic, Inc. Fast recovering charge pump for controlling a VCO in a low power clocking circuit
CN1286532A (zh) * 1999-08-26 2001-03-07 阿尔卡塔尔公司 锁相环路频率合成器
US6667642B1 (en) * 2002-09-18 2003-12-23 Cypress Semicondutor Corporation Method and circuit for reducing the power up time of a phase lock loop
US7030669B2 (en) * 2003-02-14 2006-04-18 Fairchild Semiconductor Corporation Circuit to linearize gain of a voltage controlled oscillator over wide frequency range
CN1992528A (zh) * 2005-12-29 2007-07-04 联发科技股份有限公司 具有省电模式的锁相回路装置及执行该装置的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347232A (en) * 1992-05-15 1994-09-13 Matsushita Electric Industrial Co. Ltd. Phase locked loop clock generator
DE4307673A1 (de) * 1993-03-11 1994-09-15 Blaupunkt Werke Gmbh Schaltungsanordnung zur Erzeugung einer Abstimmspannung
US5548249A (en) 1994-05-24 1996-08-20 Matsushita Electric Industrial Co., Ltd. Clock generator and method for generating a clock
US5623234A (en) * 1996-03-04 1997-04-22 Motorola Clock system
CN100470656C (zh) 2003-10-31 2009-03-18 宇田控股有限公司 摆动时钟信号的产生方法和产生装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523724A (en) * 1994-08-19 1996-06-04 Cirrus Logic, Inc. Fast recovering charge pump for controlling a VCO in a low power clocking circuit
CN1286532A (zh) * 1999-08-26 2001-03-07 阿尔卡塔尔公司 锁相环路频率合成器
US6667642B1 (en) * 2002-09-18 2003-12-23 Cypress Semicondutor Corporation Method and circuit for reducing the power up time of a phase lock loop
US7030669B2 (en) * 2003-02-14 2006-04-18 Fairchild Semiconductor Corporation Circuit to linearize gain of a voltage controlled oscillator over wide frequency range
CN1992528A (zh) * 2005-12-29 2007-07-04 联发科技股份有限公司 具有省电模式的锁相回路装置及执行该装置的方法

Also Published As

Publication number Publication date
TW200917661A (en) 2009-04-16
US7612589B2 (en) 2009-11-03
US20090096496A1 (en) 2009-04-16
TWI348277B (en) 2011-09-01
CN101409552A (zh) 2009-04-15

Similar Documents

Publication Publication Date Title
KR101754728B1 (ko) 고속 위상 고정을 위한 장치와 방법
CN101409552B (zh) 锁相回路及控制方法
US9112507B2 (en) Phase-locked loop start up circuit
US20020030520A1 (en) Phase-lock loop with independent phase and frequency adjustments
US6150889A (en) Circuit and method for minimizing recovery time
JP2009152910A (ja) 半導体集積回路
TW202201908A (zh) 雙模鎖相迴路電路、振盪電路及振盪電路的控制方法
US11201626B1 (en) Phase locked loop device and method of operating ihe same
KR20130110989A (ko) 클럭 생성 회로
US11303284B1 (en) Low-power fractional analog PLL without feedback divider
US7990192B2 (en) Phase locked loop and method for charging phase locked loop
US6914490B2 (en) Method for clock generator lock-time reduction during speedstep transition
US8354866B2 (en) PLL start-up circuit
US20080315926A1 (en) Frequency Synthesizer
US7667545B2 (en) Automatic calibration lock loop circuit and method having improved lock time
US10644706B1 (en) Data and clock recovery circuit
JPWO2007029428A1 (ja) Ｐｌｌ回路
US7412617B2 (en) Phase frequency detector with limited output pulse width and method thereof
US7564314B2 (en) Systems and arrangements for operating a phase locked loop
US7446595B2 (en) Charge pump circuit with power management
US6304147B1 (en) Method and circuit for reduced power consumption in a charge pump circuit
CN113193868B (zh) 锁相检测装置和锁相检测方法、锁相环
US9768788B2 (en) Phase-locked loop with lower power charge pump
US7605663B2 (en) Method and apparatus for stabilizing output frequency of PLL (phase lock loop) and phase lock loop thereof
US8432201B1 (en) Phase-locked loop (PLL) circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant