JP2002183688A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP2002183688A JP2002183688A JP2000374928A JP2000374928A JP2002183688A JP 2002183688 A JP2002183688 A JP 2002183688A JP 2000374928 A JP2000374928 A JP 2000374928A JP 2000374928 A JP2000374928 A JP 2000374928A JP 2002183688 A JP2002183688 A JP 2002183688A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- data
- nonvolatile memory
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 不揮発性メモリの電力消費による影響を回避
し、通信距離を長くするとともに、より安定して信号を
復元することを可能とした非接触データ送受信回路を構
成する半導体記憶装置を提供する。 【解決手段】 データを記憶するための不揮発性メモリ
１０６を内蔵し、リーダ・ライターとの間で振幅変調方
式の通信信号により非接触でデータの送受信を行う。通
信信号が無変調の期間に不揮発性メモリを起動する手段
１０５、１０９を有する。
し、通信距離を長くするとともに、より安定して信号を
復元することを可能とした非接触データ送受信回路を構
成する半導体記憶装置を提供する。 【解決手段】 データを記憶するための不揮発性メモリ
１０６を内蔵し、リーダ・ライターとの間で振幅変調方
式の通信信号により非接触でデータの送受信を行う。通
信信号が無変調の期間に不揮発性メモリを起動する手段
１０５、１０９を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性メモリを
搭載した非接触でデータの送受信を行う半導体記憶装置
に関するものである。
搭載した非接触でデータの送受信を行う半導体記憶装置
に関するものである。
【０００２】
【従来の技術】近年、非接触でデータの送受信を行うＲ
ＦＩＤ分野の市場拡大が急速に進んできている。これに
伴いＬＳＩの仕様においては、通信距離が１０ｃｍ程度
の近接型ＩＳＯ１４４４３、通信距離が７０ｃｍ程度の
近傍型ＩＳＯ１５６９３など、市場拡大に向けた標準化
も急速に進んでいる。今後の市場の要望は、より通信距
離の長い、より安価な非接触データ通信用ＬＳＩの開発
である。通信距離の長さに対しては、ＬＳＩの消費電力
が大きく影響し、消費電力が小さいほど通信距離を伸ば
すことができる。
ＦＩＤ分野の市場拡大が急速に進んできている。これに
伴いＬＳＩの仕様においては、通信距離が１０ｃｍ程度
の近接型ＩＳＯ１４４４３、通信距離が７０ｃｍ程度の
近傍型ＩＳＯ１５６９３など、市場拡大に向けた標準化
も急速に進んでいる。今後の市場の要望は、より通信距
離の長い、より安価な非接触データ通信用ＬＳＩの開発
である。通信距離の長さに対しては、ＬＳＩの消費電力
が大きく影響し、消費電力が小さいほど通信距離を伸ば
すことができる。
【０００３】以下に、従来例の不揮発性メモリ搭載の非
接触データ送受信システムについて、その構成と動作を
説明する。図６に従来例の回路構成図を示す。このシス
テムは、コイル１０およびコンデンサ１１からなるアン
テナ１３が接続されたリーダ・ライター１２と、コイル
７およびコンデンサ８からなるアンテナ１が接続された
ＬＳＩ９とから構成される。ＬＳＩ９は、アンテナ１で
受信した信号からＤＣ電源を取り出す整流回路２と、ア
ンテナ１で受信した信号からデータとクロックを取り出
す復調回路３と、アンテナ１を介してデータを送信する
ための変調回路４と、復調回路３で発生したデータ（Ｄ
ＡＴＡ）とクロック（ＣＬＫ）を受けてＬＳＩを制御す
る制御回路５と、復調回路３で発生したＤＡＴＡを保存
するための不揮発性メモリ６によって構成される。
接触データ送受信システムについて、その構成と動作を
説明する。図６に従来例の回路構成図を示す。このシス
テムは、コイル１０およびコンデンサ１１からなるアン
テナ１３が接続されたリーダ・ライター１２と、コイル
７およびコンデンサ８からなるアンテナ１が接続された
ＬＳＩ９とから構成される。ＬＳＩ９は、アンテナ１で
受信した信号からＤＣ電源を取り出す整流回路２と、ア
ンテナ１で受信した信号からデータとクロックを取り出
す復調回路３と、アンテナ１を介してデータを送信する
ための変調回路４と、復調回路３で発生したデータ（Ｄ
ＡＴＡ）とクロック（ＣＬＫ）を受けてＬＳＩを制御す
る制御回路５と、復調回路３で発生したＤＡＴＡを保存
するための不揮発性メモリ６によって構成される。
【０００４】図７に、基本的な非接触データ送受信ＬＳ
Ｉにおけるタイミングチャートを示す。図６のリーダ・
ライター１２から、搬送波と信号を重畳して生成された
信号ＶＩを、アンテナ１３を介して送信すると、アンテ
ナ１３の周りに磁束１４が発生する。この磁束１４をア
ンテナ１が受けて、電磁誘導によるデータの送受信と電
力供給が行われる。ＶＡは、アンテナ１に発生する電圧
である。データの送受信は一般的に振幅変調で行われ、
図７に示すように信号ＶＩの電位は、変調のない場合は
Ｖｍ、変調のある場合はＶｎとなる。従って発生するＶ
Ａの電位も異なり、通常の状態では、変調のない場合は
Ｖｍ１、変調のある場合はＶｎ１となる。また、アンテ
ナ１３とアンテナ１の距離や、それぞれのアンテナの大
きさや形状、あるいはアンテナ１３に印加される電圧Ｖ
Ｉの大きさによって、アンテナ１に発生するＶＡの電位
も変化する。アンテナ１３とアンテナ１との距離（通信
距離）が遠いほど、同一のＶＩの電位に対してＶＡの電
位は小さくなる。
Ｉにおけるタイミングチャートを示す。図６のリーダ・
ライター１２から、搬送波と信号を重畳して生成された
信号ＶＩを、アンテナ１３を介して送信すると、アンテ
ナ１３の周りに磁束１４が発生する。この磁束１４をア
ンテナ１が受けて、電磁誘導によるデータの送受信と電
力供給が行われる。ＶＡは、アンテナ１に発生する電圧
である。データの送受信は一般的に振幅変調で行われ、
図７に示すように信号ＶＩの電位は、変調のない場合は
Ｖｍ、変調のある場合はＶｎとなる。従って発生するＶ
Ａの電位も異なり、通常の状態では、変調のない場合は
Ｖｍ１、変調のある場合はＶｎ１となる。また、アンテ
ナ１３とアンテナ１の距離や、それぞれのアンテナの大
きさや形状、あるいはアンテナ１３に印加される電圧Ｖ
Ｉの大きさによって、アンテナ１に発生するＶＡの電位
も変化する。アンテナ１３とアンテナ１との距離（通信
距離）が遠いほど、同一のＶＩの電位に対してＶＡの電
位は小さくなる。
【０００５】ＶＡを整流回路２により整流することによ
りＬＳＩの電源ＶＤＤを発生する。ＶＤＤはＶＡの包洛
線に沿って発生するため、ＶＡに変調がかかっていない
時はＶＤＤとしてＶ１の電位が発生し、ＶＡに変調がか
かっている時は、ＶＤＤとしてＶ２の電位が発生する。
Ｖ１とＶ２の関係はＶ１＞Ｖ２である。ＶＡはまた、復
調回路３にも入力され、データ（ＤＡＴＡ）とクロック
（ＣＬＫ）が生成される。データ（ＤＡＴＡ）の生成
は、ＶＤＤの立ち上がり／立ち下がりを検出して行われ
る。
りＬＳＩの電源ＶＤＤを発生する。ＶＤＤはＶＡの包洛
線に沿って発生するため、ＶＡに変調がかかっていない
時はＶＤＤとしてＶ１の電位が発生し、ＶＡに変調がか
かっている時は、ＶＤＤとしてＶ２の電位が発生する。
Ｖ１とＶ２の関係はＶ１＞Ｖ２である。ＶＡはまた、復
調回路３にも入力され、データ（ＤＡＴＡ）とクロック
（ＣＬＫ）が生成される。データ（ＤＡＴＡ）の生成
は、ＶＤＤの立ち上がり／立ち下がりを検出して行われ
る。
【０００６】
【発明が解決しようとする課題】図８は、データの受信
時に不揮発性メモリ６が動作した際のタイミングチャー
トを示す。不揮発性メモリ６を起動する信号はＡＣＴで
あり、不揮発性メモリ６が動作した際、瞬時的に一定量
の大きな電力の消費が発生する。ここで、ＶＡの信号に
変調がかかっている時にＡＣＴが発生した場合について
説明する。ＬＳＩ電源ＶＤＤの電位としては、ＶＡ信号
に変調がかかっているため、まず、ＶＡに変調がかかっ
ていないときの電圧Ｖ１よりも小さい電圧Ｖ２が発生す
る。ここでＡＣＴが発生すると、不揮発性メモリ６が動
作した際の電力消費によって、電圧Ｖ２から電圧Ｖ３に
電圧降下する。従って、ＬＳＩの動作する下限電圧は電
圧Ｖ３となり、それにより通信距離も短く制限されてし
まう。
時に不揮発性メモリ６が動作した際のタイミングチャー
トを示す。不揮発性メモリ６を起動する信号はＡＣＴで
あり、不揮発性メモリ６が動作した際、瞬時的に一定量
の大きな電力の消費が発生する。ここで、ＶＡの信号に
変調がかかっている時にＡＣＴが発生した場合について
説明する。ＬＳＩ電源ＶＤＤの電位としては、ＶＡ信号
に変調がかかっているため、まず、ＶＡに変調がかかっ
ていないときの電圧Ｖ１よりも小さい電圧Ｖ２が発生す
る。ここでＡＣＴが発生すると、不揮発性メモリ６が動
作した際の電力消費によって、電圧Ｖ２から電圧Ｖ３に
電圧降下する。従って、ＬＳＩの動作する下限電圧は電
圧Ｖ３となり、それにより通信距離も短く制限されてし
まう。
【０００７】また、ＶＡ信号の無変調時から変調がかか
る時にＡＣＴ信号が発生し、不揮発性メモリ６が動作し
た場合は、ＶＤＤの電位は次のように遷移する。すなわ
ち、まず無変調時の電位Ｖ１から不揮発性メモリ６の電
力消費により一旦電位Ｖ４に電圧降下し、その後ＶＡの
波形に合わせた電位Ｖ５に上昇した後、電位Ｖ２へと遷
移する。そのため、復調回路３が正しくデータ（ＤＡＴ
Ａ）を復元することが出来ない場合も発生する。すなわ
ち、通常は電位Ｖ１から電位Ｖ２へ変化したところを復
調回路３が検知してデータ（ＤＡＴＡ）を発生するが、
上記の場合、ＶＤＤが電位Ｖ１→Ｖ４→Ｖ５→Ｖ２と遷
移するため、その影響により誤動作を生じる場合があ
る。
る時にＡＣＴ信号が発生し、不揮発性メモリ６が動作し
た場合は、ＶＤＤの電位は次のように遷移する。すなわ
ち、まず無変調時の電位Ｖ１から不揮発性メモリ６の電
力消費により一旦電位Ｖ４に電圧降下し、その後ＶＡの
波形に合わせた電位Ｖ５に上昇した後、電位Ｖ２へと遷
移する。そのため、復調回路３が正しくデータ（ＤＡＴ
Ａ）を復元することが出来ない場合も発生する。すなわ
ち、通常は電位Ｖ１から電位Ｖ２へ変化したところを復
調回路３が検知してデータ（ＤＡＴＡ）を発生するが、
上記の場合、ＶＤＤが電位Ｖ１→Ｖ４→Ｖ５→Ｖ２と遷
移するため、その影響により誤動作を生じる場合があ
る。
【０００８】本発明は、上記の問題を解消して、通信距
離を長くすることを可能とし、また、より安定して信号
を復元することを可能とする、非接触でデータの送受信
を行う半導体記憶装置を提供することを目的とする。
離を長くすることを可能とし、また、より安定して信号
を復元することを可能とする、非接触でデータの送受信
を行う半導体記憶装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体記憶装置は、データを記憶するため
の不揮発性メモリを内蔵し、リーダ・ライターとの間で
振幅変調方式の通信信号により非接触でデータの送受信
を行う半導体記憶装置であって、通信信号が無変調の期
間に不揮発性メモリを起動する手段を有する。この構成
によれば、電源ＶＤＤが高い電位の時に不揮発性メモリ
を起動することになり、不揮発性メモリの電力消費によ
る影響が回避される。その結果、通信距離を長くし、ま
たより安定して信号を復元することが可能となる。
に、本発明の半導体記憶装置は、データを記憶するため
の不揮発性メモリを内蔵し、リーダ・ライターとの間で
振幅変調方式の通信信号により非接触でデータの送受信
を行う半導体記憶装置であって、通信信号が無変調の期
間に不揮発性メモリを起動する手段を有する。この構成
によれば、電源ＶＤＤが高い電位の時に不揮発性メモリ
を起動することになり、不揮発性メモリの電力消費によ
る影響が回避される。その結果、通信距離を長くし、ま
たより安定して信号を復元することが可能となる。
【００１０】この構成において、リーダ・ライターから
振幅変調により送られてくる通信データの立ち上がりエ
ッジを検出する手段を有し、この立ち上がりエッジを検
出した信号を用いて、内蔵する不揮発性メモリを起動す
る構成とすることができる。
振幅変調により送られてくる通信データの立ち上がりエ
ッジを検出する手段を有し、この立ち上がりエッジを検
出した信号を用いて、内蔵する不揮発性メモリを起動す
る構成とすることができる。
【００１１】また、本発明の他の構成の半導体記憶装置
は、データを記憶するための不揮発性メモリを内蔵し、
リーダ・ライターとの間で振幅変調方式の通信信号によ
り非接触でデータの送受信を行う半導体記憶装置であっ
て、不揮発性メモリを動作する期間を、通信信号が無変
調の期間内に完了する手段を有する。
は、データを記憶するための不揮発性メモリを内蔵し、
リーダ・ライターとの間で振幅変調方式の通信信号によ
り非接触でデータの送受信を行う半導体記憶装置であっ
て、不揮発性メモリを動作する期間を、通信信号が無変
調の期間内に完了する手段を有する。
【００１２】この構成において、通信信号の搬送波から
生成したクロック（ＣＬＫ）を分周してクロック（ＣＬ
Ｋｎ）信号を生成する分周回路と、分周クロック（ＣＬ
Ｋｎ）信号をクロックとするカウンタ回路と、カウンタ
値によって不揮発性メモリの起動信号を生成する手段と
を備え、分周クロック（ＣＬＫｎ）の周期を通信信号の
最小無変調期間以内に設定した構成とすることができ
る。
生成したクロック（ＣＬＫ）を分周してクロック（ＣＬ
Ｋｎ）信号を生成する分周回路と、分周クロック（ＣＬ
Ｋｎ）信号をクロックとするカウンタ回路と、カウンタ
値によって不揮発性メモリの起動信号を生成する手段と
を備え、分周クロック（ＣＬＫｎ）の周期を通信信号の
最小無変調期間以内に設定した構成とすることができ
る。
【００１３】
【発明の実施の形態】（実施の形態１）図１は、本発明
の実施の形態１における非接触データ送受信回路の構成
を示す。この回路は、コイル１０７およびコンデンサ１
０８からなるアンテナ１０１と、ＬＳＩ１１０とから構
成される。ＬＳＩ１１０は、整流回路１０２と、復調回
路１０３と、変調回路１０４と、制御回路１０５と、エ
ッジ検出回路１０９と、不揮発性メモリ１０６によって
構成される。
の実施の形態１における非接触データ送受信回路の構成
を示す。この回路は、コイル１０７およびコンデンサ１
０８からなるアンテナ１０１と、ＬＳＩ１１０とから構
成される。ＬＳＩ１１０は、整流回路１０２と、復調回
路１０３と、変調回路１０４と、制御回路１０５と、エ
ッジ検出回路１０９と、不揮発性メモリ１０６によって
構成される。
【００１４】整流回路１０２は、アンテナ１０１で受信
した信号からＤＣ電源を取り出す。復調回路１０３は、
アンテナ１０１で受信した信号からデータとクロックを
取り出す。変調回路１０４は、アンテナ１０１を介して
データを送信する。制御回路１０５は、復調回路から出
力されるデータ（ＤＡＴＡ）とクロック（ＣＬＫ）を受
けて、ＬＳＩ１１０を制御する。エッジ検出回路１０９
は、データ（ＤＡＴＡ）の立ち上がりエッジを検出す
る。不揮発性メモリ１０６は、復調回路１０３で発生し
たＤＡＴＡを保存するために用いられる。
した信号からＤＣ電源を取り出す。復調回路１０３は、
アンテナ１０１で受信した信号からデータとクロックを
取り出す。変調回路１０４は、アンテナ１０１を介して
データを送信する。制御回路１０５は、復調回路から出
力されるデータ（ＤＡＴＡ）とクロック（ＣＬＫ）を受
けて、ＬＳＩ１１０を制御する。エッジ検出回路１０９
は、データ（ＤＡＴＡ）の立ち上がりエッジを検出す
る。不揮発性メモリ１０６は、復調回路１０３で発生し
たＤＡＴＡを保存するために用いられる。
【００１５】図２は、エッジ検出回路１０９の構成例で
ある。Ｄフリップフロップ（Ｄ−ＦＦ）１２０および１
２１と、インバータ１２２と、ＡＮＤ１２３によって構
成される。Ｄ−ＦＦ１２０のＤ入力にデータ（ＤＡＴ
Ａ）が入力され、ＣＫ入力にクロック（ＣＬＫ）が入力
される。Ｄ−ＦＦ１２０のＱ出力は、インバータ１２２
およびＡＮＤ１２３に入力される。インバータ１２２の
出力は、Ｄ−ＦＦ１２１のＤ入力に入力される。Ｄ−Ｆ
Ｆ１２１のＣＫ入力にはクロック（ＣＬＫ）が入力され
る。Ｄ−ＦＦ１２１のＱ出力はＡＮＤ１２３に入力され
る。さらに、制御回路１０５の出力ＰＲＥＡＣＴが、Ａ
ＮＤ１２３に入力される。
ある。Ｄフリップフロップ（Ｄ−ＦＦ）１２０および１
２１と、インバータ１２２と、ＡＮＤ１２３によって構
成される。Ｄ−ＦＦ１２０のＤ入力にデータ（ＤＡＴ
Ａ）が入力され、ＣＫ入力にクロック（ＣＬＫ）が入力
される。Ｄ−ＦＦ１２０のＱ出力は、インバータ１２２
およびＡＮＤ１２３に入力される。インバータ１２２の
出力は、Ｄ−ＦＦ１２１のＤ入力に入力される。Ｄ−Ｆ
Ｆ１２１のＣＫ入力にはクロック（ＣＬＫ）が入力され
る。Ｄ−ＦＦ１２１のＱ出力はＡＮＤ１２３に入力され
る。さらに、制御回路１０５の出力ＰＲＥＡＣＴが、Ａ
ＮＤ１２３に入力される。
【００１６】図３は、図１の回路におけるタイミングチ
ャートを示す。アンテナ１０１を介して発生されるＶＡ
電位は、信号の振幅変調の有無によって大きさが異な
る。ＶＡ電位は復調回路１０３に入力され、クロック
（ＣＬＫ）とデータ（ＤＡＴＡ）が生成される。また、
ＶＡ電位は整流回路１０２に入力され、ＬＳＩ１１０の
電源電圧ＶＤＤを発生する。データ（ＤＡＴＡ）は、Ｖ
ＤＤの立ち上がり／立ち下がりエッジを検出することで
生成される。
ャートを示す。アンテナ１０１を介して発生されるＶＡ
電位は、信号の振幅変調の有無によって大きさが異な
る。ＶＡ電位は復調回路１０３に入力され、クロック
（ＣＬＫ）とデータ（ＤＡＴＡ）が生成される。また、
ＶＡ電位は整流回路１０２に入力され、ＬＳＩ１１０の
電源電圧ＶＤＤを発生する。データ（ＤＡＴＡ）は、Ｖ
ＤＤの立ち上がり／立ち下がりエッジを検出することで
生成される。
【００１７】データ（ＤＡＴＡ）とクロックがエッジ検
出回路１０９に入力されると、Ｄ−ＦＦ１２０の出力Ｑ
１は、データ（ＤＡＴＡ）を１クロック分遅延させたも
のとなる。更にＱ１はインバータ１２２で反転され、Ｄ
−ＦＦ１２１でその信号を１クロック遅延させた出力Ｑ
２が発生する。このＱ１とＱ２とＰＲＥＡＣＴとをＡＮ
Ｄ１２３でデコードすることにより、不揮発性メモリ１
０６を起動するためのＡＣＴ信号を発生する。つまり、
データ（ＤＡＴＡ）の立ち上がりエッジを検出すること
で、信号に変調のかかっていないタイミング、すなわち
ＬＳＩ１１０の電源ＶＤＤが高い電位Ｖ１の時に、ＡＣ
Ｔ信号を発生することができる。ＬＳＩ１１０の電源Ｖ
ＤＤは、信号に変調がかかっていないのでまずＶ１電位
を発生し、その直後にＡＣＴ信号が発生して不揮発性メ
モリ１０６が動作し、電力が消費され、電位Ｖ４に電圧
降下する。
出回路１０９に入力されると、Ｄ−ＦＦ１２０の出力Ｑ
１は、データ（ＤＡＴＡ）を１クロック分遅延させたも
のとなる。更にＱ１はインバータ１２２で反転され、Ｄ
−ＦＦ１２１でその信号を１クロック遅延させた出力Ｑ
２が発生する。このＱ１とＱ２とＰＲＥＡＣＴとをＡＮ
Ｄ１２３でデコードすることにより、不揮発性メモリ１
０６を起動するためのＡＣＴ信号を発生する。つまり、
データ（ＤＡＴＡ）の立ち上がりエッジを検出すること
で、信号に変調のかかっていないタイミング、すなわち
ＬＳＩ１１０の電源ＶＤＤが高い電位Ｖ１の時に、ＡＣ
Ｔ信号を発生することができる。ＬＳＩ１１０の電源Ｖ
ＤＤは、信号に変調がかかっていないのでまずＶ１電位
を発生し、その直後にＡＣＴ信号が発生して不揮発性メ
モリ１０６が動作し、電力が消費され、電位Ｖ４に電圧
降下する。
【００１８】つまり、常に信号が無変調時に不揮発性メ
モリ１０６を起動することにより、ＬＳＩ１１０の電圧
が高い状態から電圧降下をおこすので、電源ＶＤＤが変
調時の電位より低くなることが防止され、通信距離を長
くすることが可能となる。
モリ１０６を起動することにより、ＬＳＩ１１０の電圧
が高い状態から電圧降下をおこすので、電源ＶＤＤが変
調時の電位より低くなることが防止され、通信距離を長
くすることが可能となる。
【００１９】また、信号の無変調から変調へ、もしくは
変調から無変調に遷移するタイミングで不揮発性メモリ
１０６の起動信号ＡＣＴを発生することがないため、不
揮発性メモリ１０６の電力消費による影響をうけず、安
定してＬＳＩ１１０の電源ＶＤＤの立ち上がり／立ち下
がりを生成することができる。従って、復調回路１０３
において確実にデータ（ＤＡＴＡ）を生成することが可
能である。
変調から無変調に遷移するタイミングで不揮発性メモリ
１０６の起動信号ＡＣＴを発生することがないため、不
揮発性メモリ１０６の電力消費による影響をうけず、安
定してＬＳＩ１１０の電源ＶＤＤの立ち上がり／立ち下
がりを生成することができる。従って、復調回路１０３
において確実にデータ（ＤＡＴＡ）を生成することが可
能である。
【００２０】（実施の形態２）図４は、本発明の実施の
形態２における非接触データ送受信回路の構成を示す。
コイル１５７およびコンデンサ１５８で構成されるアン
テナ１５１と、ＬＳＩ１６１が接続されている。ＬＳＩ
１６１は、整流回路１５２と、復調回路１５３と、変調
回路１５４と、制御回路１５５と、カウンタ回路１５９
と、分周回路１６０と、不揮発性メモリ１５６によって
構成される。
形態２における非接触データ送受信回路の構成を示す。
コイル１５７およびコンデンサ１５８で構成されるアン
テナ１５１と、ＬＳＩ１６１が接続されている。ＬＳＩ
１６１は、整流回路１５２と、復調回路１５３と、変調
回路１５４と、制御回路１５５と、カウンタ回路１５９
と、分周回路１６０と、不揮発性メモリ１５６によって
構成される。
【００２１】整流回路１５２は、アンテナ１５１で受信
した信号からＤＣ電源を取り出す。復調回路１５３は、
アンテナ１５１で受信した信号からデータとクロックを
取り出す。変調回路１５４は、アンテナ１５１を介して
データを送信する。制御回路１５５は、カウンタ回路１
６０をリセットする信号ＲＥＳＥＴを生成する。分周回
路１６０は、復調回路１５３で発生したクロック（ＣＬ
Ｋ）を分周してクロックＣＬＫｎを生成する。カウンタ
回路１５９は、分周回路１６０で発生したクロックＣＬ
Ｋｎを受けて不揮発性メモリ１５６を起動する為の信号
ＡＣＴを制御する。
した信号からＤＣ電源を取り出す。復調回路１５３は、
アンテナ１５１で受信した信号からデータとクロックを
取り出す。変調回路１５４は、アンテナ１５１を介して
データを送信する。制御回路１５５は、カウンタ回路１
６０をリセットする信号ＲＥＳＥＴを生成する。分周回
路１６０は、復調回路１５３で発生したクロック（ＣＬ
Ｋ）を分周してクロックＣＬＫｎを生成する。カウンタ
回路１５９は、分周回路１６０で発生したクロックＣＬ
Ｋｎを受けて不揮発性メモリ１５６を起動する為の信号
ＡＣＴを制御する。
【００２２】図５は、本実施の形態２における非接触デ
ータ送受信回路のタイミングチャートを示す。通常リー
ダ・ライターとの通信信号は、スタートフラグを先頭に
して、以降変調信号が伝送され通信が行われる。搬送波
は復調回路１５３を通して、クロック（ＣＬＫ）の生成
に用いられる。このクロック（ＣＬＫ）を分周回路１６
０によって分周して、クロック（ＣＬＫｎ）が生成され
る。分周したクロック（ＣＬＫｎ）の周期は、通信信号
の最小無変調期間Ｔａよりも小さくなる様な値Ｔｂに設
定する。
ータ送受信回路のタイミングチャートを示す。通常リー
ダ・ライターとの通信信号は、スタートフラグを先頭に
して、以降変調信号が伝送され通信が行われる。搬送波
は復調回路１５３を通して、クロック（ＣＬＫ）の生成
に用いられる。このクロック（ＣＬＫ）を分周回路１６
０によって分周して、クロック（ＣＬＫｎ）が生成され
る。分周したクロック（ＣＬＫｎ）の周期は、通信信号
の最小無変調期間Ｔａよりも小さくなる様な値Ｔｂに設
定する。
【００２３】スタートフラグを制御回路１５５で受け
て、カウンタ回路１５９のリセット信号ＲＥＳＥＴを生
成し、このリセット信号でカウンタ回路１５９を０にセ
ットする。以降このカウンタ回路１５９は、分周クロッ
ク（ＣＬＫｎ）によってカウントアップされる。カウン
タ回路１５９の値によって不揮発性メモリ１５６の起動
信号ＡＣＴを生成する。ここで、通信信号は、スタート
フラグから所定の時間間隔で無変調期間が存在するよう
に設定されている。従って、上記のようにカウンタ回路
１５９の値を基準にして起動信号ＡＣＴを生成すること
により、予測される無変調期間に起動信号ＡＣＴを生成
することが可能である。
て、カウンタ回路１５９のリセット信号ＲＥＳＥＴを生
成し、このリセット信号でカウンタ回路１５９を０にセ
ットする。以降このカウンタ回路１５９は、分周クロッ
ク（ＣＬＫｎ）によってカウントアップされる。カウン
タ回路１５９の値によって不揮発性メモリ１５６の起動
信号ＡＣＴを生成する。ここで、通信信号は、スタート
フラグから所定の時間間隔で無変調期間が存在するよう
に設定されている。従って、上記のようにカウンタ回路
１５９の値を基準にして起動信号ＡＣＴを生成すること
により、予測される無変調期間に起動信号ＡＣＴを生成
することが可能である。
【００２４】上記の通り、カウンター１５９がインクリ
メントする周期Ｔｂは、最小無変調期間Ｔａよりも小さ
くなるので、不揮発性メモリ１５６は、必ず無変調期
間、すなわちＬＳＩ１６１の電源ＶＤＤが高い状態で完
結することができ、通信距離を伸ばすことが可能とな
る。
メントする周期Ｔｂは、最小無変調期間Ｔａよりも小さ
くなるので、不揮発性メモリ１５６は、必ず無変調期
間、すなわちＬＳＩ１６１の電源ＶＤＤが高い状態で完
結することができ、通信距離を伸ばすことが可能とな
る。
【００２５】
【発明の効果】本発明によれば、不揮発性メモリを起動
する信号のタイミングを適切にすることにより、不揮発
性メモリの電力消費による影響が回避される。その結
果、通信距離を長くし、またより安定して信号を復元す
ることが可能となる。
する信号のタイミングを適切にすることにより、不揮発
性メモリの電力消費による影響が回避される。その結
果、通信距離を長くし、またより安定して信号を復元す
ることが可能となる。
【図１】 本発明の実施の形態１における非接触データ
送受信回路を示すブロック図
送受信回路を示すブロック図
【図２】 図１の回路におけるエッジ検出回路の構成を
示す図
示す図
【図３】 図１の回路のタイミングチャート
【図４】 実施の形態２における非接触データ送受信回
路を示すブロック図
路を示すブロック図
【図５】 図４の回路のタイミングチャート
【図６】 従来の非接触データ送受信システムを示すブ
ロック図
ロック図
【図７】 図６のシステムのタイミングチャート
【図８】 図６のシステムの動作を示すタイミングチャ
ート
ート
１，１３ アンテナ ２ 整流回路 ３ 復調回路 ４ 変調回路 ５ 制御回路 ６ 不揮発性メモリ ７，１０ コイル ８，１１ コンデンサ ９ ＬＳＩ １２ リーダ・ラーター １０１ アンテナ １０２ 整流回路 １０３ 復調回路 １０４ 変調回路 １０５ 制御回路 １０６ 不揮発性メモリ １０７ コイル １０８ コンデンサ １０９ エッジ検出回路 １１０ ＬＳＩ １２０，１２１ Ｄフリップフロップ回路（Ｄ−ＦＦ） １２２ インバータ回路 １２３ ＡＮＤ回路 １５１ アンテナ １５２ 整流回路 １５３ 復調回路 １５４ 変調回路 １５５ 制御回路 １５６ 不揮発性メモリ １５７ コイル １５８ コンデンサ １５９ カウンタ回路 １６０ 分周回路 １６１ ＬＳＩ
Claims (4)
- 【請求項１】 データを記憶するための不揮発性メモリ
を内蔵し、リーダ・ライターとの間で振幅変調方式の通
信信号により非接触でデータの送受信を行う半導体記憶
装置において、前記通信信号が無変調の期間に前記不揮
発性メモリを起動する手段を有することを特徴とする半
導体記憶装置。 - 【請求項２】 リーダ・ライターから振幅変調により送
られてくる通信データの立ち上がりエッジを検出する手
段を有し、この立ち上がりエッジを検出した信号を用い
て、前記内蔵する不揮発性メモリを起動することを特徴
とする請求項１記載の半導体記憶装置。 - 【請求項３】 データを記憶するための不揮発性メモリ
を内蔵し、リーダ・ライターとの間で振幅変調方式の通
信信号により非接触でデータの送受信を行う半導体記憶
装置において、前記不揮発性メモリを動作する期間を、
前記通信信号が無変調の期間内に完了する手段を有する
ことを特徴とする半導体記憶装置。 - 【請求項４】 前記通信信号の搬送波から生成したクロ
ック（ＣＬＫ）を分周してクロック（ＣＬＫｎ）信号を
生成する分周回路と、前記分周クロック（ＣＬＫｎ）信
号をクロックとするカウンタ回路と、前記カウンタ値に
よって前記不揮発性メモリの起動信号を生成する手段と
を備え、前記分周クロック（ＣＬＫｎ）の周期を前記通
信信号の最小無変調期間以内に設定したことを特徴とす
る請求項３記載の半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000374928A JP3961215B2 (ja) | 2000-12-08 | 2000-12-08 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000374928A JP3961215B2 (ja) | 2000-12-08 | 2000-12-08 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002183688A true JP2002183688A (ja) | 2002-06-28 |
| JP3961215B2 JP3961215B2 (ja) | 2007-08-22 |
Family
ID=18844018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000374928A Expired - Fee Related JP3961215B2 (ja) | 2000-12-08 | 2000-12-08 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3961215B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006072826A (ja) * | 2004-09-03 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 無線タグシステム、リーダライタ、無線タグ装置およびデータの書き込み・読み出し方法 |
| KR101506337B1 (ko) | 2008-03-07 | 2015-03-26 | 삼성전자주식회사 | 스마트 카드 시스템 및 그 구동 방법 |
-
2000
- 2000-12-08 JP JP2000374928A patent/JP3961215B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006072826A (ja) * | 2004-09-03 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 無線タグシステム、リーダライタ、無線タグ装置およびデータの書き込み・読み出し方法 |
| JP4657657B2 (ja) * | 2004-09-03 | 2011-03-23 | パナソニック株式会社 | リーダライタ、及び無線タグシステム |
| KR101506337B1 (ko) | 2008-03-07 | 2015-03-26 | 삼성전자주식회사 | 스마트 카드 시스템 및 그 구동 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3961215B2 (ja) | 2007-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10560156B2 (en) | Method and device for modulating an active load | |
| JP5323517B2 (ja) | 半導体装置、携帯通信端末及びマイクロコンピュータ | |
| JP4558259B2 (ja) | コンビネーション型ｉｃカード | |
| JPH0962816A (ja) | 非接触ｉｃカードおよびこれを含む非接触ｉｃカードシステム | |
| JPWO2005101304A1 (ja) | 半導体集積回路、及びこれを搭載した非接触型情報システム | |
| JP2007102383A (ja) | 非接触タグ、非接触タグの制御方法 | |
| JP3531477B2 (ja) | 非接触カードの通信方法及び該通信に用いる集積回路 | |
| JP4738771B2 (ja) | 通信システム、及び通信方法 | |
| JPH1090405A (ja) | 情報処理装置 | |
| EP1800446B1 (en) | Semiconductor device | |
| US20100252631A1 (en) | High speed contactless communication | |
| JP2001045083A (ja) | Ｐｓｋ信号のキャリア同期型復調装置 | |
| JP2003162700A (ja) | 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびｉｃカード | |
| JP2002183688A (ja) | 半導体記憶装置 | |
| JP2006303970A (ja) | 非接触式通信システム | |
| EP2345170B1 (en) | Semiconductor device | |
| JP2002511222A (ja) | 電力消費低減手段を有する受動データキャリア | |
| US20240113855A1 (en) | Method and integrated circuit for clock recovery in an rfid tag | |
| KR100617330B1 (ko) | 스마트 카드가 오실레이터를 포함하는 장치와 데이터를 교환하는 것을 가능하게 하는 방법 및 스마트 카드와 통신하는 장치 | |
| JPH05135226A (ja) | 非接触型情報媒体 | |
| US7400874B2 (en) | Integrated circuit comprising a clock-signal generator, smart card comprising an integrated circuit of this kind and associated method for the generation of clock signals | |
| JPH10173570A (ja) | 非接触ｉｃカード装置 | |
| JP2003333112A (ja) | 復調装置 | |
| JP2008306317A (ja) | ビットクロック生成回路、ビットクロック位相補正方法および非接触ｉｃカード | |
| JP4675976B2 (ja) | コンビネーション型ｉｃカード、及びコンビネーション型ｉｃカードの通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070516 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |