JPWO2005101304A1 - 半導体集積回路、及びこれを搭載した非接触型情報システム - Google Patents

半導体集積回路、及びこれを搭載した非接触型情報システム Download PDF

Info

Publication number
JPWO2005101304A1
JPWO2005101304A1 JP2006512338A JP2006512338A JPWO2005101304A1 JP WO2005101304 A1 JPWO2005101304 A1 JP WO2005101304A1 JP 2006512338 A JP2006512338 A JP 2006512338A JP 2006512338 A JP2006512338 A JP 2006512338A JP WO2005101304 A1 JPWO2005101304 A1 JP WO2005101304A1
Authority
JP
Japan
Prior art keywords
voltage
data
circuit
semiconductor integrated
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006512338A
Other languages
English (en)
Other versions
JP4238265B2 (ja
Inventor
中根　譲治
譲治 中根
辰己 角
辰己 角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2005101304A1 publication Critical patent/JPWO2005101304A1/ja
Application granted granted Critical
Publication of JP4238265B2 publication Critical patent/JP4238265B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0707—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0712—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of triggering distinct operating modes or functions dependent on the strength of an energy or interrogation field in the proximity of the record carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Near-Field Transmission Systems (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

非接触型情報媒体（半導体集積回路）と、この非接触型情報媒体と非接触状態で通信を行うリーダーライタとの間の通信可能な距離を延ばし、また、非接触型情報媒体からデータをリーダーライタに返信する際に、電源電圧が低下しても安定してデータの送受信を行うことができるようにするために、データを非接触型情報媒体から返信する場合には、不揮発性メモリ回路部３００よりも低電圧で動作できるロジック回路部２００に、返信すべきデータを保持させ、データが返信される期間には、リセット発生回路１６０で用いるリセット検知下限電圧をそれ以外の期間に比べ低下させる。

Description

本発明は、電磁波によって電力の供給を受ける半導体集積回路、およびこの半導体集積回路を搭載した非接触型情報媒体を含む情報システム（非接触型情報システム）に関するものである。
近年、コイルの相互誘導現象を利用して所定波長の電磁波によって電力の供給を受ける半導体集積回路を用い、電力の供給と同時にデータの送受信を行う非接触ＩＣカードなどのデータキャリアが実用段階に入っている。この非接触ＩＣカードの種類は、非接触ＩＣカードとの間で電波の送受信を行うリーダーライタと当該非接触ＩＣカードとの間で通信が可能な距離によって、密着型、近接型、および近傍型に分類されており、それぞれについての標準規格も整いつつある。
特に、リーダーライタから１０［ｃｍ］程度までの距離で用いることが可能な近接型の非接触ＩＣカードは、定期券などの用途によく用いられ、駅の改札口などで定期入れから定期券（非接触ＩＣカード）を取り出すことなく、リーダーライタとの非接触状態での情報のやり取りに基づいて、改札口のゲートの開閉制御を行うことが可能である。このように、非接触ＩＣカード、および非接触ＩＣカードを用いた情報システム（非接触型情報システム）は、きわめて広い範囲で使用される可能性を有するものである。
このような非接触型情報システムでは、例えば非接触ＩＣカードからリーダーライタにデータを返信する場合には、非接触ＩＣカードが有する磁気結合されたコイル（アンテナコイル）の負荷を変動させて信号（データ）を変調することによりデータの返信が実現されている。
また、非接触型情報システムでは、データの送受信時に例えば非接触ＩＣカードとリーダーライタの物理的な距離が大きいこと等が原因で、コイルの相互誘導現象によって発生する電圧が小さくなると、非接触ＩＣカードとリーダーライタとの通信が不可能になってしまう場合がある。このため、従来の非接触ＩＣカードでは、電源電圧が前もって定められたリセット検知下限電圧を下回った場合に、内部の半導体集積回路をリセットするようして、正確なデータ通信が担保されている。（例えば、特許文献１を参照。）
特開平８−７７３１８号公報
しかし、アンテナコイルの負荷を変動させて信号を変調すると、非接触ＩＣカードからリーダーライタに対してデータの返信が行われる期間は、非接触ＩＣカードとリーダーライタとの物理的な距離がそれほど大きくない場合であっても、アンテナコイルに発生する電圧は一時的に下がってしまう。
すなわち、従来の非接触ＩＣカードは、非接触ＩＣカードとリーダーライタの物理的な距離がある程度以上に離れたり、リーダーライタに対してデータの返信が行われたりすることによって、アンテナコイルに発生する電圧が下がり、電源電圧が前記リセット検知下限電圧よりも低くなると、例え送受信の途中であっても、非接触ＩＣカード内部の半導体集積回路が絶えずリセットされてしまい、非接触ＩＣカードとリーダーライタとの間でデータ通信ができなくなってしまう場合があるという問題を有していた。
本発明は、前記の問題に着目してなされたものであり、非接触型情報媒体（半導体集積回路）と、この非接触型情報媒体と非接触状態で通信を行うリーダーライタとの間の通信可能な距離を延ばし、また、非接触型情報媒体からデータをリーダーライタに返信する際に、電源電圧が低下しても安定してデータの送受信を行うことができる非接触型情報媒体を提供することを課題とする。
前記の課題を解決するため、請求項１の発明は、
アンテナコイルが受信した電磁波によって電源電圧の供給を受ける一方、前記アンテナコイルを介してデータの送受信を行う半導体集積回路であって、
データが格納されるメモリ回路と、
前記アンテナコイルが接続される一対の端子と、
送信するデータに応じて、前記端子間の負荷を変化させることによって、前記アンテナコイルを介してデータを送信する変調送信回路と、
前記メモリ回路に格納されたデータを前記変調送信回路に出力する送信制御回路と、
前記電源電圧が所定の閾値を下回った場合に、前記送信制御回路をリセットするリセット信号を前記送信制御回路に出力するリセット信号発生回路とを備え、
前記送信制御回路は、データを送信中の状態であることを示す送信状態信号を出力するように構成され、
前記リセット信号発生回路は、前記送信状態信号が出力されている期間は、前記送信状態信号が出力されていない期間よりも前記閾値を低くするように構成されていることを特徴とする。
これにより、データの送信状態であるかどうかに応じて、リセット信号が出力される電源電圧（リセット検知下限電圧）が変更されるので、例えばこの半導体集積回路を所定周波数の電磁波を送受信するコイル（アンテナコイル）と接続して非接触型情報媒体（非接触ＩＣカード）を構成すれば、この非接触ＩＣカードに対して電磁波を用いて電源電圧の供給、およびデータの送受信を行うリーダーライタとの間の通信可能な距離を延ばし、安定してデータの送受信を行うことができる。
また、請求項２の発明は、
請求項１の半導体集積回路であって、
前記リセット信号発生回路は、前記電源電圧を分圧する分圧抵抗器を有し、前記分圧抵抗器によって分圧された電圧が所定の基準電圧よりも低い場合に、前記リセット信号を出力するように構成されていることを特徴とする。
また、請求項３の発明は、
請求項２の半導体集積回路であって、
前記リセット信号発生回路は、前記送信状態信号が出力されている期間は、前記分圧された電圧が、前記送信状態信号が出力されていない期間よりも高くなるように分圧比を変更するように構成されていることを特徴とする。
また、請求項４の発明は、
請求項３の半導体集積回路であって、
前記分圧抵抗器は、３個以上の抵抗器から成る直列抵抗器であり、
前記リセット信号発生回路は、前記電源電圧を分圧する前記直列抵抗器の個数を変更することによって前記分圧比を変更するように構成されていることを特徴とする。
これらにより、回路規模を増大させず簡単な回路構成で、分圧抵抗器の個数を変更して、リセット検知下限電圧を切り替えることができる。
また、請求項５の発明は、
請求項１から請求項４のうちの何れか１項の半導体集積回路であって、
前記送信制御回路は、前記メモリ回路に格納されたデータを前記変調送信回路に出力すると同時に前記送信状態信号を出力するように構成されていることを特徴とする。
これにより、電源電圧がリセット検知下限電圧よりも低下する前に、前記リセット検知下限電圧を低く切り替えることができる。
また、請求項６の発明は、
請求項１の半導体集積回路であって、
前記送信制御回路は、前記メモリ回路に格納されたデータを保持するバッファを有し、前記バッファに保持したデータを前記変調送信回路に出力するように構成されていることを特徴とする。
これにより、送信すべきデータが送信制御回路に保持されるので、送信時にメモリ回路を動作させないようにできる。すなわち、一般的に論理ゲートのみで構成される送信制御回路は、論理ゲートだけではなくメモリセルなどにより構成されるメモリ回路よりも低い電圧で動作できるので、データが送信される期間に前記リセット検知下限電圧を低下さても、前記非接触ＩＣカードとリーダーライタとの間の通信可能な距離を延ばし、安定してデータの送受信を行うことができる。
また、請求項７の発明は、
請求項１の半導体集積回路であって、
前記送信制御回路は、前記変調送信回路へのデータの出力が終了し、前記変調送信回路にデータを出力するために要した時間以上の時間が経過した後に、前記送信状態信号の出力を停止するように構成されていることを特徴とする。
これにより、例えば、データの送信が終了した後に、半導体集積回路の内部容量が大きいことなどが原因で、電源電圧の立ち上がりが遅い場合などに、不用意にリセット信号が出力されるのを防止できる。
また、請求項８の発明は、
請求項１の半導体集積回路であって、
さらに、前記電源電圧が所定の閾値を超えた場合に、前記送信制御回路をリセットするリセット信号を前記送信制御回路に出力する高電圧側リセット信号発生回路を備え、
前記高電圧側リセット信号発生回路は、前記送信状態信号が出力されている期間は、前記送信状態信号が出力されていない期間よりも前記閾値を低くするように構成されていることを特徴とする。
また、請求項９の発明は、
請求項８の半導体集積回路であって、
前記高電圧側リセット信号発生回路は、前記電源電圧を分圧する分圧抵抗器を有し、前記分圧抵抗器によって分圧した電圧が所定の基準電圧よりも高い場合に、前記リセット信号を出力するように構成されていることを特徴とする。
また、請求項１０の発明は、
請求項９の半導体集積回路であって、
前記高電圧側リセット信号発生回路は、前記送信状態信号が出力されている期間は、前記分圧した電圧が、前記送信状態信号が出力されていない期間よりも高くなるように分圧比を変更するように構成されていることを特徴とする。
また、請求項１１の発明は、
請求項１０の半導体集積回路であって、
前記分圧抵抗器は、３個以上の抵抗器から成る直列抵抗器であり、
前記高電圧側リセット信号発生回路は、前記電源電圧を分圧する前記直列抵抗器の個数を変更することによって前記分圧比を変更するように構成されていることを特徴とする。
これらにより、電源電圧が所定の電圧（リセット検知上限電圧）よりも高くなった場合に、リセット信号が出力され、また前記リセット検知上限電圧は、データの送信状態かどうかに応じて切り替えられる。したがって、例えば所定の電磁波を用いずに電源電圧を外部より入力して、半導体集積回路を動作させようとした場合、リセット信号ＲＥＳＥＴが発生しないようにするためには、入力する電圧は常にリセット検知下限電圧よりも高く、かつリセット検知上限電圧よりも低い電圧に設定する必要がある。すなわち、外部より電源電圧を入力して半導体集積回路を動作させるのは、非常に困難であり、非接触ＩＣカードの安全性を大幅に向上させることが可能となる。
また、請求項１２の発明は、
請求項１に記載の半導体集積回路、および前記半導体集積回路に接続されて電磁波を送受信するアンテナコイルを有する非接触型情報媒体と、
前記非接触型情報媒体に対し、電磁波によって電源電圧の供給、およびデータの送受信を行うデータ送受信装置と、
を備えたことを特徴とする。
これにより、非接触型情報媒体（非接触ＩＣカード）と、この非接触ＩＣカードに対して電源電圧の供給、およびデータの送受信を行うデータ送受信装置（リーダーライタ）との間の通信可能な距離を延ばし、安定してデータの送受信を行うことができる。
本発明によれば、非接触型情報媒体（半導体集積回路）と、この非接触型情報媒体と非接触状態で通信を行うリーダーライタとの間の通信可能な距離を延ばし、また、非接触型情報媒体からデータをリーダーライタに返信する際に、電源電圧が低下しても安定してデータの送受信を行うことができる。
図１は、非接触ＩＣカードシステムの概略図である。 図２は、本発明の実施形態に係る非接触ＩＣカード用ＬＳＩの構成を示すブロック図である。 図３は、本発明の実施形態に係る変調回路、および整流回路の構成を示すブロック図である。 図４は、磁界強度と変調度との関係を示す図である。 図５は、返信信号ＴＸＤＡＴＡとコイル端子間の電圧、電源電圧、リセット検知下限信号等との関係を示す波形図である。 図６は、本発明の実施形態に係るリセット発生回路の構成を示すブロック図である 図７は、スイッチ信号ＳＷを切り替えるタイミング、電源電圧の変動を示す波形図である。 図８は、本発明の実施形態の変形例における、返信信号ＴＸＤＡＴＡとリセット検知電圧等の関係を示す波形図である。
符号の説明
１００ アナログ回路部
１１０ 整流回路
１１１ ダイオード
１１２ ダイオード
１２０ 電源回路
１３０ クロック発生回路
１４０ 復調回路
１５０ 変調回路
１５１ 変調度調整抵抗
１５２ 変調用トランジスタ
１６０ リセット発生回路
１６１ インバータ
１６２ リセット検知下限電圧設定用トランジスタ
１６３〜１６５ 抵抗器
１６６ 参照電圧発生回路
１６７ 比較器
２００ ロジック回路部
３００ 不揮発性メモリ回路部
４１０ コイル端子
４２０ コイル端子
１０００ 非接触ＩＣカード
１１００ 非接触ＩＣカード用ＬＳＩ
１２００ アンテナコイル
１３００ 同調用容量
２０００ リーダーライタ
２１００ アンテナコイル
３０００ ホスト機
以下、本発明の実施形態について図面を参照しながら説明する。
《発明の実施形態１》
（非接触ＩＣカードシステムの構成）
図１は、本発明の実施形態１に係る非接触型情報システム（非接触ＩＣカードシステム）の構成の概要を示すブロック図である。この非接触ＩＣカードシステムは非接触ＩＣカード１０００とリーダーライタ２０００とから構成されている。また、リーダーライタ２０００は、所定のデータ処理を行うホスト機３０００と接続されて通信を行うようになっている。
このような構成の非接触ＩＣカードシステムでは、非接触ＩＣカード１０００がリーダーライタ２０００に近づけられると、電磁波によって電源電圧の供給を受け、非接触状態であっても電磁波を用いたデータ通信が行われる。このデータ通信は、リーダーライタ２０００が非接触ＩＣカード１０００に対してデータを送信し、その後に非接触ＩＣカード１０００がリーダーライタ２０００に対してデータを返信するという手順で行われる。このデータ通信の結果、リーダーライタ２０００は、非接触ＩＣカード１０００のメモリに格納されている個人情報などのデータを獲得することができる。さらに、リーダーライタ２０００とホスト機３０００とが通信を行って、リーダーライタ２０００が獲得したデータをホスト機３０００に転送すれば、非接触ＩＣカード１０００に記録されたデータを広く利用することが可能になる。
（非接触ＩＣカード１０００の構成）
非接触ＩＣカード１０００は、図２に示すように、非接触ＩＣカード用ＬＳＩ１１００、アンテナコイル１２００、および同調用容量１３００とを備えて構成され、リーダーライタ２０００のアンテナコイル２１００から出力された電磁波をアンテナコイル１２００で受信し、受信した電磁波によって非接触ＩＣカード用ＬＳＩ１１００が電源電圧の供給を受けて動作するようになっている。
非接触ＩＣカード用ＬＳＩ１１００は、図２に示すように、アナログ回路部１００、ロジック回路部２００、データが格納される不揮発性メモリ回路部３００、およびコイル端子４１０・４２０を備えて構成されている。
非接触ＩＣカード用ＬＳＩ１１００のコイル端子４１０・４２０には、アンテナコイル１２００が接続され、またアンテナコイル１２００には同調用容量１３００が接続されている。したがって、アンテナコイル１２００がリーダーライタ２０００から電磁波を受信すると、コイル端子４１０とコイル端子４２０との間に交流電圧が発生し、発生した交流電圧は、アナログ回路部１００に入力される。
（アナログ回路部１００の構成）
アナログ回路部１００は、図２に示すように整流回路１１０、電源回路１２０、クロック発生回路１３０、復調回路１４０、変調回路１５０、およびリセット発生回路１６０を備えて構成されている。
整流回路１１０は、図３に示すように、ダイオード１１１とダイオード１１２とを備えて構成された倍電圧整流回路であり、コイル端子４１０・４２０間に発生した交流電圧を直流電圧に整流し、電圧を安定化させ、電源電圧Ｖｄｄを出力するようになっている。倍電圧整流回路は、他の種類の整流回路よりも、整流後に得られる電圧の値が大きいという特徴を持っている。
また、整流回路１１０は、整流された信号（受信データ信号）を復調回路１４０に出力するようになっている。
電源回路１２０は、整流回路１１０で整流された電源電圧Ｖｄｄを非接触ＩＣカード用ＬＳＩ１１００の全体に送るようになっている。これにより、非接触ＩＣカード用ＬＳＩ１１００全体の動作が可能になる。
クロック発生回路１３０は、アンテナコイル１２００の両端に発生する交流電圧を受けて生成したクロック信号ＣＬＫをロジック回路部２００に出力するようになっている。
復調回路１４０は、前記受信データ信号を復調し、復調した信号（復調信号ＲＸＤＡＴＡ）をロジック回路部２００に出力するようになっている。
（変調回路１５０の構成）
変調回路１５０は、図３に示すように、変調度調整抵抗１５１と変調用トランジスタ１５２とを備えて構成された負荷変調型の変調回路であり、ロジック回路部２００から入力された返信信号ＴＸＤＡＴＡを変調し、変調された信号をコイル端子４１０・４２０に出力するようになっている。アンテナコイル１２００の両端に発生した交流電圧（コイル端子４１０・４２０間の電圧）は、変調回路１５０の変調用トランジスタ１５２と変調度調整抵抗１５１で変化する。すなわち、非接触ＩＣカード１０００の負荷が変化することになる。
変調回路１５０で用いられる変調度調整抵抗１５１の抵抗値は、次のようにして設定される。
一般に変調回路１５０の特性は、図４に示すように、非接触ＩＣカード１０００とリーダーライタ２０００のデータ通信能力を示す変調度によって表される。この変調度は、非接触ＩＣカードに関する国際規格ＩＳＯ／ＩＥＣ１４４４３−２において規定されている規格を満足する必要がある。この規格を満たすためには、図４の実線（１）を境界として、変調回路１５０の持つ変調度が、実線（１）で区切られる上側の領域（３０／Ｈ１．２［ｍＶｐ］）に存在する必要がある。一般に磁界強度が弱いほど非接触ＩＣカード１０００に発生する電圧が小さいため、非接触ＩＣカード１０００とリーダーライタ２０００とのデータ通信を可能とするためには変調度を大きくする必要がある。
変調度の大きさは、図４の実線（２）および実線（３）に示すように、磁界強度、すなわちコイル端子４１０・４２０間に発生する電圧には、ほとんど依存せず、変調回路１５０の変調度調整抵抗１５１の抵抗値に依存する。そこで、変調度調整抵抗１５１の抵抗値を所定の値よりも小さな抵抗値に設定することによって、低磁界強度の状態でも、非接触ＩＣカード１０００とリーダーライタ２０００とのデータ通信が十分可能な程度に変調度を高くし、安定なデータ通信を行うことが可能になる。
（リセット発生回路１６０の構成）
リセット発生回路１６０は、ロジック回路部２００から入力されるスイッチ信号ＳＷ（Ｈｉｇｈレベルの場合に、非接触ＩＣカード１０００からリーダーライタ２０００へのデータの返信期間中であることを示す信号）に応じて切り替えられる閾値（リセット検知下限電圧Ｖｒｅｓｅｔ）と、電源電圧Ｖｄｄとを比較し、リセット検知下限電圧Ｖｒｅｓｅｔよりも電源電圧Ｖｄｄが下回った場合に、ロジック回路部２００をリセットするリセット信号ＲＥＳＥＴをＬｏｗレベル（Ｌレベル）からＨｉｇｈレベル（Ｈレベル）に遷移させてロジック回路部２００に出力し、またリセット検知下限電圧Ｖｒｅｓｅｔに達した場合に、リセット信号ＲＥＳＥＴをＨレベルからＬレベルに遷移させる。スイッチ信号ＳＷがＬレベルの期間（データの返信以外の動作をしている期間）にリセット検知下限電圧Ｖｒｅｓｅｔとして用いられる値（Ｖｒｅ１）は、非接触ＩＣカード用ＬＳＩ１１００の全体が誤動作を引き起こさない程度の電圧レベルに設定される。また、スイッチ信号ＳＷがＨレベルの期間（データの返信期間）に用いられる値（Ｖｒｅ２）は、少なくともロジック回路部２００が誤動作を引き起こさない程度の電圧レベルであって、かつ後述するようにデータの返信により電源電圧Ｖｄｄ（コイル端子４１０・４２０間の電圧）が低下した状態よりも低い電圧に設定される（不揮発性メモリ回路部３００は、この電圧で誤動作する可能性があってもよい。）。
上記のように、データの返信が行われている期間であるかどうかに応じて、リセット検知下限電圧Ｖｒｅｓｅｔが切り替えられるは、次の理由による。
例えば、非接触ＩＣカード１０００からリーダーライタ２０００へデータの返信が行われている期間（ロジック回路部２００が出力した返信信号ＴＸＤＡＴＡがＬレベルである期間）は、変調回路１５０の変調用トランジスタ１５２がオンになり、コイル端子４１０・４２０間の電圧が低下するが、コイル端子４１０・４２０間の電圧が十分に大きな電圧であった場合（例えば非接触ＩＣカード１０００とリーダーライタ２０００とが近接している場合）、または変調回路１５０の変調度調整抵抗１５１の抵抗値が十分に大きい場合には、変調用トランジスタ１５２がオン状態でも供給電力が十分に大きいため、コイル端子４１０・４２０間の電圧の低下は小さい。例えば、返信信号ＴＸＤＡＴＡがＬレベルである期間に、変調度調整抵抗１５１の抵抗値が大きければ、電源電圧Ｖｄｄは図５の直線（１）のように、Ｖｄｄ０（Ｖｄｄ０＝５．０Ｖ）からＶｄｄ１（Ｖｄｄ１＝４．５［Ｖ］とする）まで低下する。したがって、電源電圧Ｖｄｄの低下も小さく、リセット検知下限電圧ＶｒｅｓｅｔがＶｄｄ１よりも低く設定されていれば、リセット信号ＲＥＳＥＴが発生しないため、非接触ＩＣカード１０００とリーダーライタ２０００とのデータ通信は可能である。
一方、コイル端子４１０・４２０間電圧が小さい場合（例えば非接触ＩＣカード１０００とリーダーライタ２０００とが離れている場合）、または変調度調整抵抗１５１の抵抗値が小さければ小さいほど、負荷変調型である変調回路１５０の変調用トランジスタ１５２がオン状態になると電源電圧Ｖｄｄの低下を引き起こしてしまう。例えば、変調度調整抵抗１５１の抵抗値が所定の値よりも小さければ、電源電圧Ｖｄｄは図５の直線（２）のように、Ｖｄｄ０からＶｄｄ２（Ｖｄｄ２＝３．０［Ｖ］とする）まで低下する。そして、リセット発生回路１６０が電源電圧Ｖｄｄの低下を検知して、リセット信号ＲＥＳＥＴを非接触ＩＣカード用ＬＳＩ１１００に出力すると非接触ＩＣカード用ＬＳＩ１１００全体の動作が停止する。非接触ＩＣカード用ＬＳＩ１１００の動作が停止すると、非接触ＩＣカード１０００とリーダーライタ２０００とのデータ通信が不可能になる。
したがって、変調度調整抵抗１５１の抵抗値を小さくすると、低磁界強度時の状態では、ロジック回路部２００から変調回路１５０に送られる返信信号ＴＸＤＡＴＡがＬレベルの場合（非接触ＩＣカード１０００からリーダーライタ２０００へデータの返信が行われる場合）に、電源電圧Ｖｄｄの低下が大きくなっていしまい、リセット発生回路１６０がリセット信号ＲＥＳＥＴをロジック回路部２００に出力すると非接触ＩＣカード１０００とリーダーライタ２０００とのデータ通信が不可能になってしまう場合がある。
以上をまとめると、変調度調整抵抗１５１の抵抗値を小さくすれば変調度が高くなる反面、非接触ＩＣカード１０００からリーダーライタ２０００へのデータの返信時に低下する電源電圧の幅が大きくなる。一方、変調度調整抵抗１５１の抵抗値を大きくすれば非接触ＩＣカード１０００からリーダーライタ２０００へデータの返信が行われる時に、低下する電源電圧の幅が小さい反面、低磁界強度の状態では変調度が小さくなる。
そこで、変調回路１５０の変調度調整抵抗１５１の値を十分な変調度が得られる値に設定し、低下する電源電圧Ｖｄｄの幅が大きい場合にも、リセット信号ＲＥＳＥＴがＨレベルにならず、非接触ＩＣカード１０００とリーダーライタ２０００とのデータ通信が可能な状態を保つためには、非接触ＩＣカード１０００からリーダーライタ２０００へデータの返信が行われている期間は、上記のようにリセット発生回路１６０のリセット検知下限電圧Ｖｒｅｓｅｔをデータの返信時の電源電圧（Ｖｄｄ２）よりも下げる必要がある。
（リセット発生回路１６０の具体的な構成）
リセット発生回路１６０は、具体的には、図６に示すように、インバータ１６１、リセット検知下限電圧設定用トランジスタ１６２、抵抗器１６３〜１６５、参照電圧発生回路１６６、および比較器１６７を備えて構成される。
インバータ１６１は、スイッチ信号ＳＷのレベルを反転させるようになっている。
リセット検知下限電圧設定用トランジスタ１６２は、スイッチ信号ＳＷがインバータ１６１を介してゲート端子に入力され、電源電圧Ｖｄｄを分圧して降下させるように直列に接続された抵抗器（抵抗器１６３〜１６５）の個数を切り替えるようになっている。これにより、スイッチ信号ＳＷがＨレベルの場合に抵抗器１６３と抵抗器１６４との接続点の電圧が電源電圧Ｖｄｄになる。
抵抗器１６３〜１６５は、抵抗値がそれぞれＲ１、Ｒ２、およびＲ３の抵抗器であり、電源電圧Ｖｄｄを分圧して降下させるようになっている。
参照電圧発生回路１６６は、所定の電圧を発生させる回路であり、例えばバンドギャップ参照電圧発生回路等によって構成される。なお、以下の説明では、参照電圧発生回路１６６の出力電圧Ｖｒｅｆが約１．２Ｖである例を説明する。
比較器１６７は、抵抗器１６４と抵抗器１６５との接続点における電圧ＶＲと参照電圧発生回路１６６の出力電圧Ｖｒｅｆとの電圧比較を行うようになっている。
上記のように構成されることにより、リセット発生回路１６０は、ロジック回路部２００からスイッチ信号ＳＷが送られた場合に、抵抗器１６４と抵抗器１６５との接続点の電圧ＶＲを所定の電圧に引き上げることによって、リセット検知下限電圧Ｖｒｅｓｅｔを所定の電圧に下げることができる。
電圧ＶＲは、抵抗器１６３〜１６５の抵抗値を所定の値に設定するだけで、極めて容易に設定することができる。例えば、スイッチ信号ＳＷがＬレベルの場合のリセット検知下限電圧Ｖｒｅｓｅｔ（＝Ｖｒｅ１）が４．５［Ｖ］、スイッチ信号ＳＷがＨレベルの場合のリセット検知下限電圧Ｖｒｅｓｅｔ（＝Ｖｒｅ２）が３．０［Ｖ］、および参照電圧発生回路１６６の出力電圧Ｖｒｅｆが１．２Ｖ、Ｒ１＋Ｒ２＋Ｒ３＝１［ＭΩ］であるとすれば、抵抗器１６３〜１６５の抵抗値Ｒ１、Ｒ２、およびＲ３は、以下に示す（式１）〜（式３）の連立方程式を解くことで一様に定まる。
（式１）Ｒ１＋Ｒ２＋Ｒ３＝１０００［ｋΩ］
（式２）４．５／（Ｒ１＋Ｒ２＋Ｒ３）＝１．２／Ｒ３
《スイッチ信号ＳＷがＬレベルの場合に、リセット発生回路１６０の抵抗器に流れる電流値》
（式３）３．０／（Ｒ２＋Ｒ３）＝１．２／Ｒ３
《スイッチ信号ＳＷがＨレベルの場合に、リセット発生回路１６０の抵抗器に流れる電流値》
上記（式１）〜（式３）より、抵抗器１６３〜１６５のそれぞれの抵抗値は、Ｒ１＝３３３．３３［ｋΩ］、Ｒ２＝４００．００［ｋΩ］、およびＲ３＝２６６．６７［ｋΩ］となる。
したがって、スイッチ信号ＳＷがＬレベルの場合は、電源電圧Ｖｄｄを分圧する抵抗器は、抵抗器１６３・１６４・１６５の直列抵抗となり、リセット検知下限電圧ＶｒｅｓｅｔがＶｒｅ１＝４．５［Ｖ］となる。そして、抵抗器１６４と抵抗器１６５との接点の電圧ＶＲが１．２Ｖよりも小さい場合（すなわち電源電圧ＶｄｄがＶｒｅ１＝４．５［Ｖ］よりも小さい場合）に、リセット信号ＲＥＳＥＴがＬレベルからＨレベルに遷移する。
また、スイッチ信号ＳＷがＨレベルの場合は、電源電圧Ｖｄｄを分圧する抵抗器は、抵抗器１６４と抵抗器１６５との直列抵抗となり、リセット検知下限電圧ＶｒｅｓｅｔがＶｒｅ２＝３．０［Ｖ］となる。そして、電圧ＶＲが１．２Ｖよりも小さい場合（電源電圧ＶｄｄがＶｒｅ２＝３．０［Ｖ］よりも小さい場合）に、リセット信号ＲＥＳＥＴがＬレベルからＨレベルに遷移する。
反対に、リセット検知下限電圧Ｖｒｅｓｅｔの電圧を、Ｖｒｅ１＝４．５［Ｖ］、Ｖｒｅ２＝３．０［Ｖ］にするためには、図６のような回路構成で、抵抗器１６３〜１６５の抵抗値をそれぞれＲ１＝３３３．３３［ｋΩ］、Ｒ２＝４００．００［ｋΩ］、Ｒ３＝２６６．６７［ｋΩ］となるように設定すればよい。
このように、リセット発生回路１６０において、複数の抵抗器を直列に配置し、スイッチ信号ＳＷの状態に応じ、リセット検知下限電圧設定用トランジスタ１６２によって、電源電圧Ｖｄｄを降下させる抵抗器の個数を変えるので、回路規模を増大させずに簡単な回路構成で、２種類のリセット検知下限電圧Ｖｒｅ１とＶｒｅ２とを切り替えることができる。
（ロジック回路部２００の構成）
ロジック回路部２００は、非接触ＩＣカード１０００からリーダーライタ２０００へデータの返信が行われる場合に、前記リセット検知下限電圧Ｖｒｅｓｅｔを切り替えるために、スイッチ信号ＳＷをリセット発生回路１６０に出力するようになっている。具体的には、データの返信期間には、Ｈレベルのスイッチ信号ＳＷを出力し、データの返信期間以外の期間には、Ｌレベルのスイッチ信号ＳＷを出力する。スイッチ信号ＳＷをＨレベルに遷移させるタイミングは、データを変調回路１５０に出力するのと同時である。これにより、電源電圧がリセット検知下限電圧よりも低下する前に、前記リセット検知下限電圧を低く切り替えることができる。
また、スイッチ信号ＳＷをＨレベルからＬレベルに戻す場合には、図７の実線（３）のように、データの返信が終わったタイミングよりも遅れてスイッチ信号ＳＷをＬレベルに遷移させるようになっている。
例えば、図７は、非接触ＩＣカード１０００とリーダーライタ２０００との間で、データ通信が行われる際の各信号波形の拡大図である。この例では、返信信号ＴＸＤＡＴＡがＬレベル状態である期間は、変調回路１５０によりコイル端子４１０・４２０間の電圧がＶｄｄ２まで低下する。そして、データの返信が終了すると返信信号ＴＸＤＡＴＡはＬレベルからＨレベル状態となり、コイル端子４１０・４２０間の電圧がＶｄｄ０レベルに向かって上昇し、その電圧上昇にともなって、電源電圧Ｖｄｄは、Ｖｄｄ２からＶｄｄ０に向かって上昇する。
しかし、非接触ＩＣカード用ＬＳＩ１１００内部に寄生的に含まれる容量や付加される容量により、電源電圧Ｖｄｄの上昇速度は異なってくる。具体的には、非接触ＩＣカード用ＬＳＩ１１００の内部容量が大きい場合は、図７の実線（２）のように、非接触ＩＣカード１０００からリーダーライタ２０００へデータの返信が終わったときから、電源電圧Ｖｄｄがゆっくりと上昇する。
したがって、ロジック回路部２００からリセット発生回路１６０へ送られるスイッチ信号ＳＷがＨレベルからＬレベルへ変化するタイミングと、ロジック回路部２００から変調回路１５０に送られる返信信号ＴＸＤＡＴＡがＨレベル状態になるタイミングとの時間差が小さい場合は、電源電圧Ｖｄｄが十分にＶｄｄ０の電圧レベルに戻る前に、リセット発生回路１６０のリセット検知下限電圧Ｖｒｅｓｅｔが図７の点線（５）のように、Ｖｒｅ１まで立ち上がってしまう。その結果、リセット発生回路１６０がＨレベルのリセット信号ＲＥＳＥＴを出力し、非接触ＩＣカード１０００とリーダーライタ２０００とのデータ通信ができなくなってしまう。そこで、ロジック回路部２００は、スイッチ信号ＳＷの立下りタイミングを上記のように遅らせる必要がある。
ただし、あまりにもスイッチ信号ＳＷの立下りタイミングを遅らせ過ぎると、非接触ＩＣカード用ＬＳＩ１１００が内部処理を行う際に不揮発性メモリ回路部３００の動作が始まってしまう。そこで、図７に示すように、ロジック回路部２００は、変調回路１５０へ送る返信信号ＴＸＤＡＴＡの立ち上がりタイミングから、返信信号ＴＸＤＡＴＡがＬレベルである期間より長い期間だけ、スイッチ信号ＳＷの立下りタイミングを遅らせればよい。具体的には、非接触ＩＣカードの国際規格「ＩＳＯ／ＩＥＣ１４４４３ Ｔｙｐｅ Ｂ」における変調周波数が８４８ｋＨｚであるため、１．１８［μ秒／２］、すなわち、５９０［ｎ秒］以上の時間タイミングだけ、スイッチ信号ＳＷの立下りタイミングを遅らせればよい。具体的には、ロジック回路部２００は、クロック発生回路１３０が出力するクロック信号ＣＬＫを利用して、上記のとおりのタイミングでスイッチ信号ＳＷのレベルを遷移させるように構成される。
また、ロジック回路部２００は、不揮発性メモリ回路部３００に対して、制御信号Ｃｔｒｌとアドレス信号Ａｄｄとを出力することによって、そのアドレスに対するデータ信号ＤＡＴＡの読み出し、および書き込みを行うようになっている。
また、ロジック回路部２００は、リセット信号ＲＥＳＥＴがＬレベルからＨレベルに遷移したタイミングで、リセット動作を行うようになっている。なお、リセット信号ＲＥＳＥＴがＨレベルの時には、ロジック回路部２００は、不揮発性メモリ回路部３００に前記制御信号Ｃｔｒｌを出力しない。これによりロジック回路部２００は、不揮発性メモリ回路部３００へのアクセスが不可能となる。一方、リセット信号ＲＥＳＥＴがＬレベルの時には、ロジック回路部２００は不揮発性メモリ回路部３００に制御信号Ｃｔｒｌを出力する。リセット信号ＲＥＳＥＴがＨレベルからＬレベルへ切り替わる瞬間は、不揮発性メモリ回路部３００へのアクセスが可能となる瞬間である。不揮発性メモリ回路部３００へのアクセスが可能であるとき、ロジック回路部２００は不揮発性メモリ回路部３００に格納されているデータを上記のように読み書きすることができる。
したがって、リーダーライタ２０００などの外部装置が非接触ＩＣカード１０００にデータを送信することが可能となるだけでなく、非接触ＩＣカード１０００からリーダーライタ２０００に対して、不揮発性メモリ回路部３００に格納されているデータを返信することが可能となる。
また、ロジック回路部２００は、不揮発性メモリ回路部３００から読み取ったデータ（返信すべきデータ）をバッファリングし、非接触ＩＣカード１０００からリーダーライタ２０００へのデータの返信する際には、変調回路１５０へ返信信号ＴＸＤＡＴＡをＨレベルからＬレベルに遷移させて、バッファリングしてあるデータを出力するようになっている。
このように、読み取ったデータを返信する際に不揮発性メモリ回路部３００を動作させず、バッファリングしてあるデータを用いるのは、次の理由による。
例えば、非接触ＩＣカード１０００とリーダーライタ２０００との間でデータ通信が全く行われていない場合に、リセット発生回路１６０のリセット検知下限電圧ＶｒｅｓｅｔがＶｒｅ２（３．０［Ｖ］以下）に低下させられた場合に、ロジック回路部２００が不揮発性メモリ回路部３００に制御信号Ｃｔｒｌを出力すると、不揮発性メモリ回路部３００は動作させられる。ロジック回路部２００は、通常は、論理ゲートのみで構成されるため、電源電圧Ｖｄｄが３．０［Ｖ］程度の状態に落ちても、通常は問題なく動作する。
しかし、不揮発性メモリ回路部３００は、論理ゲートだけではなくメモリセルなどにより構成されるため、電源電圧Ｖｄｄが３．０［Ｖ］程度に落ちた状態で、不揮発性メモリ回路部３００を動作させると、不揮発性メモリ回路部３００が有するメモリセルへの書き込み時間などが規定値にならず、正常な動作が保証されなくなってしまう。このため、電源電圧Ｖｄｄが３．０［Ｖ］程度に落ちた場合には、不揮発性メモリ回路部３００を動作させないように設計する必要がある。
そこで、ロジック回路部２００は、上記のように非接触ＩＣカード１０００からリーダーライタ２０００へのデータの返信する際には、不揮発性メモリ回路部３００には制御信号Ｃｔｒｌを出力しないようにして不揮発性メモリ回路部３００を動作させないようにし、ロジック回路部２００のみが動作して、バッファリングしてあるデータを変調回路１５０に出力するように構成される。
（非接触ＩＣカードシステムの動作）
上記のように構成された、非接触ＩＣカードシステムでは、データの送受信が行われる場合に、非接触ＩＣカード１０００がリーダーライタ２０００に対して所定の距離内に近づけられるとアンテナコイル１２００に交流電圧が発生し、整流回路１１０で整流された後、電源回路１２０により電源電圧Ｖｄｄとして出力され、非接触ＩＣカード用ＬＳＩ１１００全体に対して供給される。リーダーライタ２０００から送信されたデータは、アンテナコイル１２００で受信された後、整流回路１１０を介して復調回路１４０に入力されて復調される。
また、非接触ＩＣカード１０００からリーダーライタ２０００に対してデータを返信する場合には、まずロジック回路部２００は、不揮発性メモリ回路部３００に対して、制御信号Ｃｔｒｌとアドレス信号Ａｄｄとを出力することによって、不揮発性メモリ回路部３００から返信すべきデータを読み取ってバッファに格納する。
また、ロジック回路部２００は、スイッチ信号ＳＷをＬレベルからＨレベルに遷移させ、リセット発生回路１６０のリセット検知下限電圧ＶｒｅｓｅｔをＶｒｅ１（＝４．５［Ｖ］）からＶｒｅ２（＝３．０［Ｖ］）に低下させる。
この際、ロジック回路部２００は、制御信号ＣｔｒｌをＬレベルにすることによって、不揮発性メモリ回路部３００を動作させないようにする。そして、ロジック回路部２００がＬレベルの返信信号ＴＸＤＡＴＡを変調回路１５０に出力することによって、変調回路１５０の変調用トランジスタ１５２がオンになる。
本実施形態の場合、返信信号ＴＸＤＡＴＡがＬレベルである期間は、変調度調整抵抗１５１を介して、コイル端子４１０・４２０間が接続されるため、コイル端子４１０・４２０間の電圧は低下するが、リセット発生回路１６０のリセット検知下限電圧Ｖｒｅｓｅｔは、不揮発性メモリ回路部３００によってＶｒｅ２に切り替えられているので、コイル端子４１０・４２０間の電圧が低下してもロジック回路部２００はリセットされることなく、データ（返信信号ＴＸＤＡＴＡ）は変調回路１５０を介してリーダーライタ２０００に返信される。
上記のように本実施形態によれば、不揮発性メモリ回路部よりも低電圧で動作できるロジック回路に、返信すべきデータを保持させ、さらに前記リセット検知下限電圧をデータが返信される期間には低下させるので、変調度を十分に大きくして非接触ＩＣカードとリーダーライタとの間の通信可能な距離を延ばし、安定してデータの送受信を行うことができる。すなわち、本発明の半導体集積回路は、近々普及すると見込まれている近接型（通信距離０〜１０ｃｍ）の非接触ＩＣカードへの適用に対し有用である。
《発明の実施形態１の変形例》
リセット発生回路１６０に対し比較器１６７の出力を反転させるインバータが付加された高電圧側リセット発生回路を実施形態１の非接触ＩＣカード用ＬＳＩ１１００に、さらに設けてもよい。
この高電圧側リセット発生回路には、ロジック回路部２００からスイッチ信号ＳＷを入力し、リセット信号ＲＥＳＥＴをロジック回路部２００に出力するように非接触ＩＣカード用ＬＳＩ１１００を構成する。
前記高電圧側リセット発生回路は、ロジック回路部２００から入力されるスイッチ信号ＳＷに応じて切り替えられる閾値（リセット検知上限電圧Ｖ´ｒｅｓｅｔ）と、電源電圧Ｖｄｄとを比較し、リセット検知上限電圧Ｖ´ｒｅｓｅｔよりも電源電圧Ｖｄｄが上回った場合に、ロジック回路部２００をリセットするリセット信号ＲＥＳＥＴをＬレベルＨレベルに遷移させてロジック回路部２００に出力し、またリセット検知上限電圧Ｖ´ｒｅｓｅｔを下回った場合に、リセット信号ＲＥＳＥＴをＨレベルからＬレベルに遷移させる。
非接触ＩＣカード１０００からリーダーライタ２０００へのデータの返信時（ロジック回路部２００から変調回路１５０へ送られる返信信号ＴＸＤＡＴＡがＬレベルである期間）に、電源電圧ＶｄｄがＶｄｄ０からＶｄｄ２へ低下するものとすれば、スイッチ信号ＳＷがＬレベルの期間（データの返信以外の動作をしている期間）にリセット検知上限電圧Ｖ´ｒｅｓｅｔとして用いられる値（Ｖｒｅ３）は、Ｖｒｅ３＞Ｖｄｄ０となる電圧レベルに設定される。また、スイッチ信号ＳＷがＨレベルの期間（データの返信期間）に用いられる値（Ｖｒｅ４）は、Ｖｒｅ４＞Ｖｄｄ２となる電圧レベルに設定される。
これら２種類のリセット検知上限電圧Ｖｒｅ３とＶｒｅ４とは、高電圧側リセット発生回路においても抵抗器１６３〜１６５の値を所定の値の設定し、リセット検知下限電圧設定用トランジスタ１６２によって電源電圧を分圧する抵抗器の個数を変化させることによって設定することができる。
このようにＶｒｅ３とＶｒｅ４とが設定されることによって、スイッチ信号ＳＷ、および返信信号ＴＸＤＡＴＡに応じてリセット検知上限電圧は、図８に示すように変化する。
例えば第三者が本変形例に係る非接触ＩＣ力ード用ＬＳＩ１１００の外部から電源を入力し、非接触ＩＣカード用ＬＳＩ１１００内部の信号や不揮発性メモリ回路部３００に記憶されているデータの読み出しや書き換えを、悪意を持って行おうとする場合、第三者は、電源電圧Ｖｄｄの代わりとなる電圧を外部より入力する必要がある。
すなわち、電源電圧を外部より入力する場合には、リセット信号ＲＥＳＥＴが発生しないようにするために、電源電圧Ｖｄｄの代わりとなる電圧は、常にリセット検知下限電圧Ｖｒｅｓｅｔよりも高く、かつリセット検知上限電圧Ｖ´ｒｅｓｅｔよりも低い電圧に設定する必要がある。
しかし、外部より入力する電源電圧をリセット信号ＲＥＳＥＴが発生しないように常に調整することは非常に困難である。したがって、本変形例に係る非接触ＩＣカードシステムは、リセット発生回路１６０の回路構成を複雑にしなくても、非接触ＩＣカード用ＬＳＩ１１００の安全性を大幅に向上させることが容易に可能となる。
なお、上記の実施形態で説明したリセット発生回路１６０において、上記のように２種類のリセット検知下限電圧Ｖｒｅ１とＶｒｅ２とを定めるのではなく、スイッチ信号ＳＷが入力された場合には必ずＬレベルのリセット信号ＲＥＳＥＴをロジック回路部２００に出力するようにしてもよい。このようの構成しても、やはり非接触ＩＣカード１０００とリーダーライタ２０００との間のデータ通信を維持することができる。
また、参照電圧発生回路１６６の出力電圧は例示であり、抵抗器１６３〜１６５を所定の値に設定すれば、この出力電圧とは異なる電圧を出力する回路であっても、適用することができる。
また、整流回路１１０には、倍電圧整流回路が使用された例を説明したが、全波整流回路や半波整流回路で電波を整流する整流回路を使用してもよい。
また、上記の実施形態に係る変調回路１５０には、コイル端子４１０・４２０間電圧を変調する回路が使用されているが、電源電圧Ｖｄｄを変調する変調回路を使用してもよい。
また、上記の実施形態で示した、各信号のレベルとそのレベルが示す内容との対応関係などは一例であり、これらに限るものではない。
本発明に係る半導体集積回路、及びこれを搭載した非接触型情報システムは、非接触型情報媒体（半導体集積回路）と、この非接触型情報媒体と非接触状態で通信を行うリーダーライタとの間の通信可能な距離を延ばし、また、非接触型情報媒体からデータをリーダーライタに返信する際に、電源電圧が低下しても安定してデータの送受信を行うことができるという効果を有し、電磁波によって電力の供給を受ける半導体集積回路、およびこの半導体集積回路を搭載した非接触型情報媒体を含む情報システム（非接触型情報システム）等として有用である。
本発明は、電磁波によって電力の供給を受ける半導体集積回路、およびこの半導体集積回路を搭載した非接触型情報媒体を含む情報システム（非接触型情報システム）に関するものである。
近年、コイルの相互誘導現象を利用して所定波長の電磁波によって電力の供給を受ける半導体集積回路を用い、電力の供給と同時にデータの送受信を行う非接触ＩＣカードなどのデータキャリアが実用段階に入っている。この非接触ＩＣカードの種類は、非接触ＩＣカードとの間で電波の送受信を行うリーダーライタと当該非接触ＩＣカードとの間で通信が可能な距離によって、密着型、近接型、および近傍型に分類されており、それぞれについての標準規格も整いつつある。
特に、リーダーライタから１０［ｃｍ］程度までの距離で用いることが可能な近接型の非接触ＩＣカードは、定期券などの用途によく用いられ、駅の改札口などで定期入れから定期券（非接触ＩＣカード）を取り出すことなく、リーダーライタとの非接触状態での情報のやり取りに基づいて、改札口のゲートの開閉制御を行うことが可能である。このように、非接触ＩＣカード、および非接触ＩＣカードを用いた情報システム（非接触型情報システム）は、きわめて広い範囲で使用される可能性を有するものである。
このような非接触型情報システムでは、例えば非接触ＩＣカードからリーダーライタにデータを返信する場合には、非接触ＩＣカードが有する磁気結合されたコイル（アンテナコイル）の負荷を変動させて信号（データ）を変調することによりデータの返信が実現されている。
また、非接触型情報システムでは、データの送受信時に例えば非接触ＩＣカードとリーダーライタの物理的な距離が大きいこと等が原因で、コイルの相互誘導現象によって発生する電圧が小さくなると、非接触ＩＣカードとリーダーライタとの通信が不可能になってしまう場合がある。このため、従来の非接触ＩＣカードでは、電源電圧が前もって定められたリセット検知下限電圧を下回った場合に、内部の半導体集積回路をリセットするようして、正確なデータ通信が担保されている。（例えば、特許文献１を参照。）
特開平８−７７３１８号公報
しかし、アンテナコイルの負荷を変動させて信号を変調すると、非接触ＩＣカードからリーダーライタに対してデータの返信が行われる期間は、非接触ＩＣカードとリーダーライタとの物理的な距離がそれほど大きくない場合であっても、アンテナコイルに発生する電圧は一時的に下がってしまう。
すなわち、従来の非接触ＩＣカードは、非接触ＩＣカードとリーダーライタの物理的な距離がある程度以上に離れたり、リーダーライタに対してデータの返信が行われたりすることによって、アンテナコイルに発生する電圧が下がり、電源電圧が前記リセット検知下限電圧よりも低くなると、例え送受信の途中であっても、非接触ＩＣカード内部の半導体集積回路が絶えずリセットされてしまい、非接触ＩＣカードとリーダーライタとの間でデータ通信ができなくなってしまう場合があるという問題を有していた。
本発明は、前記の問題に着目してなされたものであり、非接触型情報媒体（半導体集積回路）と、この非接触型情報媒体と非接触状態で通信を行うリーダーライタとの間の通信可能な距離を延ばし、また、非接触型情報媒体からデータをリーダーライタに返信する際に、電源電圧が低下しても安定してデータの送受信を行うことができる非接触型情報媒体を提供することを課題とする。
前記の課題を解決するため、請求項１の発明は、
アンテナコイルが受信した電磁波によって電源電圧の供給を受ける一方、前記アンテナコイルを介してデータの送受信を行う半導体集積回路であって、
データが格納されるメモリ回路と、
前記アンテナコイルが接続される一対の端子と、
送信するデータに応じて、前記端子間の負荷を変化させることによって、前記アンテナコイルを介してデータを送信する変調送信回路と、
前記メモリ回路に格納されたデータを前記変調送信回路に出力する送信制御回路と、
前記電源電圧が所定の閾値を下回った場合に、前記送信制御回路をリセットするリセット信号を前記送信制御回路に出力するリセット信号発生回路とを備え、
前記送信制御回路は、データを送信中の状態であることを示す送信状態信号を出力するように構成され、
前記リセット信号発生回路は、前記送信状態信号が出力されている期間は、前記送信状態信号が出力されていない期間よりも前記閾値を低くするように構成されていることを特徴とする。
これにより、データの送信状態であるかどうかに応じて、リセット信号が出力される電源電圧（リセット検知下限電圧）が変更されるので、例えばこの半導体集積回路を所定周波数の電磁波を送受信するコイル（アンテナコイル）と接続して非接触型情報媒体（非接触ＩＣカード）を構成すれば、この非接触ＩＣカードに対して電磁波を用いて電源電圧の供給、およびデータの送受信を行うリーダーライタとの間の通信可能な距離を延ばし、安定してデータの送受信を行うことができる。
また、請求項２の発明は、
請求項１の半導体集積回路であって、
前記リセット信号発生回路は、前記電源電圧を分圧する分圧抵抗器を有し、前記分圧抵抗器によって分圧された電圧が所定の基準電圧よりも低い場合に、前記リセット信号を出力するように構成されていることを特徴とする。
また、請求項３の発明は、
請求項２の半導体集積回路であって、
前記リセット信号発生回路は、前記送信状態信号が出力されている期間は、前記分圧された電圧が、前記送信状態信号が出力されていない期間よりも高くなるように分圧比を変更するように構成されていることを特徴とする。
また、請求項４の発明は、
請求項３の半導体集積回路であって、
前記分圧抵抗器は、３個以上の抵抗器から成る直列抵抗器であり、
前記リセット信号発生回路は、前記電源電圧を分圧する前記直列抵抗器の個数を変更することによって前記分圧比を変更するように構成されていることを特徴とする。
これらにより、回路規模を増大させず簡単な回路構成で、分圧抵抗器の個数を変更して、リセット検知下限電圧を切り替えることができる。
また、請求項５の発明は、
請求項１から請求項４のうちの何れか１項の半導体集積回路であって、
前記送信制御回路は、前記メモリ回路に格納されたデータを前記変調送信回路に出力すると同時に前記送信状態信号を出力するように構成されていることを特徴とする。
これにより、電源電圧がリセット検知下限電圧よりも低下する前に、前記リセット検知下限電圧を低く切り替えることができる。
また、請求項６の発明は、
請求項１の半導体集積回路であって、
前記送信制御回路は、前記メモリ回路に格納されたデータを保持するバッファを有し、前記バッファに保持したデータを前記変調送信回路に出力するように構成されていることを特徴とする。
これにより、送信すべきデータが送信制御回路に保持されるので、送信時にメモリ回路を動作させないようにできる。すなわち、一般的に論理ゲートのみで構成される送信制御回路は、論理ゲートだけではなくメモリセルなどにより構成されるメモリ回路よりも低い電圧で動作できるので、データが送信される期間に前記リセット検知下限電圧を低下さても、前記非接触ＩＣカードとリーダーライタとの間の通信可能な距離を延ばし、安定してデータの送受信を行うことができる。
また、請求項７の発明は、
請求項１の半導体集積回路であって、
前記送信制御回路は、前記変調送信回路へのデータの出力が終了し、前記変調送信回路にデータを出力するために要した時間以上の時間が経過した後に、前記送信状態信号の出力を停止するように構成されていることを特徴とする。
これにより、例えば、データの送信が終了した後に、半導体集積回路の内部容量が大きいことなどが原因で、電源電圧の立ち上がりが遅い場合などに、不用意にリセット信号が出力されるのを防止できる。
また、請求項８の発明は、
請求項１の半導体集積回路であって、
さらに、前記電源電圧が所定の閾値を超えた場合に、前記送信制御回路をリセットするリセット信号を前記送信制御回路に出力する高電圧側リセット信号発生回路を備え、
前記高電圧側リセット信号発生回路は、前記送信状態信号が出力されている期間は、前記送信状態信号が出力されていない期間よりも前記閾値を低くするように構成されていることを特徴とする。
また、請求項９の発明は、
請求項８の半導体集積回路であって、
前記高電圧側リセット信号発生回路は、前記電源電圧を分圧する分圧抵抗器を有し、前記分圧抵抗器によって分圧した電圧が所定の基準電圧よりも高い場合に、前記リセット信号を出力するように構成されていることを特徴とする。
また、請求項１０の発明は、
請求項９の半導体集積回路であって、
前記高電圧側リセット信号発生回路は、前記送信状態信号が出力されている期間は、前記分圧した電圧が、前記送信状態信号が出力されていない期間よりも高くなるように分圧比を変更するように構成されていることを特徴とする。
また、請求項１１の発明は、
請求項１０の半導体集積回路であって、
前記分圧抵抗器は、３個以上の抵抗器から成る直列抵抗器であり、
前記高電圧側リセット信号発生回路は、前記電源電圧を分圧する前記直列抵抗器の個数を変更することによって前記分圧比を変更するように構成されていることを特徴とする。
これらにより、電源電圧が所定の電圧（リセット検知上限電圧）よりも高くなった場合に、リセット信号が出力され、また前記リセット検知上限電圧は、データの送信状態かどうかに応じて切り替えられる。したがって、例えば所定の電磁波を用いずに電源電圧を外部より入力して、半導体集積回路を動作させようとした場合、リセット信号ＲＥＳＥＴが発生しないようにするためには、入力する電圧は常にリセット検知下限電圧よりも高く、かつリセット検知上限電圧よりも低い電圧に設定する必要がある。すなわち、外部より電源電圧を入力して半導体集積回路を動作させるのは、非常に困難であり、非接触ＩＣカードの安全性を大幅に向上させることが可能となる。
また、請求項１２の発明は、
請求項１に記載の半導体集積回路、および前記半導体集積回路に接続されて電磁波を送受信するアンテナコイルを有する非接触型情報媒体と、
前記非接触型情報媒体に対し、電磁波によって電源電圧の供給、およびデータの送受信を行うデータ送受信装置と、
を備えたことを特徴とする。
これにより、非接触型情報媒体（非接触ＩＣカード）と、この非接触ＩＣカードに対して電源電圧の供給、およびデータの送受信を行うデータ送受信装置（リーダーライタ）との間の通信可能な距離を延ばし、安定してデータの送受信を行うことができる。
本発明によれば、非接触型情報媒体（半導体集積回路）と、この非接触型情報媒体と非接触状態で通信を行うリーダーライタとの間の通信可能な距離を延ばし、また、非接触型情報媒体からデータをリーダーライタに返信する際に、電源電圧が低下しても安定してデータの送受信を行うことができる。
以下、本発明の実施形態について図面を参照しながら説明する。
《発明の実施形態１》
（非接触ＩＣカードシステムの構成）
図１は、本発明の実施形態１に係る非接触型情報システム（非接触ＩＣカードシステム）の構成の概要を示すブロック図である。この非接触ＩＣカードシステムは非接触ＩＣカード１０００とリーダーライタ２０００とから構成されている。また、リーダーライタ２０００は、所定のデータ処理を行うホスト機３０００と接続されて通信を行うようになっている。
このような構成の非接触ＩＣカードシステムでは、非接触ＩＣカード１０００がリーダーライタ２０００に近づけられると、電磁波によって電源電圧の供給を受け、非接触状態であっても電磁波を用いたデータ通信が行われる。このデータ通信は、リーダーライタ２０００が非接触ＩＣカード１０００に対してデータを送信し、その後に非接触ＩＣカード１０００がリーダーライタ２０００に対してデータを返信するという手順で行われる。このデータ通信の結果、リーダーライタ２０００は、非接触ＩＣカード１０００のメモリに格納されている個人情報などのデータを獲得することができる。さらに、リーダーライタ２０００とホスト機３０００とが通信を行って、リーダーライタ２０００が獲得したデータをホスト機３０００に転送すれば、非接触ＩＣカード１０００に記録されたデータを広く利用することが可能になる。
（非接触ＩＣカード１０００の構成）
非接触ＩＣカード１０００は、図２に示すように、非接触ＩＣカード用ＬＳＩ１１００、アンテナコイル１２００、および同調用容量１３００とを備えて構成され、リーダーライタ２０００のアンテナコイル２１００から出力された電磁波をアンテナコイル１２００で受信し、受信した電磁波によって非接触ＩＣカード用ＬＳＩ１１００が電源電圧の供給を受けて動作するようになっている。
非接触ＩＣカード用ＬＳＩ１１００は、図２に示すように、アナログ回路部１００、ロジック回路部２００、データが格納される不揮発性メモリ回路部３００、およびコイル端子４１０・４２０を備えて構成されている。
非接触ＩＣカード用ＬＳＩ１１００のコイル端子４１０・４２０には、アンテナコイル１２００が接続され、またアンテナコイル１２００には同調用容量１３００が接続されている。したがって、アンテナコイル１２００がリーダーライタ２０００から電磁波を受信すると、コイル端子４１０とコイル端子４２０との間に交流電圧が発生し、発生した交流電圧は、アナログ回路部１００に入力される。
（アナログ回路部１００の構成）
アナログ回路部１００は、図２に示すように整流回路１１０、電源回路１２０、クロック発生回路１３０、復調回路１４０、変調回路１５０、およびリセット発生回路１６０を備えて構成されている。
整流回路１１０は、図３に示すように、ダイオード１１１とダイオード１１２とを備えて構成された倍電圧整流回路であり、コイル端子４１０・４２０間に発生した交流電圧を直流電圧に整流し、電圧を安定化させ、電源電圧Ｖｄｄを出力するようになっている。倍電圧整流回路は、他の種類の整流回路よりも、整流後に得られる電圧の値が大きいという特徴を持っている。
また、整流回路１１０は、整流された信号（受信データ信号）を復調回路１４０に出力するようになっている。
電源回路１２０は、整流回路１１０で整流された電源電圧Ｖｄｄを非接触ＩＣカード用ＬＳＩ１１００の全体に送るようになっている。これにより、非接触ＩＣカード用ＬＳＩ１１００全体の動作が可能になる。
クロック発生回路１３０は、アンテナコイル１２００の両端に発生する交流電圧を受けて生成したクロック信号ＣＬＫをロジック回路部２００に出力するようになっている。
復調回路１４０は、前記受信データ信号を復調し、復調した信号（復調信号ＲＸＤＡＴＡ）をロジック回路部２００に出力するようになっている。
（変調回路１５０の構成）
変調回路１５０は、図３に示すように、変調度調整抵抗１５１と変調用トランジスタ１５２とを備えて構成された負荷変調型の変調回路であり、ロジック回路部２００から入力された返信信号ＴＸＤＡＴＡを変調し、変調された信号をコイル端子４１０・４２０に出力するようになっている。アンテナコイル１２００の両端に発生した交流電圧（コイル端子４１０・４２０間の電圧）は、変調回路１５０の変調用トランジスタ１５２と変調度調整抵抗１５１で変化する。すなわち、非接触ＩＣカード１０００の負荷が変化することになる。
変調回路１５０で用いられる変調度調整抵抗１５１の抵抗値は、次のようにして設定される。
一般に変調回路１５０の特性は、図４に示すように、非接触ＩＣカード１０００とリーダーライタ２０００のデータ通信能力を示す変調度によって表される。この変調度は、非接触ＩＣカードに関する国際規格ＩＳＯ／ＩＥＣ１４４４３−２において規定されている規格を満足する必要がある。この規格を満たすためには、図４の実線（１）を境界として、変調回路１５０の持つ変調度が、実線（１）で区切られる上側の領域（３０／Ｈ1.2［ｍＶｐ］）に存在する必要がある。一般に磁界強度が弱いほど非接触ＩＣカード１０００に発生する電圧が小さいため、非接触ＩＣカード１０００とリーダーライタ２０００とのデータ通信を可能とするためには変調度を大きくする必要がある。
変調度の大きさは、図４の実線（２）および実線（３）に示すように、磁界強度、すなわちコイル端子４１０・４２０間に発生する電圧には、ほとんど依存せず、変調回路１５０の変調度調整抵抗１５１の抵抗値に依存する。そこで、変調度調整抵抗１５１の抵抗値を所定の値よりも小さな抵抗値に設定することによって、低磁界強度の状態でも、非接触ＩＣカード１０００とリーダーライタ２０００とのデータ通信が十分可能な程度に変調度を高くし、安定なデータ通信を行うことが可能になる。
（リセット発生回路１６０の構成）
リセット発生回路１６０は、ロジック回路部２００から入力されるスイッチ信号ＳＷ（Ｈｉｇｈレベルの場合に、非接触ＩＣカード１０００からリーダーライタ２０００へのデータの返信期間中であることを示す信号）に応じて切り替えられる閾値（リセット検知下限電圧Ｖｒｅｓｅｔ）と、電源電圧Ｖｄｄとを比較し、リセット検知下限電圧Ｖｒｅｓｅｔよりも電源電圧Ｖｄｄが下回った場合に、ロジック回路部２００をリセットするリセット信号ＲＥＳＥＴをＬｏｗレベル（Ｌレベル）からＨｉｇｈレベル（Ｈレベル）に遷移させてロジック回路部２００に出力し、またリセット検知下限電圧Ｖｒｅｓｅｔに達した場合に、リセット信号ＲＥＳＥＴをＨレベルからＬレベルに遷移させる。スイッチ信号ＳＷがＬレベルの期間（データの返信以外の動作をしている期間）にリセット検知下限電圧Ｖｒｅｓｅｔとして用いられる値（Ｖｒｅ１）は、非接触ＩＣカード用ＬＳＩ１１００の全体が誤動作を引き起こさない程度の電圧レベルに設定される。また、スイッチ信号ＳＷがＨレベルの期間（データの返信期間）に用いられる値（Ｖｒｅ２）は、少なくともロジック回路部２００が誤動作を引き起こさない程度の電圧レベルであって、かつ後述するようにデータの返信により電源電圧Ｖｄｄ（コイル端子４１０・４２０間の電圧）が低下した状態よりも低い電圧に設定される（不揮発性メモリ回路部３００は、この電圧で誤動作する可能性があってもよい。）。
上記のように、データの返信が行われている期間であるかどうかに応じて、リセット検知下限電圧Ｖｒｅｓｅｔが切り替えられるは、次の理由による。
例えば、非接触ＩＣカード１０００からリーダーライタ２０００へデータの返信が行われている期間（ロジック回路部２００が出力した返信信号ＴＸＤＡＴＡがＬレベルである期間）は、変調回路１５０の変調用トランジスタ１５２がオンになり、コイル端子４１０・４２０間の電圧が低下するが、コイル端子４１０・４２０間の電圧が十分に大きな電圧であった場合（例えば非接触ＩＣカード１０００とリーダーライタ２０００とが近接している場合）、または変調回路１５０の変調度調整抵抗１５１の抵抗値が十分に大きい場合には、変調用トランジスタ１５２がオン状態でも供給電力が十分に大きいため、コイル端子４１０・４２０間の電圧の低下は小さい。例えば、返信信号ＴＸＤＡＴＡがＬレベルである期間に、変調度調整抵抗１５１の抵抗値が大きければ、電源電圧Ｖｄｄは図５の直線（１）のように、Ｖｄｄ０（Ｖｄｄ０＝５．０Ｖ）からＶｄｄ１（Ｖｄｄ１＝４．５［Ｖ］とする）まで低下する。したがって、電源電圧Ｖｄｄの低下も小さく、リセット検知下限電圧ＶｒｅｓｅｔがＶｄｄ１よりも低く設定されていれば、リセット信号ＲＥＳＥＴが発生しないため、非接触ＩＣカード１０００とリーダーライタ２０００とのデータ通信は可能である。
一方、コイル端子４１０・４２０間電圧が小さい場合（例えば非接触ＩＣカード１０００とリーダーライタ２０００とが離れている場合）、または変調度調整抵抗１５１の抵抗値が小さければ小さいほど、負荷変調型である変調回路１５０の変調用トランジスタ１５２がオン状態になると電源電圧Ｖｄｄの低下を引き起こしてしまう。例えば、変調度調整抵抗１５１の抵抗値が所定の値よりも小さければ、電源電圧Ｖｄｄは図５の直線（２）のように、Ｖｄｄ０からＶｄｄ２（Ｖｄｄ２＝３．０［Ｖ］とする）まで低下する。そして、リセット発生回路１６０が電源電圧Ｖｄｄの低下を検知して、リセット信号ＲＥＳＥＴを非接触ＩＣカード用ＬＳＩ１１００に出力すると非接触ＩＣカード用ＬＳＩ１１００全体の動作が停止する。非接触ＩＣカード用ＬＳＩ１１００の動作が停止すると、非接触ＩＣカード１０００とリーダーライタ２０００とのデータ通信が不可能になる。
したがって、変調度調整抵抗１５１の抵抗値を小さくすると、低磁界強度時の状態では、ロジック回路部２００から変調回路１５０に送られる返信信号ＴＸＤＡＴＡがＬレベルの場合（非接触ＩＣカード１０００からリーダーライタ２０００へデータの返信が行われる場合）に、電源電圧Ｖｄｄの低下が大きくなっていしまい、リセット発生回路１６０がリセット信号ＲＥＳＥＴをロジック回路部２００に出力すると非接触ＩＣカード１０００とリーダーライタ２０００とのデータ通信が不可能になってしまう場合がある。
以上をまとめると、変調度調整抵抗１５１の抵抗値を小さくすれば変調度が高くなる反面、非接触ＩＣカード１０００からリーダーライタ２０００へのデータの返信時に低下する電源電圧の幅が大きくなる。一方、変調度調整抵抗１５１の抵抗値を大きくすれば非接触ＩＣカード１０００からリーダーライタ２０００へデータの返信が行われる時に、低下する電源電圧の幅が小さい反面、低磁界強度の状態では変調度が小さくなる。
そこで、変調回路１５０の変調度調整抵抗１５１の値を十分な変調度が得られる値に設定し、低下する電源電圧Ｖｄｄの幅が大きい場合にも、リセット信号ＲＥＳＥＴがＨレベルにならず、非接触ＩＣカード１０００とリーダーライタ２０００とのデータ通信が可能な状態を保つためには、非接触ＩＣカード１０００からリーダーライタ２０００へデータの返信が行われている期間は、上記のようにリセット発生回路１６０のリセット検知下限電圧Ｖｒｅｓｅｔをデータの返信時の電源電圧（Ｖｄｄ２）よりも下げる必要がある。
（リセット発生回路１６０の具体的な構成）
リセット発生回路１６０は、具体的には、図６に示すように、インバータ１６１、リセット検知下限電圧設定用トランジスタ１６２、抵抗器１６３〜１６５、参照電圧発生回路１６６、および比較器１６７を備えて構成される。
インバータ１６１は、スイッチ信号ＳＷのレベルを反転させるようになっている。
リセット検知下限電圧設定用トランジスタ１６２は、スイッチ信号ＳＷがインバータ１６１を介してゲート端子に入力され、電源電圧Ｖｄｄを分圧して降下させるように直列に接続された抵抗器（抵抗器１６３〜１６５）の個数を切り替えるようになっている。これにより、スイッチ信号ＳＷがＨレベルの場合に抵抗器１６３と抵抗器１６４との接続点の電圧が電源電圧Ｖｄｄになる。
抵抗器１６３〜１６５は、抵抗値がそれぞれＲ１、Ｒ２、およびＲ３の抵抗器であり、電源電圧Ｖｄｄを分圧して降下させるようになっている。
参照電圧発生回路１６６は、所定の電圧を発生させる回路であり、例えばバンドギャップ参照電圧発生回路等によって構成される。なお、以下の説明では、参照電圧発生回路１６６の出力電圧Ｖｒｅｆが約１．２Ｖである例を説明する。
比較器１６７は、抵抗器１６４と抵抗器１６５との接続点における電圧ＶＲと参照電圧発生回路１６６の出力電圧Ｖｒｅｆとの電圧比較を行うようになっている。
上記のように構成されることにより、リセット発生回路１６０は、ロジック回路部２００からスイッチ信号ＳＷが送られた場合に、抵抗器１６４と抵抗器１６５との接続点の電圧ＶＲを所定の電圧に引き上げることによって、リセット検知下限電圧Ｖｒｅｓｅｔを所定の電圧に下げることができる。
電圧ＶＲは、抵抗器１６３〜１６５の抵抗値を所定の値に設定するだけで、極めて容易に設定することができる。例えば、スイッチ信号ＳＷがＬレベルの場合のリセット検知下限電圧Ｖｒｅｓｅｔ（＝Ｖｒｅ１）が４．５［Ｖ］、スイッチ信号ＳＷがＨレベルの場合のリセット検知下限電圧Ｖｒｅｓｅｔ（＝Ｖｒｅ２）が３．０［Ｖ］、および参照電圧発生回路１６６の出力電圧Ｖｒｅｆが１．２Ｖ、Ｒ１＋Ｒ２＋Ｒ３＝１［ＭΩ］であるとすれば、抵抗器１６３〜１６５の抵抗値Ｒ１、Ｒ２、およびＲ３は、以下に示す（式１）〜（式３）の連立方程式を解くことで一様に定まる。
（式１）Ｒ１＋Ｒ２＋Ｒ３＝１０００［ｋΩ］
（式２）４．５／（Ｒ１＋Ｒ２＋Ｒ３）＝１．２／Ｒ３
《スイッチ信号ＳＷがＬレベルの場合に、リセット発生回路１６０の抵抗器に流れる電流値》
（式３）３．０／（Ｒ２＋Ｒ３）＝１．２／Ｒ３
《スイッチ信号ＳＷがＨレベルの場合に、リセット発生回路１６０の抵抗器に流れる電流値》
上記（式１）〜（式３）より、抵抗器１６３〜１６５のそれぞれの抵抗値は、Ｒ１＝３３３．３３［ｋΩ］、Ｒ２＝４００．００［ｋΩ］、およびＲ３＝２６６．６７［ｋΩ］となる。
したがって、スイッチ信号ＳＷがＬレベルの場合は、電源電圧Ｖｄｄを分圧する抵抗器は、抵抗器１６３・１６４・１６５の直列抵抗となり、リセット検知下限電圧ＶｒｅｓｅｔがＶｒｅ１＝４．５［Ｖ］となる。そして、抵抗器１６４と抵抗器１６５との接点の電圧ＶＲが１．２Ｖよりも小さい場合（すなわち電源電圧ＶｄｄがＶｒｅ１＝４．５［Ｖ］よりも小さい場合）に、リセット信号ＲＥＳＥＴがＬレベルからＨレベルに遷移する。
また、スイッチ信号ＳＷがＨレベルの場合は、電源電圧Ｖｄｄを分圧する抵抗器は、抵抗器１６４と抵抗器１６５との直列抵抗となり、リセット検知下限電圧ＶｒｅｓｅｔがＶｒｅ２＝３．０［Ｖ］となる。そして、電圧ＶＲが１．２Ｖよりも小さい場合（電源電圧ＶｄｄがＶｒｅ２＝３．０［Ｖ］よりも小さい場合）に、リセット信号ＲＥＳＥＴがＬレベルからＨレベルに遷移する。
反対に、リセット検知下限電圧Ｖｒｅｓｅｔの電圧を、Ｖｒｅ１＝４．５［Ｖ］、Ｖｒｅ２＝３．０［Ｖ］にするためには、図６のような回路構成で、抵抗器１６３〜１６５の抵抗値をそれぞれＲ１＝３３３．３３［ｋΩ］、Ｒ２＝４００．００［ｋΩ］、Ｒ３＝２６６．６７［ｋΩ］となるように設定すればよい。
このように、リセット発生回路１６０において、複数の抵抗器を直列に配置し、スイッチ信号ＳＷの状態に応じ、リセット検知下限電圧設定用トランジスタ１６２によって、電源電圧Ｖｄｄを降下させる抵抗器の個数を変えるので、回路規模を増大させずに簡単な回路構成で、２種類のリセット検知下限電圧Ｖｒｅ１とＶｒｅ２とを切り替えることができる。
（ロジック回路部２００の構成）
ロジック回路部２００は、非接触ＩＣカード１０００からリーダーライタ２０００へデータの返信が行われる場合に、前記リセット検知下限電圧Ｖｒｅｓｅｔを切り替えるために、スイッチ信号ＳＷをリセット発生回路１６０に出力するようになっている。具体的には、データの返信期間には、Ｈレベルのスイッチ信号ＳＷを出力し、データの返信期間以外の期間には、Ｌレベルのスイッチ信号ＳＷを出力する。スイッチ信号ＳＷをＨレベルに遷移させるタイミングは、データを変調回路１５０に出力するのと同時である。これにより、電源電圧がリセット検知下限電圧よりも低下する前に、前記リセット検知下限電圧を低く切り替えることができる。
また、スイッチ信号ＳＷをＨレベルからＬレベルに戻す場合には、図７の実線（３）のように、データの返信が終わったタイミングよりも遅れてスイッチ信号ＳＷをＬレベルに遷移させるようになっている。
例えば、図７は、非接触ＩＣカード１０００とリーダーライタ２０００との間で、データ通信が行われる際の各信号波形の拡大図である。この例では、返信信号ＴＸＤＡＴＡがＬレベル状態である期間は、変調回路１５０によりコイル端子４１０・４２０間の電圧がＶｄｄ２まで低下する。そして、データの返信が終了すると返信信号ＴＸＤＡＴＡはＬレベルからＨレベル状態となり、コイル端子４１０・４２０間の電圧がＶｄｄ０レベルに向かって上昇し、その電圧上昇にともなって、電源電圧Ｖｄｄは、Ｖｄｄ２からＶｄｄ０に向かって上昇する。
しかし、非接触ＩＣカード用ＬＳＩ１１００内部に寄生的に含まれる容量や付加される容量により、電源電圧Ｖｄｄの上昇速度は異なってくる。具体的には、非接触ＩＣカード用ＬＳＩ１１００の内部容量が大きい場合は、図７の実線（２）のように、非接触ＩＣカード１０００からリーダーライタ２０００へデータの返信が終わったときから、電源電圧Ｖｄｄがゆっくりと上昇する。
したがって、ロジック回路部２００からリセット発生回路１６０へ送られるスイッチ信号ＳＷがＨレベルからＬレベルへ変化するタイミングと、ロジック回路部２００から変調回路１５０に送られる返信信号ＴＸＤＡＴＡがＨレベル状態になるタイミングとの時間差が小さい場合は、電源電圧Ｖｄｄが十分にＶｄｄ０の電圧レベルに戻る前に、リセット発生回路１６０のリセット検知下限電圧Ｖｒｅｓｅｔが図７の点線（５）のように、Ｖｒｅ１まで立ち上がってしまう。その結果、リセット発生回路１６０がＨレベルのリセット信号ＲＥＳＥＴを出力し、非接触ＩＣカード１０００とリーダーライタ２０００とのデータ通信ができなくなってしまう。そこで、ロジック回路部２００は、スイッチ信号ＳＷの立下りタイミングを上記のように遅らせる必要がある。
ただし、あまりにもスイッチ信号ＳＷの立下りタイミングを遅らせ過ぎると、非接触ＩＣカード用ＬＳＩ１１００が内部処理を行う際に不揮発性メモリ回路部３００の動作が始まってしまう。そこで、図７に示すように、ロジック回路部２００は、変調回路１５０へ送る返信信号ＴＸＤＡＴＡの立ち上がりタイミングから、返信信号ＴＸＤＡＴＡがＬレベルである期間より長い期間だけ、スイッチ信号ＳＷの立下りタイミングを遅らせればよい。具体的には、非接触ＩＣカードの国際規格「ＩＳＯ／ＩＥＣ１４４４３ Ｔｙｐｅ Ｂ」における変調周波数が８４８ｋＨｚであるため、１．１８［μ秒／２］、すなわち、５９０［ｎ秒］以上の時間タイミングだけ、スイッチ信号ＳＷの立下りタイミングを遅らせればよい。具体的には、ロジック回路部２００は、クロック発生回路１３０が出力するクロック信号ＣＬＫを利用して、上記のとおりのタイミングでスイッチ信号ＳＷのレベルを遷移させるように構成される。
また、ロジック回路部２００は、不揮発性メモリ回路部３００に対して、制御信号Ｃｔｒｌとアドレス信号Ａｄｄとを出力することによって、そのアドレスに対するデータ信号ＤＡＴＡの読み出し、および書き込みを行うようになっている。
また、ロジック回路部２００は、リセット信号ＲＥＳＥＴがＬレベルからＨレベルに遷移したタイミングで、リセット動作を行うようになっている。なお、リセット信号ＲＥＳＥＴがＨレベルの時には、ロジック回路部２００は、不揮発性メモリ回路部３００に前記制御信号Ｃｔｒｌを出力しない。これによりロジック回路部２００は、不揮発性メモリ回路部３００へのアクセスが不可能となる。一方、リセット信号ＲＥＳＥＴがＬレベルの時には、ロジック回路部２００は不揮発性メモリ回路部３００に制御信号Ｃｔｒｌを出力する。リセット信号ＲＥＳＥＴがＨレベルからＬレベルへ切り替わる瞬間は、不揮発性メモリ回路部３００へのアクセスが可能となる瞬間である。不揮発性メモリ回路部３００へのアクセスが可能であるとき、ロジック回路部２００は不揮発性メモリ回路部３００に格納されているデータを上記のように読み書きすることができる。
したがって、リーダーライタ２０００などの外部装置が非接触ＩＣカード１０００にデータを送信することが可能となるだけでなく、非接触ＩＣカード１０００からリーダーライタ２０００に対して、不揮発性メモリ回路部３００に格納されているデータを返信することが可能となる。
また、ロジック回路部２００は、不揮発性メモリ回路部３００から読み取ったデータ（返信すべきデータ）をバッファリングし、非接触ＩＣカード１０００からリーダーライタ２０００へのデータの返信する際には、変調回路１５０へ返信信号ＴＸＤＡＴＡをＨレベルからＬレベルに遷移させて、バッファリングしてあるデータを出力するようになっている。
このように、読み取ったデータを返信する際に不揮発性メモリ回路部３００を動作させず、バッファリングしてあるデータを用いるのは、次の理由による。
例えば、非接触ＩＣカード１０００とリーダーライタ２０００との間でデータ通信が全く行われていない場合に、リセット発生回路１６０のリセット検知下限電圧ＶｒｅｓｅｔがＶｒｅ２（３．０［Ｖ］以下）に低下させられた場合に、ロジック回路部２００が不揮発性メモリ回路部３００に制御信号Ｃｔｒｌを出力すると、不揮発性メモリ回路部３００は動作させられる。ロジック回路部２００は、通常は、論理ゲートのみで構成されるため、電源電圧Ｖｄｄが３．０［Ｖ］程度の状態に落ちても、通常は問題なく動作する。
しかし、不揮発性メモリ回路部３００は、論理ゲートだけではなくメモリセルなどにより構成されるため、電源電圧Ｖｄｄが３．０［Ｖ］程度に落ちた状態で、不揮発性メモリ回路部３００を動作させると、不揮発性メモリ回路部３００が有するメモリセルへの書き込み時間などが規定値にならず、正常な動作が保証されなくなってしまう。このため、電源電圧Ｖｄｄが３．０［Ｖ］程度に落ちた場合には、不揮発性メモリ回路部３００を動作させないように設計する必要がある。
そこで、ロジック回路部２００は、上記のように非接触ＩＣカード１０００からリーダーライタ２０００へのデータの返信する際には、不揮発性メモリ回路部３００には制御信号Ｃｔｒｌを出力しないようにして不揮発性メモリ回路部３００を動作させないようにし、ロジック回路部２００のみが動作して、バッファリングしてあるデータを変調回路１５０に出力するように構成される。
（非接触ＩＣカードシステムの動作）
上記のように構成された、非接触ＩＣカードシステムでは、データの送受信が行われる場合に、非接触ＩＣカード１０００がリーダーライタ２０００に対して所定の距離内に近づけられるとアンテナコイル１２００に交流電圧が発生し、整流回路１１０で整流された後、電源回路１２０により電源電圧Ｖｄｄとして出力され、非接触ＩＣカード用ＬＳＩ１１００全体に対して供給される。リーダーライタ２０００から送信されたデータは、アンテナコイル１２００で受信された後、整流回路１１０を介して復調回路１４０に入力されて復調される。
また、非接触ＩＣカード１０００からリーダーライタ２０００に対してデータを返信する場合には、まずロジック回路部２００は、不揮発性メモリ回路部３００に対して、制御信号Ｃｔｒｌとアドレス信号Ａｄｄとを出力することによって、不揮発性メモリ回路部３００から返信すべきデータを読み取ってバッファに格納する。
また、ロジック回路部２００は、スイッチ信号ＳＷをＬレベルからＨレベルに遷移させ、リセット発生回路１６０のリセット検知下限電圧ＶｒｅｓｅｔをＶｒｅ１（＝４．５［Ｖ］）からＶｒｅ２（＝３．０［Ｖ］）に低下させる。
この際、ロジック回路部２００は、制御信号ＣｔｒｌをＬレベルにすることによって、不揮発性メモリ回路部３００を動作させないようにする。そして、ロジック回路部２００がＬレベルの返信信号ＴＸＤＡＴＡを変調回路１５０に出力することによって、変調回路１５０の変調用トランジスタ１５２がオンになる。
本実施形態の場合、返信信号ＴＸＤＡＴＡがＬレベルである期間は、変調度調整抵抗１５１を介して、コイル端子４１０・４２０間が接続されるため、コイル端子４１０・４２０間の電圧は低下するが、リセット発生回路１６０のリセット検知下限電圧Ｖｒｅｓｅｔは、不揮発性メモリ回路部３００によってＶｒｅ２に切り替えられているので、コイル端子４１０・４２０間の電圧が低下してもロジック回路部２００はリセットされることなく、データ（返信信号ＴＸＤＡＴＡ）は変調回路１５０を介してリーダーライタ２０００に返信される。
上記のように本実施形態によれば、不揮発性メモリ回路部よりも低電圧で動作できるロジック回路に、返信すべきデータを保持させ、さらに前記リセット検知下限電圧をデータが返信される期間には低下させるので、変調度を十分に大きくして非接触ＩＣカードとリーダーライタとの間の通信可能な距離を延ばし、安定してデータの送受信を行うことができる。すなわち、本発明の半導体集積回路は、近々普及すると見込まれている近接型（通信距離０〜１０ｃｍ）の非接触ＩＣカードへの適用に対し有用である。
《発明の実施形態１の変形例》
リセット発生回路１６０に対し比較器１６７の出力を反転させるインバータが付加された高電圧側リセット発生回路を実施形態１の非接触ＩＣカード用ＬＳＩ１１００に、さらに設けてもよい。
この高電圧側リセット発生回路には、ロジック回路部２００からスイッチ信号ＳＷを入力し、リセット信号ＲＥＳＥＴをロジック回路部２００に出力するように非接触ＩＣカード用ＬＳＩ１１００を構成する。
前記高電圧側リセット発生回路は、ロジック回路部２００から入力されるスイッチ信号ＳＷに応じて切り替えられる閾値（リセット検知上限電圧Ｖ´ｒｅｓｅｔ）と、電源電圧Ｖｄｄとを比較し、リセット検知上限電圧Ｖ´ｒｅｓｅｔよりも電源電圧Ｖｄｄが上回った場合に、ロジック回路部２００をリセットするリセット信号ＲＥＳＥＴをＬレベルＨレベルに遷移させてロジック回路部２００に出力し、またリセット検知上限電圧Ｖ´ｒｅｓｅｔを下回った場合に、リセット信号ＲＥＳＥＴをＨレベルからＬレベルに遷移させる。
非接触ＩＣカード１０００からリーダーライタ２０００へのデータの返信時（ロジック回路部２００から変調回路１５０へ送られる返信信号ＴＸＤＡＴＡがＬレベルである期間）に、電源電圧ＶｄｄがＶｄｄ０からＶｄｄ２へ低下するものとすれば、スイッチ信号ＳＷがＬレベルの期間（データの返信以外の動作をしている期間）にリセット検知上限電圧Ｖ´ｒｅｓｅｔとして用いられる値（Ｖｒｅ３）は、Ｖｒｅ３＞Ｖｄｄ０となる電圧レベルに設定される。また、スイッチ信号ＳＷがＨレベルの期間（データの返信期間）に用いられる値（Ｖｒｅ４）は、Ｖｒｅ４＞Ｖｄｄ２となる電圧レベルに設定される。
これら２種類のリセット検知上限電圧Ｖｒｅ３とＶｒｅ４とは、高電圧側リセット発生回路においても抵抗器１６３〜１６５の値を所定の値の設定し、リセット検知下限電圧設定用トランジスタ１６２によって電源電圧を分圧する抵抗器の個数を変化させることによって設定することができる。
このようにＶｒｅ３とＶｒｅ４とが設定されることによって、スイッチ信号ＳＷ、および返信信号ＴＸＤＡＴＡに応じてリセット検知上限電圧は、図８に示すように変化する。
例えば第三者が本変形例に係る非接触ＩＣカード用ＬＳＩ１１００の外部から電源を入力し、非接触ＩＣカード用ＬＳＩ１１００内部の信号や不揮発性メモリ回路部３００に記憶されているデータの読み出しや書き換えを、悪意を持って行おうとする場合、第三者は、電源電圧Ｖｄｄの代わりとなる電圧を外部より入力する必要がある。
すなわち、電源電圧を外部より入力する場合には、リセット信号ＲＥＳＥＴが発生しないようにするために、電源電圧Ｖｄｄの代わりとなる電圧は、常にリセット検知下限電圧Ｖｒｅｓｅｔよりも高く、かつリセット検知上限電圧Ｖ´ｒｅｓｅｔよりも低い電圧に設定する必要がある。
しかし、外部より入力する電源電圧をリセット信号ＲＥＳＥＴが発生しないように常に調整することは非常に困難である。したがって、本変形例に係る非接触ＩＣカードシステムは、リセット発生回路１６０の回路構成を複雑にしなくても、非接触ＩＣカード用ＬＳＩ１１００の安全性を大幅に向上させることが容易に可能となる。
なお、上記の実施形態で説明したリセット発生回路１６０において、上記のように２種類のリセット検知下限電圧Ｖｒｅ１とＶｒｅ２とを定めるのではなく、スイッチ信号ＳＷが入力された場合には必ずＬレベルのリセット信号ＲＥＳＥＴをロジック回路部２００に出力するようにしてもよい。このようの構成しても、やはり非接触ＩＣカード１０００とリーダーライタ２０００との間のデータ通信を維持することができる。
また、参照電圧発生回路１６６の出力電圧は例示であり、抵抗器１６３〜１６５を所定の値に設定すれば、この出力電圧とは異なる電圧を出力する回路であっても、適用することができる。
また、整流回路１１０には、倍電圧整流回路が使用された例を説明したが、全波整流回路や半波整流回路で電波を整流する整流回路を使用してもよい。
また、上記の実施形態に係る変調回路１５０には、コイル端子４１０・４２０間電圧を変調する回路が使用されているが、電源電圧Ｖｄｄを変調する変調回路を使用してもよい。
また、上記の実施形態で示した、各信号のレベルとそのレベルが示す内容との対応関係などは一例であり、これらに限るものではない。
本発明に係る半導体集積回路、及びこれを搭載した非接触型情報システムは、非接触型情報媒体（半導体集積回路）と、この非接触型情報媒体と非接触状態で通信を行うリーダーライタとの間の通信可能な距離を延ばし、また、非接触型情報媒体からデータをリーダーライタに返信する際に、電源電圧が低下しても安定してデータの送受信を行うことができるという効果を有し、電磁波によって電力の供給を受ける半導体集積回路、およびこの半導体集積回路を搭載した非接触型情報媒体を含む情報システム（非接触型情報システム）等として有用である。
図１は、非接触ＩＣカードシステムの概略図である。 図２は、本発明の実施形態に係る非接触ＩＣカード用ＬＳＩの構成を示すブロック図である。 図３は、本発明の実施形態に係る変調回路、および整流回路の構成を示すブロック図である。 図４は、磁界強度と変調度との関係を示す図である。 図５は、返信信号ＴＸＤＡＴＡとコイル端子間の電圧、電源電圧、リセット検知下限信号等との関係を示す波形図である。 図６は、本発明の実施形態に係るリセット発生回路の構成を示すブロック図である 図７は、スイッチ信号ＳＷを切り替えるタイミング、電源電圧の変動を示す波形図である。 図８は、本発明の実施形態の変形例における、返信信号ＴＸＤＡＴＡとリセット検知電圧等の関係を示す波形図である。
符号の説明
１００ アナログ回路部
１１０ 整流回路
１１１ ダイオード
１１２ ダイオード
１２０ 電源回路
１３０ クロック発生回路
１４０ 復調回路
１５０ 変調回路
１５１ 変調度調整抵抗
１５２ 変調用トランジスタ
１６０ リセット発生回路
１６１ インバータ
１６２ リセット検知下限電圧設定用トランジスタ
１６３〜１６５ 抵抗器
１６６ 参照電圧発生回路
１６７ 比較器
２００ ロジック回路部
３００ 不揮発性メモリ回路部
４１０ コイル端子
４２０ コイル端子
１０００ 非接触ＩＣカード
１１００ 非接触ＩＣカード用ＬＳＩ
１２００ アンテナコイル
１３００ 同調用容量
２０００ リーダーライタ
２１００ アンテナコイル
３０００ ホスト機

Claims (12)

  1. アンテナコイルが受信した電磁波によって電源電圧の供給を受ける一方、前記アンテナコイルを介してデータの送受信を行う半導体集積回路であって、
    データが格納されるメモリ回路と、
    前記アンテナコイルが接続される一対の端子と、
    送信するデータに応じて、前記端子間の負荷を変化させることによって、前記アンテナコイルを介してデータを送信する変調送信回路と、
    前記メモリ回路に格納されたデータを前記変調送信回路に出力する送信制御回路と、
    前記電源電圧が所定の閾値を下回った場合に、前記送信制御回路をリセットするリセット信号を前記送信制御回路に出力するリセット信号発生回路とを備え、
    前記送信制御回路は、データを送信中の状態であることを示す送信状態信号を出力するように構成され、
    前記リセット信号発生回路は、前記送信状態信号が出力されている期間は、前記送信状態信号が出力されていない期間よりも前記閾値を低くするように構成されていることを特徴とする半導体集積回路。
  2. 請求項１の半導体集積回路であって、
    前記リセット信号発生回路は、前記電源電圧を分圧する分圧抵抗器を有し、前記分圧抵抗器によって分圧された電圧が所定の基準電圧よりも低い場合に、前記リセット信号を出力するように構成されていることを特徴とする半導体集積回路。
  3. 請求項２の半導体集積回路であって、
    前記リセット信号発生回路は、前記送信状態信号が出力されている期間は、前記分圧された電圧が、前記送信状態信号が出力されていない期間よりも高くなるように分圧比を変更するように構成されていることを特徴とする半導体集積回路。
  4. 請求項３の半導体集積回路であって、
    前記分圧抵抗器は、３個以上の抵抗器から成る直列抵抗器であり、
    前記リセット信号発生回路は、前記電源電圧を分圧する前記直列抵抗器の個数を変更することによって前記分圧比を変更するように構成されていることを特徴とする半導体集積回路。
  5. 請求項１から請求項４のうちの何れか１項の半導体集積回路であって、
    前記送信制御回路は、前記メモリ回路に格納されたデータを前記変調送信回路に出力すると同時に前記送信状態信号を出力するように構成されていることを特徴とする半導体集積回路。
  6. 請求項１の半導体集積回路であって、
    前記送信制御回路は、前記メモリ回路に格納されたデータを保持するバッファを有し、前記バッファに保持したデータを前記変調送信回路に出力するように構成されていることを特徴とする半導体集積回路。
  7. 請求項１の半導体集積回路であって、
    前記送信制御回路は、前記変調送信回路へのデータの出力が終了し、前記変調送信回路にデータを出力するために要した時間以上の時間が経過した後に、前記送信状態信号の出力を停止するように構成されていることを特徴とする半導体集積回路。
  8. 請求項１の半導体集積回路であって、
    さらに、前記電源電圧が所定の閾値を超えた場合に、前記送信制御回路をリセットするリセット信号を前記送信制御回路に出力する高電圧側リセット信号発生回路を備え、
    前記高電圧側リセット信号発生回路は、前記送信状態信号が出力されている期間は、前記送信状態信号が出力されていない期間よりも前記閾値を低くするように構成されていることを特徴とする半導体集積回路。
  9. 請求項８の半導体集積回路であって、
    前記高電圧側リセット信号発生回路は、前記電源電圧を分圧する分圧抵抗器を有し、前記分圧抵抗器によって分圧した電圧が所定の基準電圧よりも高い場合に、前記リセット信号を出力するように構成されていることを特徴とする半導体集積回路。
  10. 請求項９の半導体集積回路であって、
    前記高電圧側リセット信号発生回路は、前記送信状態信号が出力されている期間は、前記分圧した電圧が、前記送信状態信号が出力されていない期間よりも高くなるように分圧比を変更するように構成されていることを特徴とする半導体集積回路。
  11. 請求項１０の半導体集積回路であって、
    前記分圧抵抗器は、３個以上の抵抗器から成る直列抵抗器であり、
    前記高電圧側リセット信号発生回路は、前記電源電圧を分圧する前記直列抵抗器の個数を変更することによって前記分圧比を変更するように構成されていることを特徴とする半導体集積回路。
  12. 請求項１に記載の半導体集積回路、および前記半導体集積回路に接続されて電磁波を送受信するアンテナコイルを有する非接触型情報媒体と、
    前記非接触型情報媒体に対し、電磁波によって電源電圧の供給、およびデータの送受信を行うデータ送受信装置と、
    を備えたことを特徴とする非接触型情報システム。
JP2006512338A 2004-04-15 2005-04-12 半導体集積回路、及びこれを搭載した非接触型情報システム Expired - Fee Related JP4238265B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004120168 2004-04-15
JP2004120168 2004-04-15
PCT/JP2005/007073 WO2005101304A1 (ja) 2004-04-15 2005-04-12 半導体集積回路、及びこれを搭載した非接触型情報システム

Publications (2)

Publication Number Publication Date
JPWO2005101304A1 true JPWO2005101304A1 (ja) 2008-03-06
JP4238265B2 JP4238265B2 (ja) 2009-03-18

Family

ID=35150199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006512338A Expired - Fee Related JP4238265B2 (ja) 2004-04-15 2005-04-12 半導体集積回路、及びこれを搭載した非接触型情報システム

Country Status (6)

Country Link
US (1) US7850086B2 (ja)
EP (1) EP1742172B1 (ja)
JP (1) JP4238265B2 (ja)
CN (1) CN100449568C (ja)
DE (1) DE602005026000D1 (ja)
WO (1) WO2005101304A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5325415B2 (ja) * 2006-12-18 2013-10-23 株式会社半導体エネルギー研究所 半導体装置
EP2397976B1 (en) * 2007-10-02 2013-05-08 Sharp Kabushiki Kaisha Semiconductor storage device and storage system
JP4637204B2 (ja) * 2008-04-30 2011-02-23 フェリカネットワークス株式会社 通信装置、及びアンテナ特性の制御方法
WO2010038582A1 (en) * 2008-09-30 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Reset signal generation circuit and semiconductor device
JP2010204986A (ja) * 2009-03-04 2010-09-16 Sony Corp 通信装置、通信方法、およびプログラム
CN102577024B (zh) * 2009-10-08 2015-07-08 株式会社日立制作所 无线电力传送系统以及无线电力传送装置
JP5519367B2 (ja) * 2010-03-29 2014-06-11 パナソニック株式会社 受電装置及び電力伝送システム
US9244500B2 (en) 2011-05-23 2016-01-26 Intel Corporation System integration supporting completely wireless peripheral applications
CN103091526B (zh) * 2011-11-04 2015-02-04 上海华虹宏力半导体制造有限公司 电压检测电路
CN104579175B (zh) * 2013-10-17 2017-09-15 上海华虹集成电路有限责任公司 射频识别中的负载调制电路
US10840744B2 (en) 2015-03-04 2020-11-17 Apple Inc. Inductive power transmitter
CN109496380B (zh) 2016-04-04 2022-04-05 苹果公司 感应式功率发射器
JP6870962B2 (ja) * 2016-11-25 2021-05-12 ラピスセミコンダクタ株式会社 半導体装置、通信装置およびリセット方法
JP6798053B1 (ja) * 2020-02-04 2020-12-09 富士フイルム株式会社 非接触式通信媒体、磁気テープカートリッジ、非接触式通信媒体の動作方法、及びプログラム
JP6798052B1 (ja) * 2020-02-04 2020-12-09 富士フイルム株式会社 非接触式通信媒体、磁気テープカートリッジ、非接触式通信媒体の動作方法、及びプログラム
JP6820448B1 (ja) * 2020-02-04 2021-01-27 富士フイルム株式会社 非接触式通信媒体、磁気テープカートリッジ、非接触式通信媒体の動作方法、及びプログラム
DE102021110433A1 (de) * 2020-06-24 2021-12-30 Samsung Electronics Co., Ltd. Chipkarte
US11894885B2 (en) * 2022-05-23 2024-02-06 Qualcomm Incorporated Near ultra low energy field transducer design

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123269U (ja) * 1988-02-16 1989-08-22
CN1036115A (zh) * 1988-03-26 1989-10-04 三角洲国际有限公司 电数据通信系统
DE4243108A1 (de) * 1992-12-18 1994-06-23 Eurosil Electronic Gmbh IC-Karte
JPH0877318A (ja) 1994-09-08 1996-03-22 Toshiba Corp 非接触式情報記録媒体
JPH10207580A (ja) * 1997-01-17 1998-08-07 Hitachi Ltd パワーオンリセット発生回路および半導体集積回路並びにｉｃカード
ES2169612T3 (es) 1998-07-21 2002-07-01 Koninkl Philips Electronics Nv Sistema para la transmision de datos desde un portador de datos a una estacion por medio de al menos otra señal portadora auxiliar.
US6147605A (en) 1998-09-11 2000-11-14 Motorola, Inc. Method and apparatus for an optimized circuit for an electrostatic radio frequency identification tag
JP2000250661A (ja) 1999-02-26 2000-09-14 Hitachi Ltd 半導体集積回路及びメモリカード
US6608551B1 (en) * 1999-09-13 2003-08-19 Intermec Ip Corp Low-cost radio replacement utilizing RFID technology
JP3885922B2 (ja) * 2000-03-07 2007-02-28 株式会社ルネサステクノロジ 半導体チップとそれを用いたｉｃカード及びｒｆｉｄ
JP2003532242A (ja) 2000-05-03 2003-10-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 処理を中断するリセット手段を有するデータキャリア
JP4273283B2 (ja) 2000-07-07 2009-06-03 信越化学工業株式会社 微細パターン形成材料並びにこれを用いた微細めっきパターン形成方法および半導体装置の製造方法
JP3696796B2 (ja) 2001-02-26 2005-09-21 日本電信電話株式会社 電磁誘導質問装置および通信方法
JP2003023366A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Ind Co Ltd データキャリア
US7423517B2 (en) 2002-07-30 2008-09-09 Nxp B.V. Transponder with a controllable power-on-reset circuit
US7180403B2 (en) * 2004-05-18 2007-02-20 Assa Abloy Identification Technology Group Ab RFID reader utilizing an analog to digital converter for data acquisition and power monitoring functions

Also Published As

Publication number Publication date
EP1742172A4 (en) 2009-07-15
CN100449568C (zh) 2009-01-07
JP4238265B2 (ja) 2009-03-18
US20070188297A1 (en) 2007-08-16
EP1742172B1 (en) 2011-01-19
WO2005101304A1 (ja) 2005-10-27
DE602005026000D1 (de) 2011-03-03
EP1742172A1 (en) 2007-01-10
CN1914629A (zh) 2007-02-14
US7850086B2 (en) 2010-12-14

Similar Documents

Publication Publication Date Title
JP4238265B2 (ja) 半導体集積回路、及びこれを搭載した非接触型情報システム
JP3904859B2 (ja) パワーオンリセット回路およびこれを備えたｉｃカード
US20090011706A1 (en) Near field RF communicators and near field communications-enabled devices
JP3784271B2 (ja) 半導体集積回路とこれを搭載した非接触型情報媒体
JP4786316B2 (ja) 半導体集積回路装置及びそれを用いたｉｃカード
JP5306128B2 (ja) 半導体装置
US20100045446A1 (en) Rfid system using human body communication
JP2007288718A (ja) 情報処理端末，ｉｃカード，携帯型通信装置，無線通信方法，およびプログラム
JP2003346113A (ja) コンビネーション型ｉｃカード
US6659352B1 (en) Semiconductor integrated circuit, a contactless information medium having the semiconductor integrated circuit, and a method of driving the semiconductor integrated circuit
US5966404A (en) Reader/writer for performing efficient transmission/reception with no-battery information storage medium
US6213402B1 (en) Data carrier for contactless reception of data and energy, and a method of operating such a data carrier
JP4268655B1 (ja) パワーオンリセット回路及びコンビ型ｉｃカード
KR100874983B1 (ko) 태그 칩 및 이의 구동방법
EP2021972A1 (en) Near field rf communicators and near field communications-enabled devices
CN116757240B (zh) 一种高能效低功耗无源射频识别标签芯片
TW436741B (en) Composite IC card
US7834753B2 (en) Data carrier and data carrier system
JP4977090B2 (ja) 負荷変調回路、集積回路、及び、ｉｃカード
JP3904860B2 (ja) 電源装置、半導体回路装置、およびｉｃカード
JP2005293597A (ja) 半導体集積回路とこれを搭載した非接触型情報媒体
KR101939239B1 (ko) Ｒｆｉｄ 통신용 포락선 검출기
JP2007257543A (ja) 複合携帯可能電子装置および複合ｉｃカード
JP2005222278A (ja) 非接触ｉｃ媒体用インレットおよび非接触ｉｃ媒体ならびにそれを用いた通信システム
JP2007133734A (ja) 半導体集積回路および非接触型情報媒体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060509

AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20070213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees