JPH0877318A - 非接触式情報記録媒体 - Google Patents

Abstract

(57)【要約】 【目的】安定したクロック信号を供給し、また電源電圧
の変動に対してより安定な動作が確保でき、しかも安定
したデータの送受信が可能となり、ＬＳＩ化も容易な非
接触式情報記録媒体を提供する。 【構成】結合コイル４、５のそれぞれで位相が互いに９
０°ずれている受信搬送波φ１ｘ、φ２ｘを受信し、そ
れぞれを整流回路６、７で整流して直流電圧を出力し、
さらに電圧調整回路８で一定電圧になるよう調整して、
ＩＣカードＰの内部回路の電源電圧を供給し、この電圧
調整回路８において、電源電圧を監視する際、ヒステリ
シス特性を持ったリセット信号の発生回路を設け、ま
た、受信搬送波φ１ｘ、φ２ｘをそれぞれ波形整形回路
９、１０で波形整形してデータ波φ１、φ２を出力し、
クロック切換回路１３で、データの変化状態をもとに、
そのいずれか一方を選択してシステムクロック信号とす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、たとえば、磁気結合を
用いて非接触に電源、データ、クロック信号の送受信を
行う非接触式ＩＣカード等の非接触式情報記録媒体に関
する。

【０００２】

【従来の技術】最近、情報記録媒体としてのＩＣカード
の信頼性向上のため、機械的な接点部をなくし、電磁結
合を用いて非接触に電源、データの送受信を行う非接触
式ＩＣカードが考案されている。このような非接触式Ｉ
Ｃカード（以下、単にＩＣカードと呼ぶ）は、２つの結
合コイルを具備し、ＰＳＫ（Phase Shift Keying）変調
方式により変調された信号を磁気変動を通じて受信し、
その搬送波を整流することにより、ＩＣカード内の電源
電圧を供給するようになっている。また、この２つの結
合コイルの負荷を変動させることにより発生する磁気変
動により信号を送信している。さらに、このＩＣカード
は、ＣＰＵを内蔵してるため、ＣＰＵを動作させるため
リセット信号およびクロック信号といった制御信号が必
要となる。一般に、このクロック信号は、カード内部に
具備された発振回路からのクロック信号を、ＰＬＬ（Pf
ase-Locked Loop ）回路を用いて、受信したＰＳＫ変調
された信号から抽出したクロック信号に同期させたもの
を用いている。また、リセット信号は、電源電圧を監視
して、ある一定電圧以下になったときにある時定数だけ
遅れてＣＰＵをリセットするよう出力されていた。

【０００３】

【発明が解決しようとする課題】このようなＩＣカード
に内蔵されたＣＰＵの動作のために必要なクロック信号
を生成するためのＰＬＬ回路や発振器は、アナログ回路
の時定数をもった部分を含み、回路を半導体の集積回路
上に構成すること（ＬＳＩ化）が困難であるという問題
点があった。

【０００４】また、同じくＣＰＵ動作のために必要なリ
セット信号を、前述したような単純なリセット信号発生
回路で生成した場合、磁気結合の物理的な距離の変化に
よる電源電圧の変動等により不用意にリセット信号が発
生したりして、ＣＰＵの動作が不安定になってしまうと
いう問題点があった。

【０００５】また、データの送受信を行なうための回路
構成をＩＣカードに内蔵しなければならないため、回路
構成部品の配置に制約が多く、特に、結合コイルの磁気
結合状態によっては安定したデータの送受信が困難であ
るという問題点もあった。

【０００６】そこで、本発明は、ＰＬＬ回路や発振器を
内蔵することなく、安定したクロック信号を供給し、ま
た電源電圧の変動に対してより安定な動作が確保でき、
しかも安定したデータの送受信が可能となり、ＬＳＩ化
も容易な非接触式情報記録媒体を提供することを目的と
する。

【０００７】

【課題を解決するための手段】本発明の非接触式情報記
録媒体は、受信した搬送波から内部回路の電源電圧を得
る非接触式情報記録媒体において、搬送波を受信する受
信手段と、この受信手段で受信された搬送波を整流して
直流電圧を供給する電圧供給手段と、この電圧供給手段
で供給された直流電圧を一定電圧に調節して前記電源電
圧を供給する電圧調整手段と、この電圧調整手段で供給
される電源電圧が前記内部回路の動作保証電圧より低く
なったとき、前記内部回路をリセット状態にし、前記電
圧調整手段で供給される電源電圧が、前記内部回路の規
定動作電圧より高くなったとき前記内部回路のリセット
状態を解除するよう制御するリセット制御手段とを具備
している。

【０００８】また、本発明の非接触式情報記録媒体は、
受信した搬送波からデータ信号を復調するとともに、そ
の搬送波を内部回路の動作クロック信号として利用する
非接触式情報記録媒体において、位相が互いにずれてい
る２つの搬送波をそれぞれ受信する２つの搬送波受信手
段と、この２つの搬送波受信手段のそれぞれで受信され
た搬送波のそれぞれに対して波形整形を行う２つの波形
整形手段と、この２つの波形整形手段のそれぞれで波形
整形された搬送波からデータ信号を復調する復調手段
と、この復調手段で復調されたたデータ信号からデータ
変化状態を検出する検出手段と、この検出手段で検出さ
れたデータ変化状態に応じて前記波形整形手段で波形整
形された２つの搬送波のうちどちらか一方を選択して前
記動作クロック信号とする選択手段とを具備している。

【０００９】また、本発明の非接触式情報記録媒体は、
受信した搬送波からデータ信号を復調するとともに、内
部回路の電源電圧を得る非接触式情報記録媒体におい
て、位相が互いにずれている２つの搬送波をそれぞれ受
信する２つの搬送波受信手段と、この２つの搬送波受信
手段のそれぞれで受信された搬送波のそれぞれを整流し
て得られる直流電圧および前記搬送波に伴う交流電流を
それぞれ供給する２つの電圧電流供給手段と、この２つ
の電圧電流供給手段のそれぞれで供給された交流電流の
それぞれをもとに、前記２つの搬送波のそれぞれの波形
整形を行う２つの波形整形手段と、前記２つの電圧電流
供給手段でそれぞれ供給された直流電圧を一定電圧にな
るよう調節して前記電源電圧を供給するとともに、前記
２つの波形整形手段に供給される交流電流をほぼ等しく
なるよう制御する制御手段と、前記波形整形手段で波形
整形された前記２つの搬送波をもとにデータ信号を復調
する復調手段とを具備している。

【００１０】また、本発明の非接触式情報記録媒体は、
受信した搬送波を内部回路の動作クロック信号として利
用し、その動作クロック信号をもとに、生成された送信
データ信号を変調し、その送信搬送波を送信する非接触
式情報記録媒体において、交流信号である前記送信搬送
波の半サイクルを短絡する短絡手段と、この短絡手段で
半サイクルを短絡された送信搬送波により、磁気結合さ
れたコイルの負荷を変動させて前記送信搬送波を送信す
る送信手段とを具備している。

【００１１】さらに、本発明の非接触式情報記録媒体
は、受信した搬送波からデータ信号を復調するととも
に、その搬送波を内部回路の動作クロック信号として利
用し、その動作クロック信号をもとに生成された送信デ
ータ信号を変調し、その送信搬送波を送信する非接触式
情報記録媒体において、位相が互いにずれている２つの
搬送波をそれぞれ受信する２つの搬送波受信手段と、こ
の２つの搬送波受信手段のそれぞれで受信された搬送波
のそれぞれの波形整形を行う２つの波形整形手段と、こ
の２つの波形整形手段で波形整形された２つの搬送波の
うちいずれか一方を選択して前記動作クロック信号とす
る選択手段と、前記送信搬送波を前記２つの搬送波受信
手段のいずれか一方を用いて送信する送信手段と、この
送信手段で前記送信搬送波を送信するとき、前記選択手
段に対し、前記送信手段で用いられていない方の前記搬
送波受信手段で受信された搬送波を選択するよう制御す
る制御手段とを具備している。

【００１２】

【作用】搬送波を受信して、その受信した搬送波を整流
して直流電圧を供給し、この供給された直流電圧を一定
電圧に調整して、非接触式情報記録媒体の内部回路の電
源電圧を供給し、この供給された電源電圧が前記内部回
路の動作保証電圧より低くなったとき前記内部回路をリ
セット状態にし、前記電源電圧が前記内部回路の規定動
作電圧より高くなったとき前記内部回路のリセット状態
を解除するように、ヒステリシス特性を持たせて前記内
部回路へのリセット制御を行うことにより、前記内部回
路が前記電源電圧の変動に対してより安定な動作が確保
できる。

【００１３】また、位相が互いにずれている２つの搬送
波をそれぞれ受信し、この受信されたそれぞれの搬送波
に対して波形整形を行い、この波形整形されたそれぞれ
の搬送波からデータ信号を復調し、復調されたデータ信
号からデータ変化状態を検出し、検出されたデータ変化
状態に応じて前記波形整形された２つの搬送波のうちど
ちらか一方を選択して前記内部回路の動作クロック信号
とすることにより、安定したクロック信号を供給するこ
とが可能となる。

【００１４】また、位相が互いにずれている２つの搬送
波をそれぞれ受信し、この受信された２つの搬送波をそ
れぞれ整流して直流電圧を供給すると同時に、前記２つ
の搬送波に伴う交流電流をそれぞれ供給し、この供給さ
れた交流電流のそれぞれをもとに前記２つの搬送波のそ
れぞれの波形整形を行い、前記供給された直流電圧を一
定電圧に調整して、非接触式情報記録媒体の内部回路の
電源電圧を供給するとともに、前記供給されたそれぞれ
の交流電流がほぼ等しくなるように制御することによ
り、安定したデータの受信が可能となる。

【００１５】また、変調された送信データ信号の搬送波
の半サイクルを短絡し、この短絡された搬送波により、
磁気結合されたコイルの負荷を変動させて前記搬送波を
送信することにより、前記非接触式情報記録媒体の内部
回路の電力損失が無く、安定したデータの送信が可能と
なる。

【００１６】また、位相が互いにずれている２つの搬送
波を２つの搬送波受信手段でそれぞれ受信し、この受信
された搬送波のそれぞれに対して波形整形し、その波形
整形された搬送波のいずれか一方を非接触式情報記録媒
体の内部回路の動作クロック信号として利用し、その動
作クロック信号をもとに生成された送信データ信号を変
調し、その搬送波を前記２つの搬送波受信手段のいずれ
か一方を用いて送信するとき、前記搬送波受信手段うち
送信のために用いられていない方の搬送波受信手段で受
信された搬送波を選択して前記動作クロック信号とする
ことにより、安定したクロック信号を供給することが可
能となる。さらに、以上の構成、効果から、ＰＬＬ回路
や発振器等のアナログ回路が不要となり、ＬＳＩ化も容
易となる。

【００１７】

【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１は、本発明の非接触式情報記録媒体
としての非接触式ＩＣカードの構成を概略的に示したも
のである。

【００１８】図１において、非接触式ＩＣカード（以
下、単に、ＩＣカードと呼ぶ。）Ｐには、カードリーダ
ライタ１に具備された結合コイル１ａ、１ｂを介して、
ＰＳＫ変調されたデータ信号の搬送波が送信されるよう
になっている。このカードリーダライタ１は、通信回線
２を介してホストコンピュータ３と接続されていて、こ
のホストコンピュータ３の制御のもと動作するようにな
っている。すなわち、カードリーダライタ１で、ＩＣカ
ードＰからのデータ信号の搬送波を受信すると、データ
信号を復調し、そのデータを通信回線２を介してホスト
コンピュータ３に送信すると、ホストコンピュータ３で
は、そのデータに対して種々の処理を施す。また、ホス
トコンピュータ３からの送信データは、通信回線２を介
してカードリーダライタ１に送信され、カードリーダラ
イタ１では、その送信データをデータ信号としてＰＳＫ
変調して、その搬送波をＩＣカードＰに対して送信す
る。

【００１９】カードリーダライタ１とＩＣカードＰとの
間のデータ等の送受信は、送信側のカードリーダライタ
１の結合コイル１ａ、１ｂ、あるいは、ＩＣカードＰの
結合コイル４、５のそれぞれにおける負荷の変動により
生じる高周波の磁界の変動を受信側の結合コイルで受け
ることにより成り立っている。

【００２０】カードリーダライタ１からＩＣカードＰが
データ等を受信する場合、カードリーダライタ１の結合
コイル１ａ、１ｂから、ＩＣカードＰの結合コイル４、
５に、それぞれ、受信搬送波として、位相が９０°ずれ
た高周波の磁界が与えられる。その結果、結合コイル
４、５のそれぞれには電磁誘導により、位相が互いに９
０°ずれた交流の誘導電圧、誘導電流が発生する。

【００２１】この結合コイル４、５は、それぞれ整流回
路６、７に接続されいて、ここでその交流電圧が整流さ
れて直流電圧となる。この整流回路６、７からの直流電
圧は、電圧調整回路８に入力され、ここで一定電圧に調
整され、ＩＣカードＰの電源電圧を取り出すようになっ
ている。この整流回路６、７からの直流電圧は、結合コ
イル４、５の磁気結合の状態により大きく変動し、ＩＣ
カードＰ内部の回路を安定に動作させることができな
い。従って、この電圧調整回路８により内部の回路を安
定に動作させるために一定の電源電圧に安定するよう調
整されるようになっている。

【００２２】結合コイル４からの受信搬送波φ１ｘは、
整流回路６で一定の出力電流として取り出され、この一
定の出力電流は波形整形回路９に入力されて、なまった
波形がきれいにされてパルス信号としてのデータ波φ１
が出力される。

【００２３】一方、結合コイル５からの受信搬送波φ２
ｘは、整流回路７で一定の出力電流として取り出され、
この一定の出力電流は波形整形回路１０に入力されて、
なまった波形がきれいにされてパルス信号としてのデー
タ波φ２が出力される。尚、データ波φ１とデータ波φ
２は互いに位相が９０°ずれている。

【００２４】このように、２つのコイルを用いた方式で
は広い通信帯域で安定した直流電圧が得られるように整
流回路６、７が結合コイル４、５のそれぞれに接続され
る（図１参照）。しかし、単純にそれぞれを接続した場
合、結合コイル４、５の磁気結合の状態により、整流回
路６、７のどちらか一方の出力電圧が高い方のみ多くの
電流が流れ、他方に流れる電流が少なくなり、その波形
整形回路の出力に安定したパルス信号のデータ波を出力
することができなくなる。そこで、各整流回路にほぼ等
しい電流を流すようにするため、電圧調整回路８で調整
されている。その結果、波形整形回路９、１０からは安
定してデータ波が抽出できるようになっている。

【００２５】電圧調整回路８は、さらに、ＣＰＵ２０等
をリセット状態にしたり、そのリセット状態を解除する
ためのリセット信号を生成するようになっている。この
リセット信号は、電源電圧がＩＣカードＰの内部回路の
動作が保証できる電圧（動作保証電圧）より低くなった
ときにリセット状態にし、電源電圧がＩＣカードＰの内
部回路が動作可能となる電圧（動作電圧）より高くなっ
たとき、リセット状態を解除するといった、電源電圧を
監視してリセット状態になるときとリセット状態を解除
するときの電源電圧の閾値にヒステリシス特性を持たせ
ている。リセット信号はリセットタイマ１１に入力され
る。

【００２６】リセットタイマ１１は、ＩＣカードＰのＣ
ＰＵ２０およびその周辺回路のリセット信号、すなわ
ち、システムリセット信号を生成するためのものであ
る。すなわち、電圧調整回路８からリセット状態が解除
されるようにリセット信号が出力されてからて一定時間
後にＣＰＵ２０およびその周辺回路を動作を開始させる
ようなシステムリセット信号を生成する。

【００２７】復調回路１２には、波形整形回路９からの
データ波φ１、波形整形回路１０からのデータ波φ２が
入力され、ここで、ＰＳＫ変調信号として受信された受
信データ信号が復調される。

【００２８】ＩＣカードＰ内の回路の動作タイミングと
してのシステムクロック信号は、データ波φ１あるいは
φ２を直接クロック信号として利用することにより得る
ことが可能である。

【００２９】クロック切換回路１３は、データ波φ１、
φ２のいずれか一方を、復調回路１２からの出力信号か
ら検出したデータの変化点をもとに生成した切換タイミ
ング信号により切換えて、システムクロック信号を出力
するようになっている。すなわち、データ波φ１、φ２
は、それぞれ位相が９０°づれたものとなっているが、
これらは、ＰＳＫ変調が行われた際に、ＩＣカードＰの
結合コイル４、５や、それに磁界を与えるカードリーダ
ライタ１の周波数特性による帯域制限により、大きな包
絡線変動が生じ、データ波φ１、φ２のそれぞれから連
続したクロック信号を取り出すことは難しい。このこと
は、データ波φ１、φ２のそれぞれを直接システムクロ
ック信号として利用する際、致命的な欠点となる。一般
に、結合コイル４、５に磁界を与えるために共振回路が
利用されるが、この共振回路が前記包絡線変動の原因と
なる。

【００３０】そこで、このクロック切換回路１３では、
伝送中心周波数からのずれが低い周波数にずれるのに対
し、高い周波数にずれた場合の減衰量が少ないことに着
目して、ＰＳＫ変調波の位相が進みから遅れ位相に変化
する状態の信号のみをクロック信号として利用すること
により、連続したシステムクロック信号が得られるよう
になっている。その原理を図２、図３、図４を参照して
以下に説明する。

【００３１】図２は、ＰＳＫ変調されている受信搬送波
φ１ｘ、φ２ｘの位相遷移の具体例を示したものであ
る。図２において、受信搬送波波φ１ｘは、データ
「０」からデータ「１」に変化するとき、位相が０°か
ら２７０°に９０°遅れるが、受信搬送波φ２ｘはデー
タ「０」からデータ「１」に変化するとき、位相が９０
°から１８０°に９０°進むようになっている。また、
受信搬送波φ１ｘは、データ「１」からデータ「０」に
変化したとき、位相が２７０°から０°に９０°進む
が、受信搬送波φ２ｘは、位相が１８０°から９０°に
９０°遅れるようになっている。このように、受信搬送
波φ１とφ２とでは逆に変化する。

【００３２】尚、データの変化に伴う位相の変化は、上
記の場合に限らず、図２の説明において、受信搬送波φ
１ｘを受信搬送波φ２ｘに、受信搬送波φ２ｘを受信搬
送波φ１ｘに読み替えてもよい。以下の説明では、前者
の場合に限るものである。

【００３３】図３は、受信搬送波φ１ｘ、φ２ｘの包絡
線変動の様子を説明するためのものである。図３（ａ）
は、包絡線変動を受けない理想の受信搬送波φ１ｘ、φ
２ｘを示したものであり、図３（ｂ）は、帯域制限によ
る包絡線変動を受けた場合の受信搬送波φ１ｘ、φ２ｘ
を示したものである。

【００３４】図３（ａ）において、データ変化点で、デ
ータ「１」からデータ「０」に変化した場合、遅れから
進み位相に変化する受信搬送波φ１ｘからはクロック信
号の再生に影響を及ぼすほどの変動は生じていない。包
絡線変動を受けると、図３（ｂ）に示すように、データ
変化点で、データ「１」からデータ「０」に変化した場
合、遅れから進み位相に変化する受信搬送波φ１ｘは、
データ変化後、包絡線変動による減衰量が大きく、クロ
ック信号の再生が不可能となる。一方、進みから遅れ位
相に変化する受信搬送波φ２ｘは、包絡線変動による減
衰量は少なく、クロック信号の再生は可能である。

【００３５】図４は、クロック切換回路１３において、
システムクロック信号を選択する際のシステムクロック
信号の様子を説明するためのものである。図４（ａ）
は、クロック切換回路１３では、まず、システムクロッ
ク信号として、データ波φ１が選択されていたとき、デ
ータ「１」からデータ「０」に変化したことにより、ク
ロック切換回路１３では、システムクロック信号として
データ波φ１からデータ波φ２に切換えた場合を示した
ものである。このとき、復調回路１２の出力からデータ
の変化点を検出し、データの位相が安定しているタイミ
ングで切換えるようにしている。すなわち、一般に、デ
ータの変化点と変化点との間の中心から後半が最も安定
している状態で、その時点で切換えることが望ましい。
このようにして切換えたとき、その切換時点付近のシス
テムクロック信号の周期はほぼ１／４サイクルだけ長く
なる。すなわち、通常の周期をＴとすると、切換時点付
近のシステムクロック信号の周期は１．２５Ｔとなるだ
けで、そのシステムクロック信号を動作タイミング信号
とするＣＰＵの動作には何等影響を与えない。また、Ｐ
ＳＫ変調により、データ波φ１、φ２の位相が変化する
ときは、図１の結合コイル４、５に磁界を与えるための
共振回路の影響で、１度に変化せず、数周期にわたって
変化するためクロック周期の変動はわずかである。以上
の理由により、動作周波数の上限付近でのＣＰＵの動作
も保証できる。

【００３６】図４（ｂ）は、クロック切換回路１３で
は、まず、システムクロック信号として、データ波φ２
が選択されていたとき、データ「０」からデータ「１」
に変化したことにより、クロック切換回路１３では、シ
ステムクロック信号としてデータ波φ２からデータ波φ
１に切換えた場合を示したものである。この場合の説明
も図４（ａ）と同様である。

【００３７】次に、図１の説明に戻る。復調回路１２か
ら出力された復調された受信データ信号は、極性判別回
路１４において、システムリセット信号が発生して解除
されたときに、初期状態の論理（例えば「０」）に設定
されるようになっている。

【００３８】極性判別回路１４を経由した受信データ信
号は、シリアルインタフェイス部１５に入力される。こ
こで、シリアルに入力された受信データを、システムク
ロック信号のタイミングに同期させて、後段のＣＰＵ２
０の制御のもと実行されるデジタル処理が可能なよう
に、例えば１６ビット、３２ビットのパラレル信号に変
換される。

【００３９】ＣＰＵ２０には、シリアルインタフェイス
部１５、ＲＯＭ２１、ＲＡＭ２２、ＥＥＰＲＯＭ２３等
のメモリがバスを介して接続されていて、クロック切換
回路１３からのシステムクロック信号のタイミングに従
って動作するようになっている。

【００４０】ＲＯＭ２１は、ＣＰＵ２０の制御プログラ
ム等が格納されていて、ＣＰＵ２０は、このプログラム
をもとに制御を行うようになっている。ＲＡＭ２２に
は、ＣＰＵ２０による制御処理中に発生する各種データ
等を一時的に格納するようになっていて、ＥＥＰＲＯＭ
２３には、ＩＣカードＰの所有者に固有な情報、すなわ
ち、所有者の認証番号等の認証情報等の各種情報が格納
されている。

【００４１】ＣＰＵ２０は、シリアルインタフェイス部
１５から送られる受信データをもとに、ＲＯＭ２１に格
納された制御プログラムに従って、各種制御処理を実行
する。

【００４２】ＩＣカードＰからカードリーダライタ１に
対し、データを送信する場合、その送信データはＣＰＵ
２０の制御のもと、シリアルインタフェイス部１５に送
られる。

【００４３】シリアルインタフェイス部１５では、ＣＰ
Ｕ２０からのパラレルな送信データをシリアルに変換し
て、その送信データ信号を変調回路１６に出力する。変
調回路１６では、送信データに応じて、カードリーダラ
イタ１からの搬送波の負荷を変化させるもので、この搬
送波は整流回路７に入力される。このとき、その搬送波
の半サイクルを短絡することにより、整流回路７では、
結合コイル５の負荷を変動させて、その負荷変動に伴う
磁界の変動をカードリーダライタ１に伝送するようにな
っている。一般には、結合コイル４、５のいずれかまた
は両方の負荷を変動させればよいが、本実施例では、結
合コイル５に対しての負荷を変動するようになってい
る。変動の方法としては、一般に、整流回路７に対し定
電流あるいは抵抗性の負荷を加えることで可能だが、こ
の方法だと負荷の電力損失による発熱があったり、負荷
の変動量が小さいと、その結果ＰＳＫ変調された信号を
受信するカードリーダライタ１での検出が困難となる。
さらに、結合コイル４、５の結合状態がＩＣカードＰ内
における物理的位置により大きく変化し、この変化に対
し安定して送信データを伝送することが困難である。そ
こで、本実施例では、高周波信号である搬送波の半サイ
クルを短絡することによりＩＣカードＰ内の電力損失が
なく、また安定に送信データを送信することができるよ
うになっている。また、送信データのＳ／Ｎ比（Signal
to Noise Ratio ）を大幅に向上させることが可能とな
る。

【００４４】さらに、このとき、受信されたデータ波φ
２については、そのデューティサイクルは変化するが、
位相そのものは保つことができるので、データ送信時も
データ受信が可能である。ＣＰＵ２０等の動作のために
用いるシステムクロック信号として、デューティサイク
ルが保証されたクロック信号が必要な場合は、データの
送信時には、送信搬送波を送信するのに使用していない
方の結合コイル、すなわち、本実施例の場合、結合コイ
ル４で受信されたデータ波φ１をシステムクロックとし
て選択するようにすればよい。この場合、ＣＰＵ２０か
らデータ送信を通知する信号をクロック切換回路１３に
入力し、クロック切換回路１３では、その信号をもと
に、データ送信時には、データ波φ１を選択してシステ
ムクロック信号とするようにすればよい。

【００４５】次に、図５、図６を参照いて、前述した各
部の回路構成の具体例について説明する。尚、図５、図
６においては、図１と同一部分には同一符号を付してあ
る。図５において、整流回路６は、現在最も多く用いら
れているダイオード６ａ、６ｂ、６ｃ、６ｄを４個ブリ
ッジ形に接続したブリッジ整流回路である。すなわち、
結合コイル４の両端はそれぞれダイオード６ａのカソー
ドとダイオード６ｂのアノードの接続点Ｏ１、ダイオー
ド６ｃのカソードとダイオード６ｄのアノードの接続点
Ｏ２に接続され、結合コイル４に高周波の磁界が与えら
れると、その出力である交流電圧は、このブリッジ整流
回路により整流されて、ダイオード６ｂのカソードとダ
イオード６ｄのカソードの接続点Ｏ３から直流電圧が得
られる。尚、ダイオード６ａのアノードとダイオード６
ｃのアノードの接続点は接地されている。

【００４６】整流回路７も整流回路６と同様で、ダイオ
ード７ａ、７ｂ、７ｃ、７ｄを４個ブリッジ形に接続し
たブリッジ整流回路である。すなわち、結合コイル５の
両端はそれぞれダイオード７ａのカソードとダイオード
７ｂのアノードの接続点Ｏ５、ダイオード７ｃのカソー
ドとダイオード７ｄのアノードの接続点Ｏ６に接続さ
れ、結合コイル５に高周波の磁界が与えられると、その
出力である交流電圧は、このブリッジ整流回路により整
流されて、ダイオード７ｂのカソードとダイオード７ｄ
のカソードの接続点Ｏ７から直流電圧が得られる。尚、
ダイオード７ａのアノードとダイオード７ｃのアノード
の接続点は接地されている。

【００４７】整流回路６、７のそれぞれから出力される
直流電圧は電圧調整回路８に入力される。すなわち、整
流回路６の接続点Ｏ３は電圧調整回路８を構成するｐチ
ャンネルＭＯＳＦＥＴ（以下、簡単にＦＥＴと呼ぶ）３
０のソース端子に接続され、整流回路７の接続点Ｏ７は
電圧調整回路８を構成するｐチャンネルＭＯＳＦＥＴ
（以下、簡単にＦＥＴと呼ぶ）３１のソース端子に接続
される。

【００４８】以下、電圧調整回路８について説明する。
ＦＥＴ３０のゲート端子は、ｎチャンネルＭＯＳＦＥＴ
（以下、簡単にＦＥＴと呼ぶ）３２のドレイン端子に接
続される。ＦＥＴ３２のソース端子は抵抗３３の一端に
接続され、抵抗３３の他端は接地される。

【００４９】一方、ＦＥＴ３１のゲート端子は、ｎチャ
ンネルＭＯＳＦＥＴ（以下、簡単にＦＥＴと呼ぶ）３４
のドレイン端子に接続される。ＦＥＴ３４のソース端子
は抵抗３５の一端に接続され、抵抗３５の他端は接地さ
れる。

【００５０】ＦＥＴ３２のゲート端子は、ＦＥＴ３５の
ゲート端子に接続され、その接続点Ｏ１０には抵抗３６
の一端が接続され、抵抗３６の他端は、ＦＥＴ３１のソ
ース端子に接続される。さらに、接続点Ｏ１０にはｎチ
ャンネルＭＯＳＦＥＴ（以下，簡単にＦＥＴと呼ぶ）３
７のドレイン端子が接続され、ＦＥＴ３７のソース端子
は接地される。また、ＦＥＴ３７のゲート端子には、抵
抗３８、３９のそれぞれの一端が接続され、抵抗３８の
他端は接地されている。

【００５１】ＦＥＴ３０のドレイン端子とＦＥＴ３１の
ドレイン端子は接続され、その接続点Ｏ１１からの出力
である電源電圧は、抵抗４０の一端に入力され、抵抗４
０の他端はオペアンプである誤差増幅器４１の非反転入
力端子に入力され、さらに抵抗４２の一端に接続され
て、その抵抗４２の他端は接地されている。また、誤差
増幅器４１の反転入力端子には、基準電圧源４３が接続
されてる。誤差増幅器４１の出力端子には、抵抗３９の
他端が接続され、その接続点Ｏ２０には抵抗４４の一端
が接続される。抵抗４４の他端には、抵抗４５の一端が
接続され、さらにｎチャンネルＭＯＳＦＥＴ（以下、簡
単にＦＥＴと呼ぶ）４６のゲート端子に接続されてい
る。ＦＥＴ４６のドレイン端子は、抵抗４７の一端に接
続され、抵抗４７の他端には、接続点Ｏ１１から出力さ
れる電源電圧が入力される。また、ＦＥＴ４６のソース
端子は接地されている。ＦＥＴ４６のドレイン端子は、
ｎチャンネルＭＯＳＦＥＴ（以下、簡単にＦＥＴと呼
ぶ）４７のゲート端子に接続されていて、ＦＥＴ４７の
ドレイン端子は抵抗４８の一端に接続されている。抵抗
４８の他端には接続点Ｏ１１から出力される電源電圧が
入力される。また、ＦＥＴ４７のソース端子は接地され
ている。さらに抵抗４５の他端はＦＥＴ４７のドレイン
端子に接続されていて、その接続点Ｏ２１からはリセッ
ト信号が出力される。

【００５２】このような構成において、整流回路６、７
のそれぞれから出力される電圧が、動作電圧より高くな
ると、誤差増幅器４１の出力電圧が上昇し、ＦＥＴ３
７、ＦＥＴ３４、ＦＥＴ３２、ＦＥＴ３０、ＦＥＴ３１
の動作により、接続点Ｏ１１に対し整流回路６、７から
の直流電圧が一定電圧になるよう調整する所定の動作が
行われる。さらに、誤差増幅器４１の出力電圧は抵抗４
４を通しＦＥＴ４６、ＦＥＴ４７を動作させ、接続点Ｏ
２１からのリセット信号をリセット状態が解除されるよ
うに出力する。

【００５３】ところが、整流回路６、７のそれぞれから
出力される電圧が低くなると、接続点Ｏ１１の電圧を一
定電圧とすることができなくなり、誤差増幅器４１の出
力電圧は低下する。しかし、一度リセット状態が解除さ
れている接続点Ｏ２１からのリセット信号は、抵抗４５
の働きによって接続点Ｏ１１から出力される電源電圧の
値が最低動作保証電圧より低い値になった時にリセット
状態となるようなリセット信号が出力される。

【００５４】さらに、この状態から整流回路６、７のそ
れぞれから出力される電圧が高くなり、再び動作電圧よ
り高くなると、誤差増幅器４１の出力により、各ＦＥＴ
が動作状態となり所定の動作を行って、電源電圧を供給
するとともに、リセット状態が解除されるようにリセッ
ト信号が出力されるようになっている。

【００５５】このように、誤差増幅器４１の出力電圧に
よってリセット信号を出力する回路に抵抗４５等により
正帰還を行い、基準電圧源４３の電圧値と電源電圧を比
較して得られる定電圧よりかなり低い電圧値である最低
動作保証電圧に、リセット状態となる閾値を設定し、基
準電圧源４３の電圧値より高い電圧値である動作電圧に
リセット状態を解除する閾値を設定してヒステリシス特
性を持たせることにより、結合コイル４、５に与えられ
た磁界の変動により、電源電圧が少々変動したとして
も、リセット状態となることを防ぎ、回路全体を安定に
動作させることが可能となる。

【００５６】この電圧調整回路８では、整流回路６、７
のそれぞれに、誤差増幅器４１の出力電圧による制御の
もと、整流回路６にはＦＥＴ３０、ＦＥＴ３２、抵抗３
３で構成され、整流回路７にはＦＥＴ３１、ＦＥＴ３
４、抵抗３５で構成された個別の電圧調整回路を設けて
あるので、結合コイル４、５の磁気結合の状態等により
磁界の強さが均一でないときも、各整流回路には、ほぼ
等しい電流が常に流れるようになっている。

【００５７】整流回路６の接続点Ｏ１からは交流信号で
ある受信搬送波φ１ｘが出力されて波形整形回路９に入
力され、整流回路７の接続点Ｏ５からは交流信号である
受信搬送波φ２ｘが出力されて、波形整形回路１０に入
力される。すなわち、整流回路６の接続点Ｏ１は、波形
整形回路９を構成するコンデンサ９ａの一端に接続さ
れ、コンデンサ９ａの他端は、インバータ回路９ｂの入
力端子および抵抗９ｃの一端に接続される。さらに、イ
ンバータ回路９ｂの出力端子および抵抗９ｃの他端は接
続され、その接続点Ｏ１５からは、なまった波形が整形
されて、パルス信号としてのデータ波φ１が出力され
る。同様に、整流回路７の接続点Ｏ５は、波形整形回路
１０を構成するコンデンサ１０ａの一端に接続され、コ
ンデンサ１０ａの他端は、インバータ回路１０ｂの入力
端子および抵抗１０ｃの一端に接続される。さらに、イ
ンバータ回路１０ｂの出力端子および抵抗１０ｃの他端
は接続され、その接続点Ｏ１６からはなまった波形が整
形されて、パルス信号としてのデータ波φ２が出力され
る。

【００５８】前述したように、整流回路６、７には、そ
れぞれ個別の電圧調整回路が設けてあり、各整流回路
６、７にはほぼ等しい電流が流れるようになっているた
め、波形整形回路９、１０からは、安定したデータ波φ
１、φ２が取り出すことが可能である。

【００５９】次に、図６に示した回路構成について説明
する。リセットタイマ１１は、カウンタ回路１１ａで構
成されていて、電圧調整回路８からのリセット信号はカ
ウンタ回路１１ａのリセット入力端子に接続され、デー
タ波φ２はカウンタ回路１１ａのクロック入力端子に接
続され、カウンタ回路１１ａのデータ入力端子には、常
に論理レベルがハイレベルの信号が入力されるように電
圧ＶＤＤが接続されている。リセット信号がハイレベル
からロウレベルに変化してリセット状態となると、それ
と同時にカウンタ回路１１ａのデータ出力端子から出力
されるシステムリセット信号はロウレベルとなりリセッ
ト状態となる。また、リセット信号がハイレベルとなっ
て、リセット状態が解除されると、その時点からカウン
タ回路１１ａに設定されたカウンタ値に応じて定まる一
定時間後に、カウンタ回路１１ａのデータ出力端子から
出力されるシステムリセット信号はハイレベルとなりリ
セット状態は解除される。

【００６０】復調回路１２は、フリップフロップ回路
（以下、簡単にＦＦ回路と呼ぶ）１２ａで構成されるも
のである。ＰＳＫ変調信号であるデータ波φ１、φ２、
は互いに位相が９０°ずれていて、ＦＦ回路１２ａで簡
単に復調できることが、このＰＳＫ変調の特徴である。
すなわち、データ波φ１をＦＦ回路１２ａのデータ入力
端子に接続し、データ波動φ２をＦＦ回路１２ａのクロ
ック入力端子に接続する。その結果、ＦＦ回路１２ａの
データ出力端子から、復調された受信データ信号が出力
される。

【００６１】クロック切換回路１３では、まず、フリッ
プフロップ回路（以下、簡単にＦＦ回路と呼ぶ）１３ａ
のデータ入力端子には、復調回路１２のＦＦ回路１２ａ
のデータ出力端子が接続され、ＦＦ回路１３ａのクロッ
ク入力端子にはデータ波φ２が接続されている。さら
に、ＦＦ回路１３ａのデータ出力端子にはイクスクルー
シブオア回路（以下、簡単に、ＥＸＯＲ回路と呼ぶ）１
３ｂの一方の入力端子が接続されている。ＥＸＯＲ回路
１３ｂの他方の入力端子には、復調回路１２のＦＦ回路
１２ａのデータ出力端子が接続されている。その結果、
ＥＸＯＲ回路１３ｂの出力端子からは、受信データの変
化点が検出されることになる。

【００６２】また、カウンタ回路１３ｃのデータ入力端
子、フリップフロップ回路（以下、簡単にＦＦ回路と呼
ぶ）１３ｄのデータ入力端子にも、復調回路１２のＦＦ
回路１２ａのデータ出力端子が接続されている。

【００６３】カウンタ回路１３ｃのクロック入力端子に
はデータ波φ２が接続され、カウンタ回路１３ｃのリセ
ット入力端子にはＥＸＯＲ回路１３ｂの出力端子が接続
されている。

【００６４】カウンタ回路１３ｃのデータ出力端子はＦ
Ｆ回路１３ｄのクロック入力端子に接続されている。Ｆ
Ｆ回路１３ｄのデータ出力端子からは切換タイミング信
号が出力される。すなわち、前述したように、ＥＸＯＲ
回路１３ｂで受信データの変化点が検出された時点か
ら、カウンタ回路１３ｃに設定されたカウンタ値に応じ
て所定時間遅延させて、データの位相が安定している時
点でデータ波φ１、φ２を切換えるタイミングが生成さ
れて、切換タイミング信号が出力されている。

【００６５】データ送信時に、送信搬送波を送信するの
に使用していない方の結合コイル、すなわち、結合コイ
ル４で受信されたデータ波φ１をシステムクロックとし
て選択する必要がある場合は、例えば、ＣＰＵ２０から
データ送信を通知する信号がオア回路（図示せず）の入
力端子の一方に入力され、他方の入力端子には前述の切
換タイミング信号が入力されて、そのオア回路の出力端
子から出力される信号を新たな切換タイミング信号とし
て用いればよい。受信搬送波φ１ｘ、φ２ｘの位相遷移
が図２に示したようなとき、ＣＰＵ２０からデータ送信
を通知する信号が「１」のとき、データ波φ１が選択さ
れ、システムクロック信号となる。

【００６６】この切換タイミング信号は切換スイッチ１
３ｅに入力され、切換スイッチ１３ｅでは、切換えタイ
ミング信号に従ってデータ波φ１、φ２のいずれか一方
に切換えてシステムクロック信号として出力するもので
ある。

【００６７】極性判別回路１４では、まず、フリップフ
ロップ回路（以下、簡単にＦＦ回路と呼ぶ）１４ａのデ
ータ入力端子に、復調回路１２のＦＦ回路１２ａの出力
端子が接続され、ＦＦ回路１４ａのクロック入力端子に
はシステムクロック信号が接続されている。また、ＦＦ
回路１４ａの出力端子はＥＸＯＲ回路１４ｂの一方の入
力端子が接続され、ＥＸＯＲ回路１４ｂの他方の入力端
子には、復調回路１２のＦＦ回路１２ａの出力端子が接
続されている。その結果、ＥＸＯＲ回路１４ｂの出力端
子からは、システムリセット信号が発生して解除された
ときに、初期状態の論理に設定された、受信データ信号
が出力されるようになっている。

【００６８】図５の説明に戻り、変調回路１６から出力
される送信データは送信スイッチング回路を構成するｎ
チャンネルＭＯＳＦＥＴ（以下、簡単にＦＥＴと呼ぶ）
５０のゲート端子に接続される。ＦＥＴ５０のソース端
子は接地され、そのドレイン端子は整流回路７の接続点
Ｏ６に接続される。その結果、ＦＥＴ５０がオン状態と
なったとき、高周波数の交流信号である搬送波の半サイ
クルが短絡されたものが出力され、この信号により、結
合コイル５の負荷を変動させるようになっている。

【００６９】以上説明したように、上記実施例によれ
ば、結合コイル４、５のそれぞれで位相が互いに９０°
ずれている搬送波を受信し、その受信された搬送波のそ
れぞれを整流回路６、７で整流して直流電圧を出力し、
その直流電圧を電圧調整回路８で一定電圧になるよう調
整して、ＩＣカードＰの内部回路の電源電圧を出力し、
この電圧調整回路８において、誤差増幅器４１の出力電
圧によってリセット信号を出力する回路に抵抗４５等に
よりヒステリシス特性を持たせて、電源電圧がＩＣカー
ドＰの内部回路の動作が保証できる電圧（動作保証電
圧）より低くなったときにリセット状態にし、電源電圧
がＩＣカードＰの内部回路が動作するのに最適な電圧
（動作電圧）より高くなったときリセット状態を解除す
るようなリセット信号を発生することにより、結合コイ
ル４、５に与えられた磁界の変動により、電源電圧が少
々変動したとしても、リセット状態となることを防ぎ、
回路全体を安定に動作させることが可能となる。また、
受信される搬送波の変動に対してＩＣカードＰの内部回
路の動作可能な範囲が広くなり、通信エリアを大きくす
ることが可能となる。

【００７０】また、結合コイル４、５のそれぞれで受信
された位相が互いに９０°ずれている受信搬送波φ１
ｘ、φ２ｘをそれぞれ波形整形回路９、１０で波形整形
してデータ波φ１、φ２を出力し、このデータ波φ１、
φ２をもとに復調回路１２で受信データ信号を復調し、
クロック切換回路１３において、その復調されたデータ
信号のデータの変化点を検出して、データが「０」から
「１」に変化したとき、および、ＣＰＵ２０からデータ
送信を通知する信号として「１」が入力されたときにデ
ータ波φ１を選択し、データが「１」から「０」に変化
したときにデータ波φ２を選択する切換タイミング信号
を生成し、その切換タイミング信号に基づき、データ波
φ１、φ２にうちいずれか一方を選択してシステムクロ
ック信号とすることにより、安定したクロック信号を供
給することが可能となる。

【００７１】また、結合コイル４、５のそれぞれで位相
が互いに９０°ずれている搬送波を受信し、その受信さ
れた搬送波のそれぞれを整流回路６、７で整流して直流
電圧を出力し、その直流電圧を電圧調整回路８におい
て、それぞれ個別の電圧調整回路を使用して２つの整流
回路６、７にほぼ等しい電流が流れるように調整するこ
とにより、結合コイル４、５の磁気結合の状態等により
磁界の強さが均一でないときも、結合コイル４、５のそ
れぞれで受信された搬送波に伴う交流電流をほぼ等しく
することにより、受信搬送波φ１ｘ、φ２ｘをそれぞれ
波形整形回路９、１０で波形整形する際、安定したデー
タ波φ１、φ２を得ることが可能となる。

【００７２】また、データ送信時に、送信データ信号を
変調回路１６で変調した送信搬送波をＦＥＴ５０で構成
される送信スイッチング回路により、その半サイクルを
短絡した信号により、結合コイル５の負荷を変動させ
て、搬送波を変調しデータを送信することにより、ＩＣ
カードＰ内の電力損失がなく、また安定に送信データを
送信することが可能となり、送信データのＳ／Ｎ比を大
幅に向上させることが可能となる。さらに、以上の構
成、効果からＰＬＬ回路や発振器等のアナログ回路を内
蔵することなくＬＳＩ化も容易となる。

【００７３】

【発明の効果】以上説明したように本発明によれば、Ｐ
ＬＬ回路や発振器を内蔵することなく、安定したクロッ
ク信号を供給し、また電源電圧の変動に対してより安定
な動作が確保でき、しかも安定したデータの送受信が可
能となり、ＬＳＩ化も容易な非接触式情報記録媒体を提
供できる。

【図面の簡単な説明】

【図１】非接触式ＩＣカードの構成を概略的に示すブロ
ック図。

【図２】受信搬送波の位相遷移の具体例を示した図。

【図３】受信搬送波の包絡線変動の様子を説明するため
の図。

【図４】クロック切換回路から出力されるシステムクロ
ック信号の様子を説明するための図。

【図５】図１の各部の回路構成の具体例を示した図。

【図６】図１の各部の回路構成の具体例を示した図。

【符号の説明】

１…カードリーダライタ、１ａ…結合コイル、１ｂ…結
合コイル、２…通信回線、３…ホストコンピュータ、Ｐ
…非接触式ＩＣカード、４、５…結合コイル、６、７…
整流回路、８、…電圧調整回路、９、１０…波形整形回
路、１１…リセットタイマ、１２…復調回路、１３…ク
ロック切換回路、１４…極性判別回路、１５…シリアル
インタフェイス部、、２０…ＣＰＵ、２１…ＲＯＭ、２
２…ＲＡＭ、２３…ＥＥＰＲＯＭ、φ１ｘ、φ２ｘ…受
信搬送波、φ１、φ２…データ波。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 受信した搬送波から内部回路の電源電圧
   を得る非接触式情報記録媒体において、 搬送波を受信する受信手段と、 この受信手段で受信された搬送波を整流して直流電圧を
   供給する電圧供給手段と、 この電圧供給手段で供給された直流電圧を一定電圧に調
   節して前記電源電圧を供給する電圧調整手段と、 この電圧調整手段で供給される電源電圧が前記内部回路
   の動作保証電圧より低くなったとき、前記内部回路をリ
   セット状態にし、前記電圧調整手段で供給される電源電
   圧が、前記内部回路の規定動作電圧より高くなったとき
   前記リセット状態を解除するよう制御するリセット制御
   手段と、 を具備したことを特徴とする非接触式情報記録媒体。
2. 【請求項２】 受信した搬送波からデータ信号を復調す
   るとともに、その搬送波を内部回路の動作クロック信号
   として利用する非接触式情報記録媒体において、 位相が互いにずれている２つの搬送波をそれぞれ受信す
   る２つの搬送波受信手段と、 この２つの搬送波受信手段のそれぞれで受信された搬送
   波のそれぞれに対して波形整形を行う２つの波形整形手
   段と、 この２つの波形整形手段のそれぞれで波形整形された搬
   送波からデータ信号を復調する復調手段と、 この復調手段で復調されたたデータ信号からデータ変化
   状態を検出する検出手段と、 この検出手段で検出されたデータ変化状態に応じて前記
   波形整形手段で波形整形された２つの搬送波のうちどち
   らか一方を選択して前記動作クロック信号とする選択手
   段と、 を具備したことを特徴とする非接触式情報記録媒体。
3. 【請求項３】 受信した搬送波からデータ信号を復調す
   るとともに、内部回路の電源電圧を得る非接触式情報記
   録媒体において、 位相が互いにずれている２つの搬送波をそれぞれ受信す
   る２つの搬送波受信手段と、 この２つの搬送波受信手段のそれぞれで受信された搬送
   波のそれぞれを整流して得られる直流電圧および前記搬
   送波に伴う交流電流をそれぞれ供給する２つの電圧電流
   供給手段と、 この２つの電圧電流供給手段のそれぞれで供給された交
   流電流のそれぞれをもとに、前記２つの搬送波のそれぞ
   れの波形整形を行う２つの波形整形手段と、 前記２つの電圧電流供給手段でそれぞれ供給された直流
   電圧を一定電圧になるよう調節して前記電源電圧を供給
   するとともに、前記２つの波形整形手段に供給される交
   流電流をほぼ等しくなるよう制御する制御手段と、 前記波形整形手段で波形整形された前記２つの搬送波を
   もとにデータ信号を復調する復調手段と、 を具備したことを特徴とする非接触式情報記録媒体。
4. 【請求項４】 受信した搬送波を内部回路の動作クロッ
   ク信号として利用し、その動作クロック信号をもとに生
   成された送信データ信号を変調し、その送信搬送波を送
   信する非接触式情報記録媒体において、 交流信号である前記送信搬送波の半サイクルを短絡する
   短絡手段と、 この短絡手段で半サイクルを短絡された送信搬送波によ
   り、磁気結合されたコイルの負荷を変動させて前記送信
   搬送波を送信する送信手段と、 を具備したことを特徴とする非接触式情報記録媒体。
5. 【請求項５】 受信した搬送波からデータ信号を復調す
   るとともに、その搬送波を内部回路の動作クロック信号
   として利用し、その動作クロック信号をもとに生成され
   た送信データ信号を変調し、その送信搬送波を送信する
   非接触式情報記録媒体において、 位相が互いにずれている２つの搬送波をそれぞれ受信す
   る２つの搬送波受信手段と、 この２つの搬送波受信手段のそれぞれで受信された搬送
   波のそれぞれの波形整形を行う２つの波形整形手段と、 この２つの波形整形手段で波形整形された２つの搬送波
   のうちいずれか一方を選択して前記動作クロック信号と
   する選択手段と、 前記送信搬送波を前記２つの搬送波受信手段のいずれか
   一方を用いて送信する送信手段と、 この送信手段で前記送信搬送波を送信するとき、前記選
   択手段に対し、前記送信手段で用いられていない方の前
   記搬送波受信手段で受信された搬送波を選択するよう制
   御する制御手段と、 を具備したことを特徴とする非接触式情報記録媒体。