JP5306128B2

JP5306128B2 - 半導体装置

Info

Publication number: JP5306128B2
Application number: JP2009213887A
Authority: JP
Inventors: 英智小林
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2008-09-19
Filing date: 2009-09-16
Publication date: 2013-10-02
Anticipated expiration: 2029-09-16
Also published as: US20100073137A1; CN102160295B; KR101563139B1; JP2010097602A; CN102160295A; TW201025141A; KR20110059882A; WO2010032594A1; US8243863B2; TWI455036B

Description

本発明は、無線通信を利用することにより、非接触で情報の送受信が可能な半導体装置、及び半導体装置を搭載したカードに関する。

近年、個々の対象物に個体識別情報を与えることで、その対象物の履歴等の情報を明確にする個体認識技術が注目されている。特に、電波を介した無線通信により、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置はＩＣタグ又はＲＦＩＤタグ等と呼ばれ、市場における物品の管理等に導入され始めている。

一般に、実用化されているＲＦＩＤタグ等と呼ばれるものの多くは、トランジスタ等から構成される回路を有する素子形成層とアンテナ層とを有する。このような無線通信可能な半導体装置は電磁波を介してリーダ／ライタと無線通信を行うことで、電源電力とデータをリーダ／ライタから受信することにより動作させることができる。リーダ／ライタと半導体装置との無線通信では、一般に、送信側の装置（リーダ／ライタ）が変調した搬送波を送信し、この搬送波を受信側の装置（半導体装置）が復調することでデータを取り出し、情報の送受信を行う。

無線通信可能な半導体装置において、搬送波を変調する方式の一つとして振幅変調方式（ＡＳＫ（ＡｍｐｌｉｔｕｄｅＳｈｉｆｔＫｅｙｉｎｇ）変調方式）がある。ＡＳＫ変調方式とは、搬送波の振幅に差を生じさせ、この振幅の差を変調信号とすることにより情報を伝達する手法である。ここで、振幅の小さい状態における振幅（信号ライン（振幅のピーク）と基準ライン（振幅の中心）の差分）をａ、振幅の大きい状態における振幅（信号ライン（振幅のピーク）と基準ライン（振幅の中心）の差分）をｂとおくと、変調度ｍはｍ＝（ｂ−ａ）／（ｂ＋ａ）で表すことができる。送信側の装置は、無線通信を行う送信側の装置と受信側の装置の双方に合わせた方式により変調度を決める。受信側の装置は送信側の装置によって決められた変調度の変調信号を受信し、変調信号を復調する。

しかし、無線通信可能な半導体装置は微細な半導体素子が設けられた集積回路を有することから、素子特性のばらつき等の問題が生じ、良好な電気的特性を有する半導体装置を作製することは困難であった。そこで、様々な改良により良好な電気的特性を有する半導体装置が提案されている（例えば、特許文献１を参照）。

なお、無線通信可能な半導体装置の通信は様々な規格による通信方式に従って信号の送受信等を行う。近傍型無線ＩＣカードの規格であるＩＳＯ／ＩＥＣ１５６９３で規格している通信方式では、１３．５６ＭＨｚの搬送波に変調度が１００％又は１０％となるように変調をかけて、パルス位置の変調位置を変えることでデータを判別するパルス位置変調方式を用いてデータの符号化を行う。ＩＳＯ／ＩＥＣ１５６９３と同様の規格として、この他にＩＳＯ／ＩＥＣ１４４４３（ＴＹＰＥ−Ａ）及びＩＳＯ／ＩＥＣ１８０００−３がある。ＩＳＯ／ＩＥＣ１４４４３（ＴＹＰＥ−Ａ）では、変調度が１００％の搬送波を、初期振幅（信号の変調がない状態の振幅）の５％以下の振幅で表すことを規定している。

そして、変調度が１０％の信号を復調するために、様々な手段が検討されている（例えば、特許文献２を参照）。

特開２００６−２６８８３８号公報特開２０００−１７２８０６号公報

一般に、受信側の装置は、復調回路と、電源回路と、変調回路等を有するアナログ回路と、アナログ回路に接続されるデジタル回路から構成される。復調信号は復調回路の出力として、アナログ回路から出力されてデジタル回路に入力される。無線通信に変調度が１００％の搬送波を用いると、振幅が０になる状態（振幅のピークと基準ラインが一致する状態）を含むことになる。このため、特に、受信した電磁波を介して電源電力を生成して動作する半導体装置では、変調度が１００％の搬送波による無線通信で振幅が０のときに電源電力の確保が困難であり、半導体装置の動作に支障をきたすことになる。このような半導体装置では、変調度の小さい搬送波（例えば、変調度が１０％の搬送波）を用いることである程度の大きさの振幅を確保して電力を供給し、半導体装置を動作させることができる。

変調度が１００％の搬送波を復調する場合の一般的な復調回路の回路構成を図５に示す。図５に示す回路は、入力部４００と、出力部４１６と、第１のダイオード４０４と、第２のダイオード４０６と、第１の抵抗４０８と、第２の抵抗４１２と、第１の容量４０２と、第２の容量４１０と、第３の容量４１４と、を有する。図５に示す回路において、入力部４００は第１の容量４０２の一端に接続されている。第１の容量４０２の他端は、第１のダイオード４０４の陽極及び第２のダイオード４０６の陰極に接続されている。第１のダイオード４０４の陰極は、第１の抵抗４０８、第２の容量４１０及び第２の抵抗４１２それぞれの一端に接続されている。第２の抵抗４１２の他端は、第３の容量４１４の一端及び出力部４１６に接続されている。更に、第２のダイオード４０６の陽極と、第１の抵抗４０８、第２の容量４１０、及び第３の容量４１４それぞれの他端は、基準電位（Ｖ_ＳＳ）に接続されている。

図５に示す回路では、変調度が大きい搬送波（例えば、変調度が１００％の搬送波）の復調は可能であるが、変調度が小さい搬送波（例えば、変調度が１０％の搬送波）を復調することは困難である。

そこで、特許文献２で提案されている回路構成では、コイルで受信した信号から、タイプＡ（ＩＳＯ１４４４３−Ａ）１００％ＡＳＫ信号（変調度が１００％の信号）のデータを再生する第１の復調手段と、タイプＢ（ＩＳＯ１４４４３−Ｂ）１０％ＡＳＫ信号（変調度が１０％の信号）のデータを再生する第２の復調手段と、それぞれの再生信号を選択するためのセレクタ手段と、が設けられている。また、このセレクタ手段を制御するために、第１の復調手段の再生信号と送信信号を入力して、選択制御信号を発生させるための制御手段が設けられている。

そして、セレクタ手段によって第１の復調手段の再生信号又は第２の復調手段の再生信号が選択される。また、セレクタ手段は制御手段で制御され、第２の復調手段（又は第１の復調手段）の再生信号を選択している。セレクタ手段は、第１の復調手段が再生データを検出すると、それ以降は第１の復調手段（又は第２の復調手段）の再生信号を選択するように構成されている。

特許文献２において、通常は第２の復調手段（又は第１の復調手段）の再生信号を選択するようにセレクタ手段が設定されている。第１の復調手段の再生信号（第１の復調手段によって再生された１００％ＡＳＫ信号）が制御手段に入力されて、第１の復調手段の再生信号（第１の復調手段によって再生された１００％ＡＳＫ信号）を選択するための選択制御信号が制御手段からセレクタ手段に出力される。セレクタ手段は、選択制御信号が入力されると、それ以降は第１の復調手段の再生信号を選択する。この構成にすると、第１の復調手段の再生信号を選択しているため、リーダ／ライタへ送信した信号を再度コイルが受信しても再度復調されることはない。

しかし特許文献２の構成では、第１の復調手段の再生信号を選択した後、コイルで受信された１０％ＡＳＫ信号が入力されると、１００％ＡＳＫ信号のデータを再生する第１の復調手段では、１０％ＡＳＫ信号のデータを再生することができない。また、第１の復調手段を構成するトランジスタの特性のばらつきによって、１０％ＡＳＫ信号のデータを再生した場合であっても、１０％ＡＳＫ信号を継続的にかつ安定的に再生することを保証しない。

また、特許文献２では、カードからリーダ／ライタへの送信信号が発生すると、制御手段で制御されたセレクタ手段によって、第２の復調手段（又は第１の復調手段）の再生信号が選択される。そして、選択された再生信号にしたがって、リード／ライト制御手段が、ＥＥＰＲＯＭなどの不揮発性メモリに対してデータのリードやライトを行うようにしている。

ＩＳＯ／ＩＥＣ１５６９３で規格している通信方式では、リーダ／ライタと、複数のカード（又はチップ）とが送受信する場合の衝突防止対策として、データ通信領域を一定の時間間隔で複数に分割し、分割された領域のいずれか１つでデータの送受信を行うよう定められている。この通信方式においては、あるカードがデータの送受信を行う領域とは別の領域で、他のカードによってデータの送受信が行われることがある。

しかし特許文献２の構成では、カード（又はチップ）が送信した信号を用いて第２の復調手段（又は第１の復調手段）の再生信号を選択しているため、カード（又はチップ）が送信した信号を再度受信しても復調されることはないが、他のカード（又はチップ）からリーダ／ライタへ送信された信号を受信して復調することにより、カードの不動作や、誤作動を起こす恐れがある。

そこで、本発明の一態様は、リーダ／ライタへの送信信号によって動作が妨げられることがなく、リーダ／ライタとのデータの送受信が可能な半導体装置、及び上記半導体装置を用いたカード（又はチップ）の提供することを目的とする。

また、本発明の一態様は、リーダ／ライタとのデータの送受信が可能な半導体装置を搭載したカード（又はチップ）が複数共存している場合であっても、リーダ／ライタとの安定したデータの送受信が可能なカード（又はチップ）の提供することを目的とする。

本発明の一態様である半導体装置は、アンテナ回路と、第１の復調信号生成回路と、第２の復調信号生成回路と、第１の復調信号生成回路からの復調信号又は第２の復調信号生成回路からの復調信号を選択する論理回路と、を有する。具体的には、変調度が１００％の搬送波から復調信号を生成する第１の復調信号生成回路と、変調度が１０％の搬送波及び変調度が１００％の搬送波から復調信号を生成する第２の復調信号生成回路と、第１の復調信号生成回路からの復調信号及び第２の復調信号生成回路からの復調信号が入力され、いずれかを選択する論理回路と、を有する。

そして、アンテナ回路がリーダ／ライタからデータを受信しているときは、論理回路が前記第２の復調信号生成回路からの復調信号を選択し、リーダ／ライタへデータを送信しているときは、論理回路が前記第１の復調信号生成回路からの復調信号を選択する。

なお、本明細書において、論理回路とは、デジタル回路においてある目的を達成するために設けられる、複数の回路から構成されるものをいう。

なお、本明細書では、「変調度が１０％の場合」と「変調度が１００％の場合」について記載しているが、変調度が１０％以上３０％以下の場合を代表して「変調度が１０％の場合」として記載している。そして、変調度が９５％以上１００％以下の場合を代表して「変調度が１００％の場合」として記載している。

本発明の一態様である半導体装置では、変調度が１００％の搬送波を復調する第１の復調信号生成回路と、変調度が１０％の搬送波及び変調度が１００％の搬送波を復調する第２の復調信号生成回路と、第１の復調信号生成回路からの復調信号又は第２の復調信号生成回路からの復調信号を選択する論理回路とを有し、変調度が１００％の搬送波と変調度が１０％の搬送波のどちらも復調することができる。

そして、アンテナ回路がデータを送信しているときは第１の復調信号生成回路で復調された信号を選択し、アンテナ回路がデータを受信しているときは第２の復調信号生成回路で復調された信号を選択することにより、リーダ／ライタへの送信信号を半導体装置が受信しても、再度復調することがないため、送信信号によって半導体装置の動作が妨げられることがない。これにより、半導体装置を搭載したカード（又はチップ）において、カード自身に起因する不動作や誤動作を防止し、リーダ／ライタとの安定したデータの送受信を行うことができる。

また、アンテナ回路がデータを送信しているときは第１の復調信号生成回路で復調された信号を選択し、アンテナ回路がデータを受信しているときは第２の復調信号生成回路で復調された信号を選択することにより、リーダ／ライタが発生させている磁界によって半導体装置を搭載したカード（以下、自カードという。）が動作する範囲に、自カード以外の複数のカード（又はチップ）が共存している場合であっても、他のカードからの送信信号を自カードで受信しても復調することがない。よって、他のカードに起因する自カードの不動作や誤作動を防止することができるため、リーダ／ライタとの安定したデータの送受信を行うことができる。

本実施の形態に係る半導体装置の一例を説明する図。本実施の形態に係る半導体装置の一例を説明する図。本実施の形態に係る半導体装置の一例を説明する図。本実施の形態に係る半導体装置の一例を説明する図。本実施の形態に係る半導体装置の一例を説明する図。本実施の形態に係る半導体装置の一例を説明する図。本実施の形態に係る半導体装置の一例を説明する図。本実施の形態に係る半導体装置の一例を説明する図。本実施の形態に係る半導体装置の一例を説明する図。本実施の形態に係る半導体装置の一例を説明する図。本実施の形態に係る半導体装置の一例を説明する図。本実施の形態に係る半導体装置の一例を説明する図。本実施の形態に係る半導体装置の一例を説明する図。本実施の形態に係る半導体装置の搭載例。本実施の形態に係る半導体装置の一例を説明する図。

以下、実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
本実施の形態では、半導体装置の構成の一例について、図１乃至図１３を参照して説明する。

図２は、本実施の形態の半導体装置を示す。図２において、半導体装置１００は、リーダ／ライタ１１０と、電磁波により無線でデータの送受信を行う。また半導体装置１００は、リーダ／ライタ１１０から無線により電力が供給される。

リーダ／ライタ１１０は、通信回線１１８を介して制御装置１２０に接続されていることが好ましい。制御装置１２０は、リーダ／ライタ１１０と半導体装置１００との間の通信を制御する。

半導体装置１００は、アンテナ回路１０２と、アナログ回路１０４と、論理回路１０６と、メモリ回路１０８と、を有する。アナログ回路１０４は、復調信号生成回路１５０と、変調回路１１４と、電源回路１１２と、を有する。論理回路１０６はセレクタ回路１０９を有する。

また、半導体装置１００がアンテナを有することなく、外部アンテナに接続するための配線を有し、該配線と外部アンテナが接続されていてもよい。この場合には、別途作製されたアンテナを配線に接続する。配線とアンテナの接続には、配線と電気的に接続された、接続端子（端子電極）を用いればよい。

なお、半導体装置１００は上記の構成に限定されず、中央処理演算装置（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｏｒＵｎｉｔ。以下、ＣＰＵという。）、センサ素子、インターフェース回路、又はクロック発生回路等を有していてもよい。

なお、クロック発生回路とは、アンテナ回路１０２に発生した交流の誘導電圧に基づいて、論理回路１０６、メモリ回路１０８等の動作に必要な周波数のクロック信号を生成し、各回路に供給する回路をいう。クロック発生回路には、発振回路を用いても良いし、分周回路を用いても良い。

無線通信可能な半導体装置は電源（蓄電部）を内蔵するアクティブ型と、外部からの電波（又は電磁波）の電力を利用して駆動するパッシブ型と、に大別される。また、更には外部からの電波（又は電磁波）の電力を利用して電源（蓄電部）に充電を行う、セミアクティブ型とよばれるものもある。本実施の形態では半導体装置１００がリーダ／ライタ１１０からの電磁波を受信して、該電磁波による電力供給を受けて駆動するパッシブ型について説明するが、本実施の形態はこれに限定されるものではない。つまり、アクティブ型であってもよい。

リーダ／ライタ１１０から発信される電磁波は、規定の周波数の搬送波が副搬送波により変調されている。副搬送波に含まれる信号は、リーダ／ライタ１１０から半導体装置１００に送信する２値化されたデジタル信号である。搬送波の変調方式には、振幅を変化させるＡＳＫ（ＡｍｐｌｉｔｕｄｅＳｈｉｆｔＫｅｙｉｎｇ）変調方式、周波数を変化させるＦＳＫ（ＦｒｅｑｕｅｎｃｙＳｈｉｆｔＫｅｙｉｎｇ）変調方式、位相を変えるＰＳＫ（ＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）変調方式がある。本実施の形態では、ＡＳＫ変調方式によって変調された電磁波を復調する場合について説明する。

アンテナ回路１０２はアンテナ及び容量を有し、リーダ／ライタ１１０から送信する電波（又は電磁波）を受信し、このとき得られた信号をアナログ回路１０４が有する電源回路１１２と、第１の復調信号生成回路２０１と、第２の復調信号生成回路２０２に入力する（図３を参照）。またアンテナ回路１０２は、変調回路１１４から搬送波を変調した信号を受け取り、リーダ／ライタ１１０に応答信号を送信する。

アンテナ回路１０２は、アンテナと整流回路を有することが好ましく、リーダ／ライタ１１０より発信される電磁波を受信し、交流の誘導電圧を発生する。この誘導電圧は半導体装置１００の電源電力となるほか、リーダ／ライタ１１０から送信されるデータを含んでいる。

本実施の形態に用いることのできるアンテナの形状については特に限定されない。そのため、半導体装置１００が有するアンテナ回路１０２に適用する信号の伝送方式は、電磁結合方式、電磁誘導方式又は電波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適な長さと形状を有するアンテナを設ければよい。本実施の形態では信号の伝送方式として、通信周波数１３．５６ＭＨｚである、電磁誘導方式を用いることが好ましい。

伝送方式として電磁結合方式又は電磁誘導方式（例えば、１３．５６ＭＨｚ帯）を適用する場合には、電界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状（例えば、ループアンテナ）又はらせん状（例えば、スパイラルアンテナ）に形成する。

また、伝送方式として電波方式の一種であるマイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）又は２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電波の波長を考慮してアンテナとして機能する導電膜の長さや形状を適宜設定すればよい。アンテナとして機能する導電膜を例えば、線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状又はこれらを組み合わせた形状で設けてもよい。

ここで、アンテナ回路１０２に設けるアンテナの形状の一例を図１３に示す。例えば図１３（Ａ）に示すように、信号処理回路が設けられたチップ１２００の周りに一面のアンテナ１２０１を配した構造としても良い。また、図１３（Ｂ）に示すように、細いアンテナ１２０３を信号処理回路が設けられたチップ１２０２の周囲を回るように配してもよい。また、図１３（Ｃ）に示すように信号処理回路が設けられたチップ１２０４に対して、高周波数の電磁波を受信するためのアンテナ１２０５のような形状のアンテナを配してもよい。また、図１３（Ｄ）に示すように信号処理回路が設けられたチップ１２０６に対して１８０度無指向性（どの方向からでも同じく受信可能）のアンテナ１２０７のような形状のアンテナを配してもよい。また、図１３（Ｅ）に示すように、信号処理回路が設けられたチップ１２０８に対して、棒状に長く伸ばしたアンテナ１２０９のような形状のアンテナを配してもよい。アンテナ回路１０２はこれらの形状のアンテナを組み合わせて用いてもよい。

また、図１３において、信号処理回路が設けられたチップ１２００等とアンテナ１２０１等との接続方法については特に限定されず、チップとアンテナとの間で信号を送受信できる構成であればよい。図１３（Ａ）を例に挙げると、アンテナ１２０１と信号処理回路が設けられたチップ１２００をワイヤボンディング接続やバンプ接続により接続する、あるいはチップの一部を電極にしてアンテナ１２０１に貼り付けてもよい。この方式では異方性導電性フィルム（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＦｉｌｍ。以下、ＡＣＦという。）を用いて、チップ１２００をアンテナ１２０１に貼り付けることができる。

また、アンテナの長さは、受信する信号の周波数によって適正な長さが異なる。例えば周波数が２．４５ＧＨｚの場合には、アンテナの長さは約６０ｍｍ（１／２波長）又は約３０ｍｍ（１／４波長）とすればよい。

電源回路１１２は、アンテナ回路１０２に発生した誘導電圧をダイオード等により整流し、容量を用いて安定化することで、基準電位（基準ラインの電位）と一定の電位差を有する安定な電位を維持するよう調整する。

論理回路１０６は、復調信号生成回路１５０によって復調された信号に基づき、命令の解析、メモリ回路１０８のデータの入出力の制御、及び外部に送信するデータを変調回路１１４に出力する等の動作を行う。論理回路１０６はメモリ回路１０８を制御するための信号を生成する回路のほか、復号化回路や情報判定回路等を含むとよい。また、半導体装置１００からリーダ／ライタ１１０へ送信する、メモリ回路１０８から抽出されたデータの一部又は全部を符号化された信号に変換する回路を有していても良い。

まず、論理回路１０６は、アナログ回路１０４から供給される電源電圧と、２系統の復調信号（第１の復調信号、第２の復調信号）と、リセット信号と、を受信し、第１の復調信号の波形の状況に応じて、第１の復調信号又は第２の復調信号をセレクタ回路１０９によって選択することで、使用する復調信号生成回路からの復調信号が決定する。次に、セレクタ回路１０９において選択された復調信号が、論理回路１０６が有する他の回路に送られ、さらに、選択された復調信号のデータの内容に従って半導体装置１００が動作するように命令する。例えば、選択された復調信号のデータの内容が「メモリ回路１０８のデータをリーダ／ライタ１１０に返信せよ」というものである場合には、メモリ回路１０８にアクセスしてデータを取得し、変調回路２０４に送信する。

メモリ回路１０８は記憶素子を有し、少なくとも半導体装置１００に固有のデータ（個体識別情報等）が記憶されている。メモリ回路１０８は、論理回路１０６が有するメモリコントロール回路１３２（図１を参照）によってデータの書き込みや読み出しが制御されている。

メモリ回路１０８は、有機メモリ、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＦｅＲＡＭ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、マスクＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＰＲＯＭ（ＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、及びフラッシュメモリから選択された一種又は複数種を有する。

有機メモリは、一対の導電層間に有機化合物を含む層が挟まれた構造を有し、構造が単純であるため、少なくとも二つの利点がある。一つは作製工程を簡略化することができ、コストを削減することができる点である。もう一つは小型化が容易な積層体を用いているため、メモリ回路の面積を小さくすることが容易であり、大容量化を容易に実現することができる点である。このため、メモリ回路１０８には有機メモリを用いることが好ましい。

記憶素子の記憶内容が半導体装置１００に固有のデータ（個体識別情報等）であれば、電源が供給されずとも記憶の保持が可能な不揮発性メモリを用いることが好ましい。半導体装置１００が行う処理に際して一時的な記憶を保持するのであれば、揮発性メモリを用いてもよい。特に、半導体装置１００が電池を有していない、所謂パッシブ型である場合には、不揮発性メモリを用いることが好ましい。更にはセキュリティ面を考慮すると、半導体装置１００に固有のデータの記憶には、書き換え不可能なメモリを用いることが好ましい。

アナログ回路１０４は、復調信号生成回路１５０と、変調回路１１４とを有する。復調信号生成回路１５０は、アンテナ回路１０２に発生した誘導電圧に含まれるデータを復調して取り出す。変調回路１１４は、論理回路１０６からの信号に基づき、アンテナ回路１０２に負荷変調を伝える。

図３を用いて、図２のアナログ回路１０４について詳細に説明する。アナログ回路１０４は、電源回路１１２と、第１の復調信号生成回路２０１と、第２の復調信号生成回路２０２と、変調回路２０４と、入出力部２０６と、第１の出力部２０８と、第２の出力部２１０と、第３の出力部２１２と、第４の出力部２１４と、入力部２１８と、を有する。

アナログ回路１０４は、アンテナ回路１０２の出力信号から電源電圧と、第１の復調信号と、第２の復調信号と、リセット信号と、を生成する。入出力部２０６はアンテナ回路１０２に接続され、搬送波の受信と送信を行う。第１の出力部２０８は全ての回路ブロックに接続され、電源電圧の供給を行う。第２の出力部２１０は全ての回路ブロックに接続され、リセット信号を供給する。第３の出力部２１２は論理回路１０６が有するセレクタ回路１０９に接続され、第１の復調信号を出力する。第４の出力部２１４は論理回路１０６が有するセレクタ回路１０９に接続され、第２の復調信号を出力する。入力部２１８は論理回路１０６に接続され、変調回路２０４が変調する応答信号を入力する。第１の復調信号生成回路２０１は変調度が１００％の搬送波を復調し、第２の復調信号生成回路２０２は変調度が１０％の搬送波及び変調度が１００％の搬送波を復調する。なお、アナログ回路１０４は半導体装置１００の動作を安定させる目的で、レギュレータ回路やリミッタ回路等を適所に追加しても良い。

図１を用いて、図２の論理回路１０６について詳細に説明する。論理回路１０６は、セレクタ回路１０９と、制御回路１３１と、メモリコントロール回路１３２と、を有する。

セレクタ回路１０９には、第１の復調信号生成回路２０１からの復調信号（以下、第１の復調信号ともいう。）と第２の復調信号生成回路２０２からの復調信号（以下、第２の復調信号ともいう。）が入力される。セレクタ回路１０９は、選択線を介して制御回路１３１によって制御され、第１の復調信号生成回路２０１からの復調信号又は第２の復調信号生成回路２０２からの復調信号を選択し、制御回路１３１に出力する。

メモリコントロール回路１３２は、制御回路１３１から入力されたＥＮ（イネーブル）信号に基づいてアドレス信号を生成し、アドレス線を介してメモリ回路１０８へのデータの書き込みやメモリ回路１０８からのデータの読み出しを行う。

制御回路１３１は、メモリ回路１０８にアクセスして取得したデータを基に、変調回路２０４へ送信する信号を作成する。また、制御回路１３１はイネーブル（ＥＮ）信号を生成して、メモリコントロール回路１３２に出力する。

制御回路１３１は、第１の復調信号生成回路２０１からの復調信号又は第２の復調信号生成回路２０２からの復調信号を復号化するデコード回路や、メモリ回路１０８から取得したデータを符号化するエンコード回路を有していてもよい。また、復調された信号に基づいて命令を解析し判定する情報判定回路を有していても良い。情報判定回路は、送信エラーを識別する巡回冗長検査（ＣＲＣ：ＣｙｃｌｉｃＲｅｄｕｎｄａｎｃｙＣｈｅｃｋｉｎｇ）の機能を有していても良い。

以下、図１の論理回路１０６の動作について説明する。セレクタ回路１０９は制御回路１３１によって、第１の復調信号生成回路２０１からの復調信号又は第２の復調信号生成回路２０２からの復調信号を選択するように制御される。以下に示す動作の説明中、「ＨＩＧＨ」の記載は、セレクタ回路１０９が第１の復調信号生成回路２０１からの復調信号を選択するように制御されることを表し、「ＬＯＷ」の記載は、セレクタ回路１０９が第２の復調信号生成回路２０２からの復調信号を選択するように制御されることを表す。

半導体装置１００は、リーダ／ライタ１１０が発生させている磁界によって半導体装置１００が動作する範囲に存在すると、制御回路１３１がＬＯＷに固定され、リーダ／ライタ１１０からの信号を受信する。次に、リーダ／ライタ１１０からの命令の終了を示すフレームエンド（ＥｎｄＯｆＦｒａｍｅ。以下、ＥＯＦという。）信号を半導体装置１００が受信すると、制御回路１３１がＨＩＧＨになるとともに、基本クロックでＥＯＦ信号のカウントが開始される。

次いで、ＥＯＦ信号のカウント値が所定値まで到達すると、制御回路１３１はＬＯＷになり、半導体装置１００はリーダ／ライタ１１０からの信号を受信する。

ここで、変調度が１００％の搬送波のＥＯＦ信号の送信と、変調度が１０％の搬送波のＥＯＦ信号の送信とでは、規格上の仕様が異なる。変調度が１００％のＥＯＦ信号を送信する場合、リーダ／ライタ１１０から送信されるＥＯＦ信号と次のＥＯＦ信号とで挟まれた区間（以下、スロットという。）は、標準応答時間（半導体装置１００からの応答に要する時間に相当）と３２３．３ｕｓとを足した時間が必要である。一方、変調度が１０％のＥＯＦ信号を送信する場合、スロットはフレームスタート（ＳｔａｒｔＯｆＦｒａｍｅ。ＳＯＦともいう。）信号の送信に要する時間（半導体装置１００からの応答の一部に要する時間に相当）と３２３．３ｕｓとを足した時間が必要である。

ＥＯＦ信号のカウント値の所定値への到達は、標準応答時間を計測して判断される。標準応答時間中は、第１の復調信号生成回路２０１の信号が選択されている。これにより、半導体装置１００からリーダ／ライタ１１０への送信信号（半導体装置１００の応答信号）が半導体装置１００に受信されても、再度復調されることがない。また、他のカード（チップ）からの送信信号が半導体装置１００に受信されても、復調されることがない。一方で、リーダ／ライタ１１０から送信された、変調度が１００％の搬送波は、第１の復調信号生成回路２０１によって復調することができる。

標準応答時間後であって、次のＥＯＦ信号を半導体装置１００が受信するまでは、第２の復調信号生成回路２０２の信号が選択されている。これにより、リーダ／ライタ１１０から送信された、変調度が１０％の搬送波及び変調度が１００％の搬送波のいずれも復調することができる。

以上のように、本実施の形態の半導体装置は、変調度が１００％の搬送波を復調する第１の復調信号生成回路２０１と、変調度が１０％の搬送波及び変調度が１００％の搬送波を復調する第２の復調信号生成回路２０２と、第１の復調信号生成回路２０１からの復調信号又は第２の復調信号生成回路２０２からの復調信号を選択する論理回路１０６と、を有し、変調度が１００％の搬送波と変調度が１０％の搬送波のどちらも復調することができる。

そして、アンテナ回路１０２がリーダ／ライタ１１０へ信号を送信しているときは第１の復調信号生成回路２０１で復調された信号を選択し、アンテナ回路１０２がリーダ／ライタ１１０からの信号を受信しているときは第２の復調信号生成回路２０２で復調された信号を選択することにより、リーダ／ライタ１１０への送信信号を半導体装置１００が受信しても、再度復調することがないため、送信信号によって半導体装置１００の動作が妨げられることがない。これにより、半導体装置１００を搭載したカード（又はチップ）において、カード自身に起因する不動作や誤動作を防止し、リーダ／ライタとの安定したデータの送受信を行うことができる。

また、アンテナ回路１０２がリーダ／ライタ１１０へ信号を送信しているときは第１の復調信号生成回路２０１で復調された信号を選択し、アンテナ回路１０２がリーダ／ライタ１１０からの信号を受信しているときは第２の復調信号生成回路２０２で復調された信号を選択することにより、リーダ／ライタ１１０が発生させている磁界によって半導体装置１００を搭載したカード（以下、自カードという。）が動作する範囲に、自カード以外の複数のカード（又はチップ）が共存している場合であっても、他のカードからの送信信号を自カードで受信しても復調することがない。よって、他のカードに起因する自カードの不動作や誤作動を防止することができるため、リーダ／ライタ１１０との安定したデータの送受信を行うことができる。

なお、リーダ／ライタ１１０が発生させている磁界によってカードが動作する範囲において、他のカード（又はチップ）が共存していない場合は、第２の復調信号生成回路２０２の信号を選択するような機能を制御回路１３１が有していても良い。

図４を用いて、図３の電源回路１１２の構成の一例について説明する。電源回路１１２は第１の容量３００と、２つのダイオードが設けられた整流部３０２と、平滑化容量３０４と、抵抗と容量が設けられた遅延回路３０６と、を有する。電源回路１１２はアンテナ回路１０２からの出力信号を平滑化し、電源電圧及び論理回路のリセット信号を生成する。電源電圧は、基準電位（基準ラインの電位）と一定の電位差を有する安定な電位となるよう調整される。

変調回路２０４は、論理回路１０６から出力される信号にしたがって、リーダ／ライタ１１０から送信される搬送波を変調し、アンテナ回路１０２に応答信号を送る。

第１の復調信号生成回路２０１は、アンテナ回路１０２に発生した誘導電圧に含まれる１００％ＡＳＫ信号のデータを復調する。第２の復調信号生成回路２０２はアンテナ回路１０２に発生した誘導電圧に含まれる１００％ＡＳＫ信号のデータ及び１０％ＡＳＫ信号のデータを復調する。

図５を用いて、図３の第１の復調信号生成回路２０１の一構成例について説明する。第１の復調信号生成回路２０１は入力部４００と、出力部４１６と、第１のダイオード４０４と、第２のダイオード４０６と、第１の抵抗４０８と、第２の抵抗４１２と、第１の容量４０２と、第２の容量４１０と、第３の容量４１４と、を有する。

入力部４００は第１の容量４０２の一端に接続されている。第１の容量４０２の他端は、第１のダイオード４０４の陽極及び第２のダイオード４０６の陰極に接続されている。第１のダイオード４０４の陰極は、第１の抵抗４０８、第２の容量４１０、及び第２の抵抗４１２それぞれの一端に接続されている。第２の抵抗４１２の他端は、第３の容量４１４の一端及び出力部４１６に接続されている。更に、第２のダイオード４０６の陽極と、第１の抵抗４０８、第２の容量４１０、及び第３の容量４１４それぞれの他端は、基準電位（Ｖ_ＳＳ）に接続されている。

図６を用いて、図３の第２の復調信号生成回路２０２の一構成例について説明する。なお、説明には図７、図９、図１０もあわせて参照する。第２の復調信号生成回路２０２は入力部５００と、出力部５１４と、第１の復調回路５０２と、第２の復調回路５０４と、第１のバイアス回路５０６と、第２のバイアス回路５０８と、コンパレータ５１０と、アナログバッファ回路５１２を有する。第２の復調信号生成回路２０２に設けられているこれらの回路構成の一例について以下に説明するが、本実施の形態はこれに限定されるものではない。

第２の復調信号生成回路２０２の入力部５００は、第１の復調回路５０２の入力部６００及び第２の復調回路５０４の入力部６２０に接続されている。第１の復調回路５０２の出力部６１６は第１のバイアス回路５０６の入力部８００Ａに接続され、第２の復調回路５０４の出力部６３６は第２のバイアス回路５０８の入力部８００Ｂに接続されている。第１のバイアス回路５０６の出力部８０８Ａはコンパレータ５１０の第１の入力部９００Ａに接続され、第２のバイアス回路５０８の出力部８０８Ｂはコンパレータ５１０の第２の入力部９００Ｂに接続されている。コンパレータ５１０の出力部９１２は第２の復調信号生成回路２０２の出力部５１４に接続されている。

なお、第２の復調信号生成回路２０２は第１の復調回路５０２と第２の復調回路５０４を有し、第１の復調回路５０２が復調する電気信号と第２の復調回路５０４が復調する電気信号とは、互いに逆に極性を有する。

なお、コンパレータ５１０の出力部９１２と第２の復調信号生成回路２０２の出力部５１４は、図６に示すようにアナログバッファ回路５１２を介して接続されていることが好ましい。アナログバッファ回路５１２として、ソースフォロワ回路、ソース接地増幅回路、定電流回路等が挙げられる。アナログバッファ回路５１２を設けることで、より効果的にノイズを除去し、復調信号を安定して生成することができる。

図７を用いて、図６の第１の復調回路５０２及び第２の復調回路５０４として用いる復調回路の構成の一例を説明する。第１の復調回路５０２を図７（Ａ）に示す。第１の復調回路５０２は入力部６００と、出力部６１６と、第１のダイオード６０４と、第２のダイオード６０６と、第１の抵抗６０８と、第２の抵抗６１２と、第１の容量６０２と、第２の容量６１０と、第３の容量６１４と、を有する。

入力部６００は第１の容量６０２の一端に接続されている。第１の容量６０２の他端は、第１のダイオード６０４の陽極及び第２のダイオード６０６の陰極に接続されている。第１のダイオード６０４の陰極は、第１の抵抗６０８、第２の容量６１０、及び第２の抵抗６１２それぞれの一端に接続されている。第２の抵抗６１２の他端は、第３の容量６１４の一端及び出力部６１６に接続されている。更に、第２のダイオード６０６の陽極と、第１の抵抗６０８、第２の容量６１０、及び第３の容量６１４それぞれの他端は、基準電位（Ｖ_ＳＳ）に接続されている。

第２の復調回路５０４を図７（Ｂ）に示す。第２の復調回路５０４は入力部６２０と、出力部６３６と、第１のダイオード６２４と、第２のダイオード６２６と、第１の抵抗６２８と、第２の抵抗６３２と、第１の容量６２２と、第２の容量６３０と、第３の容量６３４と、を有する。入力部６２０は第１の容量６２２の一端に接続されている。第１の容量６２２の他端は、第１のダイオード６２４の陰極及び第２のダイオード６２６の陽極に接続されている。第１のダイオード６２４の陽極は、第１の抵抗６２８、第２の容量６３０、及び第２の抵抗６３２それぞれの一端に接続されている。第２の抵抗６３２の他端は、第３の容量６３４の一端及び出力部６３６に接続されている。更に、第２のダイオード６２６の陰極と、第１の抵抗６２８、第２の容量６３０、及び第３の容量６３４それぞれの他端は、基準電位（Ｖ_ＳＳ）に接続されている。

図７（Ａ）の第１のダイオード６０４及び第２のダイオード６０６、図７（Ｂ）の第１のダイオード６２４及び第２のダイオード６２６の各々は、ダイオード接続されたＴＦＴで構成しても良い。

図７（Ｃ）に示すダイオードと、図７（Ｄ）に示すダイオード接続されたｎ型ＴＦＴと、図７（Ｅ）に示すダイオード接続されたｐ型ＴＦＴは、回路として等価である。図７（Ａ）に示す第１の復調回路５０２の一部である回路６１８について、図７（Ｄ）又は図７（Ｅ）に示すＴＦＴを用いて構成した例を図８（Ａ）及び図８（Ｂ）に示す。同様に、図７（Ｂ）に示す第２の復調回路５０４の一部である回路６３８について、図７（Ｄ）又は図７（Ｅ）に示すＴＦＴを用いて構成した例を図８（Ｃ）及び図８（Ｄ）に示す。

図８（Ａ）に示す回路では、ダイオード接続されたＴＦＴとして、ｎ型ＴＦＴ７００及びｎ型ＴＦＴ７０２を用いる。図８（Ｂ）に示す回路では、ダイオード接続されたＴＦＴとして、ｐ型ＴＦＴ７０４及びｐ型ＴＦＴ７０６を有する。図８（Ｃ）に示す回路では、ダイオード接続されたＴＦＴとして、ｎ型ＴＦＴ７０８及びｎ型ＴＦＴ７１０を用いる。図８（Ｄ）に示す回路では、ダイオード接続されたＴＦＴとして、ｐ型ＴＦＴ７１２及びｐ型ＴＦＴ７１４を有する。

第１の復調回路５０２及び第２の復調回路５０４は、図７及び図８に示す回路を組み合わせて構成すればよい。図８（Ａ）に示す回路６１８を有する第１の復調回路５０２と、図８（Ｃ）に示す回路６３８を有する第２の復調回路５０４を用いてもよいし、図８（Ｂ）に示す回路６１８を有する第１の復調回路５０２と、図８（Ｃ）に示す回路６３８を有する第２の復調回路５０４を用いてもよいし、図８（Ｂ）に示す回路６１８を有する第１の復調回路５０２と、図８（Ｄ）に示す回路６３８を有する第２の復調回路５０４を用いてもよい。好ましくは、第１の復調回路５０２に図８（Ａ）に示す回路６１８を用い、第２の復調回路５０４に図８（Ｃ）に示す回路６３８を用いる。一般に、ｎ型ＴＦＴはｐ型ＴＦＴよりもキャリアの移動度が高いため、第１の復調回路５０２及び第２の復調回路５０４が有するＴＦＴを、全てｎ型ＴＦＴとすることにより、当該回路の動作性能を向上させることができるからである。

図７（Ａ）に示す第１の容量６０２（又は図７（Ｂ）に示す第１の容量６２２）は、波形の振幅の中心（基準ライン）を補正する。第１の抵抗６０８（又は第１の抵抗６２８）は、ｂ１点（又はｂ２点）に流れる電流を一定にする。また、第２の容量６１０（又は第２の容量６３０）は、波形を平滑にするために設けられている。第１の抵抗６０８（又は第１の抵抗６２８）の抵抗値は、第２の容量６１０（又は第２の容量６３０）の静電容量の大きさに応じて、適宜調整する。第１の抵抗６０８（又は第１の抵抗６２８）の抵抗値が小さい場合には振幅が小さくなり、該抵抗値が過大な場合には第２のダイオード６０６（又は第２のダイオード６２６）の降伏現象が生じ、正常に動作しない。また、第２の抵抗６１２（又は第２の抵抗６３２）と、第３の容量６１４（又は第３の容量６３４）は、高周波成分を除去するローパスフィルタとして機能する。

図９を用いて、図６の第１のバイアス回路５０６及び第２のバイアス回路５０８の構成の一例を説明する。図９に示すバイアス回路は入力部（以下、第１のバイアス回路では入力部８００Ａ、第２のバイアス回路では入力部８００Ｂという。）が、容量（以下、第１のバイアス回路では容量８０２Ａ、第２のバイアス回路では容量８０２Ｂという。）の一端に接続され、容量の他端が第１の抵抗（以下、第１のバイアス回路では第１の抵抗８０４Ａ、第２のバイアス回路では第１の抵抗８０４Ｂという。）、第２の抵抗（以下、第１のバイアス回路では第２の抵抗８０６Ａ、第２のバイアス回路では第２の抵抗８０６Ｂという。）それぞれの一端、及び出力部（以下、第１のバイアス回路では出力部８０８Ａ、第２のバイアス回路では出力部８０８Ｂという。）に接続されている。第１の抵抗の他端は電源電位（Ｖ_ＤＤ）に接続され、第２の抵抗の他端は基準電位（Ｖ_ＳＳ）に接続されている。

容量は、第１の抵抗が接続されている電源電位から入力部を直流的に分離させる。

第１の抵抗と第２の抵抗は、コンパレータ５１０が有する第１の入力部９００Ａと第２の入力部９００Ｂに入力される信号の電位に差異を生じさせるために設けられている。第１の抵抗８０４Ａの抵抗値Ｒ_１Ａ、第１の抵抗８０４Ｂの抵抗値Ｒ_１Ｂ、第２の抵抗８０６Ａの抵抗値Ｒ_２Ａ及び第２の抵抗８０６Ｂの抵抗値Ｒ_２Ｂは、Ｒ_１Ａ≠Ｒ_２Ａ、且つＲ_１Ｂ≠Ｒ_２Ｂとする。好ましくは、Ｒ_１Ａ＝Ｒ_２Ｂ、且つＲ_１Ｂ＝Ｒ_２Ａとする。第１のバイアス回路５０６及び第２のバイアス回路５０８を有することにより、コンパレータ５１０における、ノイズに起因する誤作動を防止することができる。

図１０を用いて、図６のコンパレータ５１０の構成の一例を説明する。コンパレータ５１０には差動回路、差動増幅器、又はオペアンプ等の、２つの信号を比較する機能を有する回路で構成される。コンパレータ５１０は第１の入力部９００Ａと、第２の入力部９００Ｂと、第１のＴＦＴ９０２（ｎ型）と、第２のＴＦＴ９０４（ｎ型）と、第３のＴＦＴ９０６（ｐ型）と、第４のＴＦＴ９０８（ｐ型）と、第５のＴＦＴ９１０（ｎ型）と、出力部９１２と、を有している。

コンパレータ５１０の第１の入力部９００Ａは第１のバイアス回路５０６の出力部８０８Ａに接続され、第２の入力部９００Ｂは第２のバイアス回路５０８の出力部８０８Ｂに接続されている。第１の入力部９００Ａは第１のＴＦＴ９０２（ｎ型）のゲート電極に接続され、第２の入力部９００Ｂは第２のＴＦＴ９０４（ｎ型）のゲート電極に接続されている。第１のＴＦＴ９０２（ｎ型）のソース電極又はドレイン電極の一方は、第５のＴＦＴ９１０（ｎ型）のソース電極又はドレイン電極の一方と、第２のＴＦＴ９０４（ｎ型）のソース電極又はドレイン電極の一方と、に接続されている。第１のＴＦＴ９０２（ｎ型）のソース電極又はドレイン電極の他方は、第３のＴＦＴ９０６（ｐ型）のソース電極又はドレイン電極の一方と、第３のＴＦＴ９０６（ｐ型）のゲート電極と、第４のＴＦＴ９０８（ｐ型）のゲート電極と、に接続されている。第３のＴＦＴ９０６（ｐ型）のソース電極又はドレイン電極の他方は電源電位（Ｖ_ＤＤ）に接続されている。第４のＴＦＴ９０８（ｐ型）のソース電極又はドレイン電極の一方は電源電位（Ｖ_ＤＤ）に接続されている。第４のＴＦＴ９０８（ｐ型）のソース電極又はドレイン電極の他方は、出力部９１２と、第２のＴＦＴ９０４（ｎ型）のソース電極又はドレイン電極の他方と、に接続されている。第５のＴＦＴ９１０（ｎ型）のゲート電極は配線９１４を介して、アナログバッファ回路の定電流回路１００３（図１１（Ａ）を参照）又は定電流回路１０２３（図１１（Ｂ）を参照）に接続されている。第５のＴＦＴ９１０（ｎ型）のソース電極又はドレイン電極の他方は基準電位（Ｖ_ＳＳ）に接続されている。

以下に、コンパレータ５１０の動作について説明する。

コンパレータ５１０の定電流源である第５のＴＦＴ９１０（ｎ型）に流れる電流をＩ_ｄとする。ここで、第３のＴＦＴ９０６（ｐ型）と第４のＴＦＴ９０８（ｐ型）はカレントミラー回路を構成しているため、第３のＴＦＴ９０６（ｐ型）及び第４のＴＦＴ９０８（ｐ型）のソース電極とドレイン電極間に各々流れる電流Ｉ_ｄｓは、Ｉ_ｄ／２となる。

ここで、差動対を構成している２つのＴＦＴに、異なる電位がかけられるときについて説明する。まず、第１の入力部９００Ａの電位が、第２の入力部９００Ｂの電位よりも高い場合について考える。第１のＴＦＴ９０２（ｎ型）及び第２のＴＦＴ９０４（ｎ型）に流れる電流は以下の数式（１）で表される。ここで、Ｖ_ｇｓはゲート電圧、Ｖ_ｄｓはドレイン電圧、Ｖ_ｔｈは閾値電圧であり、ｋはトランスコンダクタンス係数、λはチャネル長変調係数である。

数式（１）において、第１の入力部９００Ａの電位は第２の入力部９００Ｂの電位よりも高いため、第１のＴＦＴ９０２（ｎ型）のゲート電圧であるＶ_ｇｓ（９０２）と、第２のＴＦＴ９０４（ｎ型）のゲート電圧であるＶ_ｇｓ（９０４）には、Ｖ_ｇｓ（９０２）＞Ｖ_ｇｓ（９０４）の関係が成立する。トランスコンダクタンス係数ｋはＴＦＴのチャネル形成領域におけるキャリアの移動度、ゲート絶縁膜の容量、チャネル幅、及びチャネル長で決定されるＴＦＴに固有の値（定数）であり、チャネル長変調係数λはＴＦＴの作製工程によって決定される定数である。そのため、第１のＴＦＴ９０２（ｎ型）と第２のＴＦＴ９０４（ｎ型）について、トランスコンダクタンス係数ｋとチャネル長変調係数λが等しいとすると、第１のＴＦＴ９０２（ｎ型）のドレイン電圧Ｖ_ｄｓと第２のＴＦＴ９０４（ｎ型）のドレイン電圧Ｖ_ｄｓにはＶ_ｄｓ（９０２）＜Ｖ_ｄｓ（９０４）が成立する。次に、第１の入力部９００Ａの電位が、第２の入力部９００Ｂの電位よりも低い場合について上記と同様に考えると、第１のＴＦＴ９０２（ｎ型）のドレイン電圧Ｖ_ｄｓと第２のＴＦＴ９０４（ｎ型）のドレイン電圧Ｖ_ｄｓには、Ｖ_ｄｓ（９０２）＞Ｖ_ｄｓ（９０４）が成立する。

以上のように、出力部９１２の電位は、入力部９００Ａと入力部９００Ｂの電位の大小関係により変動する。

なお、コンパレータ５１０は、上記に示す構成に限定されるものではなく、上記と同様に機能するものであれば、いかなる構成であってもよい。

次に、図１１を用いて、図６のアナログバッファ回路５１２の回路構成の一例について説明する。図１１（Ａ）のアナログバッファ回路は入力部１０００と、配線１００６と、ソースフォロワ回路１００１と、インバータ回路１００２と、定電流回路１００３と、インバータ回路１００４と、出力部１００５と、を有する。配線１００６は、コンパレータ５１０の配線９１４に接続されている。出力部１００５は第２の復調信号生成回路２０２の出力部５１４に接続されている。

図１１（Ｂ）のアナログバッファ回路は入力部１０２０と、配線１０２６と、ソースフォロワ回路１０２１と、定電流回路１０２３と、出力部１０２５と、を有する。配線１０２６は、コンパレータ５１０の配線９１４に接続されている。出力部１０２５は第２の復調信号生成回路２０２の出力部５１４に接続されている。

図１１（Ａ）又は図１１（Ｂ）に示すようなアナログバッファ回路５１２を設けることで、より効果的にノイズを除去し、復調信号を安定して生成することができる。

図１２を用いて、第１の復調信号と第２の復調信号を処理するセレクタ回路１０９について説明する。

図１２に示すセレクタ回路１０９は、第１の入力部１１００と、第２の入力部１１０２と、第３の入力部と１１１０と、出力部１１１２と、を有する。

第１の入力部１１００はセレクタ１１０８のＡ端子に接続され、第２の入力部１１０２はセレクタ１１０８のＢ端子に接続されている。なお、セレクタ１１０８のＡ端子及びＢ端子への接続はこれに限定されず、第１の入力部１１００がセレクタ１１０８のＢ端子に接続され、第２の入力部１１０２がセレクタ１１０８のＡ端子に接続されていても良い。第３の入力部１１１０はセレクタ１１０８のＳ端子に接続される。セレクタ１１０８の出力部であるＱ端子は、出力部１１１２に接続される。

以下、図１２のセレクタ回路１０９の動作について説明する。動作の説明中「ＨＩＧＨ」の記載は電源電位と同じ電位状態を表し、「ＬＯＷ」の記載は基準電位と同じ電位状態を表す。

第３の入力部１１１０の電位状態（「ＨＩＧＨ」又は「ＬＯＷ」）により、第１の入力部１１００の信号と第２の入力部１１０２の信号のうちの一方を選択し、選択された信号を出力部１１１２へ出力する。選択された信号は出力部１１１２から他の論理回路に出力される。

次にセレクタ１１０８について説明する。セレクタ１１０８はＳ端子の電位によりＡ端子又はＢ端子を選択し、選択された端子の電位をＱ端子に出力する。例えば、Ｓ端子の電位がＨＩＧＨの時、Ａ端子の電位をＱ端子に出力する構成とした場合、Ｓ端子の電位がＬＯＷの時はＢ端子の電位をＱ端子に出力する。ここではＳ端子の電位がＨＩＧＨのときはＡ端子を選択し、Ｓ端子の電位がＬＯＷの時はＢ端子を選択するとしたが、Ｓ端子の電位と、Ａ端子又はＢ端子を選択する関係は上記に限定されず、自由に設定することができる。

以上説明したように、本実施の形態の半導体装置は、変調度が１００％の搬送波を復調する第１の復調信号生成回路と、変調度が１０％の搬送波及び変調度が１００％の搬送波を復調する第２の復調信号生成回路と、第１の復調信号生成回路からの復調信号又は第２の復調信号生成回路からの復調信号を選択する論理回路とを有し、変調度が１００％の搬送波と変調度が１０％の搬送波のどちらも復調することができる。

そして、アンテナ回路１０２がリーダ／ライタ１１０へ信号を送信しているときは第１の復調信号生成回路で復調された信号を選択し、アンテナ回路１０２がリーダ／ライタ１１０からの信号を受信しているときは第２の復調信号生成回路で復調された信号を選択することにより、リーダ／ライタへの送信信号を半導体装置が受信しても、再度復調することがないため、送信信号によって半導体装置の動作が妨げられることがない。これにより、半導体装置を搭載したカード（又はチップ）において、カード自身に起因する不動作や誤動作を防止し、リーダ／ライタとの安定したデータの送受信を行うことができる。

また、アンテナ回路１０２がリーダ／ライタ１１０へ信号を送信しているときは第１の復調信号生成回路で復調された信号を選択し、アンテナ回路１０２がリーダ／ライタ１１０からの信号を受信しているときは第２の復調信号生成回路で復調された信号を選択することにより、リーダ／ライタが発生させている磁界によって半導体装置を搭載したカード（以下、自カードという。）が動作する範囲に、自カード以外の複数のカード（又はチップ）が共存している場合であっても、他のカードからの送信信号を自カードで受信しても復調することがない。よって、他のカードに起因する自カードの不動作や誤作動を防止することができるため、リーダ／ライタとの安定したデータの送受信を行うことができる。

（実施の形態２）
本実施の形態では、半導体装置の構成の一例について、実施の形態１にて説明した形態とは異なる形態について説明する。具体的には、実施の形態１にて説明した半導体装置にバッテリーを設けた構成とする。

図１５は、本実施の形態の半導体装置を示す。図１５において、半導体装置１８００は、リーダ／ライタ１８１１と、電磁波により無線でデータの送受信を行う。また、半導体装置１８００は、リーダ／ライタ１８１１から無線により電力が供給される。

リーダ／ライタ１８１１は、通信回線１８１２を介して制御装置１８１３に接続されていることが好ましい。制御装置１８１３は、リーダ／ライタ１８１１と半導体装置１８００との間の通信を制御する。

半導体装置１８００は、アンテナ回路１８０２と、アナログ回路１８２４と、論理回路１８０９と、メモリ回路１８１０と、バッテリー１８０４と、を有する。アナログ回路１８２４は、充放電回路１８０３と、電源回路１８０５と、第１の復調信号生成回路１８０６と、第２の復調信号生成回路１８０７と、変調回路１８０８と、を有する。論理回路１８０９はセレクタ回路１８１４を有する。

また、半導体装置１８００がアンテナを有することなく、外部アンテナに接続するための配線を有し、該配線と外部アンテナが接続されていてもよい。この場合には、別途作製されたアンテナを配線に接続する。配線とアンテナの接続には、配線と電気的に接続された、接続端子（端子電極）を用いればよい。

なお、半導体装置１８００は上記の構成に限定されず、クロック発生回路、又は中央処理演算装置（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｏｒＵｎｉｔ。以下、ＣＰＵという。）等を有していてもよい。

なお、クロック発生回路とは、アンテナ回路１８０２に発生した交流の誘導電圧に基づいて、論理回路１８０９、メモリ回路１８１０等の動作に必要な周波数のクロック信号を生成し、各回路に供給する回路をいう。クロック発生回路には、発振回路を用いても良いし、分周回路を用いても良い。

本実施の形態における半導体装置１８００は、リーダ／ライタ１８１１からの電磁波を受信して、該電磁波による電力供給を受けて駆動する。そのため、本実施の形態ではパッシブ型の半導体装置について説明するが、本実施の形態はこれに限定されるものではない。半導体装置の内部に電池を有する構成として、電池により電力を供給し、駆動する構成としても良い。

リーダ／ライタ１８１１から発信される電磁波は、規定の周波数の搬送波が副搬送波により変調されている。副搬送波に含まれる信号は、リーダ／ライタ１８１１から半導体装置１８００に送信する２値化されたデジタル信号である。搬送波の変調方式には、振幅を変化させるＡＳＫ（ＡｍｐｌｉｔｕｄｅＳｈｉｆｔＫｅｙｉｎｇ）変調方式、周波数を変化させるＦＳＫ（ＦｒｅｑｕｅｎｃｙＳｈｉｆｔＫｅｙｉｎｇ）変調方式、位相を変えるＰＳＫ（ＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）変調方式がある。本実施の形態では、ＡＳＫ変調方式によって変調された電磁波を復調する場合について説明する。

アンテナ回路１８０２はアンテナ及び容量を有し、リーダ／ライタ１８１１から送信する電波（又は電磁波）を受信し、このとき得られた信号を、充放電回路１８０３と、電源回路１８０５と、第１の復調信号生成回路１８０６と、第２の復調信号生成回路１８０７と、に入力する。またアンテナ回路１８０２は、変調回路１８０８から搬送波を変調した信号を受け取り、リーダ／ライタ１８１１に応答信号を送信する。

アンテナ回路１８０２は、アンテナと整流回路を有することが好ましく、リーダ／ライタ１８１１より発信される電磁波を受信し、交流の誘導電圧を発生する。この誘導電圧は半導体装置１８００の電源電力となるほか、リーダ／ライタ１８１１から送信されるデータを含んでいる。

本実施の形態に用いることのできるアンテナの形状については特に限定されない。そのため、半導体装置１８００が有するアンテナ回路１８０２に適用する信号の伝送方式は、電磁結合方式、電磁誘導方式又は電波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適な長さと形状を有するアンテナを設ければよい。本実施の形態では信号の伝送方式として、通信周波数１３．５６ＭＨｚである、電磁誘導方式を用いることが好ましい。

なお、アンテナ回路１８０２に設けるアンテナの形状、及び信号処理回路が設けられたチップとアンテナとの接続方法については、実施の形態１の半導体装置１００が有するアンテナ回路１０２に設けられたアンテナと同様である（図１３を参照）。そのため、本実施の形態では詳細な記載については省略する。

また、アンテナ回路１８０２は複数のアンテナを有していても良い。複数のアンテナを有することで、リーダ／ライタ１８１１からの電磁波に対し、データの送受信に用いるアンテナと電力の供給を行うアンテナとを別に設けることができる。また、複数のアンテナが受信する周波数帯がそれぞれ異なることで、リーダ／ライタ１８１１以外（他のリーダ／ライタ等）から送信された電波等を受信することが可能になり、電波を効率よく利用して電力の供給を行うことができる。

電源回路１８０５は、アンテナ回路１８０２に発生した誘導電圧をダイオード等により整流し、容量を用いて安定化することで、基準電位（基準ラインの電位）と一定の電位差を有する安定な電位を維持するよう調整する。

論理回路１８０９は、第１の復調信号生成回路１８０６から出力される第１の復調信号又は第２の復調信号生成回路１８０７から出力される第２の復調信号を選択する。また、選択された復調信号に基づき、命令の解析、メモリ回路１８１０のデータの入出力の制御、及び外部に送信するデータを変調回路１８０８に出力する等の動作を行う。論理回路１８０９はメモリ回路１８１０を制御するための信号を生成する回路のほか、復号化回路や情報判定回路等を含むとよい。また、半導体装置１８００からリーダ／ライタ１８１１へ送信する、メモリ回路１８１０から抽出されたデータの一部又は全部を符号化された信号に変換する回路を有していても良い。

本実施の形態の論理回路１８０９の構成は、実施の形態１の論理回路１０６と同様である。そのため、本実施の形態では詳細な記載については省略する。

メモリ回路１８１０は記憶素子を有し、少なくとも半導体装置１８００に固有のデータ（個体識別情報等）が記憶されている。メモリ回路１８１０は、論理回路１８０９が有するメモリコントロール回路によって、データの書き込みや読み出しが制御されている。

メモリ回路１８１０は、有機メモリ、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＦｅＲＡＭ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、マスクＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＰＲＯＭ（ＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、及びフラッシュメモリから選択された一種又は複数種を有する。

有機メモリは、一対の導電層間に有機化合物を含む層が挟まれた構造を有し、構造が単純であるため、少なくとも二つの利点がある。一つは作製工程を簡略化することができ、コストを削減することができる点である。もう一つは小型化が容易な積層体を用いているため、メモリ回路の面積を小さくすることが容易であり、大容量化を容易に実現することができる点である。このため、メモリ回路１８１０には有機メモリを用いることが好ましい。

記憶素子の記憶内容が半導体装置１８００に固有のデータ（個体識別情報等）であれば、電源が供給されずとも記憶の保持が可能な不揮発性メモリを用いることが好ましい。半導体装置１８００が行う処理に際して一時的な記憶を保持するのであれば、揮発性メモリを用いてもよい。特に、半導体装置１８００が電池を有していない、所謂パッシブ型である場合には、不揮発性メモリを用いることが好ましい。更にはセキュリティ面を考慮すると、半導体装置１８００に固有のデータの記憶には、書き換え不可能なメモリを用いることが好ましい。

第１の復調信号生成回路１８０６と第２の復調信号生成回路１８０７は、アンテナ回路１８０２に発生した誘導電圧に含まれるデータを復調して取り出す。本実施の形態の半導体装置１８００が有する第１の復調信号生成回路１８０６と第２の復調信号生成回路１８０７は、実施の形態１にて説明した、半導体装置１００が有する第１の復調信号生成回路２０１と第２の復調信号生成回路２０２とそれぞれ同様である。そのため、本実施の形態では詳細な記載については省略する。

変調回路１８０８は、論理回路１８０９からの信号に基づき、アンテナ回路１８０２に負荷変調を伝える。

第１の復調信号生成回路１８０６で復調された信号と第２の復調信号生成回路１８０７で復調された信号は論理回路１８０９に入力され、論理回路１８０９によってメモリ回路１８１０内に記憶されている個体識別情報等が抽出され、抽出された情報は論理回路１８０９内にてエンコードされ、変調回路１８０８に入力される。変調回路１８０８は入力された信号に従って変調し、アンテナ回路１８０２からリーダ／ライタ１８１１に情報を送信する。リーダ／ライタ１８１１で受信された情報は通信回線１８１２により制御装置１８１３に送信される。

図１５における充放電回路１８０３は、半導体装置１８００が有する各回路に電力を供給する。また、充放電回路１８０３は、アンテナ回路１８０２に設けられている整流回路を介してアンテナ回路１８０２から入力される外部の無線信号によりバッテリー１８０４を充電し、バッテリー１８０４に充電された電力によって充放電回路１８０３を介して各回路へ電力の供給を行うことができる。バッテリー１８０４に充電された電力を用いることにより、通信距離が伸びた際に半導体装置１８００のアンテナ回路１８０２から十分な電力が得られない際にも電源回路１８０５に電力を供給することができ、半導体装置１８００を動作させることが可能になる。これにより、本実施の形態の半導体装置の動作を安定に、より確実なものとすることができる。

なお、本明細書におけるバッテリーとは、充電することで連続使用時間を回復することができる電池のことをいう。なおバッテリーとしては、シート状に形成された電池を用いることが好ましく、例えばリチウム電池、好ましくはゲル状電解質を用いるリチウムポリマー電池や、リチウムイオン電池等を用いることで、小型化が可能である。勿論、充電可能な電池であればこれらに限定されるものではなく、ニッケル水素電池、ニカド電池等の充電放電可能な電池であってもよいし、また大容量のコンデンサなどを用いても良い。

以上説明したように、本実施の形態の半導体装置は、アンテナ回路１０２がリーダ／ライタ１１０へ信号を送信しているときは第１の復調信号生成回路からの復調信号を選択し、アンテナ回路１０２がリーダ／ライタ１１０からの信号を受信しているときは第２の復調信号生成回路からの復調信号を選択することにより、リーダ／ライタへの送信信号を半導体装置が受信しても、再度復調することがないため、送信信号によって半導体装置の動作が妨げられることがない。これにより、半導体装置を搭載したカード（又はチップ）において、カード自身に起因する不動作や誤動作を防止し、リーダ／ライタとの安定したデータの送受信を行うことができる。

本実施の形態の半導体装置は、バッテリーを有するため、従来のように、電池の経時的な劣化に伴う個体情報の送受信を行うための電力の不足を補うことができる。特に、本実施の形態の半導体装置は、消費電力が大きいコンパレータが第２の復調信号生成回路に設けられているため、本実施の形態で説明したようにバッテリーを設けることは非常に有効である。

また、本実施の形態の半導体装置では、バッテリーに無線で電力を供給するために複数個のアンテナを有していてもよい。そのため、充電器に直接接続することなく、半導体装置を駆動するための電力を供給するバッテリーの充電を、外部からの電磁波により行うことができる。その結果、従来のアクティブタイプのＲＦＩＤタグのように電池の残存容量の確認や電池の交換をする必要がなく、長時間・長期間に渡って使用し続けることができる。加えて、半導体装置を駆動するための電力を常にバッテリー内に保持することにより、当該半導体装置が動作するための十分な電力が得られ、リーダ／ライタと半導体装置との通信距離を伸ばすことができる。

なお、本実施の形態では、蓄電部としてバッテリーを例示して説明したが、それに換えてコンデンサを用いて半導体装置を構成することもできる。コンデンサとしては各種のものを用いることができるが、小型で容量の大きい電気二重層コンデンサや積層セラミックコンデンサを用いることが好ましい。また、蓄電部としてバッテリーとコンデンサの両方を設けてもよい。

（実施の形態３）
上記実施の形態を適用した半導体装置は、電磁波の送信と受信ができるという機能を活用して、様々な物品やシステムに用いることができる。上記実施の形態を利用した半導体装置２０００の搭載例を図１４に示す。

上記実施の形態の半導体装置を用いた物品としては、例えば、鍵（図１４（Ａ）を参照）、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１４（Ｂ）を参照）、書籍類、容器類（シャーレ等、図１４（Ｃ）を参照）、包装用容器類（包装紙やボトル等、図１４（Ｅ）、図１４（Ｆ）を参照）、記録媒体（ディスクやビデオテープ等）、乗物類（自転車等）、装身具（鞄や眼鏡等、図１４（Ｄ）を参照）、食品類、衣類、生活用品類、電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、携帯端末等）等である。上記実施の形態の半導体装置は、上記のような様々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定される。

また、上記実施の形態の半導体装置を用いたシステムとしては、物品管理システム、認証機能システム、流通システム等がある。

なお、本実施の形態は、実施の形態１又は２と組み合わせて実施することが可能である。

１００半導体装置
１０２アンテナ回路
１０４アナログ回路
１０６論理回路
１０８メモリ回路
１０９セレクタ回路
１１０リーダ／ライタ
１１２電源回路
１１４変調回路
１１８通信回線
１２０制御装置
１３１制御回路
１３２メモリコントロール回路
１５０復調信号生成回路
２０１復調信号生成回路
２０２復調信号生成回路
２０４変調回路
２０６入出力部
２０８出力部
２１０出力部
２１２出力部
２１４出力部
２１８入力部
３００容量
３０２整流部
３０４平滑化容量
３０６遅延回路
４００入力部
４０２容量
４０４ダイオード
４０６ダイオード
４０８抵抗
４１０容量
４１２抵抗
４１４容量
４１６出力部
５００入力部
５０２復調回路
５０４復調回路
５０６バイアス回路
５０８バイアス回路
５１０コンパレータ
５１２アナログバッファ回路
５１４出力部
６００入力部
６０２容量
６０４ダイオード
６０６ダイオード
６０８抵抗
６１０容量
６１２抵抗
６１４容量
６１６出力部
６１８回路
６２０入力部
６２２容量
６２４ダイオード
６２６ダイオード
６２８抵抗
６３０容量
６３２抵抗
６３４容量
６３６出力部
６３８回路
７００ｎ型ＴＦＴ
７０２ｎ型ＴＦＴ
７０４ｐ型ＴＦＴ
７０６ｐ型ＴＦＴ
７０８ｎ型ＴＦＴ
７１０ｎ型ＴＦＴ
７１２ｐ型ＴＦＴ
７１４ｐ型ＴＦＴ
８００Ａ入力部
８００Ｂ入力部
８０２Ａ容量
８０２Ｂ容量
８０４Ａ抵抗
８０４Ｂ抵抗
８０６Ａ抵抗
８０６Ｂ抵抗
８０８Ａ出力部
８０８Ｂ出力部
９００Ａ入力部
９００Ｂ入力部
９０２ＴＦＴ
９０４ＴＦＴ
９０６ＴＦＴ
９０８ＴＦＴ
９１０ＴＦＴ
９１２出力部
９１４配線
１０００入力部
１００１ソースフォロワ回路
１００２インバータ回路
１００３定電流回路
１００４インバータ回路
１００５出力部
１００６配線
１０２０入力部
１０２１ソースフォロワ回路
１０２３定電流回路
１０２５出力部
１０２６配線
１１００入力部
１１０２入力部
１１０８セレクタ
１１１０入力部
１１１２出力部
１２００チップ
１２０１アンテナ
１２０２チップ
１２０３アンテナ
１２０４チップ
１２０５アンテナ
１２０６チップ
１２０７アンテナ
１２０８チップ
１２０９アンテナ
１８００半導体装置
１８０２アンテナ回路
１８０３充放電回路
１８０４バッテリー
１８０５電源回路
１８０６復調信号生成回路
１８０７復調信号生成回路
１８０８変調回路
１８０９論理回路
１８１０メモリ回路
１８１１リーダ／ライタ
１８１２通信回線
１８１３制御装置
１８１４セレクタ回路
１８２４アナログ回路
２０００半導体装置

Claims

データを送受信するアンテナ回路と、
変調度が９５％以上１００％以下の信号を復調する第１の復調信号生成回路と、
変調度が９５％以上１００％以下の信号及び変調度が１０％以上３０％以下の信号を復調する第２の復調信号生成回路と、
前記第１の復調信号生成回路で復調された信号又は前記第２の復調信号生成回路で復調された信号を選択する論理回路と、を有し、
前記アンテナ回路がデータを送信しているときは、前記論理回路は前記第１の復調信号生成回路で復調された信号を選択し、
前記アンテナ回路がデータを受信しているときは、前記論理回路は前記第２の復調信号生成回路で復調された信号を選択することを特徴とする半導体装置。
データを送受信するアンテナ回路と、
変調度が９５％以上１００％以下の信号を復調する第１の復調信号生成回路と、
変調度が９５％以上１００％以下の信号及び変調度が１０％以上３０％以下の信号を復調する第２の復調信号生成回路と、
前記第１の復調信号生成回路で復調された信号又は前記第２の復調信号生成回路で復調された信号を選択する論理回路と、を有し、
前記第２の復調信号生成回路は、
第１の復調回路と、
前記第１の復調回路とは逆の極性の信号を復調する第２の復調回路と、
前記第１の復調回路と前記第２の復調回路とにそれぞれ電気的に接続されたコンパレータと、を有し、
前記アンテナ回路がデータを送信しているときは、前記論理回路は前記第１の復調信号生成回路で復調された信号を選択し、
前記アンテナ回路がデータを受信しているときは、前記論理回路は前記第２の復調信号生成回路で復調された信号を選択することを特徴とする半導体装置。
請求項１又は請求項２において、
前記論理回路は、
前記第１の復調信号生成回路で復調された信号又は前記第２の復調信号生成回路で復調された信号を選択するセレクタ回路と、
前記セレクタ回路を制御する制御回路と、を有することを特徴とする半導体装置。
請求項１又は請求項２において、
メモリ回路と、変調回路と、を有し、
前記論理回路は、
前記第１の復調信号生成回路で復調された信号又は前記第２の復調信号生成回路で復調された信号を選択するセレクタ回路と、
前記メモリ回路からデータを読み出すメモリコントロール回路と、
前記セレクタ回路と前記メモリコントロール回路とを制御する制御回路と、を有し、
前記制御回路は、前記メモリ回路から読み出されたデータを基に、前記変調回路へ送信する信号を作成することを特徴とする半導体装置。
請求項１乃至請求項４のいずれか一項において、
前記アンテナ回路から入力される信号により充電されるバッテリーを有することを特徴とする半導体装置。
請求項１乃至請求項５のいずれか一項に記載の半導体装置を搭載したカード。