CN102160295B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102160295B
CN102160295B CN2009801369839A CN200980136983A CN102160295B CN 102160295 B CN102160295 B CN 102160295B CN 2009801369839 A CN2009801369839 A CN 2009801369839A CN 200980136983 A CN200980136983 A CN 200980136983A CN 102160295 B CN102160295 B CN 102160295B
Authority
CN
China
Prior art keywords
circuit
signal
generating
semiconductor device
demodulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009801369839A
Other languages
English (en)
Other versions
CN102160295A (zh
Inventor
小林英智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102160295A publication Critical patent/CN102160295A/zh
Application granted granted Critical
Publication of CN102160295B publication Critical patent/CN102160295B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/04—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/72—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/79—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for data transfer in combination with power transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13095—PIN / Access code, authentication

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Near-Field Transmission Systems (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种半导体器件，其能在不中断读取器/写入器等的操作的情况下向/从读取器/写入器发送/接收数据。一种能无线通信的半导体器件包括：天线电路；第一解调信号发生电路，其解调调制因子为从95％到100％(含95％和100％)的信号；第二解调信号发生电路，其解调调制因子为从95％到100％(含95％和100％)和从10％到30％(含10％和30％)的信号；以及逻辑电路，其选择来自第一电路的解调信号和来自第二电路的解调信号之一。当天线电路接收电磁波时，逻辑电路选择来自第二电路的解调信号，而当天线电路发射电磁波时，逻辑电路选择来自第一电路的解调信号。

Description

半导体器件
技术领域
本发明涉及一种可在不接触的情况下通过利用无线通信发送和接收信息的半导体器件，且涉及其上安装了半导体器件的卡。
背景技术
近年来，个体识别技术已引起关注，在该技术中给予个体对象个体识别信息以阐明诸如对象历史的信息。具体而言，能在不接触的情况下通过利用无线通信经由无线电波发送和接收数据的半导体器件的开发已取得进展。这样的半导体器件被称为IC标签、RFID标签等等，它们已经开始用于市场中的制品管理。
一般地，已经被投入实用的被称为RFID标签等的多种对象包括各自具有由晶体管等构成的电路的元件形成层和天线层。能够无线通信的此类半导体器件通过电磁波与读取器/写入器进行无线通信，以便可通过从电源接收功率以及从读取器/写入器接收数据来操作半导体器件。在读取器/写入器和半导体器件之间的无线通信中，一般而言，发送端设备（读取器/写入器）发送经调制载波，而接收端设备（半导体器件）解调载波，以使数据被提取以及信息被发送和接收。
在能够无线通信的半导体器件中，存在作为调制载波的方法之一的调幅方法（幅移键控（ASK）调制方法）。ASK调制方法是一种通过产生载波幅值差并利用该幅值差作为调制信号来发送信息的方法。这里，当低状态下的幅值（信号线（幅值峰值）和基准线（幅值中值）之间的差）为a以及高状态下的幅值（信号线（幅值峰值）和基准线（幅度中值）之间的差）为b时，调制因子m可表达为m=(b-a)/(b+a)。发送端设备可通过根据执行无线通信的发送端设备和接收端设备两者的方法来决定调制因子。接收端设备接收由发送端设备确定其调制因子的调制信号，然后解调该调制信号。
然而，由于能够无线通信的半导体器件包括设置有微小半导体元件的集成电路，元件特性变化或类似的问题产生，从而生产具有良好的电气特性的半导体器件是困难的。因此，提出了经过多种改进的具有良好电气特性的半导体器件（例如，参见参考文献1）
注意，能够无线通信的半导体器件根据基于各种标准的通信方法执行信号的发送、接收等作为其通信。通过利用作为邻近型无线IC卡标准的ISO/IEC15693来标准化的通信方法，调制13.56MHz载波以获得100%或10%的调制因子，且利用通过脉冲位置的调制位置变化标识数据的脉冲位置调制方法对数据编码。存在作为类似于ISO/IEC15693的标准的ISO/IEC14443(TYPE-A)和ISO/IEC18000-3。在ISO/IEC14443(TYPE-A)中，规定调制因子为100%的载波用其初始幅值（在非调制状态下的幅值）小于或等于5%的幅值表示。
因此，考虑了各种方法来解调调制因子为10％的信号（例如，参见参考文献2）。
[参考文献]
参考文献1：日本已公开专利申请No.2006-268838
参考文献2：日本已公开专利申请No.2000-172806
一般而言，接收端设备包括具有解调电路、电源电路、调制电路等等的模拟电路以及连接至模拟电路的数字电路。作为解调电路的输出，解调信号从模拟电路输出并输入到数字电路。当调制因子为100%的载波被用于无线通信时，包括其中幅值为0的状态（其中的幅值峰值与基准线相互一致的状态）。因此，具体地，在通过从电源经由所接收的电磁波产生功率来工作的半导体器件中，当调制因子为100%的用于无线通信的载波的幅值为0时，从电源获得功率是困难的。因此，半导体器件的工作受到干扰。在这样的半导体器件中固定某幅值，以便使用调制因子小的载波（例如，调制因子为10%的载波）供电；从而，半导体器件可以工作。
图5示出了解调调制因子为100%的载波的一般解调电路的电路结构。图5示出的电路包括输入部分400、输出部分416、第一二极管404、第二二极管406、第一电阻器408、第二电阻器412、第一电容器402、第二电容器410以及第三电容器414。在图5示出的电路中，输入部分400连接至第一电容器402的一端。第一电容器402的另一端连接至第一二极管404的阳极以及第二二极管406的阴极。第一二极管404的阴极连接至第一电阻器408、第二电容器410以及第二电阻器412中每一个的一端。第二电阻器412的另一端连接至第三电容器414的一端以及输出部分416。此外，第二二极管406的阳极、第一电阻器408、第二电容器410以及第三电容器414中每一个的另一端连接至基准电位（VSS）。
虽然图5所示电路可解调调制因子大的载波（例如，调制因子为100%的载波），但是解调调制因子小的载波（例如，调制因子为10%的载波）是困难的。
因此，参考文献2中提出的电路结构设置如下：第一解调装置，该装置从线圈所接收的信号再生包括在类型A(ISO14443-A)100%ASK信号（调制因子为100%的信号）中的数据；第二解调装置，该装置从线圈所接收的信号再生包括在类型B(ISO14443-B)10%ASK信号（调制因子为10%的信号）中的数据；以及选择再生信号的选择器装置。此外，为了控制选择器装置，提供了通过输入第一解调装置的再生信号和传输信号来产生选择控制信号的控制装置。
然后，通过选择器装置选择第一解调装置的再生信号或第二解调装置的再生信号。此外，选择器装置受控制装置控制，以使其选择第二解调装置（或第一解调装置）的再生信号。当第一解调装置检测到再生数据时，从那时起选择器设备选择第一解调装置（或第二解调装置）的再生信号。
在参考文献2中，选择器装置通常设置成选择第二解调装置（或第一解调装置）的再生信号。第一解调装置的再生信号（通过第一解调装置再生的100%ASK信号）被输入到控制装置，以及用于选择第一解调装置的再生信号（通过第一解调装置再生的100%ASK信号）的选择控制信号从控制装置输出到选择器装置。当选择控制信号被输入到选择装置时，从那时起选择器装置选择第一解调装置的再生信号。利用该结构，第一解调装置的再生信号被选择；因此，即使线圈再次接收到发送至读取器/写入器的信号，该信号也不会再次被解调。
然而，在参考文献2公开的结构中，在选择装置选择第一解调装置的再生信号之后，当通过线圈接收到的10%ASK信号被输入到第一解调装置时，由于第一解调装置再生包括在100%的ASK的信号中的数据，因此包括在10%ASK信号中的数据不能在第一解调装置中再生。此外，即使在再生包括在10%ASK信号中的数据时，由于包括在第一解调装置中的晶体管的特性变化，不能保证10%ASK信号连续稳定地再生。
在参考文献2中，当生成从卡发送到读取器/写入器的信号时，通过受控制装置控制的选择器装置选择第二解调装置（或第一解调装置）的再生信号。然后，根据所选择的再生信号，读取/写入控制装置从诸如EEPROM的非易失性存储器读取数据和向其中写入数据。
通过利用ISO/IEC15693标准化的通信方法，作为在读取器/写入器与多个卡（或芯片）相互发送和接收数据的情况下的防冲突手段，数据通信区域被设置为以给定时隙分割成多个区域，以及数据被设置成通过任何一个分割区域发送和接收。通过这种通信方法，在某些情况下，在不同于特定卡发送和接收数据区域的区域内其他卡发送和接收数据。
然而，在参考文献2公开的结构中，因为由选择装置利用卡（或芯片）发送的信号选择了第二解调装置（或第一解调装置）的再生信号，所以即使当信号被再次接收时，通过卡（或芯片）发送的信号也不能被第二解调装置（或第一解调装置）解调。同时，从其他卡（或芯片）发送到读取器/写入器的信号被第二解调装置（或第一解调装置）接收并解调，藉此该卡可能被停用或出故障。
发明内容
根据上述问题，本发明的一个实施例的目的是提供一种能在不中断向读取器/写入器传输信号的操作的情况下向读取器/写入器发送数据和从读取器/写入器接收数据的半导体器件，以及具有该半导体器件的卡。
此外，本发明的一个实施例的另一目的是提供一种卡（或芯片），即使存在多张在其上安装了可向读取器/写入器发送数据以及可从读取器/写入器接收数据的半导体器件的卡（或芯片）的情况下，该卡（或芯片）也能稳定地向读取器/写入器发送数据以及从读取器/写入器接收数据。
根据本发明的一个实施例，一种半导体器件包括：天线电路、第一解调信号发生电路、第二解调信号发生电路、以及选择来自第一解调信号发生电路的解调信号或来自第二解调信号发生电路的解调信号的逻辑电路。具体而言，该半导体器件包括：从调制因子为100%的载波产生解调信号的第一解调信号发生电路；从调制因子为10%的载波和调制因子为100%的载波产生解调信号的第二解调信号发生电路；以及逻辑电路，来自第一解调信号发生电路和来自第二解调信号发生电路的解调信号被输入到该逻辑电路，并且该逻辑电路选择其中一个解调信号。
此外，当天线电路从读取器/写入器接收数据时，逻辑电路选择来自第二解调信号发生电路的解调信号。当天线电路向读取器/写入器发送数据时，逻辑电路选择来自第一解调信号发生电路的解调信号。
注意，在本说明书中，逻辑电路指的是由为了实现特定目的而在数字电路中设置的多个电路形成的电路。
注意，在本说明书中描述了“调制因子为10%的情况”和“调制因子为100%的情况”；然而，大于或等于10%且小于或等于30%的调制因子范围通常被描述为“调制因子为10%的情况”。此外，大于或等于95%且小于或等于100%的调制因子范围通常被描述为“调制因子为100%的情况”。
根据本发明的一个实施例，一种半导体器件包括：解调调制因子为100%的载波的第一调制信号发生电路、解调调制因子为10%的载波和调制因子为100%的载波的第二调制信号发生电路、以及选择来自第一解调信号发生电路的解调信号或来自第二解调信号发生电路的解调信号的逻辑电路。该半导体器件既可解调调制因子为100%的载波，又可解调调制因子为10%的载波。
此外，当天线电路发送数据时，逻辑电路选择由第一解调信号发生电路解调的信号，而当天线电路接收数据时，逻辑电路选择由第二解调信号发生电路解调的信号。因此，即使在半导体器件接收到发送至读取器/写入器的传输信号时，该传输信号也不再被解调，以使半导体器件的操作不受该传输信号阻碍。因此，在其上安装了半导体器件的卡（芯片）中，可防止该卡由于卡本身被停用或出故障，从而数据可以稳定地发送到读取器/写入器和从读取器/写入器接收。
此外，当天线电路发送数据时，逻辑电路选择由第一解调信号发生电路解调的信号，而当天线电路接收数据时，逻辑电路选择由第二解调信号发生电路解调的信号。因此，即使在除其上安装有半导体器件的卡（下文称为一张卡）以外在由读取器/写入器产生的磁场操作该一张卡的范围内还有多张卡（或芯片）的情况下，即使该一张卡接收来自其它卡的传输信号，那些传输信号也不会被解调。因此，可防止由于其他卡该一张卡被停用或出故障，藉此数据可稳定地发送到读取器/写入器以及从读取器/写入器接收。
附图简述
图1示出根据本发明的一个实施例的半导体器件的示例。
图2示出根据本发明的一个实施例的半导体器件的示例。
图3示出根据本发明的一个实施例的半导体器件的示例。
图4示出根据本发明的一个实施例的半导体器件的电源电路的示例。
图5示出根据本发明的一个实施例的半导体器件的第一解调信号发生电路的示例。
图6示出根据本发明的一个实施例的半导体器件的第二解调信号发生电路的示例。
图7A和7B各自示出根据本发明的一个实施例的半导体器件的第一和第二解调电路的示例，且图7C到7E各自示出根据本发明的一个实施例的半导体器件的示例。
图8A和8B各自示出根据本发明的一个实施例的利用图7D和7E中所示的任一TFT形成的第一解调电路的部分的示例，且图8C和8D各自示出利用图7D和7E中所示的任一TFT形成的第二解调电路的部分的示例。
图9示出根据本发明的一个实施例的半导体器件的偏置电路的示例。
图10示出根据本发明的一个实施例的半导体器件的比较器的示例。
图11A和11B各自示出根据本发明的一个实施例的半导体器件的模拟缓冲器电路的示例。
图12示出根据本发明的一个实施例的半导体器件的选择器电路的示例。
图13A至13E各自示出根据本发明的一个实施例的设置在半导体器件的天线电路中的天线的形状的示例。
图14A至14F是分别说明实施例3的本发明的示图。
图15示出根据本发明的一个实施例的半导体器件的示例。
实施本发明的最佳方式
在下文中，通过诸实施例参照附图充分描述实施例。然而，本发明可通过多种不同的模式实现，而且对本发明的模式和细节的各种改变和修改对本领域技术人员是显而易见的，除非这些改变和修改背离了本发明的精神和范围。因此，本发明不应被解释为受限于以下给出的实施例中的描述。
（实施例1）
在本实施例中，将参照图1、图2、图3、图4、图5、图6、图7A至7E、图8A至8D、图9、图10、图11A和11B、图12以及图13A至13E描述半导体器件的结构的示例。
在图2中示出的本实施例的半导体器件。在图2中，半导体器件100通过电磁波无线地向读取器/写入器110发送数据以及从读取器/写入器110接收数据。此外，从读取器/写入器110向半导体器件100无线地供电。
读取器/写入器110优选通过通信线路118连接至控制装置120。控制装置120控制读取器/写入器110和半导体器件100之间的通信。
半导体器件100包括天线电路102、模拟电路104、逻辑电路106以及存储器电路108。模拟电路104具有解调信号发生电路150、调制电路114以及电源电路112。逻辑电路106包括选择器电路109。
替代地，半导体器件100不包括天线，但包括用于连接至外部天线的布线。在这种情况下，单独制造的天线连接至布线。与布线电连接的接线端（端电极）可用于连接布线和天线。
注意，半导体器件100不限于以上结构，且可包括中央处理器单元（下文称为CPU）、传感器元件、接口电路、时钟发生电路等等。
注意，时钟发生电路指的是基于天线电路102中产生的交流（AC）感应电压为每个电路产生和提供具有逻辑电路106、存储器电路108等的操作所必需的频率的时钟信号的电路。振荡电路或分频器电路可用于时钟发生电路。
能够无线通信的半导体器件大致分为包含电源（储电部分）的有源型和通过利用来自外部的无线电波（或电磁波）的功率来驱动的无源型。此外，存在通过利用来自外部的无线电波（或电磁波）的功率为电源（储电部分）充电的被称为半有源型的类型。本实施例描述了半导体器件100是无源型的情况，其中从读取器/写入器110接收电磁波，且提供电磁波的能量来驱动半导体器件；然而，本实施例不限于此。即，半导体器件100可能是有源型。
在从读取器/写入器110发送的电磁波中，具有某些频率的载波是从子载波调制而来的。包括在子载波中的信号是从读取器/写入器110发送至半导体器件100的二进制数字信号。关于载波调制方法，存在改变幅值的幅移键控（ASK）调制方法、改变频率的频移键控（FSK）调制方法以及改变相位的相移键控（PSK）调制方法。在本实施例中，描述解调通过ASK调制方法调制的电磁波的情况。
天线电路102包括天线和电容器。天线电路102接收从读取器/写入器110发送的无线电波（或电磁波），并将此时获得的信号输入到包括在模拟电路104中的电源电路112、第一解调信号发生电路201以及第二解调信号发生电路202中的每一个（参见图3）。此外，天线电路102接收一信号，该信号的载波由调制电路114调制，并向读取器/写入器110发送响应信号。
优选具有天线和整流器电路的天线电路102接收从读取器/写入器110发送的电磁波，并产生AC感应电压。感应电压成为来自半导体器件100的电源的电力，且包括从读取器/写入器110发送的数据。
能用于本实施例的天线的形状不受特别限制。因此，电磁耦合方法、电磁感应方法、电磁波方法等可用作半导体器件100中包括的天线电路102的信号的传输方法。可由实践者根据该器件的预期用途适当选择传输方法。因此，可根据传输方法设置具有最优长度和形状的天线。在本实施例中，具有13.56MHz通信频率的电磁感应方法优选作为信号传输方法使用。
在应用电磁耦合方法或电磁感应方法（例如，13.56MHz带宽）作为传输方法的情况下，为了利用随电磁强度变化而产生的电磁感应，起天线作用的导电膜形成为环状（例如，环形天线）或螺旋状（例如，螺旋天线）。
在使用作为一种无线电波方法的微波方法（例如，UHF频带（860MHz到960MHz）、2.45GHz频带等）作为传输方法的情况下，可考虑用于信号传输的无线电波的波长来合理设置起天线作用的导电膜的长度和形状。例如，起天线作用的导电膜可形成为直线形状（例如，双极天线）、扁平形状（例如，接线天线）等等。考虑到电磁波的波长，起天线作用的导电膜的形状不限于直线形状，且起天线作用的导电膜可能形成为曲线形状、蜿蜒形状或它们的组合。
图13A到13E各自示出天线电路102中设置的天线形状的示例。例如，如图13A所示，可使用将天线1201布置在设置有信号处理电路的芯片1200周围的布局。替代地，如图13B所述，薄天线1203可被布置在设置有信号处理电路的芯片1202周围。此外，如图13C所示，可使用其中为设置有信号处理电路的芯片1204设置形状象天线1205的用于接收高频电磁波的天线的布局。此外，如图13D所示，关于设置有信号处理电路的芯片1206，天线的形状可像180°全向（可从任何方向接收信号）的天线1207那样设置。作为进一步的替代方案，如图13E所示，可使用其中为设置有信号处理电路的芯片1208设置形状象天线1209的具有长杆状天线的布局。天线电路102可通过具有以上形状的天线的组合形成。
在图13A到13E中，只要信号能在芯片和天线之间发送和接收，就不对芯片1200等设置有信号处理电路的芯片和天线1201或类似物之间的连接方法作特别限制。通过给出图13A作为示例，天线1201和设置有信号处理电路的芯片1200通过引线键合或焊盘接合互连。替代地，芯片的部分可被用作附连至天线1201的电极。利用该方法，芯片1200可利用各向异性导电膜（下文称为ACF）附连至天线1201。
此外，根据要接收信号的频率，合适的天线长度不同。例如，在使用2.45GHz频率的情况下，天线的长度可约为60nm（波长的一半）或约30nm（波长的四分之一）。
在图4中，电源电路112通过二极管等对在天线电路102中产生的感应电压整流，并利用电容器稳定感应电压，由此调整以便保持与基准电位（基准线电位）具有一定电位差的稳定电位。
逻辑电路106根据通过解调信号发生电路150解调的信号执行以下操作：分析指令；控制存储器电路108中的数据输入和输出；将要发送的数据输出到调制电路114的外部；等等。逻辑电路106除产生用于控制存储器电路108的信号的电路之外，还优选包括解码电路、信息判断电路等等。此外，逻辑电路106可包括将从存储器电路108提取的从半导体器件100发送到读取器/写入器110的部分或全部数据转换成编码信号的电路。
首先，逻辑电路106接收电源电压、两种类型的解调信号（第一解调信号和第二解调信号）以及从模拟电路104提供的重置信号。然后，根据第一解调信号的波形条件通过选择器电路109选择第一解调信号或第二解调信号，藉此确定要使用的来自解调信号发生电路的解调信号。接着，将通过选择器电路109选择的解调信号发送到包括在逻辑电路106中的另一电路，并执行使半导体器件100根据包括在所选择的解调信号中的数据内容操作的指令。例如，当包括在所选择的解调信号中的数据内容是“用存储器108中的数据回复读取器/写入器110”时，通过访问存取器电路108获得该数据并将其发送到调制电路204。
存储器电路108包括存储器元件，且至少在半导体器件100中储存独特数据（个体识别信息等）。存储器电路108中的数据的写入和读出由包括在逻辑电路106中的存储器控制电路132（参见图1）控制。
存储器电路108包括有机存储器、动态随机存取存储器（DRAM）、静态随机存取存储器（SRAM）、铁电随机存取存储器（FeRAM）、掩模只读存取器（ROM）、可编程只读存储器（PROM）、电可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）以及闪存存储器中的一个或多个。
有机存储器具有一简单结构，在该结构中包括有机化合物的层插入在一对导电层之间；因此，它至少具有两个优点。一个优点是可简化制造工艺，使得成本降低。另一个优点是，因为使用容易以缩小外部尺寸的叠层，所以容易减小存储器电路的面积并能容易地实现电容的增大。因此，优选将有机存储器用于存储器电路108。
在半导体器件100中，只要存储器元件的存储内容是独特数据（个体识别信息等），则优选使用在不供电的情况下也能存储内存的非易失性存储器。另一方面，只要存储用于由半导体器件100执行的处理暂时存储，则可使用易失性存储器。尤其在其中的半导体器件100没有电池的所谓无源型的情况下，优选使用非易失性存储器。此外，考虑到安全问题，在半导体器件100中优选使用不可重写存储器来存储独特数据。
模拟电路104具有解调信号发生电路150和调制电路114。解调信号发生电路150解调并提取在天线电路102中产生的感应电压中所包括的数据。根据来自逻辑电路106的信号，调制电路114向天线电路102发送负载调制。
参照图3具体描述图2中的模拟电路104。模拟电路104包括电源电路112、第一解调信号发生电路201、第二解调信号发生电路202、调制电路204、输入/输出部分206、第一输出部分208、第二输出部分210、第三输出部分212、第四输出部分214以及输入部分218。
模拟电路104根据天线电路102的输出信号产生电源电压、第一解调信号、第二解调信号以及重置信号。输入/输出部分206连接至天线电路102，并且接收和发送载波。第一输出部分208连接至所有电路块，并向它们提供电源电压。第二输出部分210连接至所有电路块，并向它们提供重置电压。第三输出部分212连接至包括在逻辑电路106中的选择器电路109，并输出第一解调信号。第四输出部分214连接至包括在逻辑电路106中的选择器电路109，并输出第二解调信号。输入部分218连接至逻辑电路106，并向其中输入由调制电路204调制的响应信号。第一解调信号发生电路201解调调制因子为100％的载波，而第二解调信号发生电路202解调调制因子为10%的载波和调制因子为100%的载波。值得注意的是，为了稳定半导体器件100的操作，调节器电路、限幅电路等可添加至模拟电路104的正确位置。
将参照图1具体描述图2中的逻辑电路106。逻辑电路106包括选择器电路109、控制电路131以及存储器控制电路132。
来自第一解调信号发生电路201的解调信号（下文中也称为第一解调信号）和来自第二解调信号发生电路202的解调信号（下文中也称为第二解调信号）被输入到选择器电路109。选择器电路109由控制电路131通过选择线控制。选择器电路109选择来自第一解调信号发生电路201的解调信号或来自第二解调信号发生电路202的解调信号，并将所选择的解调信号输出到控制电路131。
存储器控制电路132根据从控制电路131输入的启用（EN）信号产生地址信号，并通过地址线将数据写入存储器电路108和从存储器电路108读取数据。
根据通过访问存储器电路108获得的数据，控制电路131产生要发送至调制电路204的信号。此外，控制电路131产生启用（EN）信号并将其输出到存储器控制电路132。
控制电路131可包括解码来自第一解调信号发生电路201的解调信号或来自第二解调信号发生电路202的解调信号的解码电路，或对从存储器电路108获得的数据编码的编码电路。此外，控制电路131可包括根据解调信号分析和判断指令的信息判断电路。信息判断电路可能具有识别传输错误的循环冗余校验（CRC）功能。
以下描述图1的逻辑电路106的操作。选择器电路109由控制电路131控制以便选择来自第一解调信号发生电路201的解调信号或来自第二解调信号发生电路202的解调信号。以下在描述操作时的“高”表示控制选择器电路109来选择来自第一解调信号发生电路201的解调信号的状态。以下在描述操作时的“低”表示控制选择器电路109来选择来自第二解调信号发生电路202的解调信号的状态。
当半导体器件100存在于半导体器件100通过由读取器/写入器110产生的磁场操作的的范围中时，控制电路131固定到低状态，且半导体器件100接收来自读取器/写入器110的信号。接着，当半导体器件100接收来自读取器/写入器110的指示指令终止的帧结束（下文中称为EOF）信号时，控制电路131被设置为高，并使用基准时钟开始对EOF信号计数。
接着，当EOF信号的计数值达到给定值时，控制电路131被设置为低，且半导体器件100接收来自读取器/写入器110的信号。
这里，具有调制因子为100%的载波的EOF信号的传输和具有调制因子为10%的载波的EOF信号的传输之间的标准规范不同。当调制因子为100%的EOF信号通过读取器/写入器110发送时，夹在从读取器/写入器110发送的EOF信号和下一个EOF信号之间的周期（下文中该周期被称为时隙）需要标准响应时间（对应于来自半导体器件100的响应需要的周期）加上323.3μs。另一方面，当发送调制因子为10%的EOF信号时，时隙需要帧开始（也称为SOF）信号传输所需的周期（该周期对应于来自半导体器件100的部分响应所需的周期）加上323.3μs。
EOF信号的计数值是否达到给定值是通过测量标准响应时间确定的。在标准响应时间期间，选择第一解调信号发生电路201的信号。因此，即使在从半导体器件100到读取器/写入器110的传输信号（半导体器件100的响应信号）被半导体器件100接收时，该传输信号也不被再次解调。此外，即使在来自其他卡（芯片）的传输信号被半导体器件100接收时，该传输信号也不被第二解调信号发生电路（或第一解调信号发生电路）解调。另一方面，从读取器/写入器110发送的调制因子为100%的载波可由第一解调信号发生电路201解调。
在标准响应时间之后，选择第二解调信号发生电路202的信号直至下一个EOF信号被半导体器件100接收。因此，可解调从读取器/写入器110发送的调制因子为10%的载波和调制因子为100%的载波两者。
如上所述，本实施例的半导体器件包括解调调制因子为100%的载波的第一解调信号发生电路201、解调调制因子为10%的载波和调制因子为100%的载波的第二解调信号发生电路202、以及选择来自第一解调信号发生电路201的解调信号或来自第二解调信号发生电路202的解调信号的逻辑电路106。本实施例的半导体器件可解调调制因子为100%的载波和调制因子为10%的载波两者。
此外，当天线电路102将信号发送至读取器/写入器110时，在第一解调信号发生电路201中解调的信号被选择，而当天线电路102从读取器/写入器110接收信号时，在第二解调信号发生电路202中解调的信号被选择。因此，即使在半导体器件100接收到发送至读取器/写入器110的传输信号时，该传输信号也不再被解调，从而半导体器件100的操作不受该传输信号妨碍。因此，在其上安装了半导体器件100的卡（芯片）中，可防止该卡由于卡本身而被停用或出故障，且数据可以稳定地发送到读取器/写入器和从读取器/写入器接收。
此外，当天线电路102将信号发送至读取器/写入器110时，在第一解调信号发生电路201中解调的信号被选择，而当天线电路102从读取器/写入器110接收信号时，在第二解调信号发生电路202中解调的信号被选择。因此，即使在除其上安装了半导体器件100的卡（下文中称为一张卡）以外在该一张卡通过读取器/写入器110产生的磁场操作的范围内还有多张卡（或芯片）时，即使该一张卡接收到来自其它卡的传输信号，这些传输信号也不会被解调。因此，可防止由于其他卡该一张卡被停用或出故障，藉此数据可稳定地发送到读取器/写入器110以及从读取器/写入器110接收。
注意，在一张卡通过读取器/写入器110产生的磁场操作的范围内没有不同的卡（或芯片）的情况下，控制电路131可具有选择第二解调信号发生电路202的信号的功能。
将参照图4描述图3的电源电路112的结构的示例。电源电路112包括第一电容器300、设置有两个二极管的整流部分302、平滑电容器304以及设置有电阻器和电容器的延时电路306。电源电路112使来自天线电路102的输出信号平滑，并产生逻辑电路的电源电压和重置信号。调整电源电压以使其具有与基准电位（基准线的电位）具有一定电位差的稳定电位。
调制电路204根据从逻辑电路106输出的信号调制从读取器/写入器110传输的载波，并将响应信号发送至天线电路102。
第一解调信号发生电路201解调在天线电路102中产生的感应电压中所包括的100%ASK信号中包括的数据。第二解调信号发生电路202解调天线电路102中产生的感应电压中所包括的100%ASK信号中包括的数据和10%ASK信号中包括的数据。
将参照图5描述图3的第一解调信号发生电路201的结构的示例。第一解调信号发生电路201包括输入部分400、输出部分416、第一二极管404、第二二极管406、第一电阻器408、第二电阻器412、第一电容器402、第二电容器410以及第三电容器414。
输入部分400连接至第一电容器402的一端。第一电容器402的另一端连接至第一二极管404的阳极以及第二二极管406的阴极。第一二极管404的阴极连接至第一电阻器408、第二电容器410以及第二电阻器412中每一个的一端。第二电阻器412的另一端连接至第三电容器414的一端以及输出部分416。此外，第二二极管406的阳极、第一电阻器408、第二电容器410以及第三电容器414中每一个的另一端连接至基准电位（VSS）。
参照图6描述图3的第二解调信号发生电路202的结构的示例。注意，还参考图7A到7E、图9以及图10以便描述。第二解调信号发生电路202包括输入部分500、输出部分514、第一解调电路502、第二解调电路504、第一偏置电路506、第二偏置电路508、比较器510以及模拟缓冲器电路512。虽然以下描述设置在第二解调信号发生电路202中的这些电路结构的示例，但是本实施例不限于以下描述。
第二解调信号发生电路202的输入部分500连接至第一解调电路502的输入部分600和第二解调电路504的输入部分620。第一解调电路502的输出部分616连接至第一偏置电路506的输入部分800A，且第二解调电路504的输出部分636连接至第二偏置电路508的输入部分800B。第一偏置电路506的输出部分808Ａ连接至比较器510的第一输入部分900Ａ，且第二偏置电路508的输出部分808Ｂ连接至比较器510的第二输入部分900Ｂ。比较器510的输出部分912连接至第二解调信号发生电路202的输出部分514。
注意，第一解调电路502和第二解调电路504包括在第二解调信号发生电路202中，且在第一解调电路502中解调的电信号的极性与在第二解调电路504中解调的电信号的极性相反。
注意，如图6所示，比较器510的输出部分912和第二解调信号发生电路202的输出部分514优选通过模拟缓冲器电路512互相连接。可给出源极跟随器电路、共源放大器电路、恒流电路等作为模拟缓冲器电路512。通过提供模拟缓冲器电路512，可更有效地去除噪声并稳定地产生解调信号。
图7Ａ到7Ｅ各自示出了用作图6的第一解调电路502和第二解调电路504中的每一个电路的解调电路的结构的示例。图7Ａ示出第一解调电路502。第一解调电路502包括输入部分600、输出部分616、第一二极管604、第二二极管606、第一电阻器608、第二电阻器612、第一电容器602、第二电容器610以及第三电容器614。
输入部分600连接至第一电容器602的一端。第一电容器602的另一端连接至第一二极管604的阳极以及第二二极管606的阴极。第一二极管604的阴极连接至第一电阻器608、第二电容器610以及第二电阻器612中每一个的一端。第二电阻器612的另一端连接至第三电容器614的一端以及输出部分616。此外，第二二极管606的阳极、第一电阻器608、第二电容器610以及第三电容器614中每一个的另一端连接至基准电位（VSS）。
图7Ｂ示出第二解调电路504。第二解调电路504包括输入部分620、输出部分636、第一二极管624、第二二极管626、第一电阻器628、第二电阻器632、第一电容器622、第二电容器630以及第三电容器634。输入部分620连接至第一电容器622的一端。第一电容器622的另一端连接至第一二极管624的阴极和第二二极管626的阳极。第一二极管624的阳极连接至第一电阻器628、第二电容器630以及第二电阻器632中每一个的一端。第二电阻器632的另一端连接至第三电容器634的一端以及输出部分636。此外，第二二极管626的阴极、第一电阻器628、第二电容器630以及第三电容器634中每一个的另一端与基准电位（VSS）连接。
图7A的第一二极管604和第二二极管606，以及图7B的第一二极管624和第二二极管626可由以二极管方式连接的TFT构成。
图7C中所示的二极管、图7Ｄ中所示的以二极管方式连接的ｎ沟道TFT以及图7Ｅ中所示的以二极管方式连接的ｐ沟道TFT作为电路是等价的。图8A和8B各示出一示例，其中作为第一解调电路502的部分的图7A所示的电路618利用图7D和7E中所示的任何TFT构成。类似地，图8C和8D各示出一示例，其中作为第二解调电路504的部分的图7B所示的电路638利用图7D和7E中所示的任何TFT构成。
在图8Ａ中所示的电路中，n沟道TFT700和702被用作以二极管方式连接的TFT。在图8B中所示的电路中，p沟道TFT704和706被用作以二极管方式连接的TFT。在图8C中所示的电路中，n沟道TFT708和710被用作以二极管方式连接的TFT。在图8D中所示的电路中，p沟道TFT712和714被用作以二极管方式连接的TFT。
第一解调电路502和第二解调电路504可能由图7A到7E和图8A到8D中所示的电路的组合构成。可使用具有图8A所示的电路618的第一解调电路502以及具有图8C所示的电路638的第二解调电路504，或可使用具有图8B所示的电路618的第一解调电路502以及具有图8C所示的电路638的第二解调电路504。替代地，可使用具有图8B所示的电路618的第一解调电路502和具有图8D所示的电路638的第二解调电路504。优选地，图8A中所示的电路618用作第一解调电路502，且图8C中所示的电路638用作第二解调电路504。一般而言，n沟道TFT的载流子具有比p沟道TFT的载流子更高的迁移率。因此，n沟道TFT可用作第一解调电路502和第二解调电路504中包括的所有TFT，以便可改善电路的操作性能。
图7A中所示的第一电容器602（或图7B中所示的第一电容器622）补偿波幅的中心（基准线）。第一电阻器608（或第一电阻器628）使恒定电流流过点b1（或点b2）。此外，设置第二电容器610（或第二电容器630）以用于平滑波形。根据第二电容器610（或第二电容器630）的静电电容适当调整第一电阻器608（或第一电阻器628）的电阻率。当第一电阻器608（或第一电阻器628）的电阻率小时，幅值降低；而当电阻率过高时，第二二极管606（或第二二极管626）出现击穿现象；因此，该半导体器件不能正常工作。此外，第二电阻器612（或第二电阻器632）和第三电容器614（或第三电容器634）起去除高频分量的低通滤波器的作用。
图9示出了图6的第一偏置电路506和第二偏置电路508的结构的示例。关于图9所示的偏置电路，输入部分（在下文中，在第一偏置电路中称为输入部分800A，而在第二偏置电路中称为输入部分800B）连接至电容器（在下文中，在第一偏置电路中称为电容器802A，而在第二偏置电路中称为电容器802B）的一端。该电容器的另一端连接至第一电阻器（下文中，在第一偏置电路中称为第一电阻器804A，而在第二偏置电路中称为第一电阻器804B）和第二电阻器（在下文中，在第一偏置电路中称为第二电阻器806A，而在第二偏置电路中称为第二电阻器806B）的每一个的一端，并连接至输出部分（在下文中，在第一偏置电路中称为输出部分808A，而在第二偏置电路中称为输出部分808B）。第一电阻器的另一端连接至电源电位（VDD），而第二电阻器的另一端连接至基准电位（VSS）。
电容器使输入部分与连接有第一电阻器的电源电位在电流上隔离开。
设置第一电阻器和第二电阻器以用于产生输入到比较器510中所包括的第一输入部分900A和第二输入部分900B的信号的电位差。第一电阻器804A的电阻率R1A、第一电阻器804B的电阻率R1B、第二电阻器806A的电阻率R2A，以及第二电阻器806B的电阻率R2B满足R1A≠R2A且R1B≠R2B。优选地，R1A=R2B且R1B=R2A。当比较器510具有第一偏置电路506和第二偏置电路508时，可防止比较器510出故障而引起噪声。
将参照图10描述图6的比较器510的结构的示例。比较器510包括具有比较两个信号的功能的电路，诸如差分电路、差分放大器或运算放大器。比较器510包括第一输入部分900A、第二输入部分900B、第一TFT902（n沟道）、第二TFT904（n沟道）、第三TFT906（p沟道）、第四TFT908（p沟道）、第五TFT910（n沟道）以及输出部分912。
在比较器510中，第一输入部分900A连接至第一偏置电路506的输出部分808A，而第二输入部分900B连接至第二偏置电路508的输出部分808B。第一输入部分900A连接至第一TFT902（n沟道）的栅电极，而第二输入部分900B连接至第二TFT904（n沟道）的栅电极。第一TFT902（n沟道）的源电极和漏电极之一连接至第五TFT910（n沟道）的源电极和漏电极之一以及第二TFT904（n沟道）的源电极和漏电极之一。第一TFT902（n沟道）的源电极和漏电极中的另一个连接至第三TFT906（p沟道）的源电极和漏电极之一、第三TFT906（p沟道）的栅电极以及第四TFT908（p沟道）的栅电极。第三TFT906（p沟道）的源电极和漏电极中的另一个连接至电源电位（VDD）。第四TFT908（p沟道）的源电极和漏电极之一连接至电源电位（VDD）。第四TFT908（p沟道）的源电极和漏电极中的另一个连接至输出部分912以及第二TFT904（n沟道）的源电极和漏电极中的另一个。第五TFT910（n沟道）的栅电极通过布线914连接至模拟缓冲器电路（参见图11A）的恒流电路1003或恒流电路1023（参见图11B）。第五TFT910（n沟道）的源电极和漏电极中的另一个连接至基准电位（VDD）。
下文中，描述比较器510的操作。
流经作为比较器510的恒流源的第五TFT910（n沟道）的电流被设置为Id。此时，由于第三TFT906（p沟道）和第四TFT908（p沟道）形成电流镜像电路，因此第三TFT906（p沟道）和第四TFT908（p沟道）中每一个的源电极和漏电极之间流过的电流为Id/2。
这里，描述将不同的电压施加到形成差分对的两个TFT的情况。首先，考虑第一输入部分900A的电压高于第二输入部分900B的电压的情况。流经第一TFT902（n沟道）和第二TFT904（n沟道）的电流由以下公式（1）表示。这里，Vgs为栅电压；Vds为漏电压；Vth为阈值电压；k为跨导系数;以及λ为沟道长度调制系数。
[公式1]
I ds = I d 2 = k ( V gs - V th ) 2 ( 1 + λ · V ds ) - - - ( 1 )
由于在公式（1）中第一输入部分900A的电位高于第二输入部分900B的电位，因此在第一TFT902(n沟道)的栅电压Vgs(902)和第二TFT904(n沟道)的栅电压Vgs(904)之间形成以下关系：Vgs(902)>Vgs(904)。跨导系数k是TFT的独特值（常量），它由每个TFT的载流子迁移率、栅绝缘膜的电容、沟道形成区的沟道宽度以及沟道长度确定，而沟道长度调制系数λ是由每个TFT的制造工艺确定的常量。因此，当第一TFT902（n沟道）和第二TFT904（n沟道）的跨导系数k和沟道长度调制系数λ相同时，在第一TFT902（n沟道）的漏电压Vds和第二TFT904（n沟道）的漏电压Vds之间形成以下关系：Vds(902)<Vds(904)。接着，当与上述类似地考虑第一输入部分900A的电位低于第二输入部分900B的电位的情况时，在第一TFT902（n沟道）的漏电压Vds和第二TFT904（n沟道）的漏电压Vds之间形成以下关系：Vds(902)>Vds(904)。
如上所述，输出部分912的电位根据输入部分900A和输入部分900B的电位的大小关系波动。
注意，比较器510不限于以上结构，且只要能取得与以上功能类似的功能，可使用任何结构。
接着，将参照图11A和11B描述图6的模拟缓冲器电路512的电路结构的示例。图11A中的模拟缓冲器电路包括输入部分1000、布线1006、源极跟随器电路1001、反相器电路1002、恒流电路1003、反相器电路1004以及输出部分1005。布线1006连接至比较器510的布线914。输出部分1005连接至第二解调信号发生电路202的输出部分514。
图11B中的模拟缓冲器电路包括输入部分1020、布线1026、源极跟随器电路1021、恒流电路1023以及输出部分1025。布线1026连接至比较器510的布线914。输出部分1025连接至第二解调信号发生电路202的输出部分514。
通过设置诸如图11A或11B所示的模拟缓冲器电路512，能更有效地去除噪声并稳定地产生解调信号。
参照图12描述处理第一解调信号和第二解调信号的选择电路109。
图12中所示的选择器电路109包括第一输入部分1100、第二输入部分1102、第三输入部分1110以及输出部分1112。
第一输入部分1100连接至选择器1108的A端子，而第二输入部分1102连接至选择器1108的B端子。注意，到选择器1108的A和B端子的连接不限于此。第一输入部分1100可能连接至选择器1108的B端子，且第二输入部分1102可能连接至选择器1108的A端子。第三输入部分1110连接至选择器1108的S端子。作为选择器1108的输出部分的Q端子连接至输出部分1112。
将描述图12的选择器电路109的操作。在描述操作时的“高”表示电位状态与电源电位相同，而“低”表示电位状态与基准电位相同。
根据第三输入部分1110的电位状态（“高”或“低”）选择第一输入部分1100的信号和第二输入部分1102的信号中的一个，并且所选信号被输出到输出部分1112。所选信号从输出部分1112输出到另一逻辑电路。
接着，描述选择器1108。选择器1108通过S端子电位选择A端子或B端子，并将所选择的电压输出到Q端子。例如，在当S端子的电位为高时A端子的电位输出到Q端子的结构中，如果S端子的电位为低，则B端子的电位输出到Q端子。这里，当S端子的电位为高时A端子被选择，且当S端子的电位为低时B端子被选择；然而，S端子的电位和A端子或B端子的选择之间的关系不限于以上关系并且可自由设定。
如上所述，本实施例的半导体器件包括解调调制因子为100%的载波的第一调制信号发生电路、解调调制因子为10%的载波和调制因子为100%的载波的第二调制信号发生电路，以及选择来自第一解调信号发生电路的解调信号或来自第二解调信号发生电路的解调信号的逻辑电路。本实施例的半导体器件能解调调制因子为100%的载波和调制因子为10%的载波两者。
此外，当天线电路102向读取器/写入器110发送信号时，在第一解调信号发生电路中解调的信号被选择，而当天线电路102从读取器/写入器110接收信号时，在第二解调信号发生电路中解调的信号被选择。因此，即使在半导体器件接收到发送至读取器/写入器的传输信号时，该传输信号也不再被解调，从而半导体器件的操作不受传输信号妨碍。因而，在其上安装有半导体器件的卡（芯片）中，可防止该卡由于卡本身而被停用或出故障，且数据可以稳定地发送到读取器/写入器和从读取器/写入器接收。
此外，当天线电路102向读取器/写入器110发送信号时，在第一解调信号发生电路中解调的信号被选择，而当天线电路102从读取器/写入器110接收信号时，在第二解调信号发生电路中解调的信号被选择。因此，即使在除其上安装有半导体器件的卡（下文称为一张卡）以外在该一张卡通过读取器/写入器产生的磁场操作的范围内还有多张卡（或芯片）的情形中，即使该一张卡接收来自其它卡的传输信号，那些传输信号也不会被解调。因此，可防止由于其他卡该一张卡被停用或出故障，藉此数据可稳定地发送到读取器/写入器以及从读取器/写入器接收。
（实施例2）
本实施例将描述在不同于实施例1的模式下的半导体器件的结构的示例。具体而言，本实施例将使用其中装备有电池的在实施例1中描述的半导体器件的结构。
本实施例的半导体器件在图15中示出。在图15中，半导体器件1800通过电磁波无线地向读取器/写入器1811发送数据以及从读取器/写入器1811接收数据。此外，从读取器/写入器1811向半导体器件1800无线地供电。
读取器/写入器1811优选通过通信线路1812连接至控制装置1813。控制装置1813控制读取器/写入器1811和半导体器件1800之间的通信。
半导体器件1800包括天线电路1802、模拟电路1824、逻辑电路1809、存储器电路1810以及电池1804。模拟电路1824包括充电和放电电路1803、电源电路1805、第一解调信号发生电路1806、第二解调信号发生电路1807以及调制电路1808。逻辑电路1809包括选择器电路1814。
替代地，半导体器件1800不包括天线，但是包括用于连接至外部天线的布线。在这种情况下，单独制造的天线被连接至布线。与布线电连接的接线端（端电极）可用于连接布线和天线。
注意，半导体器件1800不限于以上结构，且可包括时钟发生电路、中央处理器单元（下文中称为CPU）等等。
注意，时钟发生电路指的是基于天线电路1802中产生的交流感应电压产生具有逻辑电路1809、存储器电路1810等运行所必需的频率的时钟信号并将其提供给各电路的电路。振荡电路或分频器电路可被用作时钟产生电路。
在本实施例的半导体器件1800中，接收来自读取器/写入器1811的电磁波，且能量通过电磁波提供以驱动半导体器件。因此，虽然在本实施例中描述的是无源型半导体器件，但本实施例不限于此。作为其中半导体器件内包含电池的结构，可从电池提供电力以驱动半导体器件。
在从读取器/写入器1811发送的电磁波中，具有特定频率的载波从子载波调制而来。子载波中所包括的信号是从读取器/写入器1811发送至半导体器件1800的二进制数字信号。关于载波调制方法，存在改变幅值的幅移键控（ASK）调制方法、改变频率的频移键控（FSK）调制方法以及改变相位的相移键控（PSK）调制方法。本实施例描述解调通过ASK调制方法调制的电磁波的情况。
天线电路1802包括天线和电容器。天线电路1802接收从读取器/写入器1811发送的无线电波（或电磁波），并将此时获得的信号输入到充电和放电电路1803、电源电路1805、第一解调信号发生电路1806以及第二解调信号发生电路1807中的每一个。此外，天线电路1802接收载波由调制电路1808调制的信号，并向读取器/写入器1811发送响应信号。
优选具有天线和整流器电路的天线电路1802接收从读取器/写入器1811发送的电磁波，并产生AC感应电压。感应电压成为来自半导体器件1800的电源的电力，且包括从读取器/写入器1811发送的数据。
可被用于本实施例的天线的形状不受特别限制。因此，应用于半导体器件1800中所包括的天线电路1802的信号传输方法可以是电磁耦合方法、电磁感应方法、无线电波方法等等。实践者可考虑该器件的预期用途适当地选择传输方法。因此，可根据传输方法设置具有最优长度和形状的天线。在本实施例中，优选具有13.56MHz通信频率的电磁感应方法作为该信号传输方法。
在应用电磁耦合方法或电磁感应方法（例如，13.56MHz带宽）作为传输方法的情况下，为了利用随电场强度变化产生的电磁感应，起天线作用的导电膜形成为环状（例如，环形天线）或螺旋状（例如，螺旋天线）。
在使用作为一种无线电波方法的微波方法（例如，UHF频带（860MHz到960MHz）、2.45GHz频带等）作为传输方法的情况下，可考虑用于信号传输的无线电波的波长来适当设置起天线作用的导电膜的长度和形状。例如，起天线作用的导电膜可形成为直线形（例如，双极天线）、扁平形（例如，接线天线）等等。考虑到电磁波的波长，起天线作用的导电膜的形状不限于直线形，且起天线作用的导电膜可能形成为曲线形状、蜿蜒形状或它们的组合。
注意，在天线电路1802中设置的天线的形状以及用于连接设置有信号处理电路的芯片和天线的方法与实施例1（参见图13A到13E）的半导体器件100中包括的天线电路102中所设置的天线的形状和方法类似。因此，在本实施例中省略详细描述。
此外，天线电路1802可能具有多个天线。当天线电路1802具有多个天线时，用于关于来自读取器/写入器1811的电磁波发送和接收数据的天线可与关于来自读取器/写入器1811的电磁波提供电力的天线分开设置。此外，当天线电路1802具有接收频带各不相同的多个天线时，可接收从除读取器/写入器1811之外的对象（其他读取器/写入器等）发出的无线电波等。因此，该无线电波可被有效利用作为电源。
电源电路1805通过二极管等对在天线电路1802中产生的感应电压整流，并利用电容器稳定感应电压，由此调整以便保持与基准电位（基准线电位）有一定电位差的稳定电位。
逻辑电路1809选择从第一解调信号发生电路1806输出的第一解调信号或从第二解调信号发生电路1807输出的第二解调信号。此外，逻辑电路1809根据所选择的解调信号执行以下操作：分析指令；控制存储器电路1810中的数据输入和输出；将要发送至外部的数据输出到调制电路1808外部；等等。逻辑电路1809除产生用于控制存储器电路1810的信号的电路之外优选包括解码电路、信息判断电路等等。此外，逻辑电路1809可包括将从存储器电路1810提取的从半导体器件1800发送到读取器/写入器1811的部分或全部数据转换成编码信号的电路。
本实施例的逻辑电路1809具有与实施例1的逻辑电路106类似的结构。因此，在本实施例中省略详细描述。
存储器电路1810包括存储器元件，且至少在半导体器件1800中储存独特数据（个体识别信息等）。存储器电路1810中的数据的写入和读出由逻辑电路1809中所包括的存储器控制电路控制。
存储器电路1810包括有机存储器、动态随机存取存储器（DRAM）、静态随机存取存储器（SRAM）、铁电随机存取存储器（FeRAM）、掩模只读存取器（ROM）、可编程只读存储器（PROM）、电可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）以及闪存存储器中的一个或多个。
有机存储器具有一简单结构：包括有机化合物的层插入在一对导电层之间；因此，它至少具有两个优点。一个优点是可简化制造工艺，使得成本降低。另一个优点是，因为使用容易尺寸减小的叠层，所以容易减小存储器电路的面积并可轻松地实现电容增大。因此，优选将有机存储器用于存储器电路1810。
在半导体器件1800中，只要存储器元件的存储内容是独特数据（个体识别信息等），就优选使用在未供电的情况下也可存储内存的非易失性存储器。另一方面，只要用于由半导体器件1800执行的处理的暂时存储被存储，就可使用易失性存储器。尤其在其中半导体器件1800没有电池的所谓无源型的情况下，优选使用非易失性存储器。此外，考虑到安全问题，在半导体器件1800中优选使用不可重写存储器来存储该独特数据。
第一解调信号发生电路1806和第二解调信号发生电路1807解调并提取天线电路1802中产生的感应电压中所包括的数据。本实施例的半导体器件1800中包括的第一解调信号发生电路1806和第二解调信号发生电路1807与实施例1的半导体器件1800中包括的第一解调信号发生电路201和第二解调信号发生电路202类似。因此，在本实施例中省略详细描述。
根据来自逻辑电路1809的信号，调制电路1808向天线电路1802发送负载调制。
在第一解调信号发生电路1806和第二解调信号发生电路1807中解调的信号被输入逻辑电路1809，逻辑电路1809提取储存在存储器电路1810中的个人识别信号等，且所提取到的信息在逻辑电路1809中被编码并输入到调制电路1808。调制电路1808根据输入信号执行调制，并将信息从天线电路1802发送到读取器/写入器1811。在读取器/写入器1811中接收的信息通过通信线路1812发送至控制设备1813。
图15中的充电和放电电路1803为半导体器件1800中包括的每个电路供电。此外，利用充电和放电电路1803，通过从天线电路1802经由设置在天线电路1802中的整流电路输入的外部无线信号将电能储存在电池1804中，并利用电池1804中储存的电力通过充电和放电电路1803向各电路供电。通过使用为电池1804充电的电力，即使在通信距离被延长的情况下不能从半导体设备1800的天线电路1802获得足够电力，也可为电源电路1805提供电力。因此，半导体器件1800可操作。因此，本实施例的半导体器件无疑可稳定地操作。
注意，本说明书中的电池指的是可通过充电恢复连续使用时间的电池。注意，优选使用薄板状电池作为该电池。例如，通过使用锂电池，优选利用凝胶状电解质的锂聚合物电池、锂电子电池等，可使该电池更小。当然，只要可以被充电，任何电池都可以用作该电池，且可使用诸如镍金属氢化物电池或镍镉电池的可被充电和放电的电池，或可使用具有高容量的电容器等。
如上所述，在本实施例的半导体器件中，当天线电路102将信号发送至读取器/写入器110时，选择来自第一解调信号发生电路201的解调信号，而当天线电路102从读取器/写入器110接收信号时，选择来自第二解调信号发生电路的解调信号。因此，即使半导体器件接收到发送至读取器/写入器的传输信号，该传输信号也不再被解调，从而半导体器件的操作不受传输信号妨碍。因此，在其上安装有半导体器件的卡中，可防止该卡由于卡本身而被停用或出故障，且数据可以稳定地发送到读取器/写入器和从读取器/写入器接收。
此外，当天线电路102将信号发送至读取器/写入器110时，在第一解调信号发生电路201中解调的信号被选择，而当天线电路102从读取器/写入器110接收信号时，在第二解调信号发生电路中解调的信号被选择。因此，即使在除其上安装有半导体器件的卡（下文中称为一张卡）以外在该一张卡通过由读取器/写入器产生的磁场操作的范围内还有多个卡（或芯片）的情况下，即使该一张卡接收来自其它卡的传输信号，那些传输信号也不会被解调。因此，可防止由于其他卡该一张卡被停用或出故障，藉此数据可稳定地发送到读取器/写入器以及从读取器/写入器接收。
类似于传统的半导体器件，本实施例的半导体器件包括电池；因此，由于电池随时间退化，可补偿用于发送和接收独特信息的电力短缺。具体而言，在本实施例的半导体器件中，需要大量电力的比较器设置在第二解调信号发生电路中，藉此提供本实施例中描述的电池是高度有效的。
本实施例的半导体器件可包括用于无线地接收电力以用于电池的多个天线。因此，用于供电以驱动半导体器件的电池可用外部电磁波充电，而无需直接连接到充电器。因此，不像传统的有源型RFID标签，不需要检查电池的剩余容量或更换电池，从而该半导体器件可连续长时间且超长期使用。此外，用于驱动半导体器件的电力恒定地储存在电池中，从而可获得用于驱动半导体器件的足够电力，且能增加读取器/写入器和半导体器件之间的通信距离。
注意，在本实施例中电池被描述为储电部分的示例；然而，该半导体器件可利用电容器代替电池来形成。虽然能使用各种电容器，但是优选使用体积小且高容量的双层电解电容器或体积小且高容量的叠层陶瓷电容器。替代地，电池和电容器二者也可设置为储电部分。
（实施例3）
通过应用任何前述实施例制造的半导体器件可被用于利用发送或接收电磁波的功能的各种对象和系统。其中安装有利用任何前述实施例的半导体器件200的示例在图14A到14F中示出。
作为具有任何上述实施例的半导体器件的物品，给出以下物品：钥匙（参见图14A）、纸币、硬币、证券、无记名债券、证书（诸如驾驶执照或身份证，参见图14B）、书、容器（诸如培养皿，参见图14C）、包装容器（诸如包装纸或瓶子，参见图14E和14F）、记录介质（诸如盘或录像带）、车辆（诸如自行车）、个人用品（诸如包或眼镜，参见图14D）、食品、衣物、生活用品、电器（诸如液晶显示器、EL显示设备、电视机或便携式终端）等等。任何前述实施例的半导体器件可通过附连至具有如上所述各种形状的对象表面或嵌入对象内来安装。
此外，具有任一前述实施例的半导体器件的系统指的是商品管理系统、具有认证功能的系统、分配系统等。
注意，本实施例可与实施例1和实施例2组合实现。
本申请基于2008年9月19日向日本特许厅提交的日本专利申请S/N.2008-241436，该申请的全部内容通过引用结合于此。

Claims (12)

1.一种半导体器件，包括：
天线电路，其发送和接收数据；
第一解调信号发生电路，其被配置成解调来自所述天线电路的调制因子大于或等于95％且小于或等于100％的信号；
第二解调信号发生电路，其被配置成解调来自所述天线电路的调制因子大于或等于95％且小于或等于100％的信号，并解调来自所述天线电路的调制因子大于或等于10％且小于或等于30％的信号；以及
逻辑电路，其被配置成选择在第一解调信号发生电路中解调的信号和在第二解调信号发生电路中解调的信号之一，
其中所述逻辑电路被配置成当所述天线电路发送数据时，选择在所述第一解调信号发生电路中解调的信号，以及
其中所述逻辑电路被配置成当所述天线电路接收数据时，选择在所述第二解调信号发生电路中解调的信号。
2.如权利要求1所述的半导体器件，其特征在于，
所述逻辑电路包括：
选择器电路，其被配置成选择在第一解调信号发生电路中解调的信号和在第二解调信号发生电路中解调的信号之一；以及
控制电路，其被配置成控制所述选择器电路。
3.如权利要求1所述的半导体器件，其特征在于，还包括存储器电路和调制电路，
其中所述逻辑电路包括：
选择器电路，其被配置成选择在第一解调信号发生电路中解调的信号和在第二解调信号发生电路中解调的信号之一；
存储器控制电路，其被配置成从所述存储器电路读取数据；以及
控制电路，其被配置成控制所述选择器电路和所述存储器控制电路，以及
其中所述控制电路被配置成根据从所述存储器电路读取的数据产生要发送至调制电路的信号。
4.如权利要求1所述的半导体器件，其特征在于，还包括电池，电能通过从天线电路输入的信号储存在所述电池中。
5.一种安装有如权利要求1所述的半导体器件的卡。
6.一种半导体器件，包括：
天线电路，其发送和接收数据；
第一解调信号发生电路，其被配置成解调来自所述天线电路的调制因子大于或等于95％且小于或等于100％的信号；
第二解调信号发生电路，其被配置成解调来自所述天线电路的调制因子大于或等于95％且小于或等于100％的信号，并解调来自所述天线电路的调制因子大于或等于10％且小于或等于30％的信号；以及
逻辑电路，其被配置成选择在第一解调信号发生电路中解调的信号和在第二解调信号发生电路中解调的信号之一，
其中所述第二解调信号发生电路包括：
第一解调电路；
第二解调电路；以及
比较器，其电连接至所述第一解调电路和所述第二解调电路，
其中在所述第一解调电路中解调的电信号的极性与在所述第二解调电路中解调的电信号的极性相反，
其中所述逻辑电路被配置成当所述天线电路发送数据时，选择在所述第一解调信号发生电路中解调的信号，以及
其中所述逻辑电路被配置成当所述天线电路接收数据时，选择在所述第二解调信号发生电路中解调的信号。
7.如权利要求6所述的半导体器件，其特征在于，
所述第二解调信号发生电路包括：
第一偏置电路，其电连接至所述第一解调电路和所述比较器；以及
第二偏置电路，其电连接至所述第二解调电路和所述比较器。
8.如权利要求6所述的半导体器件，其特征在于，
所述第二解调信号发生电路包括电连接至所述比较器的模拟缓冲器电路。
9.如权利要求6所述的半导体器件，其特征在于，
所述逻辑电路包括：
选择器电路，其被配置成选择在第一解调信号发生电路中解调的信号和在第二解调信号发生电路中解调的信号之一；以及
控制电路，其被配置成控制所述选择器电路。
10.如权利要求6所述的半导体器件，其特征在于，还包括存储器电路和调制电路，
其中所述逻辑电路包括：
选择器电路，其被配置成选择在第一解调信号发生电路中解调的信号和在第二解调信号发生电路中解调的信号之一；
存储器控制电路，其被配置成从所述存储器电路读取数据；以及
控制电路，其被配置成控制所述选择器电路和所述存储器控制电路，以及
其中所述控制电路被配置成根据从所述存储器电路读取的数据产生要发送至调制电路的信号。
11.如权利要求6所述的半导体器件，其特征在于，
还包括电池，电能通过从天线电路输入的信号储存在所述电池中。
12.一种安装有如权利要求6所述的半导体器件的卡。
CN2009801369839A 2008-09-19 2009-08-20 半导体器件 Expired - Fee Related CN102160295B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008241436 2008-09-19
JP2008-241436 2008-09-19
PCT/JP2009/064898 WO2010032594A1 (en) 2008-09-19 2009-08-20 Semiconductor device

Publications (2)

Publication Number Publication Date
CN102160295A CN102160295A (zh) 2011-08-17
CN102160295B true CN102160295B (zh) 2013-11-20

Family

ID=42037041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801369839A Expired - Fee Related CN102160295B (zh) 2008-09-19 2009-08-20 半导体器件

Country Status (6)

Country Link
US (1) US8243863B2 (zh)
JP (1) JP5306128B2 (zh)
KR (1) KR101563139B1 (zh)
CN (1) CN102160295B (zh)
TW (1) TWI455036B (zh)
WO (1) WO2010032594A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101112017B (zh) * 2005-02-03 2011-06-01 富士通株式会社 无线通信系统及无线通信方法
WO2008078661A1 (en) * 2006-12-25 2008-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5563346B2 (ja) * 2010-03-29 2014-07-30 パナソニック株式会社 送電装置及びそれに用いられる波形モニタ回路
CN102468988A (zh) * 2010-11-11 2012-05-23 上海华虹集成电路有限责任公司 自动检测iso/iec14443协议中信号协议类型的装置
FR2980874B1 (fr) * 2011-09-30 2018-06-08 Proton World International N.V. Configuration du type de modulation d'un routeur de communication en champ proche
US9698728B2 (en) * 2012-12-13 2017-07-04 Texas Instruments Incorporated Digital isolator
TWI638541B (zh) * 2013-05-28 2018-10-11 新力股份有限公司 通信裝置、通信系統及通信方法
US9413431B2 (en) * 2013-09-03 2016-08-09 Favepc Inc. Transceiver
US9646992B2 (en) * 2015-09-03 2017-05-09 Kabushiki Kaisha Toshiba Semiconductor memory
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
CN107862369A (zh) * 2017-11-13 2018-03-30 北京中电华大电子设计有限责任公司 一种提升超高波特率(vhbr)通信稳定性的方法
EP3496004B1 (en) * 2017-12-08 2020-11-25 Nxp B.V. Active receiver for connected rfid tags
GB201810633D0 (en) * 2018-06-28 2018-08-15 Univ Oxford Innovation Ltd Liquid crystal modulator
US11106965B2 (en) * 2019-08-28 2021-08-31 Electronics And Telecommunications Research Institute Radio frequency identification tag and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1252878A (zh) * 1998-02-17 2000-05-10 西门子公司 无接触接收数据与能量的数据载体和运行一个这样数据载体的方法
CN1273730A (zh) * 1998-07-13 2000-11-15 皇家菲利浦电子有限公司 带有至少两个用于接收不同调制指数的ask信号的解调器的数据载体
JP2008182687A (ja) * 2006-12-25 2008-08-07 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3016919B2 (ja) * 1991-08-28 2000-03-06 日本電気株式会社 ダイバーシチ受信装置
US6208062B1 (en) * 1997-08-18 2001-03-27 X-Cyte, Inc. Surface acoustic wave transponder configuration
JP2000172806A (ja) 1998-12-08 2000-06-23 Hitachi Ltd 非接触ｉｃカード
JP2001148428A (ja) * 1999-11-18 2001-05-29 Toshiba Microelectronics Corp 半導体装置
JP3784271B2 (ja) 2001-04-19 2006-06-07 松下電器産業株式会社 半導体集積回路とこれを搭載した非接触型情報媒体
JP2004215225A (ja) * 2002-12-17 2004-07-29 Sony Corp 通信システムおよび通信方法、並びにデータ処理装置
TW200541082A (en) * 2004-04-14 2005-12-16 Renesas Tech Corp Semiconductor device and manufacturing method thereof
CN101112017B (zh) * 2005-02-03 2011-06-01 富士通株式会社 无线通信系统及无线通信方法
JP4900659B2 (ja) 2005-02-28 2012-03-21 株式会社半導体エネルギー研究所 半導体装置
EP1696368B1 (en) * 2005-02-28 2011-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2007174130A (ja) * 2005-12-20 2007-07-05 Teruya:Kk マルチ通信方式対応センサ機能付きハイブリッド型ソフトｉｄタグ
US8161342B2 (en) * 2007-12-13 2012-04-17 Qualcomm Incorporated Forward and reverse shifting selective HARQ combining scheme for OFDMA systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1252878A (zh) * 1998-02-17 2000-05-10 西门子公司 无接触接收数据与能量的数据载体和运行一个这样数据载体的方法
CN1273730A (zh) * 1998-07-13 2000-11-15 皇家菲利浦电子有限公司 带有至少两个用于接收不同调制指数的ask信号的解调器的数据载体
JP2008182687A (ja) * 2006-12-25 2008-08-07 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR101563139B1 (ko) 2015-10-26
US20100073137A1 (en) 2010-03-25
US8243863B2 (en) 2012-08-14
JP2010097602A (ja) 2010-04-30
JP5306128B2 (ja) 2013-10-02
CN102160295A (zh) 2011-08-17
KR20110059882A (ko) 2011-06-07
WO2010032594A1 (en) 2010-03-25
TWI455036B (zh) 2014-10-01
TW201025141A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
CN102160295B (zh) 半导体器件
CN101656436B (zh) 无线通信设备和电力接收设备
CN101425704B (zh) 功率接收设备和功率传输系统
KR101381363B1 (ko) 축전장치 및 그 축전장치를 구비하는 반도체 장치
KR100942706B1 (ko) 인체 통신을 이용한 무선 주파수 식별 시스템
CN100449568C (zh) 半导体集成电路、及搭载了该半导体集成电路的非接触型信息系统
CN101414363B (zh) 无线通信标签以及无线通信系统
US6848620B2 (en) Semiconductor integrated circuit
JP4757542B2 (ja) 非接触ｉｃ装置及び制御方法
CN101548286B (zh) 半导体装置
CN101198970B (zh) 具有改进的电压限制器电路的应答器及其操作方法
CN103138857B (zh) 近场通信设备以及用于检测近场通信设备的存在的方法
CN101334855A (zh) 非接触式电子装置
TW200304265A (en) Rectifier utilizing a grounded antenna
US20130211607A1 (en) Power supplying apparatus and power supplying method
CN103714370B (zh) 一种锂电池供电的半双工rfid芯片及其系统
US10074992B2 (en) Battery device, battery management method, and electronic apparatus
US7138699B2 (en) Semiconductor integrated circuit and noncontact information medium
CN101512545A (zh) 无线数据传输系统中基站与至少一个应答器之间的编码数据传输方法
CN109426847A (zh) 电源供应方法及利用其的电子卡
KR100964478B1 (ko) 멀티 알에프 카드
CN102201071A (zh) 一种适用于多种频率的射频识别标签芯片
JP4539469B2 (ja) 通信装置
JP2005079783A (ja) 通信システム，情報記憶媒体，および通信装置
CN201867846U (zh) 一种非接触式ic卡的读写连接系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131120

Termination date: 20210820

CF01 Termination of patent right due to non-payment of annual fee