TWI455036B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI455036B
TWI455036B TW098131224A TW98131224A TWI455036B TW I455036 B TWI455036 B TW I455036B TW 098131224 A TW098131224 A TW 098131224A TW 98131224 A TW98131224 A TW 98131224A TW I455036 B TWI455036 B TW I455036B
Authority
TW
Taiwan
Prior art keywords
circuit
signal
demodulated
semiconductor device
antenna
Prior art date
Application number
TW098131224A
Other languages
English (en)
Other versions
TW201025141A (en
Inventor
Hidetomo Kobayashi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201025141A publication Critical patent/TW201025141A/zh
Application granted granted Critical
Publication of TWI455036B publication Critical patent/TWI455036B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/04—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/72—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/79—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for data transfer in combination with power transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13095—PIN / Access code, authentication

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Near-Field Transmission Systems (AREA)
  • Thin Film Transistor (AREA)

Description

半導體裝置
本發明有關可藉由使用無線通訊以傳送及接收資訊而無需接點之半導體裝置，且有關其上安裝有該半導體裝置之卡片。
近年來，其中將個別識別資訊給予個別物體以明瞭諸如該物體之歷史的資訊之個別辨識技術已引起注意；尤其，可藉由使用透過無線電波之無線通訊以傳送及接收資料而無需接點之半導體裝置的發展已有所進步，該等半導體裝置稱為IC標籤，RFID標籤、以及類似物，其已開始被使用於市場中之商品、或類似物的管理。
大致地，已付諸實用之稱為RFID標籤及其類似物的許多物體包含各具有由電晶體或其類似物所形成之電路的元件形成層及天線層。能無線通訊之該等半導體裝置透過電磁波執行與讀取器/寫入器之無線通訊，使得半導體裝置可藉由自電源供應器接收電力及自讀取器/寫入器接收資料而操作。在讀取器/寫入器與半導體裝置之間的無線通訊中，一般而言，傳送側裝置(讀取器/寫入器)傳送調變之載波，及接收側裝置(半導體裝置)解調該載波，使得資料被提取以及資訊被傳送及接收。
在能無線通訊之半導體裝置中，具有振幅調變法(幅移鍵控(ASK)調變法)做為調變載波的方法之一，ASK調變法係藉由產生載波之振幅中的差異及使用此振幅差異做為調變信號以傳送資訊之方法；此處，當在低狀態中之振幅(信號線(振幅峰值)與參考線(振幅中心)之間的差異)係a以及在高狀態中之振幅(信號線(振幅峰值)與參考線(振幅中心)之間的差異)係b時，調變因子m可表示成為m=(b-a)/(b+a)。傳送側裝置可藉由依據執行無線通訊之傳送側裝置及接收側裝置二者的方法以決定調變因子；接收側裝置接收調變因子係由傳送側裝置所決定之調變信號，且解調該調變信號。
然而，因為能無線通訊的半導體裝置包含設置有微小之半導體元件的積體電路，所以元件特徵的變化或其類似者之問題會發生，且難以製造出具有適合的電性特徵之半導體裝置；因此，已提出有藉由各式各樣的改善之具有適合的電性特徵之半導體裝置(例如，請參閱參考文獻1)。
注意的是，能無線通訊之半導體裝置依據以各式各樣的標準為基之通訊方法來執行信號的傳送、接收、及類似者以做為其通訊。具備其係以近區類型無線IC卡之標準的ISO/IEC 15693所標準化之通訊方法，13.56MHz載波被調變以便獲得100%或10%的調變因子，以及資料係以藉由改變脈波位置之調變位置來識別資料的脈波位置調變法予以編碼。存在有ISO/IEC 14443(TYPE-A)及ISO/IEC 18000-3做為類似於ISO/IEC 15693之標準，在ISO/IEC 14443(TYPE-A)中，所規定的是，調變因子係100%的載波係以初始振幅(在無調變的狀態中之振幅)小於或等於5%的振幅來予以表示。
因此，為了要解調其之調變因子係10%的信號，可考慮各式各樣的方法(例如，請參閱參考文獻2)。
 [參考文獻]
參考文獻1：日本公開專利申請案第2006-268838號
參考文獻2：日本公開專利申請案第2000-172806號
大致地，接收側裝置包含具有解調電路、電源供應電路、調變電路、及其類似電路之類比電路，以及連接至該類比電路的數位電路。做為解調電路之輸出，解調信號係輸出自類比電路且輸入至數位電路之內，當使用調變因子係100%的載波以供無線通訊之用時，包含其中振幅係0的狀態(其中振幅峰值與參考線相互一致的狀態)；因此，特別地，在藉由透過所接收之電磁波而由電源供應器來產生電力以操作的半導體裝置中，當使用於無線通訊之調變因子為100%的載波之振幅係0時，將難以獲得來自電源供應器的電力，從而，將干擾該半導體裝置的操作。在此一半導體裝置中，某一振幅被確保以便使用調變因子小的載波(例如，其之調變因子係10%的載波)來供應電力；因此，該半導體裝置可操作。
第5圖描繪解調其之調變因子為100%的載波之一般解調電路的電路組態。第5圖中所描繪的電路包含輸入部400、輸出部416、第一二極體404、第二二極體406、第一電阻器408、第二電阻器412、第一電容器402、第二電容器410、及第三電容器414。在第5圖中所描繪的電路之中，輸入部400係連接至第一電容器402的一端，第一電容器402的另一端係連接至第一二極體404的陽極及第二二極體406的陰極，第一二極體404的陰極係連接至第一電阻器408、第二電容器410、及第二電阻器412之各者的一端，第二電阻器412的另一端係連接至第三電容器414的一端及輸出部416；進一步地，第二二極體406的陽極以及第一電阻器408、第二電容器410、及第三電容器414之各者的另一端係連接至參考電位(VSS )。
雖然第5圖中所描繪的電路可解調其之調變因子大的載波(例如，其之調變因子係100%的載波)，但難以解調調變因子小的載波(例如，其之調變因子係10%的載波)。
因此，以下係設置於參考文獻2中所提出的電路組態之中：第一解調裝置，其自藉由線圈所接收之信號再生類型(TYPE)A(ISO 14443-A)100% ASK信號(其之調變因子係100%的信號)中所包含的資料；第二解調裝置，其自藉由線圈所接收之信號再生類型(TYPE)B(ISO 14443-B)10% ASK信號(其之調變因子係10%的信號)中所包含的資料；以及選擇器裝置，其選擇再生之信號。進一步地，為了要控制該選擇器裝置，設置有控制裝置，該控制裝置係藉由輸入第一解調裝置的再生信號及傳送信號來產生選擇控制信號。
然後，第一解調裝置之再生信號或第二解調裝置之再生信號係由選擇器裝置所選擇；此外，選擇器裝置係由控制裝置所控制，以致使其選擇第二解調裝置(或第一解調裝置)的再生信號。當第一解調裝置偵測出再生資料時，則選擇器裝置選擇第一解調裝置(或第二解調裝置)的再生信號。
在參考文獻2之中，選擇器裝置常設定以選擇第二解調裝置(或第一解調裝置)之再生信號。第一解調裝置的再生信號(由第一解調裝置所再生之100% ASK信號)係輸入至控制裝置，且用以選擇第一解調裝置的再生信號(由第一解調裝置所再生之100% ASK信號)之選擇控制信號係自控制裝置輸出至選擇器裝置；當輸入選擇控制信號至選擇器裝置時，則選擇器裝置自該時選擇第一解調裝置的再生信號。第一解調裝置的再生信號係以此結構而選擇；因此，即使當線圈再接收到被傳送至讀取器/寫入器之信號時，亦不會再解調該信號。
然而，在參考文獻2之中所揭示的結構中，當在由選擇器裝置選擇第一解調裝置的再生信號之後將藉由線圈所接收之10% ASK信號輸入至第一解調裝置時，在再生100% ASK信號中所包含的資料之第一解調裝置中無法再生10% ASK信號中所包含的資料。此外，即使當10% ASK信號中所包含的資料被再生時，由於包含於第一解調裝置中之電晶體特徵中的變化，亦無法保證10% ASK信號被成功地及穩定地再生。
在參考文獻2之中，當自卡片至讀取器/寫入器的傳送信號產生時，第二解調裝置(或第一解調裝置)的再生信號係由控制裝置所控制之選擇器裝置所選擇；然後，依據所選擇之再生信號，讀取/寫入控制裝置自諸如EEPROM之非揮發性記憶體讀取資料，及寫入資料至該非揮發性記憶體。
藉由以ISO/IEC 15693所標準化之通訊方法，做為在其中讀取器/寫入器與複數個卡片(或晶片)相互往來地傳送及接收資料的情況中之抗碰撞措施，係將資料通訊區設定為在既定的時隔畫分成為複數個區，且將資料設定成為由畫分的區域之其中任一者所傳送及接收。藉由此通訊方法，資料係在一些情況中由其他卡片傳送及接收於與其中某一卡片傳送及接收資料於該處的區域不同的區域中。
然而，在參考文獻2之中所揭示的結構中，因為第二解調裝置(或第一解調裝置)之再生信號係由選擇器裝置使用由卡片(或晶片)所傳送之信號以選擇，所以由卡片(或晶片)所傳送的信號並不會由第二解調裝置(或第一解調裝置)所解調，即使當再接收到該信號時亦然；於此時，自其他卡片(或晶片)傳送至讀取器/寫入器之信號係由第二解調裝置(或第一解調裝置)所接收及解調，因而可能使該卡片失能或故障。
鑑於上述問題，本發明之一實施例的目的在於提供一種半導體裝置，其可傳送資料至讀取器/寫入器及接收資料自讀取器/寫入器，且不會由於傳送信號至讀取器/寫入器而中斷操作，以及一種具有該半導體裝置之卡片(或晶片)。
此外，本發明之一實施例的目的在於提供一種卡片(或晶片)，其可穩定地傳送資料至讀取器/寫入器及接收資料自讀取器/寫入器，即使在其中具有複數個卡片(或晶片)，而在該等卡片(或晶片)上安裝有可傳送資料至讀取器/寫入器及接收資料自讀取器/寫入器之半導體裝置的情況中亦然。
依據本發明之一實施例，半導體裝置包含天線電路、第一解調信號產生電路、第二解調信號產生電路、及邏輯電路，該邏輯電路係自第一解調信號產生電路選擇解調信號或自第二解調信號產生電路選擇解調信號。特定地，該半導體裝置包含由調變因子係100%之載波來產生解調信號之第一解調信號產生電路，由調變因子係10%之載波及調變因子係100%之載波來產生解調信號之第二解調信號產生電路，以及邏輯電路，該邏輯電路自第一解調信號產生電路及第二解調信號產生電路輸入解調信號，且選擇該等解調信號的其中之一者。
進一步地，當天線電路自讀取器/寫入器接收資料時，邏輯電路選擇來自第二解調信號產生電路的解調信號；當天線電路傳送資料至讀取器/寫入器時，邏輯電路選擇來自第一解調信號產生電路的解調信號。
注意的是，在此說明書中，邏輯電路表示由複數個電路所形成的電路，該複數個電路係為了要達成數位電路中的某一目的而設置。
注意的是，〝其中調變因子係10%的情況〞及〝其中調變因子係100%的情況〞係描述於此說明書之中；然而，大於或等於10%且小於或等於30%之調變因子的範圍係大致地描述為〝其中調變因子係10%的情況〞。此外，大於或等於95%且小於或等於100%之調變因子的範圍係大致地描述為〝其中調變因子係100%的情況〞。
依據本發明之一實施例，半導體裝置包含第一解調信號產生電路，其解調調變因子係100%之載波；第二解調信號產生電路，其解調調變因子係10%之載波及調變因子係100%之載波；以及邏輯電路，其選擇來自第一解調信號產生電路的解調信號或來自第二解調信號產生電路的解調信號。該半導體裝置可解調其之調變因子係100%的載波及其之調變因子係10%的載波二者。
進一步地，當天線電路傳送資料時，由第一解調信號產生電路所解調的信號係由邏輯電路所選擇；以及當天線電路接收資料時，由第二解調信號產生電路所解調的信號係由邏輯電路所選擇。因此，即使當半導體裝置接收到傳送至讀取器/寫入器之信號時，該傳送信號並不會再被解調，以致使半導體裝置的操作不會受到該傳送信號所妨礙，所以在其上安裝有該半導體裝置的卡片(或晶片)中，可防止卡片由於卡片本身而失能或故障，以及可穩定地傳送資料至讀取器/寫入器及接收來自讀取器/寫入器之資料。
進一步地，當天線電路傳送資料時，由第一解調信號產生電路所解調的信號係由邏輯電路所選擇；以及當天線電路接收資料時，由第二解調信號產生電路所解調的信號係由邏輯電路所選擇。因此，即使在其中除了其上安裝有該半導體裝置的卡片(下文中稱為一卡片)之外，具有複數個卡片(或晶片)於其中該一卡片係由讀取器/寫入器所產生之磁場所操作的範圍中之情況中，來自該等其他卡片之傳送信號並不會被解調，即使當該等傳送信號係由該一卡片所接收時亦然。因而，可防止該一卡片由於該等其他卡片而失能或故障；因此，可使資料穩定地傳送至讀取器/寫入器及接收自讀取器/寫入器。
在下文中，本發明將參照附圖而全部利用實施例來予以說明；然而，本發明可以以許多不同的模式來實施，且針對其模式及細節之各式各樣的改變及修正將呈現明顯於熟習本項技藝之該等人士，除非該等改變及修正背離本發明之精神和範圍。因此，本發明不應被解讀成為受限於下文所述之實施例中所描述者。
(實施例1)
在此實施例中，將參照第1圖、第2圖、第3圖、第4圖、第5圖、第6圖、第7A至7E圖、第8A至8D圖、第9圖、第10圖、第11A及11B圖、第12圖、以及第13A至13E圖來敘述半導體裝置之結構的實例。
此實施例之半導體裝置係描繪於第2圖之中。在第2圖中，半導體裝置100由電磁波無線地傳送資料至讀取器/寫入器110及接收資料自讀取器/寫入器110；進一步地，該半導體裝置100係由讀取器/寫入器110無線地供應以電力。
較佳地，讀取器/寫入器110係透過通訊線118以連接至控制裝置120，控制裝置120控制讀取器/寫入器110與半導體裝置100之間的通訊。
半導體裝置100包含天線電路102、類比電路104、邏輯電路106、及記憶體電路108。該類比電路104具有解調信號產生電路150、調變電路114、及電源供應器電路112。該邏輯電路106包含選擇器電路109。
選擇性地，該半導體裝置100並不包含天線，但包含用以連接至外部天線的導線。在此情況中，分開製造的天線連接至該導線，電性連接至該導線的連接端子(端子電極)可使用以連接該導線及天線。
注意的是，半導體裝置100並未受限於以上之結構，且可包含中央處理單元(在下文中將稱為CPU)、感測器元件、介面電路、時脈產生電路、或其類似物。
注意的是，時脈產生電路意指依據產生於天線電路102中之AC感應電壓以產生時脈信號且供應時脈信號至各個電路的電路，該時脈信號具有用於邏輯電路106、記憶體電路108、及其類似電路之操作所需的頻率。振盪電路或分頻電路可使用於該時脈產生電路。
能無線通訊之半導體裝置係概略地分類成為結合電源供應器(電力儲存部)之主動型，及藉由來自外部的無線電波(或電磁波)之功率的使用所驅動之被動型；進一步地，具有稱為半主動之類型，其藉由來自外部的無線電波(或電磁波)之功率的使用以充電電源供應器(電力儲存部)。此實施例敘述其中半導體裝置100在該處係被動型的情況，其中自讀取器/寫入器110接收電磁波，且供應電磁波之電力以驅動半導體裝置；然而，此實施例並未受限於此，也就是說，半導體裝置100可為主動型。
在由讀取器/寫入器110所傳送的電磁波中，具有某一頻率的載波係由副載波所調變，包含於副載波中的信號係二進數位信號，其係自讀取器/寫入器110傳送至半導體裝置100。關於載波的調變方法，存在有改變振幅之幅移鍵控(ASK)調變法、改變頻率之頻移鍵控(FSK)調變法、及改變相位之相移鍵控(PSK)調變法；在此實施例中，係敘述其中將藉由ASK調變法所調變之電磁波予以解調的情況。
天線電路102包含天線及電容器，該天線電路102接收由讀取器/寫入器110所傳送之無線電波(或電磁波)，且將此時所獲得的信號輸入至類比電路104中所包含之電源供應器電路112、第一解調信號產生電路201、及第二解調信號產生電路202的各者之內(請參閱第3圖)。進一步地，天線電路102接收其之載波係由調變電路114所調變的信號，且傳送回應信號至讀取器/寫入器110。
較佳地具有天線及整流器電路之天線電路102接收由讀取器/寫入器110所傳送的電磁波，且產生AC感應電壓，該感應電壓變成來自半導體裝置100之電源供應器的電力，且亦包含由讀取器/寫入器110所傳送之資料。
可使用於此實施例之天線的形狀並未特別地受到限制；因此，電磁耦合法、電磁感應法、電磁波法、或其類似方法可使用做為用於半導體裝置100中所包含之天線電路102的信號傳送方法。傳送方法可由業者考慮裝置之所打算的用途而適當選擇，所以可依據傳送方法來設置具有最佳長度和形狀的天線。在此實施例中，較佳地使用具有13.56MHz之通訊頻率的電磁感應法做為信號傳送方法。
在應用電磁耦合法或電磁感應法(例如，13.56MHz頻帶)以做為傳送方法的情況中，作用成為天線之導電膜係以環狀形式(例如，迴圈天線)或螺旋形式(例如，螺旋天線)而形成，以便利用隨著磁密度中之改變而發生之電磁感應。
在使用其係無線電波法之一種的微波法(例如，UHF頻帶(860MHz至960MHz)、2.45GHz頻帶、或類似頻帶)做為傳送方法的情況中，作用成為天線之導電膜的長度和形狀可考慮使用於信號傳送之無線電波的波長而適當地設定。例如，可將作用成為天線的導電膜形成為直線形狀(例如，偶極天線)、扁平形狀(例如，插線天線)、或其類似形狀。作用成為天線之導電膜的形狀並未受限於直線形狀，且作用成為天線之導電膜可考慮電磁波的波長而以曲線形狀、迂迴形狀、或其結合之形狀來形成。
第13A至13E圖各自地描繪天線電路102中所設置之天線形狀的實例。例如，如第13A圖中所描繪地，可使用其中天線1201係整個設置於配置有信號處理電路之晶片1200周圍的佈局；選擇性地，如第13B圖中所描繪地，細長的天線1203可整個設置於配置有信號處理電路之晶片1202的周圍；進一步地，如第13C圖中所描繪地，可使用其中設置用以接收高頻電磁波之其形狀相似於天線1205之形狀的天線，以供配置有信號處理電路之晶片1204用的佈局；此外，天線的形狀可配置相似於天線1207的形狀，其係全方向(可從任何方向接收信號)於相對於設置有信號處理電路之晶片1206的180度中，如第13D圖中所描繪。做為進一步之選擇例，可使用其中設置具有長的棒狀之其形狀相似於天線1209之形狀的天線，以供配置有信號處理電路之晶片1208用的佈局，如第13E圖中所描繪。天線電路102可藉由具有上述形狀之天線的結合而形成。
在第13A至13E圖之中，設置有信號處理電路之晶片1200或其類似物與天線1201或其類似物間的連接方法並未特別地受到限制，只要信號可傳送及接收於晶片與天線之間即可。藉由給定第13A圖以做為實例，天線1201與設置有信號處理電路之晶片1200係藉由打線接合法或凸塊接合法以相互連接。選擇性地，可使用部分之晶片來做為將被附著至天線1201的電極；具有此方法，可藉各向異性導電膜(下文中稱為ACF)來將晶片1200附著至天線1201。
進一步地，天線之適用長度會根據接收之信號的頻率而有所不同；例如，在其中使用2.45GHz之頻率的情況中，天線的長度可為大約60奈米(nm)(波長的一半)或大約30奈米(nm)(波長的四分之一)。
在第4圖中，電源供應器電路112藉由二極體或其類似物來整流天線電路102中所產生之感應電壓，且利用電容器以使該感應電壓穩定，藉此調整以便維持穩定的電位，該電位具有與參考電位(參考線之電位)不同的某一電位。
邏輯電路106依據由解調信號產生電路150所解調的信號來執行以下的操作：分析指令；控制記憶體電路108中之資料的輸入及輸出；輸出將被傳送到外部的資料至調變電路114；及其類似操作。除了產生用以控制記憶體電路108之信號的電路之外，邏輯電路106較佳地包含解碼電路、資訊判斷電路、或其類似電路。進一步地，該邏輯電路106可包含將提取自記憶體電路108之部分或所有的資料轉換成為編碼信號之電路，該編碼信號係自半導體裝置100傳送至讀取器/寫入器110。
首先，邏輯電路106接收所供應自類比電路104之電源供應電壓，二類型之解調信號(第一解調信號及第二解調信號)，及重設信號；然後，第一解調信號或第二解調信號係由選擇器電路109依據第一解調信號之波形的條件以選擇，藉以決定將被使用之來自解調信號產生電路的解調信號。接著，將藉由選擇器電路109所選擇之解調信號傳送至邏輯電路106中所包含之另一電路，且執行指令，該指令係給定使得半導體裝置100依據所選擇之解調信號中所包含的資料內容而操作；例如，當所選擇之解調信號中所包含的資料內容係〝以記憶體電路108中之資料來答覆讀取器/寫入器110〞時，則資料係藉由存取記憶體電路108而獲得，且傳送至調變電路204。
記憶體電路108包含記憶體元件，且儲存半導體裝置100中之至少唯一(特有)資料(個別識別資訊或其類似資訊)。在記憶體電路108中之資料的寫入及讀取係由邏輯電路106中所包含之記憶體控制電路132(請參閱第1圖)所控制。
記憶體電路108包含一或更多個有機記憶體、動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、鐵電隨機存取記憶體(FeRAM)、光罩僅讀記憶體(ROM)、可程式化僅讀記憶體(PROM)、電性可程式化僅讀記憶體(EPROM)、電性可抹除可程式化僅讀記憶體(EEPROM)、及快閃記憶體。
有機記憶體具有其中包含有機化合物之層係插入於一對導電層之間的簡單結構；因此，其具有至少二優點，一優點在於可使製程簡單化而降低成本，另一優點則在於因為使用易於降低尺寸之堆疊，所以可易於減少記憶體電路的面積，且可易於實現電容的增加。因此，較佳地使用有機記憶體於記憶體電路108。
只要記憶體元件的記憶體內容係半導體裝置100中之唯一(特有)資料(個別識別資訊或其類似資訊)，則較佳地使用可儲存記憶體內容而無需供應以電力之非揮發性記憶體；相反地，只要係儲存使用於由半導體裝置100所執行的處理中之暫時的記憶體內容，則可使用揮發性記憶體。尤其，在其中半導體裝置100不具有電池之所謂被動型的情況中，較佳地使用非揮發性記憶體；進一步地，若考慮到安全性時，則較佳地使用不可重寫之記憶體，以儲存半導體裝置100中之唯一資料。
類比電路104具有解調信號產生電路150及調變電路114。解調信號產生電路150解調及提取包含於天線電路102中所產生之感應電壓中的資料，調變電路114依據來自邏輯電路106之信號以傳送負載調變至天線電路102。
將參照第3圖來詳細敘述第2圖中之類比電路104。類比電路104包含電源供應器電路112、第一解調信號產生電路201、第二解調信號產生電路202、調變電路204，輸入/輸出部206、第一輸出部208、第二輸出部210、第三輸出部212、第四輸出部214、及輸入部218。
類比電路104由天線電路102之輸出信號產生電源供應電壓、第一解調信號、第二解調信號、及重設信號。輸入/輸出部206係連接至天線電路102，且接收及傳送載波。第一輸出部208係連接至所有的電路方塊，且供應電源供應電壓至該處。第二輸出部210係連接至所有的電路方塊，且供應重設信號至該處。第三輸出部212係連接至邏輯電路106中所包含的選擇器電路109，且輸出第一解調信號。第四輸出部214係連接至邏輯電路106中所包含的選擇器電路109，且輸出第二解調信號。輸入部218係連接至邏輯電路106，且輸入由調變電路204所調變之回應信號至該處之內。第一解調信號產生電路201解調其之調變因子係100%的載波，以及第二解調信號產生電路202解調其之調變因子係10%的載波及其之調變因子係100%的載波。注意的是，可將調整器電路、限制器電路、或其類似電路添加至類比電路104的適當處，以便穩定半導體裝置100的操作。
將參照第1圖來詳細敘述第2圖之邏輯電路106。邏輯電路106包含選擇器電路109、控制電路131、及記憶體控制電路132。
來自第一解調信號產生電路201之解調信號(下文中亦稱為第一解調信號)及來自第二解調信號產生電路202之解調信號(下文中亦稱為第二解調信號)係輸入至選擇器電路109，該選擇器電路109係由控制電路131透過選擇線來予以控制，該選擇器電路109選擇來自第一解調信號產生電路201之解調信號或來自第二解調信號產生電路202之解調信號，且輸出所選擇之解調信號至控制電路131。
記憶體控制電路132依據來自控制電路131所輸入之致能(EN)信號以產生位址信號，且透過位址線以寫入資料至記憶體電路108及自記憶體電路108讀取資料。
控制電路131依據藉由存取記憶體電路108所獲得之資料以產生將被傳送至調變電路204的信號；此外，控制電路131產生致能(EN)信號，且將其輸出至記憶體控制電路132。
控制電路131可包含解碼電路或編碼電路，該解碼電路解碼來自第一解調信號產生電路201之解調信號或來自第二解調信號產生電路202之解調信號，該編碼電路編碼自記憶體電路108所獲得的信號。此外，控制電路131可包含資訊判斷電路，該資訊判斷電路依據解調之信號來分析及判斷指令，該資訊判斷電路可具有識別傳送錯誤之循環冗餘檢查(CRC)功能。
下文將敘述第1圖之邏輯電路106的操作。選擇器電路109係由控制電路131所控制，以便選擇來自第一解調信號產生電路201之解調信號或來自第二解調信號產生電路202之解調信號。在下文描述操作中之〝HIGH(高)〞表示的是，控制選擇器電路109以便選擇來自第一解調信號產生電路201之解調信號的狀態；在下文描述操作中之〝LOW(低)〞表示的是，控制選擇器電路109以便選擇來自第二解調信號產生電路202之解調信號的狀態。
為半導體裝置100存在於其中該半導體裝置100係由讀取器/寫入器110所產生之磁場所操作的範圍之中時，控制電路131係固定於LOW(低)，且半導體裝置100自讀取器/寫入器110接收信號。其次，當半導體裝置100接收到指示來自讀取器/寫入器110之指令終止的訊框結束(下文中稱為EOF)信號時，則將控制電路131設定為HIGH(高)，且使用參考時脈來起始EOF信號的計數。
接著，當EOF信號的計數值到達既定值時，將控制電路131設定為LOW(低)，且半導體裝置100自讀取器/寫入器110接收信號。
此處，在具有調變因子係100%之載波的EOF信號之傳送與具有調變因子係10%之載波的EOF信號之傳送間的標準之規格不同，當調變因子係100%的EOF信號由讀取器/寫入器110所傳送，則插入於自讀取器/寫入器110所傳送之EOF信號與下一個EOF信號之間的週期(在下文中將此週期稱為時槽)需要標準回應時間(對應於來自半導體裝置100的回應所需之週期)加上323.3微秒(μs)；相反地，當傳送調變因子係10%之EOF信號時，則該時槽需要訊框起始(亦稱為SOF)信號之傳送所需的週期(對應於來自半導體裝置100之部分的回應所需之週期)加上323.3微秒(μs)。
EOF信號之計數值是否到達既定值係藉由標準回應時間的測量而決定。在標準回應時間之期間，係選擇第一解調信號產生電路201的信號；因此，即使當從半導體裝置100到讀取器/寫入器110之傳送信號(半導體裝置100的回應信號)係由半導體裝置100所接收時，該傳送信號並不會再被解調。此外，即使當來自其他卡片(晶片)之傳送信號係由該半導體裝置100所接收時，該等傳送信號亦不會由第二解調信號產生電路(或第一解調信號產生電路)所解調；相反地，自讀取器/寫入器110所傳送之調變因子係100%的載波則可由第一解調信號產生電路201所解調。
在標準回應時間之後，選擇第二解調信號產生電路202的信號，直至下一個EOF信號由該半導體裝置100接收為止；因此，可將來自讀取器/寫入器110所傳送之調變因子係10%的載波及調變因子係100%的載波二者予以解調。
如上述地，此實施例之半導體裝置包含解調其之調變因子係100%的載波之第一解調信號產生電路201，解調其之調變因子係10%的載波及其之調變因子係100%的載波之第二解調信號產生電路202，以及選擇來自第一解調信號產生電路201的解調信號或來自第二解調信號產生電路202的解調信號之邏輯電路106。此實施例之半導體裝置可解調其之調變因子係100%的載波及其之調變因子係10%的載波二者。
此外，當天線電路102傳送信號至讀取器/寫入器110時，選擇第一解調信號產生電路201中所解調的信號，以及當天線電路102自讀取器/寫入器110接收信號時，選擇第二解調信號產生電路202中所解調的信號。因此，即使當半導體裝置100接收到所傳送至讀取器/寫入器110之信號時，該傳送信號並不會再被解調，使得該半導體裝置100的操作不會受到該傳送信號所妨礙，所以在其上安裝有半導體裝置100的卡片(或晶片)中，可防止卡片由於卡片本身而失能或故障，以及可穩定地傳送資料至讀取器/寫入器及接收來自讀取器/寫入器之資料。
此外，當天線電路102傳送信號至讀取器/寫入器110時，選擇第一解調信號產生電路201中所解調的信號，以及當天線電路102自讀取器/寫入器110接收信號時，選擇第二解調信號產生電路202中所解調的信號。因此，即使在其中除了其上安裝有該半導體裝置100的卡片(下文中稱為一卡片)之外，具有複數個卡片(或晶片)於其中該一卡片係由讀取器/寫入器110所產生之磁場所操作的範圍中之情況中，來自該等其他卡片之傳送信號並不會被解調，即使當該等傳送信號係由該一卡片所接收時亦然。因而，可防止該一卡片由於該等其他卡片而失能或故障；因此，可使資料穩定地傳送至讀取器/寫入器110及接收自讀取器/寫入器110。
注意的是，在其中並不具有不同的卡片(或晶片)於其中一卡片係由讀取器/寫入器110所產生之磁場所操作的範圍中之情況中，控制電路131可具有選擇第二解調信號產生電路202之信號的功能。
將參照第4圖來敘述第3圖之電源供應器電路112的結構。電源供應器電路112包含：第一電容器300，設置有兩個二極體之整流部302、平滑電容器304、及設置有電阻器和電容器之延遲電路306。該電源供應器電路112使來自天線電路102之輸出信號平滑，且產生電源供應電壓及邏輯電路的重設信號。該電源供應電壓被調整以便具有穩定的電位，該電位具有與參考電位(參考線之電位)不同的某一電位。
調變電路204依據來自邏輯電路106所輸出之信號以調變來自讀取器/寫入器110所傳送的載波，且傳送回應信號至天線電路102。
第一解調信號產生電路201解調包含於天線電路102中所產生之感應電壓中所包含的100% ASK信號中之資料；第二解調信號產生電路202解調包含於天線電路102中所產生之感應電壓中所包含的100% ASK信號中之資料及10% ASK信號中之資料。
將參照第5圖來敘述第3圖之第一解調信號產生電路201的結構之實例。第一解調信號產生電路201包含輸入部400、輸出部416、第一二極體404、第二二極體406、第一電阻器408、第二電阻器412、第一電容器402、第二電容器410、及第三電容器414。
輸入部400係連接至第一電容器402的一端，第一電容器402的另一端係連接至第一二極體404的陽極及第二二極體406的陰極，第一二極體404的陰極係連接至第一電阻器408、第二電容器410、及第二電阻器412之各者的一端，第二電阻器412的另一端係連接至第三電容器414的一端及輸出部416；進一步地，第二二極體406的陽極以及第一電阻器408、第二電容器410、及第三電容器414之各者的另一端係連接至參考電位(VSS )。
將參照第6圖來敘述第3圖之第二解調信號產生電路202的結構之實例。注意的是，第7A至7E圖、第9圖、及第10圖亦係針對說明而顯示。第二解調信號產生電路202包含輸入部500、輸出部514、第一解調電路502、第二解調電路504、第一偏壓電路506、第二偏壓電路508、比較器510、及類比緩衝器電路512。雖然第二解調信號產生電路202中所設置之該等電路組態的實例係敘述於下文，但此實施例並未限於以下的說明。
第二解調信號產生電路202之輸入部500係連接至第一解調電路502的輸入部600及第二解調電路504的輸入部620，第一解調電路502之輸出部616係連接至第一偏壓電路506的輸入部800A，以及第二解調電路504之輸出部636係連接至第二偏壓電路508的輸入部800B。第一偏壓電路506之輸出部808A係連接至比較器510的第一輸入部900A，以及第二偏壓電路508之輸出部808B係連接至比較器510的第二輸入部900B。比較器510之輸出部912係連接至第二解調信號產生電路202的輸出部514。
注意的是，第一解調電路502及第二解調電路504係包含於第二解調信號產生電路202之中，且在第一解調電路502中所解調之電性信號的極性係與在第二解調電路504中所解調之電性信號的極性相反。
注意的是，比較器510的輸出部912與第二解調信號產生電路202的輸出部514係較佳地透過類比緩衝器電路512而相互連接，如第6圖中所描繪地。做為類比緩衝器電路512，可給定源極隨耦器電路、共源極放大器電路、定電流電路、及其類似電路。藉由提供該類比緩衝器電路512，可更有效地去除雜訊，且可穩定地產生解調信號。
第7A至7E圖各描繪使用做為第6圖之第一解調電路502及第二解調電路504的各者之解調電路的結構之實例。第7A圖描繪第一解調電路502，該第一解調電路502包含輸入部600、輸出部616、第一二極體604、第二二極體606、第一電阻器608、第二電阻器612、第一電容器602、第二電容器610、及第三電容器614。
輸入部600係連接至第一電容器602的一端，第一電容器602的另一端係連接至第一二極體604的陽極及第二二極體606的陰極，第一二極體604的陰極係連接至第一電阻器608、第二電容器610、及第二電阻器612之各者的一端，第二電阻器612的另一端係連接至第三電容器614的一端及輸出部616；進一步地，第二二極體606的陽極以及第一電阻器608、第二電容器610、及第三電容器614之各者的另一端係連接至參考電位(VSS )。
第7B圖描繪第二解調電路504，該第二解調電路504包含輸入部620、輸出部636、第一二極體624、第二二極體626、第一電阻器628、第二電阻器632、第一電容器622、第二電容器630、及第三電容器634。輸入部620係連接至第一電容器622的一端，第一電容器622的另一端係連接至第一二極體624的陰極及第二二極體626的陽極，第一二極體624的陽極係連接至第一電阻器628、第二電容器630、及第二電阻器632之各者的一端，第二電阻器632的另一端係連接至第三電容器634的一端及輸出部636；進一步地，第二二極體626的陰極以及第一電阻器628、第二電容器630、及第三電容器634之各者的另一端係連接至參考電位(VSS )。
第7A圖之第一二極體604及第二二極體606，以及第7B圖之第一二極體624及第二二極體626可由二極體連接式TFT所形成。
第7C圖中所描繪之二極體，第7D圖中所描繪之二極體連接式n通道TFT，及第7E圖中所描繪之二極體連接式p通道TFT係等效做為電路。第8A及8B圖各描繪其中第7A圖中所描繪之其係部分之第一解調電路502的電路618係使用第7D及7E圖中所描繪之TFT的任一者以形成之實例；相似地，第8C及8D圖各描繪其中第7B圖中所描繪之其係部分之第二解調電路504的電路638係使用第7D及7E圖中所描繪之TFT的任一者以形成之實例。
在第8A圖中所描繪的電路中，係使用n通道TFT700及702做為二極體連接式TFT；在第8B圖中所描繪的電路中，係使用p通道TFT704及706做為二極體連接式TFT；在第8C圖中所描繪的電路中，係使用n通道TFT708及710做為二極體連接式TFT；以及在第8D圖中所描繪的電路中，係使用p通道TFT712及714做為二極體連接式TFT。
第一解調電路502及第二解調電路504可藉由第7A至7E圖及第8A至8D圖中所描繪之電路的結合以形成。可使用具有第8A圖中所描繪之電路618的第一解調電路502及具有第8C圖中所描繪之電路638的第二解調電路504，或可使用具有第8B圖中所描繪之電路618的第一解調電路502及具有第8C圖中所描繪之電路638的第二解調電路504；選擇性地，可使用具有第8B圖中所描繪之電路618的第一解調電路502及具有第8D圖中所描繪之電路638的第二解調電路504。較佳地，將第8A圖中所描繪的電路618使用於第一解調電路502，以及將第8C圖中所描繪的電路638使用於第二解調電路504。概言之，n通道TFT之載子具有比p通道TFT之載子更高的遷移率；因此，將n通道TFT使用於第一解調電路502及第二解調電路504中所包含的所有TFT，使得可改善該等電路的操作性能。
第7A圖中所描繪的第一電容器602(或第7B圖中所描繪的第一電容器622)補償波形振幅的中心(參考線)，第一電阻器608(或第一電阻器628)使定電流流過點b1(或點b2)；進一步地，第二電容器610(或第二電容器630)係提供以使波形平滑。第一電阻器608(或第一電阻器628)的電阻率係根據第二電容器610(或第二電容器630)的靜電電容之程度以適當地調整。當第一電阻器608(或第一電阻器628)的電阻率小時，振幅會降低；以及當該電阻率過多時，第二二極體606(或第二二極體626)的崩潰現象會發生；因此，半導體裝置不會正常地操作。此外，第二電阻器612(或第二電阻器632)及第三電容器614(或第三電容器634)作用為去除高頻分量之低通濾波器。
第9圖描繪第6圖之第一偏壓電路506及第二偏壓電路508的結構之實例。關於第9圖中所描繪的偏壓電路，輸入部(下文中稱為第一偏壓電路中之輸入部800A及第二偏壓電路中之輸入部800B)係連接至電容器(下文中稱為第一偏壓電路中之電容器802A及第二偏壓電路中之電容器802B)的一端，電容器的另一端係連接至第一電阻器(下文中稱為第一偏壓電路中之第一電阻器804A及第二偏壓電路中之第一電阻器804B)及第二電阻器(下文中稱為第一偏壓電路中之第二電阻器806A及第二偏壓電路中之第二電阻器806B)之各者的一端，且連接至輸出部(下文中稱為第一偏壓電路中之輸出部808A及第二偏壓電路中之輸出部808B)，第一電阻器的另一端係連接至電源供應電位(VDD )，以及第二電阻器的另一端係連接至參考電位(VSS )。
電容器電流地隔離輸入部與第一電阻器所連接之電源供應電位。
第一電阻器及第二電阻器係設置以產生輸入至比較器510中所包含之第一輸入部900A及第二輸入部900B內的信號電位間之差異。第一電阻器804A的電阻率R1A ，第一電阻器804B的電阻率R1B ，第二電阻器806A的電阻率R2A ，及第二電阻器806B的電阻率R2B 滿足R1A ≠R2A 及R1B ≠R2B ；較佳地，R1A =R2B 及R1B =R2A 。當比較器510具有第一偏壓電路506及第二偏壓電路508時，可防止起因於雜訊之比較器510中的故障。
將參照第10圖來敘述第6圖之比較器510的結構之實例。比較器510包含諸如差動電路、差動放大器、或運算放大器之具有比較二信號的功能之電路，比較器510包含第一輸入部900A、第二輸入部900B、第一TFT(薄膜電晶體)902(n-通道)、第二TFT904(n-通道)、第三TFT906(p-通道)、第四TFT908(p-通道)、第五TFT910(n-通道)、及輸出部912。
在比較器510中，第一輸入部900A係連接至第一偏壓電路506的輸出部808A，以及第二輸入部900B係連接至第二偏壓電路508的輸出部808B。第一輸入部900A係連接至第一TFT902(n-通道)的閘極電極，以及第二輸入部900B係連接至第二TFT904(n-通道)的閘極電極，第一TFT902(n-通道)之源極電極及汲極電極的其中之一者係連接至第五TFT910(n-通道)之源極電極及汲極電極的其中之一者以及第二TFT904(n-通道)之源極電極及汲極電極的其中之一者，第一TFT902(n-通道)之源極電極及汲極電極的另一者係連接至第三TFT906(p-通道)之源極電極及汲極電極的其中之一者、第三TFT906(p-通道)之閘極電極、及第四TFT908(p-通道)之閘極電極，第三TFT906(p-通道)之源極電極及汲極電極的另一者係連接至電源供應電位(VDD )，第四TFT908(p-通道)之源極電極及汲極電極的其中之一者係連接至電源供應電位(VDD )，第四TFT908(p-通道)之源極電極及汲極電極的另一者係連接至輸出部912以及第二TFT904(n-通道)之源極電極及汲極電極的另一者，第五TFT910(n-通道)之閘極電極係透過導線914以連接至類比緩衝器電路的定電流電路1003(請參閱第11A圖)或定電流電路1023(請參閱第11B圖)，第五TFT910(n-通道)之源極電極及汲極電極的另一者則連接至參考電位(VSS )。
在下文中，將敘述比較器510的操作。
將流過其係比較器510之定電流源的第五TFT910(n-通道)之電流設定為Id ；此處，因為第三TFT906(p-通道)及第四TFT908(p-通道)形成電流鏡電路，所以Id /2的電流會流動於第三TFT906(p-通道)及第四TFT908(p-通道)之各者的源極電極與汲極電極之間。
此處，將敘述其中將差電位施加至形成差動對之二TFT的情況。首先，將考慮其中第一輸入部900A之電位係比第二輸入部900B之電位更高的情況，流過第一TFT902(n-通道)及第二TFT904(n-通道)之電流係由如下述之公式(1)所表示；此處，Vgs 係閘極電壓，Vds 係汲極電壓，Vth 係臨限電壓，k係跨導係數，以及λ係通道長度調變係數。
因為在公式(1)之中，第一輸入部900A的電位係比第二輸入部900B的電位更高，所以形成以下之關係於其係第一TFT902(n-通道)之閘極電壓的Vgs (902)與其係第二TFT904(n-通道)之閘極電壓的Vgs (904)之間：Vgs (902)＞Vgs (904)。跨導係數k係TFT所特有的值(常數)，其係由該等TFT之各者的通道形成區之載子遷移率、閘極絕緣膜的電容、通道寬度、及通道長度所決定，且通道長度調變係數λ係由該等TFT之各者的製程所決定；因此，當第一TFT902(n-通道)及第二TFT904(n-通道)之跨導係數k及通道長度調變係數λ係相等時，則以下之關係會形成於第一TFT902(n-通道)的汲極電壓Vds 與第二TFT904(n-通道)的汲極電壓Vds 之間：Vds (902)＜Vds (904)。其次，當與上述相似地考慮其中第一輸入部900A之電位係比第二輸入部900B之電位更低的情況時，以下之關係會形成於第一TFT902(n-通道)的汲極電壓Vds 與第二TFT904(n-通道)的汲極電壓之間：Vds (902)＞Vds (904)。
如上述地，輸出部912的電位會根據輸入部900A與輸入部900B之電位的大小關係而變動。
注意的是，比較器510並未受限於上述之組態，且任何組態可予以使用，只要可獲得與上述相似的功能即可。
接著，將參照第11A及11B圖來敘述第6圖之類比緩衝器電路512的電路組態之實例。第11A圖之類比緩衝器電路包含輸入部1000、導線1006、源極隨耦器電路1001、反相器電路1002、定電流電路1003、反相器電路1004、及輸出部1005、導線1006係連接至比較器510的導線914，輸出部1005係連接至第二解調信號產生電路202的輸出部514。
第11B圖之類比緩衝器電路包含輸入部1020、導線1026、源極隨耦器電路1021、定電流電路1023、及輸出部1025，導線1026係連接至比較器510的導線914，輸出部1025係連接至第二解調信號產生電路202的輸出部514。
藉由提供如第11A或11B圖中所描繪之此一類比緩衝器電路512，可更有效地去除雜訊且可穩定地產生解調信號。
將參照第12圖來敘述處理第一解調信號及第二解調信號的選擇器電路109。
第12圖中所描繪的選擇器電路109包含第一輸入部1100，第二輸入部1102，第三輸入部1110，及輸出部1112。
第一輸入部1100係連接至選擇器1108的A端子，以及第二輸入部1102係連接至選擇器1108的B端子。注意的是，對於選擇器1108之A及B端子的連接並未受限於此，第一輸入部1100可連接至選擇器1108的B端子，以及第二輸入部1102可連接至選擇器1108的A端子。第三輸入部1110係連接至選擇器1108的S端子，其係選擇器1108之輸出部的Q端子係連接至輸出部1112。
將敘述第12圖之選擇器電路109的操作，在敘述操作中之〝HIGH(高)〞表示與電源供應電位相同的電位狀態，以及〝LOW(低)〞表示與參考電位相同的電位狀態。
第一輸入部1100之信號及第二輸入部1102之信號的其中之一者係依據第三輸入部1110之電位狀態(〝HIGH(高)〞或〝LOW(低)〞)而選擇，且所選擇的信號係輸出至輸出部1112。所選擇的信號係自輸出部1112輸出至另一邏輯電路。
接著，將敘述選擇器1108。選擇器1108藉由S端子的電位以選擇A端子或B端子，且所選擇之端子的電位係輸出至Q端子。例如，在其中當S端子的電位係HIGH(高)時將A端子的電位輸出至Q端子之組態中，若S端子的電位係LOW(低)時則輸出B端子的電位至Q端子。此處，端子A係選擇於當S端子的電位為〝HIGH(高)〞時，以及端子B係選擇於當S端子的電位為〝LOW(低)〞時；然而，S端子的電位與A端子或B端子的選擇之間的關係並未受限於上述，且可予以自由地設定。
如上述地，此實施例之半導體裝置包含解調其之調變因子係100%的載波之第一解調信號產生電路，解調其之調變因子係10%的載波及其之調變因子係100%的載波之第二解調信號產生電路，以及選擇來自第一解調信號產生電路的解調信號或來自第二解調信號產生電路的解調信號之邏輯電路。此實施例之半導體裝置可解調其之調變因子係100%的載波及其之調變因子係10%的載波二者。
此外，當天線電路102傳送信號至讀取器/寫入器110時，選擇第一解調信號產生電路中所解調的信號，以及當天線電路102自讀取器/寫入器110接收信號時，選擇第二解調信號產生電路中所解調的信號。因此，即使當半導體裝置接收到所傳送至讀取器/寫入器之信號時，該傳送信號並不會再被解調，使得該半導體裝置的操作不會受到該傳送信號所妨礙，所以在其上安裝有該半導體裝置的卡片(或晶片)中，可防止卡片由於卡片本身而失能或故障，以及可穩定地傳送資料至讀取器/寫入器及接收來自讀取器/寫入器之資料。
此外，當天線電路102傳送信號至讀取器/寫入器110時，選擇第一解調信號產生電路中所解調的信號，以及當天線電路102自讀取器/寫入器110接收信號時，選擇第二解調信號產生電路中所解調的信號。因此，即使在其中除了其上安裝有該半導體裝置的卡片(下文中稱為一卡片)之外，具有複數個卡片(或晶片)於其中該一卡片係由讀取器/寫入器所產生之磁場所操作的範圍中之情況中，來自該等其他卡片之傳送信號並不會被解調，即使當該等傳送信號係由該一卡片所接收時亦然。因而，可防止該一卡片由於該等其他卡片而失能或故障；因此，可使資料穩定地傳送至讀取器/寫入器及接收自讀取器/寫入器。
(實施例2)
此實施例將敘述在與實施例1不同的模式中之半導體裝置之結構的實例；特定地，此實施例將使用其中以電池來提供實施例1中所述之半導體裝置的結構。
此實施例之半導體裝置係描繪於第15圖中。在第15圖之中，半導體裝置1800藉由電磁波以無線地傳送資料至讀取器/寫入器1811及無線地接收來自讀取器/寫入器1811之資料；進一步地，該半導體裝置1800係無線地供應以來自讀取器/寫入器1811之電力。
較佳地，讀取器/寫入器1811係透過通訊線1812以連接至控制裝置1813，該控制裝置1813控制讀取器/寫入器1811與半導體裝置1800之間的通訊。
半導體裝置1800包含天線電路1802、類比電路1824、邏輯電路1809、記憶體電路1810、及電池1804。類比電路1824包含充電及放電電路1803、電源供應器電路1805、第一解調信號產生電路1806、第二解調信號產生電路1807、及調變電路1808。邏輯電路1809包含選擇器電路1814。
選擇性地，半導體裝置1800不包含天線，但包含用以連接至外部天線的導線；在此情況中，分開製造的天線連接至該導線，電性連接至該導線的連接端子(端子電極)可用來連接該導線及天線。
注意的是，半導體裝置1800並未受限於上述之結構，且可包含時脈產生電路、中央處理單元(下文中稱為CPU)、或其類似物。
注意的是，時脈產生電路意指依據產生於天線電路1802中之AC感應電壓以產生及供應時脈信號至各個電路的電路，該時脈信號具有用於邏輯電路1809、記憶體電路1810、及其類似電路之操作所需的頻率。振盪電路或分頻電路可使用於該時脈產生電路。
在此實施例的半導體裝置1800中，係接收來自讀取器/寫入器1811的電磁波，且電力係由電磁波所供應，以驅動半導體裝置。因此，雖然描述被動型半導體裝置於此實施例之中，但此實施例並未受限於此。做為其中電池係包含於半導體裝置之內部的結構，電力可由電池所供應，以驅動半導體裝置。
在由讀取器/寫入器1811所傳送的電磁波中，具有某一頻率的載波係由副載波所調變，包含於副載波之中的信號係二進數位信號，其係自讀取器/寫入器1811傳送至半導體裝置1800。關於載波的調變方法，存在有改變振幅之幅移鍵控(ASK)調變法、改變頻率之頻移鍵控(FSK)調變法、及改變相位之相移鍵控(PSK)調變法；此實施例將敘述其中將藉由ASK調變法所調變之電磁波予以解調的情況。
天線電路1802包含天線及電容器，該天線電路1802接收由讀取器/寫入器1811所傳送之無線電波(或電磁波)，且將此時所獲得的信號輸入至充電及放電電路1803、電源供應器電路1805、第一解調信號產生電路1806、及第二解調信號產生電路1807的各者之內。進一步地，天線電路1802接收其之載波係由調變電路1808所調變的信號，且傳送回應信號至讀取器/寫入器1811。
較佳地具有天線及整流器電路之天線電路1802接收由讀取器/寫入器1811所傳送的電磁波，且產生AC感應電壓，該感應電壓變成來自半導體裝置1800之電源供應器的電力，且亦包含由讀取器/寫入器1811所傳送之資料。
可使用於此實施例之天線的形狀並未特別地受到限制；因此，應用於半導體裝置1800中所包含之天線電路1802的信號傳送方法可包含電磁耦合法、電磁感應法、無線電波法、或其類似方法。傳送方法可由業者考慮裝置之所打算的用途而適當選擇，所以可依據傳送方法來設置具有最佳長度和形狀的天線。在此實施例中，較佳地使用具有13.56MHz之通訊頻率的電磁感應法做為信號傳送方法。
在應用電磁耦合法或電磁感應法(例如，13.56MHz頻帶)以做為傳送方法的情況中，作用成為天線之導電膜係以環狀形式(例如，迴圈天線)或螺旋形式(例如，螺旋天線)而形成，以便利用隨著電場密度之改變而產生的電磁感應。
在使用其係無線電波法之一種的微波法(例如，UHF頻帶(860MHz至960MHz)、2.45GHz頻帶、或類似頻帶)做為傳送方法的情況中，作用成為天線之導電膜的長度和形狀可考慮使用於信號傳送之無線電波的波長而適當地設定。例如，可將作用成為天線的導電膜形成為直線形狀(例如，偶極天線)、扁平形狀(例如，插線天線)、或其類似形狀。作用成為天線之導電膜的形狀並未受限於直線形狀，且作用成為天線之導電膜可考慮電磁波的波長而以曲線形狀、迂迴形狀、或其結合之形狀來形成。
注意的是，設置於天線電路1802中之天線的形狀及用以連接設置有信號處理電路之晶片與天線的方法係與實施例1之半導體裝置100中所包含的天線電路102中所設置的天線之該等形狀及方法(請參閱第13A至13E圖)相似；因此，將省略其詳細說明於此實施例之中。
此外，天線電路1802可具有複數個天線；當天線電路1802具有複數個天線時，其係使用以傳送及接收相對於來自讀取器/寫入器1811之電磁波的資料之天線可與其係供應相對於來自讀取器/寫入器1811之電磁波的電力之天線分開地設置。進一步地，當天線電路1802具有複數個天線，而該等天線的接收頻帶係各自地相互不同時，則可接收其係來自除了該讀取器/寫入器1811之外者(其他的讀取器/寫入器或類似者)所傳送的無線電波或其類似物；因此，可有效率地使用無線電波以供電源供應之用。
電源供應器電路1805藉由二極體或其類似物來整流天線電路1802中所產生之感應電壓，且利用電容器以使該感應電壓穩定，藉此調整以便維持穩定的電位，該電位具有與參考電位(參考線之電位)不同的某一電位。
邏輯電路1809選擇其係由第一解調信號產生電路1806所輸出之第一解調信號，或其係由第二解調信號產生電路1807所輸出之第二解調信號。進一步地，該邏輯電路1809依據所選擇的解調信號來執行以下的操作：分析指令；控制記憶體電路1810中之資料的輸入及輸出；輸出將被傳送到外部的資料至調變電路1808；及其類似操作。除了產生用以控制記憶體電路1810之信號的電路之外，邏輯電路1809較佳地包含解碼電路、資料判斷電路、或其類似電路。進一步地，該邏輯電路1809可包含將提取自記憶體電路1810之部分或所有的資料轉換成為編碼信號之電路，該編碼信號係自半導體裝置1800傳送至讀取器/寫入器1811。
此實施例之邏輯電路1809具有與實施例1之邏輯電路106的結構相似之結構；因此，將省略其詳細說明於此實施例之中。
記憶體電路1810包含記憶體元件，且儲存半導體裝置1800中之至少唯一(特有)資料(個別識別資訊或其類似資訊)。在記憶體電路1810中之資料的寫入及讀取係由邏輯電路1809中所包含之記憶體控制電路所控制。
記憶體電路1810包含一或更多個有機記憶體、動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、鐵電隨機存取記憶體(FeRAM)、光罩僅讀記憶體(ROM)、可程式化僅讀記憶體(PROM)、電性可程式化僅讀記憶體(EPROM)、電性可抹除可程式化僅讀記憶體(EEPROM)、及快閃記憶體。
有機記憶體具有其中包含有機化合物之層係插入於一對導電層之間的簡單結構；因此，其具有至少二優點，一優點在於可使製程簡單化以允許成本降低，另一優點則在於因為使用易於降低尺寸之堆疊，所以可易於減少記憶體電路的面積，且可易於實現電容的增加。因此，較佳地使用有機記憶體於記憶體電路1810。
只要記憶體元件的記憶體內容係半導體裝置1800中之唯一(特有)資料(個別識別資訊或其類似資訊)，則較佳地使用可儲存記憶體內容而無需供應以電力之非揮發性記憶體；相反地，只要係儲存使用於由半導體裝置1800所執行的處理中之暫時性的記憶體內容，則可使用揮發性記憶體。尤其，在其中半導體裝置1800不具有電池之所謂被動型的情況中，較佳地使用非揮發性記憶體；進一步地，若考慮到安全性時，則較佳地使用不可重寫之記憶體，以儲存半導體裝置1800中之唯一資料。
第一解調信號產生電路1806及第二解調信號產生電路1807解調及提取包含於天線電路1802中所產生之感應電壓中的資料；包含於此實施例之半導體裝置1800中的第一解調信號產生電路1806及第二解調信號產生電路1807係與包含於半導體裝置100中且描述於實施例1中之第一解調信號產生電路201及第二解調信號產生電路202相似；因此，將省略其詳細說明於此實施例之中。
調變電路1808依據來自邏輯電路1809之信號以傳送負載調變至天線電路1802。
第一解調信號產生電路1806及第二解調信號產生電路1807之中所解調的信號係輸入至邏輯電路1809之內；在記憶體電路1810之中所儲存的個別識別資訊或其類似資訊係由邏輯電路1809所提取，且提取的資訊係編碼於邏輯電路1809之中及輸入至調變電路1808之內。調變電路1808依據該等輸入信號以執行調變，且自天線電路1802來傳送資訊至讀取器/寫入器1811；在讀取器/寫入器1811中所接收之資訊係透過通訊線1812以傳送至控制裝置1813。
在第15圖之中的充電及放電電路1803供應電力至半導體裝置1800中所包含的各個電路；此外，電力係使用充電及放電電路1803藉由來自天線電路1802而透過設置於天線電路1802中之整流器電路所輸入之外部無線信號，以儲存於電池1804之中，且電力可使用電池1804中所儲存之電力，透過充電及放電電路1803以供應至各個電路。藉由使用該電池1804所充電之電力，即使在其中通訊距離延長的情況中，當充分的電力無法由半導體裝置1800之天線電路1802所獲得時，亦可以以該電力來供應電源供應器電路1805。因此，可操作半導體裝置1800；從而，此實施例之半導體裝置可穩定確實地操作。
注意的是，此說明書中之電池意指可連續地藉由充電而利用時間以恢復的電池胞；注意的是，較佳地使用片狀電池以做為該電池，例如，可藉由使用鋰電池胞，較佳地利用凝膠狀電解質之鋰聚合物電池胞、鋰離子電池胞、或其類似物以使電池製成更小。自然地，可使用任何電池胞作為電池，只要其可被充電即可，且可使用諸如鎳金屬氫化物電池胞或鎳鎘電池胞之可被充電及放電的電池胞，或可使用具有高容量之電容器或其類似物。
如上述地，在此實施例的半導體裝置中，當天線電路102傳送信號至讀取器/寫入器110時，選擇來自第一解調信號產生電路的解調信號，以及當天線電路102自讀取器/寫入器110接收信號時，選擇來自第二解調信號產生電路的解調信號。因此，即使當半導體裝置接收到所傳送至讀取器/寫入器之信號時，該傳送信號並不會再被解調，使得該半導體裝置的操作不會受到該傳送信號所妨礙，所以在其上安裝有半導體裝置的卡片(或晶片)中，可防止卡片由於卡片本身而失能或故障，以及可穩定地傳送資料至讀取器/寫入器及接收來自讀取器/寫入器之資料。
此外，當天線電路102傳送信號至讀取器/寫入器110時，選擇第一解調信號產生電路中所解調的信號，以及當天線電路102自讀取器/寫入器110接收信號時，選擇第二解調信號產生電路中所解調的信號。因此，即使在其中除了其上安裝有該半導體裝置的卡片(下文中稱為一卡片)之外，具有複數個卡片(或晶片)於其中該一卡片係由讀取器/寫入器所產生之磁場所操作的範圍中之情況中，來自該等其他卡片之傳送信號並不會被解調，即使當該等傳送信號係由該一卡片所接收時亦然。因此，可防止該一卡片由於該等其他卡片而失能或故障；因此，可使資料穩定地傳送至讀取器/寫入器及接收自讀取器/寫入器。
與習知半導體裝置相似地，此實施例之半導體裝置包含電池；因此，可補償由於電池胞經時之劣化所導致的用以傳送及接收唯一(特有)資訊之電力的短少。尤其，在此實施例之半導體裝置中，需要大量電力的比較器係設置於第二解調信號產生電路中；因此，如此實施例中所述地提供電池係高度有效的。
此實施例之半導體裝置可包含複數個天線，用以無線地接收電力以供電池之用；因此，用以供應電力以供驅動半導體裝置之用的電池可以以外部的電磁波充電，而無需直接地連接至充電器。因而，與習知主動型RFID標籤不同地，無需檢查電池胞的剩餘容器或更換電池胞，使得半導體裝置可持續地長時間週期及長期地使用。此外，用以驅動半導體裝置的電力係恆定地儲存於電池之中，以致可獲得足夠的電力以供驅動半導體裝置之用，且可增加讀取器/寫入器與半導體裝置之間的通訊距離。
注意的是，電池係在此實施例中描述成為電力儲存部之實例；然而，半導體裝置可使用電容器來取代電池以形成。雖然可使用各式各樣的電容器，但較佳地使用小的且高電容之雙層的電解質電容器或小的且高電容之堆疊層的陶質電容器。選擇性地，亦可設置電池及電容器二者以做為電力儲存部。
(實施例3)
可將其係藉由應用上述實施例的任一者所製造之半導體裝置使用於利用傳送或接收電磁波的功能之各式各樣的物體及系統，其中安裝有使用上述實施例的任一者之半導體裝置2000的實例係描繪於第14A至14F圖之中。
做為具有上述實施例的任一者之半導體裝置的項目，可給定以下的項目：鑰匙(請參閱第14A圖)、紙鈔、硬幣、有價證券、債券、執照(諸如駕照或居留卡，請參閱第14B圖)、書籍、容器(諸如培養皿，請參閱第14C圖)、包裝容器(諸如包裝紙或瓶子，請參閱第14E及14F圖)、記錄媒體(諸如碟片或影帶)、交通工具(諸如腳踏車)、私人附件(諸如手提包或眼鏡，請參閱第14D圖)、食物、衣服、日用品、電子器具(諸如液晶顯示裝置、EL顯示裝置、電視裝置、或可攜帶式終端機)、或其類似物。上述實施例的任一者之半導體裝置係藉由附著至如上述之具有各式各樣形狀之物體的表面、或嵌入於該等物體之內而予以固定。
進一步地，具有上述實施例的任一者之半導體裝置的系統意指物品管理系統、具有鑑認功能之系統、分配系統、或其類似系統。
注意的是，此實施例可以與實施例1或實施例2結合而實施。
此申請案係根據2008年9月19日在日本專利局所申請之日本專利申請案序號2008-241436，該申請案之全部內容係結合於本文以供參考之用。
100，1800，2000．．．半導體裝置
102，1802．．．天線電路
104，1824．．．類比電路
106，1809．．．邏輯電路
108，1810．．．記憶體電路
109，1814．．．選擇器電路
110，1811．．．讀取器/寫入器
112，1805．．．電源供應器電路
114，204，1808．．．調變電路
118，1812．．．通訊線
120，1813．．．控制裝置
131．．．控制電路
132．．．記憶體控制電路
150，201，202，1806，1807．．．解調信號產生電路
206．．．輸入/輸出部
208，210，212，214，416，514，616，636，808A，808B，912，1005，1025，1112．．．輸出部
218，400，500，600，620，800A，800B，900A，900B，1000，1020，1100，1102，1110．．．輸入部
300，402，410，414，602，610，614，622，630，634，802A，802B．．．電容器
302．．．整流部
304．．．平滑電容器
306．．．延遲電路
404，406，604，606，624，626．．．二極體
408，412，608，612，628，632，804A，804B，806A，806B．．．電阻器
502，504．．．解調電路
506，508．．．偏壓電路
510．．．比較器
512．．．類比緩衝器電路
618，638．．．電路
700，702，708，710．．．n-通道TFT
704，706，712，714．．．p-通道TFT
902，904，906，908，910．．．TFT(薄膜電晶體)
914，1006，1026．．．導線
1001，1021．．．源極隨耦器電路
1002，1004．．．反相器電路
1003，1023．．．定電流電路
1108．．．選擇器
1200，1202，1204，1206，1208．．．晶片
1201，1203，1205，1207，1209．．．天線
1803．．．充電及放電電路
1804．．．電池
第1圖描繪依據本發明一實施例之半導體裝置的實例；
第2圖描繪依據本發明一實施例之半導體裝置的實例；
第3圖描繪依據本發明一實施例之半導體裝置的實例；
第4圖描繪依據本發明一實施例之半導體裝置的電源供應器電路之實例；
第5圖描繪依據本發明一實施例之半導體裝置的第一解調信號產生電路之實例；
第6圖描繪依據本發明一實施例之半導體裝置的第二解調信號產生電路之實例；
第7A及7B圖各描繪依據本發明一實施例之半導體裝置的第一及第二解調電路之實例，以及第7C至7E圖各描繪依據本發明一實施例之半導體裝置的實例；
第8A及8B圖各描繪依據本發明一實施例之使用第7D及7E圖中所描繪的TFT之任一者所形成的部分第一解調電路之實例，以及第8C及8D圖各描繪依據本發明一實施例之使用第7D及7E圖中所描繪的TFT之任一者所形成的部分第二解調電路之實例；
第9圖描繪依據本發明一實施例之半導體裝置的偏壓電路之實例；
第10圖描繪依據本發明一實施例之半導體裝置的比較器之實例；
第11A及11B圖各描繪依據本發明一實施例之半導體裝置的類比緩衝器電路之實例；
第12圖描繪依據本發明一實施例之半導體裝置的選擇器電路之實例；
第13A至13E圖各描繪依據本發明一實施例之半導體裝置的天線電路中所設置之天線形狀的實例；
第14A至14F圖係各描繪實施例3之本發明的圖式；以及
第15圖描繪依據本發明一實施例之半導體裝置的實例。
100．．．半導體裝置
102．．．天線電路
104．．．類比電路
106．．．邏輯電路
108．．．記憶體電路
109．．．選擇器電路
110．．．讀取器/寫入器
112．．．電源供應器電路
114．．．調變電路
118．．．通訊線
120．．．控制裝置
150．．．解調信號產生電路

Claims (12)

  1. 一種半導體裝置，包含：一天線電路，其傳送及接收資料；一第一解調信號產生電路，係組構以將來自該天線電路之其調變因子大於或等於95%且小於或等於100%的信號解調；一第二解調信號產生電路，係組構以將來自該天線電路之其調變因子大於或等於95%且小於或等於100%的信號，及來自該天線電路之其調變因子大於或等於10%且小於或等於30%的信號解調；以及一邏輯電路，係組構以選擇該第一解調信號產生電路中所解調之信號及該第二解調信號產生電路中所解調之信號的其中之一者，以將該邏輯電路所選擇之該信號調變，其中該邏輯電路係組構以當該天線電路傳送資料時，選擇該第一解調信號產生電路中所解調之信號，以及其中該邏輯電路係組構以當該天線電路接收資料時，選擇該第二解調信號產生電路中所解調之信號。
  2. 如申請專利範圍第1項之半導體裝置，其中該邏輯電路包含：一選擇器電路，係組構以選擇該第一解調信號產生電路中所解調之信號及該第二解調信號產生電路中所解調之信號的其中之一者；以及一控制電路，係組構以控制該選擇器電路。
  3. 如申請專利範圍第1項之半導體裝置，進一步包含一記憶體電路及一調變電路，其中該邏輯電路包含：一選擇器電路，係組構以選擇該第一解調信號產生電路中所解調之信號及該第二解調信號產生電路中所解調之信號的其中之一者；一記憶體控制電路，係組構以自該記憶體電路讀取資料；以及一控制電路，係組構以控制該選擇器電路及該記憶體控制電路，以及其中該控制電路係組構以依據自該記憶體電路所讀取之該資料來產生將被傳送至該調變電路的信號。
  4. 如申請專利範圍第1項之半導體裝置，進一步包含一電池，其中電力係藉由自該天線電路所輸入之信號以儲存。
  5. 一種卡片，其中在該卡片之上係安裝有如申請專利範圍第1項之半導體裝置。
  6. 一種半導體裝置，包含：一天線電路，其傳送及接收資料；一第一解調信號產生電路，係組構以將來自該天線電路之其調變因子大於或等於95%且小於或等於100%的信號解調；一第二解調信號產生電路，係組構以將來自該天線電路之其調變因子大於或等於95%且小於或等於100%的信號，及來自該天線電路之其調變因子大於或等於10%且小於或等於30%的信號解調；以及一邏輯電路，係組構以選擇該第一解調信號產生電路中所解調之信號及該第二解調信號產生電路中所解調之信號的其中之一者，以將來自該天線電路之信號調變，其中該第二解調信號產生電路包含：一第一解調電路；一第二解調電路；以及一比較器，係電性連接至該第一解調電路及該第二解調電路，其中在該第一解調電路中所解調之電性信號的極性係與在該第二解調電路中所解調之電性信號的極性相反，其中該邏輯電路係組構以當該天線電路傳送資料時，選擇該第一解調信號產生電路中所解調之信號，以及其中該邏輯電路係組構以當該天線電路接收資料時，選擇該第二解調信號產生電路中所解調之信號。
  7. 如申請專利範圍第6項之半導體裝置，其中該第二解調信號產生電路包含：一第一偏壓電路，係電性連接至該第一解調電路及該比較器；以及一第二偏壓電路，係電性連接至該第二解調電路及該比較器。
  8. 如申請專利範圍第6項之半導體裝置，其中該第二解調信號產生電路包含一類比緩衝器電路，該類比緩衝器電路係電性連接至該比較器。
  9. 如申請專利範圍第6項之半導體裝置，其中該邏輯電路包含：一選擇器電路，係組構以選擇該第一解調信號產生電路中所解調之信號及該第二解調信號產生電路中所解調之信號的其中之一者；以及一控制電路，係組構以控制該選擇器電路。
  10. 如申請專利範圍第6項之半導體裝置，進一步包含一記憶體電路及一調變電路，其中該邏輯電路包含：一選擇器電路，係組構以選擇該第一解調信號產生電路中所解調之信號及該第二解調信號產生電路中所解調之信號的其中之一者；一記憶體控制電路，係組構以自該記憶體電路讀取資料；以及一控制電路，係組構以控制該選擇器電路及該記憶體控制電路，以及其中該控制電路係組構以依據自該記憶體電路所讀取之該資料來產生將被傳送至該調變電路的信號。
  11. 如申請專利範圍第6項之半導體裝置，進一步包含一電池，其中電力係藉由自該天線電路所輸入之信號以儲存。
  12. 一種卡片，其中在該卡片之上係安裝有如申請專利範圍第6項之半導體裝置。
TW098131224A 2008-09-19 2009-09-16 半導體裝置 TWI455036B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008241436 2008-09-19

Publications (2)

Publication Number Publication Date
TW201025141A TW201025141A (en) 2010-07-01
TWI455036B true TWI455036B (zh) 2014-10-01

Family

ID=42037041

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098131224A TWI455036B (zh) 2008-09-19 2009-09-16 半導體裝置

Country Status (6)

Country Link
US (1) US8243863B2 (zh)
JP (1) JP5306128B2 (zh)
KR (1) KR101563139B1 (zh)
CN (1) CN102160295B (zh)
TW (1) TWI455036B (zh)
WO (1) WO2010032594A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101112017B (zh) * 2005-02-03 2011-06-01 富士通株式会社 无线通信系统及无线通信方法
KR101516660B1 (ko) * 2006-12-25 2015-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5563346B2 (ja) * 2010-03-29 2014-07-30 パナソニック株式会社 送電装置及びそれに用いられる波形モニタ回路
CN102468988A (zh) * 2010-11-11 2012-05-23 上海华虹集成电路有限责任公司 自动检测iso/iec14443协议中信号协议类型的装置
FR2980874B1 (fr) * 2011-09-30 2018-06-08 Proton World International N.V. Configuration du type de modulation d'un routeur de communication en champ proche
US9698728B2 (en) * 2012-12-13 2017-07-04 Texas Instruments Incorporated Digital isolator
TWI638541B (zh) * 2013-05-28 2018-10-11 新力股份有限公司 通信裝置、通信系統及通信方法
US9413431B2 (en) * 2013-09-03 2016-08-09 Favepc Inc. Transceiver
US9646992B2 (en) * 2015-09-03 2017-05-09 Kabushiki Kaisha Toshiba Semiconductor memory
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
CN107862369A (zh) * 2017-11-13 2018-03-30 北京中电华大电子设计有限责任公司 一种提升超高波特率(vhbr)通信稳定性的方法
EP3496004B1 (en) * 2017-12-08 2020-11-25 Nxp B.V. Active receiver for connected rfid tags
GB201810633D0 (en) * 2018-06-28 2018-08-15 Univ Oxford Innovation Ltd Liquid crystal modulator
US11106965B2 (en) * 2019-08-28 2021-08-31 Electronics And Telecommunications Research Institute Radio frequency identification tag and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828627B2 (en) * 1999-11-18 2004-12-07 Kabushiki Kaisha Toshiba Semiconductor device
TW200826300A (en) * 2004-04-14 2008-06-16 Renesas Tech Corp Semiconductor device and manufacturing method thereof
US20080153450A1 (en) * 2006-12-25 2008-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3016919B2 (ja) 1991-08-28 2000-03-06 日本電気株式会社 ダイバーシチ受信装置
US6208062B1 (en) * 1997-08-18 2001-03-27 X-Cyte, Inc. Surface acoustic wave transponder configuration
ATE188052T1 (de) 1998-02-17 2000-01-15 Siemens Ag Datenträger und verfahren zum kontaktlosen empfang von daten und energie
CN1126338C (zh) * 1998-07-13 2003-10-29 皇家菲利浦电子有限公司 带有至少两个用于接收不同调制指数的ask信号的解调器的数据载体
JP2000172806A (ja) 1998-12-08 2000-06-23 Hitachi Ltd 非接触ｉｃカード
JP3784271B2 (ja) 2001-04-19 2006-06-07 松下電器産業株式会社 半導体集積回路とこれを搭載した非接触型情報媒体
JP2004215225A (ja) * 2002-12-17 2004-07-29 Sony Corp 通信システムおよび通信方法、並びにデータ処理装置
CN101112017B (zh) * 2005-02-03 2011-06-01 富士通株式会社 无线通信系统及无线通信方法
JP4900659B2 (ja) 2005-02-28 2012-03-21 株式会社半導体エネルギー研究所 半導体装置
EP1696368B1 (en) 2005-02-28 2011-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2007174130A (ja) * 2005-12-20 2007-07-05 Teruya:Kk マルチ通信方式対応センサ機能付きハイブリッド型ソフトｉｄタグ
US8161342B2 (en) * 2007-12-13 2012-04-17 Qualcomm Incorporated Forward and reverse shifting selective HARQ combining scheme for OFDMA systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828627B2 (en) * 1999-11-18 2004-12-07 Kabushiki Kaisha Toshiba Semiconductor device
TW200826300A (en) * 2004-04-14 2008-06-16 Renesas Tech Corp Semiconductor device and manufacturing method thereof
US20080153450A1 (en) * 2006-12-25 2008-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP5306128B2 (ja) 2013-10-02
CN102160295B (zh) 2013-11-20
TW201025141A (en) 2010-07-01
KR20110059882A (ko) 2011-06-07
CN102160295A (zh) 2011-08-17
KR101563139B1 (ko) 2015-10-26
WO2010032594A1 (en) 2010-03-25
US20100073137A1 (en) 2010-03-25
US8243863B2 (en) 2012-08-14
JP2010097602A (ja) 2010-04-30

Similar Documents

Publication Publication Date Title
TWI455036B (zh) 半導體裝置
CN103988213B (zh) 用于射频识别电路的天线接口
US7786863B2 (en) Information processing and wireless communication device wherein the resonant frequency of an antenna circuit is regularly corrected regardless of temperature
US8503931B2 (en) Tuneable NFC-enabled device
JP4994216B2 (ja) 半導体装置
US20100045446A1 (en) Rfid system using human body communication
US9054548B2 (en) Contactless power feeding system
US6848620B2 (en) Semiconductor integrated circuit
US20140073071A1 (en) Rfid integrated circuits with antenna contacts on multiple surfaces
US20090058190A1 (en) Power receiving device and power transfer system
US20140144992A1 (en) Rfid integrated circuits and tags with antenna contacts on multiple surfaces
CN103152037B (zh) 锁相环路、半导体器件以及无线芯片
TW200304265A (en) Rectifier utilizing a grounded antenna
US20070063041A1 (en) Information processing apparatus and loop antenna
KR101219068B1 (ko) 반도체 장치 및 이를 이용한 무선 통신 시스템
JP2003296683A (ja) 非接触ｉｃカード
US20130314048A1 (en) Battery device, battery management method, and electronic apparatus
US9431847B2 (en) Communication device, communication method, battery device, and electronic apparatus
JP4053840B2 (ja) 半導体集積回路
TWI474439B (zh) 半導體裝置
JP2004297779A (ja) 無線通信ｉｃおよびこれを用いた無線通信情報記憶媒体
JP2012138007A (ja) 非接触式携帯可能電子装置および非接触式ｉｃカード
KR20090127639A (ko) Ｒｆｉｄ 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees