KR101563139B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101563139B1
KR101563139B1 KR1020117008804A KR20117008804A KR101563139B1 KR 101563139 B1 KR101563139 B1 KR 101563139B1 KR 1020117008804 A KR1020117008804 A KR 1020117008804A KR 20117008804 A KR20117008804 A KR 20117008804A KR 101563139 B1 KR101563139 B1 KR 101563139B1
Authority
KR
South Korea
Prior art keywords
circuit
demodulation
signal
signal generation
antenna
Prior art date
Application number
KR1020117008804A
Other languages
English (en)
Other versions
KR20110059882A (ko
Inventor
히데토모 고바야시
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20110059882A publication Critical patent/KR20110059882A/ko
Application granted granted Critical
Publication of KR101563139B1 publication Critical patent/KR101563139B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/04—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H04B5/72—
    • H04B5/79—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13095—PIN / Access code, authentication

Abstract

본 발명은 판독기/기록기 등에 의한 동작의 간섭 없이 판독기/기록기로 및 판독기/기록기로부터 데이터를 송수신할 수 있는 반도체 장치를 제공한다. 무선 통신이 가능한 반도체 장치는 안테나 회로, 변조도가 95 % 이상 100 % 이하인 신호를 복조하는 생성하는 제 1 복조 신호 생성 회로, 변조도가 95 % 이상 100 % 이하 및 10 % 이상 30 % 이하인 신호를 복조하는 제 2 복조 신호 생성 회로, 및 제 1 복조 신호 생성 회로로부터의 복조 신호 및 제 2 복조 신호 생성 회로로부터의 복조 신호 중 하나를 선택하는 논리 회로를 포함한다. 안테나 회로가 전자파를 수신할 때, 논리 회로는 제 2 복조 신호 생성 회로로부터 복조 신호를 선택하고, 안테나 회로가 전자파를 송신할 때, 논리 회로는 제 1 복조 신호 생성 회로로부터의 복조 신호를 선택한다.

Description

반도체 장치{Semiconductor device}
본 발명은 무선 통신을 이용함으로써 비접촉으로 정보를 송수신할 수 있는 반도체 장치에 관한 것이며, 상기 반도체 장치가 탑재된 카드에 관한 것이다.
최근에, 대상물의 이력과 같은 정보를 명확히 하기 위해 개체 식별 정보가 개별 대상물에 제공되는 개체 인식 기술이 주목받고 있다. 특히, 전파를 통한 무선 통신을 이용함으로써 비접촉으로 데이터를 송수신할 수 있는 반도체 장치들의 개발이 진행되고 있다. 그러한 반도체 장치들은 IC 태그, RFID 태그 등으로 지칭되고, 이는 시장 등에서 물품들의 관리를 위해 사용되기 시작하고 있다.
일반적으로, 실용화된 RFID 태그 등으로 지칭되는 많은 물체들은, 각각 트랜지스터 등으로 구성된 회로를 갖는 소자 형성층 및 안테나 층을 포함한다. 무선 통신이 가능한 그러한 반도체 장치들은 전자파를 통해 판독기/기록기와 무선 통신을 수행하여, 반도체 장치들이 전원 장치로부터의 전력 및 판독기/기록기로부터의 데이터를 수신함으로써 동작될 수 있다. 판독기/기록기 및 반도체 장치 간의 무선 통신에서, 일반적으로, 송신측 장치(판독기/기록기)는 변조된 반송파를 송신하고, 수신측 장치(반도체 장치)는 반송파를 복조하여, 데이터가 추출되고, 정보가 송수신된다.
무선 통신이 가능한 반도체 장치들에서, 반송파를 변조하는 방법들 중 하나의 방법으로서 진폭 변조 방법(ASK(amplitude shift keying) 변조 방법)이 존재한다. ASK 변조 방법은, 반송파의 진폭에서의 차이의 생성 및 변조 신호로서 이러한 진폭 차이의 사용에 의해 정보를 송신하는 방법이다. 여기서, 로우 상태에서의 진폭(신호선(진폭 피크) 및 기준 라인(진폭 중심) 간의 차이)이 a이고, 하이 상태에서의 진폭(신호선(진폭 피크) 및 기준 라인(진폭 중심) 간의 차이)가 b일 때, 변조도(modulation factor) m는 m=(b-a)/(b+a)로서 표현될 수 있다. 송신측 장치는 무선 통신을 수행하는 송신측 장치 및 수신측 장치 양자에 따른 방법에 의해 변조도를 결정할 수 있다. 수신측 장치는 변조도가 송신측 장치에 의해 결정된 변조 신호를 수신하고, 변조 신호를 복조한다.
그러나, 무선 통신이 가능한 반도체 장치가 미세한 반도체 소자가 제공되는 집적 회로를 포함하기 때문에, 소자 특성의 편차 등의 문제점이 발생하고, 양호한 전기 특성을 갖는 반도체 장치를 제조하는 것이 어렵다. 따라서, 다양한 개선에 의해 양호한 전기적 특성을 갖는 반도체 장치가 제안되었다(예를 들면, 참조 문헌 1을 참조).
무선 통신이 가능한 반도체 장치가 통신으로서 다양한 표준들에 기초하여 통신 방법에 따라 신호의 송신, 수신 등을 수행한다는 것을 유의하라. 근방형 무선 IC 카드의 표준인 ISO/IEC 15693로 표준화된 통신 방법에서, 13.56 MHz 반송파는 100 % 또는 10 %의 변조도를 획득하도록 변조되고, 데이터는 펄스 위치의 변조 위치의 변경에 의해 데이터 식별하는 펄스 위치 변조 방법으로 부호화된다. ISO/IEC 15693와 같은 표준으로서 ISO/IEC 14443(TYPE-A) 및 ISO/IEC 18000-3이 존재한다. ISO/IEC 14443(TYPE-A)에서, 변조도가 100 %인 반송파는 초기 진폭(변조가 없는 상태에서의 진폭)이 5 % 이하인 진폭으로 표현된다고 규정된다.
따라서, 변조도가 10 %인 신호를 복조하기 위해 다양한 방법들이 고려된다(예를 들면, 참조 문헌 2 참조).
일본 공개 특허 공보 제 2006-268838 호 일본 공개 특허 공보 제 2000-172806 호
일반적으로, 수신측 장치는 복조 회로, 전원 회로, 변조 회로 등을 갖는 아날로그 회로, 및 아날로그 회로에 접속된 디지털 회로를 포함한다. 복조 회로의 출력으로서, 복조 신호는 아날로그 회로로부터 출력되고 디지털 회로에 입력된다. 변조도가 100 %인 반송파가 무선 통신에서 사용될 때, 진폭이 0인 상태(진폭 피크 및 기준 라인이 서로 일치하는 상태)가 포함된다. 따라서, 특히, 수신된 전자파를 통해 전원 장치로부터 전력을 생성함으로써 동작하는 반도체 장치에서, 무선 통신에서 사용되는, 변조도가 100 %인 반송파의 진폭이 0 일 때, 전원 장치로부터 전력을 획득하는 것이 어렵다. 따라서, 반도체 장치의 동작이 지장을 받는다. 그러한 반도체 장치에서, 변조도가 작은 반송파(예를 들면, 변조도가 10 %인 반송파)를 사용하여 전력을 공급하기 위해 특정 진폭이 확보되고, 따라서, 반도체 장치가 동작될 수 있다.
도 5는 변조도가 100 %인 반송파를 복조하는 일반적인 복조 회로의 회로 구성을 예시한다. 도 5에 예시된 회로는 입력부(400), 출력부(416), 제 1 다이오드(404), 제 2 다이오드(406), 제 1 저항(408), 제 2 저항(412), 제 1 용량(402), 제 2 용량(410), 및 제 3 용량(414)을 포함한다. 도 5에 예시된 회로에서, 입력부(400)는 제 1 용량(402)의 하나의 단부에 접속된다. 제 1 용량(402)의 다른 단부는 제 1 다이오드(404)의 양극 및 제 2 다이오드(406)의 음극에 접속된다. 제 1 다이오드(404)의 음극은 제 1 저항(408), 제 2 용량(410), 및 제 2 저항(412)의 하나의 단부들 각각에 접속된다. 제 2 저항(412)의 다른 단부는 제 3 용량(414)의 하나의 단부 및 출력부(416)에 접속된다. 또한, 제 2 다이오드(406)의 양극, 제 1 저항(408), 제 2 용량(410), 및 제 3 용량(414)의 다른 단부들 각각은 기준 전위(Vss)에 접속된다.
도 5에 예시된 회로가 변조도가 큰 반송파(예를 들면, 변조도가 100 %인 반송파)를 복조할 수 있지만, 변조도가 작은 반송파(예를 들면, 변조도가 10 %인 반송파)를 복조하는 것은 어렵다.
따라서, 코일에 의해 수신된 신호로부터 타입 A(ISO 14443-A) 100 % ASK 신호(변조도가 100 %인 신호)에 포함된 데이터를 재생하는 제 1 복조 수단, 코일에 의해 수신된 신호로부터 타입 B(ISO 14443-B) 10 % ASK 신호(변조도가 10 %인 신호)에 포함된 데이터를 재생하는 제 2 복조 수단, 및 재생된 신호들을 선택하는 선택수단이 참조 문헌 2에 제안된 회로 구성으로 제공된다. 또한, 선택 수단을 제어하기 위해, 제 1 복조 수단의 재생된 신호 및 송신 신호를 입력하여 선택 제어 신호를 생성하는 제어 수단이 제공된다.
그리고, 제 1 복조 수단의 재생된 신호 또는 제 2 복조 수단의 재생된 신호는 선택 수단에 의해 선택된다. 또한, 선택 수단은 제어 수단에 의해 제어되어, 선택 수단은 제 2 복조 수단(또는 제 1 복조 수단)의 재생된 신호를 선택한다. 제 1 복조 수단이 재생 데이터를 검출할 때, 선택 수단은 그때부터 제 1 복조 수단(또는 제 2 복조 수단)의 재생된 신호를 선택한다.
참조 문헌 2에서, 선택 수단은 항상 제 2 복조 수단(또는 제 1 복조 수단)의 재생된 신호를 선택하도록 설정된다. 제 1 복조 수단의 재생된 신호(제 1 복조 수단에 의해 재생된 100 % ASK 신호)는 제어 수단에 입력되고, 제 1 복조 수단의 재생된 신호(제 1 복조 수단에 의해 재생된 100 % ASK 신호)를 선택하는 선택 제어 신호는 제어 수단으로부터 선택 수단으로 출력된다. 선택 제어 신호가 선택 수단에 입력될 때, 선택 수단은 그때부터 제 1 복조 수단의 재생된 신호를 선택한다. 이러한 구조에 의해, 제 1 복조 수단의 재생된 신호가 선택되므로, 코일이 판독기/기록기에 송신된 신호를 다시 수신할 때조차, 신호가 다시 복조되지 않는다.
그러나, 참조 문헌 2에 개시된 구조에서, 제 1 복조 수단의 재생된 신호가 선택 수단에 의해 선택된 후에, 코일에 의해 수신된 10 % ASK 신호가 제 1 복조 수단에 입력될 때, 10 % ASK 신호에 포함된 데이터는 100 % ASK 신호에 포함된 데이터를 재생하는 제 1 복조 수단에서 재생될 수 없다. 또한, 10 % ASK 신호에 포함된 데이터가 재생될 때조차, 10 % ASK 신호는 제 1 복조 수단에 포함된 트랜지스터들의 특성의 변동으로 인해 연속적으로 및 안정적으로 재생되는 것이 보장되지 않는다.
참조 문헌 2에서, 카드에서 판독기/기록기로의 송신 신호가 생성될 때, 제 2 복조 수단(또는 제 1 복조 수단)의 재생된 신호는 제어 수단에 의해 제어되는 선택 수단에 의해 선택된다. 그후, 선택된 재생된 신호에 따라, 판독/기록 제어 수단은 EEPROM와 같은 비휘발성 메모리로부터 데이터를 판독하고 비휘발성 메모리에 데이터를 기록한다.
ISO/IEC 15693으로 표준화된 통신 방법에 의해, 판독기/기록기 및 복수의 카드들(또는 칩들)이 데이터를 서로 송수신하는 경우에서 충돌 방지 대책으로서, 데이터 통신 영역은 일정 시간 간격들에서 복수의 영역들로 분할되도록 설정되고, 데이터는 분할된 영역들 중 임의의 영역에 의해 송수신되도록 설정된다. 이러한 통신 방법에 의해, 특정 카드가 데이터를 송수신하는 영역과 상이한 영역에서 일부 경우들에서 데이터가 다른 카드들에 의해 송수신된다.
그러나, 참조 문헌 2에 개시된 구조에서, 제 2 복조 수단(또는 제 1 복조 수단)의 재생된 신호가 카드(또는 칩)에 의해 송신된 신호를 사용하여 선택 수단에 의해 선택되기 때문에, 신호가 다시 수신될 때에도, 카드(또는 칩)에 의해 송신된 신호는 제 2 복조 수단(또는 제 1 복조 수단)에 의해 복조되지 않는다. 한편, 다른 카드들(또는 칩들)에서 판독기/기록기로 송신된 신호들이 제 2 복조 수단(또는 제 1 복조 수단)에 의해 수신 및 복조되어 카드는 디스에이블 또는 오작동될 수 있다.
상기 문제점들에 관하여, 본 발명의 하나의 실시 형태의 목적은, 판독기/기록기로의 송신 신호에 의한 동작의 간섭 없이 판독기/기록기로 및 판독기/기록기로부터 데이터를 송수신할 수 있는 반도체 장치, 및 반도체 장치를 갖는 카드(또는 칩)를 제공하는 것이다.
또한, 본 발명의 하나의 실시 형태의 또 다른 목적은, 판독기/기록기로 및 판독기/기록기로부터 데이터를 송수신할 수 있는 반도체 장치가 탑재된 복수의 카드들(또는 칩들)이 존재하는 경우에서도 판독기/기록기로 및 판독기/기록기로부터 데이터를 안정적으로 송수신할 수 있는 카드(또는 칩)를 제공하는 것이다.
본 발명의 하나의 실시 형태에 따라, 반도체 장치는 안테나 회로, 제 1 복조 신호 생성 회로, 제 2 복조 신호 생성 회로, 및 제 1 복조 신호 생성 회로로부터 복조 신호를 선택하거나 제 2 복조 신호 생성 회로로부터 복조 신호를 선택하는 논리 회로를 포함한다. 구체적으로, 반도체 장치는 변조도가 100 %인 반송파로부터 복조 신호를 생성하는 제 1 복조 신호 생성 회로, 변조도가 10 %인 반송파 및 변조도가 100 %인 반송파로부터 복조 신호를 생성하는 제 2 복조 신호 생성 회로, 및 제 1 복조 신호 생성 회로로부터의 복조 신호 및 제 2 복조 신호 생성 회로로부터의 복조 신호가 입력되고 복조 신호들 중 어느 하나를 선택하는 논리 회로를 포함한다.
또한, 안테나 회로가 판독기/기록기로부터 데이터를 수신할 때, 논리 회로는 제 2 복조 신호 생성 회로로부터 복조 신호를 선택한다. 안테나 회로가 판독기/기록기에 데이터를 송신할 때, 논리 회로는 제 1 복조 신호 생성 회로로부터 복조 신호를 선택한다.
본 명세서에서 논리 회로는 디지털 회로에 특정 목적을 달성하도록 제공된 복수의 회로들로 구성된 회로를 지칭한다는 것을 유의하라.
"변조도 10 %인 경우" 및 "변조도가 100 %인 경우"가 본 명세서에 기재되었지만, 10 % 이상 30 % 이하인 변조도 범위가 "변조도가 10 %인 경우"로서 통상적으로 기재된다는 것을 유의하라. 또한, 95 % 이상 및 100 % 이하인 변조도 범위는 통상적으로 "변조도가 100 %인 경우"로서 기재된다.
본 발명의 하나의 실시 형태에 따라, 반도체 장치는 변조도가 100 %인 반송파를 복조하는 제 1 복조 신호 생성 회로, 변조도가 10 %인 반송파 및 변조도가 100 %인 반송파를 복조하는 제 2 복조 신호 생성 회로, 및 제 1 복조 신호 생성 회로로부터의 복조 신호 또는 제 2 복조 신호 생성 회로로부터의 복조 신호를 선택하는 논리 회로를 포함한다. 반도체 장치는 변조도가 100 %인 반송파, 변조도가 10 % 반송파 양자를 복조할 수 있다.
또한, 안테나 회로가 데이터를 송신할 때, 제 1 복조 신호 생성 회로에 의해 복조된 신호는 논리 회로에 의해 선택되고, 안테나 회로가 데이터를 수신할 때, 제 2 복조 신호 생성 회로에 의해 복조된 신호는 논리 회로에 의해 선택된다. 따라서, 반도체 장치가 판독기/기록기로의 송신 신호를 수신할 때조차, 송신 신호가 다시 복조되지 않아, 반도체 장치의 동작이 송신 신호에 의해 방해를 받지 않는다. 따라서, 반도체 장치가 탑재된 카드(또는 칩)에서, 카드 자체로 인한 디스에이블 또는 오동작이 방지될 수 있고, 데이터는 판독기/기록기로 및 판독기/기록기로부터 안정적으로 송수신될 수 있다.
또한, 안테나 회로가 데이터를 송신할 때, 제 1 복조 신호 생성 회로에 의해 복조된 신호는 논리 회로에 의해 선택되고, 안테나 회로가 데이터를 수신할 때, 제 2 복조 신호 생성 회로에 의해 복조된 신호는 논리 회로에 의해 선택된다. 따라서, 하나의 카드가 판독기/기록기에 의해 생성된 자계에 의해 동작되는 범위에서, 반도체 장치가 탑재된 카드(이후에 하나의 카드로서 지칭됨) 이외의 복수의 카드들(또는 칩들)이 존재하는 경우에서조차, 송신 신호들이 하나의 카드에 의해 수신될 때에도 다른 카드들로부터의 송신 신호들은 복조되지 않는다. 따라서, 하나의 카드는 다른 카드들로 인한 디스에이블 또는 오작동이 방지될 수 있고, 이로써, 데이터는 판독기/기록기로 및 판독기/기록기로부터 안정적으로 송수신될 수 있다.
도 1은 본 발명의 하나의 실시 형태에 따른 반도체 장치의 예를 예시한 도면.
도 2는 본 발명의 하나의 실시 형태에 따른 반도체 장치의 예를 예시한 도면.
도 3은 본 발명의 하나의 실시 형태에 따른 반도체 장치의 예를 예시한 도면.
도 4는 본 발명의 하나의 실시 형태에 따른 반도체 장치의 전원 회로의 예를 예시한 도면.
도 5는 본 발명의 하나의 실시 형태에 따른 반도체 장치의 제 1 복조 신호 생성 회로의 예를 예시한 도면.
도 6은 본 발명의 하나의 실시 형태에 따른 반도체 장치의 제 2 복조 신호 생성 회로의 예를 예시한 도면.
도 7a 및 도 7b는 본 발명의 하나의 실시 형태에 따른 반도체 장치의 제 1 및 제 2 복조 회로의 예를 각각 예시한 도면.
도 7c 내지 도 7e는 본 발명의 하나의 실시 형태에 따른 반도체 장치의 예를 각각 예시한 도면.
도 8a 및 도 8b는 도 7d 및 도 7e에 예시된 TFT들 중 임의의 TFT를 사용하여 형성된 제 1 복조 회로의 부분의 예를 각각 예시한 도면.
도 8c 및 도 8d는 본 발명의 하나의 실시 형태에 따른 도 7d 및 도 7e에 예시된 TFT들 중 임의의 TFT를 사용하여 형성된 제 2 복조 회로의 부분의 예를 각각 예시한 도면.
도 9는 본 발명의 하나의 실시 형태에 따른 반도체 장치의 바이어스 회로의 예를 예시한 도면.
도 10은 본 발명의 하나의 실시 형태에 따른 반도체 장치의 비교기의 예를 예시한 도면.
도 11a 및 도 11b는 본 발명의 하나의 실시 형태에 따른 반도체 장치의 아날로그 버퍼 회로의 예를 각각 예시한 도면.
도 12는 본 발명의 하나의 실시 형태에 따른 반도체 장치의 선택기 회로의 예를 예시한 도면.
도 13a 내지 도 13e는 본 발명의 하나의 실시 형태에 따른 반도체 장치의 안테나 회로에 제공된 안테나의 형상의 예를 각각 예시한 도면.
도 14a 내지 도 14f는 실시 형태 3를 각각 예시하는 본 발명의 도면들.
도 15는 본 발명의 하나의 실시 형태에 따른 반도체 장치의 예를 예시한 도면.
이후에, 실시 형태들은 첨부한 도면들을 참조하여 실시 형태들에 의해 완전히 설명될 것이다. 그러나, 본 발명은 많은 상이한 형태들로 구현될 수 있고, 변경들 및 수정들이 본 발명의 사상 및 범위를 벗어나지 않는다면, 형태들 및 그의 상세들에 대한 다양한 변경들 및 수정들이 당업자에게 명백할 것이다. 따라서, 본 발명은 이하에 설명되는 실시 형태들에 기재된 것에 제한되는 것으로 해석되어서는 안 된다.
(실시 형태 1)
본 실시 형태에서, 반도체 장치의 구성의 예가 도 1, 도 2, 도 3, 도 4, 도 5, 도 6, 도 7a 내지 도 7e, 도 8a 내지 도 8d, 도 9, 도 10, 도 11a 및 도 11b, 도 12 및 도 13a 내지 도 13e를 참조하여 설명될 것이다.
본 발명의 반도체 장치는 도 2에 예시된다. 도 2에서, 반도체 장치(100)는 전자파에 의해 데이터를 무선으로 판독기/기록기(110)로 및 판독기/기록기(110)로부터 송수신한다. 또한, 반도체 장치(100)는 판독기/기록기(110)로부터 전력이 무선으로 공급된다.
판독기/기록기(110)는 통신선(118)을 통해 제어 장치(120)에 접속되는 것이 바람직하다. 제어 장치(120)는 판독기/기록기(110)와 반도체 장치(100) 간의 통신을 제어한다.
반도체 장치(100)는 안테나 회로(102), 아날로그 회로(104), 논리 회로(106), 및 메모리 회로(108)를 포함한다. 아날로그 회로(104)는 복조 신호 생성 회로(150), 변조 회로(114), 및 전원 회로(112)를 갖는다. 논리 회로(106)는 선택기 회로(109)를 포함한다.
또한, 반도체 장치(100)는 안테나를 포함하지 않지만, 외부 안테나에 접속하는데 사용되는 배선을 포함한다. 이러한 경우에, 개별적으로 제작된 안테나가 배선에 접속된다. 배선에 전기적으로 접속된 접속 단자(단자 전극)는 배선 및 안테나를 접속하는데 사용될 수 있다.
반도체 장치(100)가 상기 구성으로 제한되지 않고, 중앙 처리 장치(이후에 CPU로 지칭됨), 센서 소자, 인터페이스 회로, 클록 생성 회로 등이 포함될 수 있다는 것을 유의하라.
클록 생성 회로는 안테나 회로(102)에서 생성된 AC 유도 전압에 기초하여 논리 회로(106), 메모리 회로(108) 등의 동작들에서 필요한 주파수를 갖는 클록 신호를 생성하고 각각의 회로에 공급하는 회로를 지칭한다는 것을 유의하라. 발진 회로 또는 주파수 분할 회로가 클록 생성 회로로 사용될 수 있다.
무선 통신이 가능한 반도체 장치는 전원 장치(축전부)를 내장하는 액티브형 및 외부로부터 전파(또는 전자파)의 전력을 이용하여 구동하는 패시브형으로 대략 분류된다. 또한, 외부로부터 전파(또는 전자파)의 전력을 이용하여 전원 장치(축전부)를 충전하는 세미-액티브로 지칭되는 형태가 존재한다. 본 실시 형태는, 반도체 장치(100)가 전자파가 판독기/기록기(110)로부터 수신되고 전자파의 전력이 반도체 장치를 구동하도록 공급되는 패시브형인 경우를 설명하지만, 본 실시 형태는 이에 제한되지 않는다. 즉, 반도체 장치(100)는 액티브형일 수 있다.
판독기/기록기(110)로부터 송신된 전자파에서, 특정 주파수를 갖는 반송파는 부반송파로부터 변조된다. 부반송파에 포함된 신호는 판독기/기록기(110)로부터 반도체 장치(100)로 송신되는 이진화된 디지털 신호이다. 반송파의 변조 방법에 관하여, 진폭을 변경하는 ASK 변조 방법, 주파수를 변경하는 FSK(frequency shift keying) 변조 방법, 및 위상을 변경하는 PSK(phase shift keying) 변조 방법이 존재한다. 본 실시 형태에서, ASK 변조 방법에 의해 변조된 전자파가 복조되는 경우가 설명된다.
안테나 회로(102)는 안테나 및 용량을 포함한다. 안테나 회로(102)는 판독기/기록기(110)로부터 송신된 전파(또는 전자파)를 수신하고, 이때 획득된 신호를 아날로그 회로(104)에 포함된 전원 회로(112), 제 1 복조 신호 생성 회로(201), 및 제 2 복조 신호 생성 회로(202) 각각에 입력한다(도 3 참조). 또한, 안테나 회로(102)는 반송파가 변조 회로(114)로부터 변조된 신호를 수신하고, 응답 신호를 판독기/기록기(110)에 송신한다.
바람직하게 안테나 및 정류 회로를 갖는 안테나 회로(102)는 판독기/기록기(110)로부터 송신된 전자파를 수신하고, AC 유도 전압을 생성한다. 유도 전압은 반도체 장치(100)의 전원 장치로부터의 전력이 되고, 또한 판독기/기록기(110)로부터 송신된 데이터를 포함한다.
본 실시 형태에서 사용될 수 있는 안테나의 형상은 특별히 제한되지 않는다. 따라서, 반도체 장치(100)에 포함된 안테나 회로(102)의 신호의 송신 방법으로서, 전자 결합 방법, 전자 유도 방법, 전자파 방법 등이 사용될 수 있다. 송신 방법은 장치의 의도된 용도를 고려하여 실시자에 의해 적절히 선택될 수 있다. 따라서, 최적의 길이 및 형상을 갖는 안테나가 송신 방법에 따라 제공될 수 있다. 본 실시 형태에서, 신호 송신 방법으로서, 13.56 MHz의 통신 주파수를 갖는 전자 유도 방법이 사용되는 것이 바람직하다.
송신 방법으로서, 전자 결합 방법 또는 전자 유도 방법(예를 들면, 13.56 MHz 대역)을 적용하는 경우에, 안테나로서 기능하는 도전막은 전계 밀도의 변화에 의해 발생하는 전자 유도를 이용하기 위해 고리형(예를 들면, 루프 안테나) 또는 나선형(예를 들면, 스파이럴 안테나)으로 형성된다.
송신 방법으로서 전파 방법들 중 일종인 마이크로파 방법(예를 들면, UHF 대역(860 MHz 내지 960 MHz), 2.45 GHz 대역 등)을 사용하는 경우에, 안테나로서 기능하는 도전막의 길이 및 형상은 신호 송신에서 사용되는 전파의 파장을 고려하여 적절히 설정될 수 있다. 예를 들면, 안테나로서 기능하는 도전막은 선형(예를 들면, 다이폴 안테나), 평탄한 형상(예를 들면, 패치 안테나) 등으로 형성될 수 있다. 안테나로서 기능하는 도전막의 형상은 선형으로 제한되지 않고, 안테나로서 기능하는 도전막은 전파의 파장을 고려하여 곡선형, 구불구불한 형상 또는 그의 조합으로 형성될 수 있다.
도 13a 내지 도 13e는 안테나 회로(102)에 제공된 안테나의 형상의 예를 각각 예시한다. 예를 들면, 도 13a에 예시된 바와 같이, 안테나(1201)가 신호 처리 회로가 제공된 칩(1200) 주위에 배치된 레이아웃이 사용될 수 있다. 또한, 도 13b에 예시된 바와 같이, 얇은 안테나(1203)는 신호 처리 회로가 제공된 칩(1202) 주위에 배치될 수 있다. 또한, 도 13c에 예시된 바와 같이, 고주파수 전자파를 수신하기 위한 안테나(1205)와 동일한 형상의 안테나가 신호 처리 회로가 제공된 칩(1204)에 배치되는 레이아웃이 사용될 수 있다. 또한, 도 13d에 예시된 바와 같이, 안테나의 형상은, 신호 처리 회로가 제공된 칩(1206)에 대해 180°의 무지향성(omnidirectional)(어느 방향에서도 신호 수신 가능)인 안테나(1207)와 동일한 형상으로 배치될 수 있다. 부가적인 대안으로서, 도 13e에 예시된 바와 같이, 긴 막대 형상을 갖는 안테나(1209)의 형상과 동일한 형상의 안테나가 신호 처리 회로가 제공된 칩(1208)에 배치되는 레이아웃이 사용될 수 있다. 안테나 회로(102)는 상기 형상들을 갖는 안테나들의 조합으로 형성될 수 있다.
도 13a 내지 도 13e에서, 신호 처리 회로가 제공된 칩(1200) 등과 안테나(1201) 등 간의 접속 방법은, 신호가 칩과 안테나 사이에 송수신될 수 있는 한 특별히 제한되지 않는다. 예로서 도 13a를 제공하면, 안테나(1201) 및 신호 처리 회로가 제공된 칩(1200)은 배선 접속 또는 범프 접속에 의해 서로 접속된다. 또한, 칩의 일부가 안테나(1201)에 부착될 전극으로서 사용될 수 있다. 이러한 방법에서, 칩(1200)은 이방성 도전막(이후에 ACF(anisotropic conductive film)로 지칭됨)을 사용하여 안테나(1201)에 부착될 수 있다.
또한, 안테나의 적절한 길이는 수신할 신호의 주파수에 따라 상이하다. 예를 들면, 2.45 GHz의 주파수가 사용되는 경우에, 안테나의 길이는 대략 60 nm(1/2 파장) 또는 대략 30 nm(1/4 파장)일 수 있다.
도 4에서, 전원 회로(112)는, 안테나 회로(102)에서 발생된 유도 전압을 다이오드 등에 의해 정류하고, 용량을 사용하여 유도 전압을 안정화하여, 기준 전위(기준 라인의 전위)와 일정한 전위차를 갖는 안정된 전위를 유지하도록 조정한다.
논리 회로(106)는 명령을 분석하고, 메모리 회로(108)에서의 데이터 입력 및 출력을 제어하고, 외부로 송신될 데이터를 변조 회로(114)에 출력하는 동작들 등을 복조 신호 생성 회로(150)에 의해 복조된 신호에 따라 수행한다. 논리 회로(106)는, 메모리 회로(108)를 제어하는 신호를 생성하는 회로 이외에, 복호화 회로, 정보 판정 회로 등을 포함하는 것이 바람직하다. 또한, 논리 회로(106)는, 반도체 장치(100)로부터 판독기/기록기(110)로 송신되는 메모리 회로(108)로부터 추출된 데이터의 일부 또는 전부를 부호화된 신호로 변환하는 회로를 포함할 수 있다.
우선, 논리 회로(106)는 아날로그 회로(104)로부터 공급되는 전원 전압, 2 개의 유형의 복조 신호들(제 1 복조 신호 및 제 2 복조 신호) 및 리셋 신호를 수신한다. 그후, 제 1 복조 신호 또는 제 2 복조 신호는 제 1 복조 신호의 파형의 조건에 따라 선택기 회로(109)에 의해 선택되어, 사용될 복조 신호 생성 회로로부터의 복조 신호가 결정된다. 다음에, 선택기 회로(109)에 의해 선택된 복조 신호는 논리 회로(106)에 포함된 또 다른 회로에 송신되고, 선택된 복조 신호에 포함된 데이터의 내용에 따라 반도체 장치(100)가 동작하도록 주어진 명령이 실행된다. 예를 들면, 선택된 복조 신호에 포함된 데이터의 내용이 "메모리 회로(108) 내의 데이터로 판독기/기록기(110)에 응답하라"는 것일 때, 데이터는 메모리 회로(108)를 액세스함으로써 획득되고, 변조 회로(204)에 송신된다.
메모리 회로(108)는 메모리 소자를 포함하고, 적어도 고유한 데이터(개체 식별 정보 등)을 반도체 장치(100)에 저장한다. 메모리 회로(108)에서의 데이터의 기록 및 판독은 논리 회로(106)에 포함된 메모리 제어 회로(132)(도 1 참조)에 의해 제어된다.
메모리 회로(108)는 유기 메모리, DRAM(dynamic random access memory), SRAM(static random access memory), FeRAM(ferroelectric random access memory), 마스크 ROM(mask read only memory), PROM(programmable read only memory), EPROM(electrically programmable read only memory), EEPROM(electrically erasable programmable read only memory), 플래시 메모리 중 하나 이상을 포함한다.
유기 메모리는 유기 화합물을 포함하는 층이 한 쌍의 도전층들 사이에 개재된 간단한 구조를 갖고, 따라서, 이것은 적어도 2 개의 이점들을 갖는다. 하나는, 제조 공정이 간략화될 수 있다는 것이고, 이는 비용 감소를 허용한다. 다른 이점은, 용이하게 축소되는 적층이 사용되기 때문에 메모리 회로의 면적을 감소시키는 것이 용이하고, 용량의 증가가 실현될 수 있다는 것이다. 따라서, 메모리 회로(108)에 유기 메모리를 사용하는 것이 바람직하다.
메모리 소자의 메모리 내용이 반도체 장치(100)에 고유한 데이터(개체 식별 정보 등)이면, 전원 없이 메모리를 저장할 수 있는 비휘발성 메모리가 사용되는 것이 바람직하다. 반면에, 반도체 장치(100)에 의해 수행되는 처리에서 사용되는 일시적인 메모리가 저장되면, 휘발성 메모리가 사용될 수 있다. 특히, 반도체 장치(100)가 어떠한 전지도 갖지 않는 소위 패시브형의 경우에, 비휘발성 메모리가 사용되는 것이 바람직하다. 또한, 보안을 고려하여, 고유한 데이터를 반도체 장치(100)에 저장하기 위해 재기록 불가능한 메모리가 사용되는 것이 바람직하다.
아날로그 회로(104)는 복조 신호 생성 회로(150) 및 변조 회로(114)를 갖는다. 복조 신호 생성 회로(150)는 안테나 회로(102)에서 발생된 유도 전압에 포함된 데이터를 복조 및 추출한다. 변조 회로(114)는 논리 회로(106)로부터의 신호에 따라 부하 변조를 안테나 회로(102)로 전한다.
도 2의 아날로그 회로(104)는 도 3을 참조하여 상세히 설명된다. 아날로그 회로(104)는 전원 회로(112), 제 1 복조 신호 생성 회로(201), 제 2 복조 신호 생성 회로(202), 변조 회로(204), 입력/출력부(206), 제 1 출력부(208), 제 2 출력부(210), 제 3 출력부(212), 제 4 출력부(214), 및 입력부(218)를 포함한다.
아날로그 회로(104)는 안테나 회로(102)의 출력 신호로부터 전원 전압, 제 1 복조 신호, 제 2 복조 신호, 및 리셋 신호를 생성한다. 입력/출력부(206)는 안테나 회로(102)에 접속되고, 반송파를 수신 및 송신한다. 제 1 출력부(208)는 모든 회로 블록들에 접속되고, 전원 전압을 이에 공급한다. 제 2 출력부(210)는 모든 회로 블록들에 접속되고, 이에 리셋 신호들을 공급한다. 제 3 출력부(212)는 논리 회로(106)에 포함된 선택기 회로(109)에 접속되고, 제 1 복조 신호를 출력한다. 제 4 출력부(214)는 논리 회로(106)에 포함된 선택기 회로(109)에 접속되고, 제 2 복조 신호를 출력한다. 입력부(218)는 논리 회로(106)에 접속되고, 변조 회로(204)에 의해 변조된 응답 신호를 이에 입력한다. 제 1 복조 신호 생성 회로(201)는 변조도가 100 %인 반송파를 복조하고, 제 2 복조 신호 생성 회로(202)는 변조도가 10 %이고 변조도가 100 %인 반송파를 복조한다. 반도체 장치(100)의 동작을 안정화하기 위해 레귤레이터 회로, 리미터 회로(limiter circuit) 등이 아날로그 회로(104)의 적소에 부가될 수 있다는 것을 유의하라.
도 2의 논리 회로(106)는 도 1을 참조하여 상세히 설명될 것이다. 논리 회로(106)는 선택기 회로(109), 제어 회로(131), 및 메모리 제어 회로(132)를 포함한다.
제 1 복조 신호 생성 회로(201)로부터의 복조 신호(이후에 또한 제 1 복조 신호로서 지칭됨) 및 제 2 복조 신호 생성 회로(202)로부터의 복조 신호(이후에 또한 제 2 복조 신호로 지칭됨)는 선택기 회로(109)에 입력된다. 선택기 회로(109)는 선택선을 통해 제어 회로(131)에 의해 제어된다. 선택기 회로(109)는 제 1 복조 신호 생성 회로(201)로부터의 복조 신호 또는 제 2 복조 신호 생성 회로(202)로부터의 복조 신호를 선택하고, 선택된 복조 신호를 제어 회로(131)에 출력한다.
메모리 제어 회로(132)는 제어 회로(131)로부터 입력된 인에이블(EN) 신호에 따라 어드레스 신호를 생성하고, 어드레스선을 통해 데이터를 메모리 회로(108)에 기록하고, 메모리 회로(108)로부터 데이터를 판독한다.
제어 회로(131)는, 메모리 회로(108)에 액세스함으로써 획득된 데이터에 따라 변조 회로(204)에 송신될 신호를 생성한다. 또한, 제어 회로(131)는 인에이블(EN) 신호를 생성하고 이를 메모리 제어 회로(132)에 출력한다.
제어 회로(131)는 제 1 복조 신호 생성 회로(201)로부터의 복조 신호 또는 제 2 복조 신호 생성 회로(202)로부터의 복조 신호를 복호화하는 복호화 회로, 또는 메모리 회로(108)로부터 획득된 데이터를 부호화하는 인코드 회로를 포함할 수 있다. 또한, 제어 회로(131)는 복조된 신호에 따라 명령을 분석 및 판정하는 정보 판정 회로를 포함할 수 있다. 정보 판정 회로는 송신 에러를 식별하는 CRC(cyclic redundancy checking) 기능을 가질 수 있다.
도 1의 논리 회로(106)의 동작이 이후에 설명된다. 선택기 회로(109)는 제 1 복조 신호 생성 회로(201)로부터의 복조 신호 또는 제 2 복조 신호 생성 회로(202)로부터의 복조 신호를 선택하기 위해 제어 회로(131)에 의해 제어된다. 이후에 동작 설명 중에 "하이"는, 선택기 회로(109)가 제 1 복조 신호 생성 회로(201)로부터의 복조 신호를 선택하도록 제어되는 상태를 나타낸다. 이후에 동작 설명 중에 "로우"는, 선택기 회로(109)가 제 2 복조 신호 생성 회로(202)로부터의 복조 신호를 선택하도록 제어되는 상태를 나타낸다.
반도체 장치(100)가 판독기/기록기(110)에 의해 생성된 자계에 의해 동작되는 범위에 반도체 장치(100)가 존재할 때, 제어 회로(131)는 로우로 고정되고, 반도체 장치(100)는 판독기/기록기(110)로부터 신호를 수신한다. 다음에, 반도체 장치(100)가 판독기/기록기(110)로부터의 명령의 종료를 나타내는 프레임의 종료(이후에 EOF(end of frame)로 지칭됨) 신호를 수신할 때, 제어 회로(131)는 하이로 설정되고, 기준 클록을 사용하여 EOF 신호의 카운트가 시작된다.
다음에, EOF 신호의 카운트 값이 소정의 값에 도달할 때, 제어 회로(131)는 로우로 설정되고, 반도체 장치(100)는 판독기/기록기(110)로부터 신호를 수신한다.
여기서, 표준들의 사양들은, 변조도가 100 %인 반송파에 의한 EOF 신호의 송신 및 변조도가 10 %인 반송파에 의한 EOF 신호의 송신 간에 상이하다. 변조도가 100 %인 EOF 신호가 판독기/기록기(110)에 의해 송신될 때, 판독기/기록기(110)로부터 송신된 EOF 신호와 다음의 EOF 신호 사이에 샌드위치된 기간(이후에, 상기 기간은 슬롯으로서 지칭됨)은 표준 응답 시간(반도체 장치(100)로부터의 응답을 위해 필요한 기간에 상당함)에 323.3㎲를 더한 시간을 필요로 한다. 반면에, 변조도가 10 %인 EOF 신호가 송신될 때, 슬롯은 프레임의 시작(이후에 SOF(start of frame)로 지칭됨) 신호의 송신을 위해 필요한 기간(상기 기간은 반도체 장치(100)로부터의 응답의 일부에서 필요한 기간에 상당함)에 323.3 ㎲를 더한 기간을 필요로 한다.
표준 응답 시간의 측정에 의해 EOF 신호의 카운트 값이 소정의 값에 도달하였는지가 결정된다. 표준 응답 시간 동안에, 제 1 복조 신호 생성 회로(201)의 신호가 선택된다. 따라서, 반도체 장치(100)로부터 판독기/기록기(110)로의 송신 신호(반도체 장치(100)의 응답 신호)가 반도체 장치(100)에 의해 수신될 때, 송신 신호는 다시 변조되지 않는다. 또한, 다른 카드들(칩들)로부터의 송신 신호들이 반도체 장치(100)에 의해 수신될 때, 송신 신호들은 제 2 복조 신호 생성 회로(또는 제 1 복조 신호 생성 회로)에 의해 복조되지 않는다. 반면에, 판독기/기록기(110)로부터 송신되는, 변조도가 100 %인 반송파는 제 1 복조 신호 생성 회로(201)에 의해 복조될 수 있다.
표준 응답 시간 후에, 제 2 복조 신호 생성 회로(202)의 신호는, 다음의 EOF 신호가 반도체 장치(100)에 의해 수신될 때까지 선택된다. 따라서, 판독기/기록기(110)로부터 송신되는, 변조도가 10 %인 반송파 및 변조도가 100 %인 반송파 양자가 복조될 수 있다.
상술된 바와 같이, 본 실시 형태의 반도체 장치는 변조도가 100 %인 반송파로부터 복조 신호를 생성하는 제 1 복조 신호 생성 회로(201), 변조도가 10 %인 반송파 및 변조도가 100 %인 반송파로부터 복조 신호를 생성하는 제 2 복조 신호 생성 회로(202), 및 제 1 복조 신호 생성 회로(201)로부터의 복조 신호 또는 제 2 복조 신호 생성 회로(202)로부터의 복조 신호를 선택하는 논리 회로(106)를 포함한다. 본 실시 형태의 반도체 장치는 변조도가 100 %인 반송파, 변조도가 10 % 반송파 양자를 복조할 수 있다.
또한, 안테나 회로(102)가 판독기/기록기(110)에 신호를 송신할 때, 제 1 복조 신호 생성 회로(201)에 의해 복조된 신호가 선택되고, 안테나 회로(102)가 판독기/기록기(110)로부터 신호를 수신할 때, 제 2 복조 신호 생성 회로(202)에서 복조된 신호가 선택된다. 따라서, 반도체 장치(100)가 판독기/기록기(110)로의 송신 신호를 수신할 때조차, 송신 신호가 다시 복조되지 않아, 반도체 장치(100)의 동작이 송신 신호에 의해 방해를 받지 않는다. 따라서, 반도체 장치(100)가 탑재된 카드(또는 칩)에서, 카드 자체로 인한 디스에이블 또는 오동작이 방지될 수 있고, 데이터는 판독기/기록기로 및 판독기/기록기로부터 안정적으로 송수신될 수 있다.
또한, 안테나 회로(102)가 신호를 판독기/기록기(110)에 송신할 때, 제 1 복조 신호 생성 회로(201)에서 복조된 신호가 선택되고, 안테나 회로(102)가 판독기/기록기(110)로부터 신호를 수신할 때, 제 2 복조 신호 생성 회로(202)에서 복조된 신호가 선택된다. 따라서, 반도체 장치(100)가 탑재된 카드(이후에 하나의 카드로서 지칭됨) 이외의 복수의 카드들(또는 칩들)이 하나의 카드가 판독기/기록기(110)에 의해 생성된 자계에 의해 동작되는 범위에 존재하는 경우에도, 송신 신호들이 하나의 카드에 의해 수신될 때에도 다른 카드들로부터의 송신 신호들은 복조되지 않는다. 따라서, 하나의 카드는 다른 카드들로 인한 디스에이블 또는 오작동이 방지될 수 있고, 이로써, 데이터는 판독기/기록기(110)로 및 판독기/기록기(110)로부터 안정적으로 송수신될 수 있다.
카드가 판독기/기록기(110)에 의해 생성된 자계에 의해 동작되는 범위에 상이한 카드(또는 칩)가 존재하지 않는 경우에, 제어 회로(131)가 제 2 복조 신호 생성 회로(202)의 신호를 선택하는 기능을 가질 수 있다는 것을 유의하라.
도 3의 전원 회로(112)의 구조의 예가 도 4를 참조하여 설명될 것이다. 전원 회로(112)는 제 1 용량(300), 2 개의 다이오드들이 제공된 정류부(302), 평활화 용량(304), 및 저항 및 용량이 제공된 지연 회로(306)를 포함한다. 전원 회로(112)는 안테나 회로(102)로부터의 출력 신호를 평활화하고, 전원 전압 및 논리 회로의 리셋 신호를 생성한다. 전원 전압은 기준 전위(기준 라인의 전위)로부터 일정 전위차를 갖는 안정된 전위를 갖도록 조정된다.
변조 회로(204)는 논리 회로(106)로부터 출력된 신호에 따라 카드가 판독기/기록기(110)로부터 송신된 반송파를 변조하고, 응답 신호를 안테나 회로(102)에 송신한다.
제 1 복조 신호 생성 회로(201)는, 안테나 회로(102)에서 발생된 유도 전압에 포함된 100 % ASK 신호의 데이터를 복조한다. 제 2 복조 신호 생성 회로(202)는, 안테나 회로(102)에서 발생된 유도 전압에 포함된 100 % ASK 신호의 데이터 및 10 % ASK 신호의 데이터를 복조한다.
도 3의 제 1 복조 신호 생성 회로(201)의 구성의 예가 도 5를 참조하여 설명될 것이다. 제 1 복조 신호 생성 회로(201)는 입력부(400), 출력부(416), 제 1 다이오드(404), 제 2 다이오드(406), 제 1 저항(408), 제 2 저항(412), 제 1 용량(402), 제 2 용량(410), 및 제 3 용량(414)를 포함한다.
입력부(400)는 제 1 용량(402)의 하나의 단부에 접속된다. 제 1 용량(402)의 다른 단부는 제 1 다이오드(404)의 양극 및 제 2 다이오드(406)의 음극에 접속된다. 제 1 다이오드(404)의 음극은 제 1 저항(408), 제 2 용량(410), 및 제 2 저항(412)의 하나의 단부들 각각에 접속된다. 제 2 저항(412)의 다른 단부는 제 3 용량(414)의 하나의 단부 및 출력부(416)에 접속된다. 또한, 제 2 다이오드(406)의 양극, 제 1 저항(408), 제 2 용량(410), 및 제 3 용량의 다른 단부들 각각은 기준 전위(Vss)에 접속된다.
도 3의 제 2 복조 신호 생성 회로(202)의 구성의 예가 도 6을 참조하여 설명될 것이다. 도 7a 내지 도 7e, 도 9 및 도 10이 또한 설명을 위해 참조된다는 것을 유의하라. 제 2 복조 신호 생성 회로(202)는 입력부(500), 출력부(514), 제 1 복조 회로(502), 제 2 복조 회로(504), 제 1 바이어스 회로(506), 제 2 바이어스 회로(508), 비교기(510), 및 아날로그 버퍼 회로(512)를 포함한다. 제 2 복조 신호 생성 회로(202)에 제공된 이러한 회로 구성의 예가 이후에 설명되지만, 본 실시 형태는 다음의 설명에 제한되지 않는다.
제 2 복조 신호 생성 회로(202)의 입력부(500)는 제 1 복조 회로(502)의 입력부(600) 및 제 2 복조 회로(504)의 입력부(620)에 접속된다. 제 1 복조 회로(502)의 출력부(616)는 제 1 바이어스 회로(506)의 입력부(800a)에 접속되고, 제 2 복조 회로(504)의 출력부(636)는 제 2 바이어스 회로(508)의 입력부(800b)에 접속된다. 제 1 바이어스 회로(506)의 출력부(808a)는 비교기(510)의 제 1 출력부(900a)에 접속되고, 제 2 바이어스 회로(508)의 출력부(808b)는 비교기(510)의 제 2 입력부(900b)에 접속된다. 비교기(510)의 출력부(912)는 제 2 복조 신호 생성 회로(202)의 출력부(514)에 접속된다.
제 1 복조 회로(502) 및 제 2 복조 회로(504)가 제 2 복조 신호 생성 회로(202)에 포함되고, 제 1 복조 회로(502)에서 복조된 전기 신호의 극성이 제 2 복조 회로(504)에서 복조된 전기 신호의 극성과 반대라는 것을 유의하라.
비교기(510)의 출력부(912) 및 제 2 복조 신호 생성 회로(202)의 출력부(514)가 도 6에 예시된 바와 같이 아날로그 버퍼 회로(512)를 통해 서로 접속되는 것이 바람직하다는 것을 유의하라. 아날로그 버퍼 회로(512)로서, 소스 팔로어 회로(source follower circuit), 공통 소스 증폭 회로, 정전류 회로 등을 들 수 있다. 아날로그 버퍼 회로(512)를 제공함으로써 잡음이 보다 효과적으로 제거될 수 있고, 복조 신호가 안정적으로 생성될 수 있다.
도 7a 내지 도 7e는 도 6의 제 1 복조 회로(502) 및 제 2 복조 회로(504) 각각에서 사용되는 복조 회로의 구성의 예를 각각 예시한다. 도 7a는 제 1 복조 회로(502)를 예시한다. 제 1 복조 회로(502)는 입력부(600), 출력부(616), 제 1 다이오드(604), 제 2 다이오드(606), 제 1 저항(608), 제 2 저항(612), 제 1 용량(602), 제 2 용량(610), 및 제 3 용량(614)를 포함한다.
입력부(600)는 제 1 용량(602)의 하나의 단부에 접속된다. 제 1 용량(602)의 다른 단부는 제 1 다이오드(604)의 양극 및 제 2 다이오드(606)의 음극에 접속된다. 제 1 다이오드(604)의 음극은 제 1 저항(608), 제 2 용량(610), 및 제 2 저항(612)의 하나의 단부들 각각에 접속된다. 제 2 저항(612)의 다른 단부는 제 3 용량(614)의 하나의 단부 및 출력부(616)에 접속된다. 또한, 제 2 다이오드(606)의 양극, 제 1 저항(608), 제 2 용량(610), 및 제 3 용량(614)의 다른 단부들 각각은 기준 전위(Vss)에 접속된다.
도 7b는 제 2 복조 회로(504)를 예시한다. 제 2 복조 회로(504)는 입력부(620), 출력부(636), 제 1 다이오드(624), 제 2 다이오드(626), 제 1 저항(628), 제 2 저항(632), 제 1 용량(622), 제 2 용량(630), 및 제 3 용량(634)을 포함한다. 입력부(620)는 제 1 용량(622)의 하나의 단부에 접속된다. 제 1 용량(622)의 다른 단부는 제 1 다이오드(624)의 음극 및 제 2 다이오드(626)의 양극에 접속된다. 제 1 다이오드(624)의 양극은 제 1 저항(628), 제 2 용량(630), 및 제 2 저항(632)의 하나의 단부들 각각에 접속된다. 제 2 저항(632)의 다른 단부는 제 3 용량(634)의 하나의 단부 및 출력부(636)에 접속된다. 또한, 제 2 다이오드(626)의 음극, 저항(628), 제 2 용량(630), 및 제 3 용량(634)의 다른 단부들 각각은 기준 전위(Vss)에 접속된다.
도 7a의 제 1 다이오드(604) 및 제 2 다이오드(606), 및 도 7b의 제 1 다이오드(624) 및 제 2 다이오드(626)는 다이오드 접속된 TFT들로 형성될 수 있다.
도 7c에 예시된 다이오드, 도 7d에 예시된 다이오드 접속된 n-채널 TFT, 및도 7e에 예시된 다이오드 접속된 p-채널 TFT는 회로로서 등가이다. 도 8a 및 도 8b는, 도 7a에 예시된 제 1 복조 회로(502)의 일부인 회로(618)가 도 7d 및 도 7e에 예시된 TFT들 중 임의의 TFT를 사용하여 형성되는 예를 각각 예시한다. 동일하게, 도 8c 및 도 8d는, 도 7b에 예시된 제 2 복조 회로(504)의 일부인 회로(638)가 도 7d 및 도 7e에 예시된 TFT들 중 임의의 TFT를 사용하여 형성되는 예를 각각 예시한다.
도 8a에 예시된 회로에서, n-채널 TFT들(700 및 702)은 다이오드 접속된 TFT들로서 사용된다. 도 8b에 예시된 회로에서, p-채널 TFT들(704 및 706)은 다이오드 접속된 TFT들로서 사용된다. 도 8c에 예시된 회로에서, n-채널 TFT들(708 및 710)은 다이오드 접속된 TFT들로서 사용된다. 도 8d에 예시된 회로에서, p-채널 TFT들(712 및 714)은 다이오드 접속된 TFT들로서 사용된다.
제 1 복조 회로(502) 및 제 2 복조 회로(504)는 도 7a 내지 도 7e 및 도 8a 내지 도 8d에 예시된 회들의 조합에 의해 형성될 수 있다. 도 8a에 예시된 회로(618)를 갖는 제 1 복조 회로(502) 및 도 8c에 예시된 회로(638)를 갖는 제 2 복조 회로(504)가 사용될 수 있거나, 도 8b에 예시된 회로(618)를 갖는 제 1 복조 회로(502) 및 도 8c에 예시된 회로(638)를 갖는 제 2 복조 회로(504)가 사용될 수 있다. 또한, 도 8b에 예시된 회로(618)를 갖는 제 1 복조 회로(502) 및 도 8d에 예시된 회로(638)를 갖는 제 2 복조 회로(504)가 사용될 수 있다. 바람직하게, 제 1 복조 회로(502)로서 도 8a에 예시된 회로(618)가 사용되고, 제 2 복조 회로(504)로서 도 8d에 예시된 회로(638)가 사용된다. 일반적으로, n-채널 TFT들의 캐리어들은 p-채널 TFT보다 더 높은 이동도(mobility)를 갖는다. 따라서, 제 1 복조 회로(502) 및 제 2 복조 회로(504)에 포함된 모든 TFT들로서 n-채널 TFT들이 사용되어, 회로들의 동작 성능이 개선될 수 있다.
도 7a에 예시된 제 1 용량(602)(또는 도 7b에 예시된 제 1 용량(622))은 웨이브 진폭의 중심(기준 라인)을 보상한다. 제 1 저항(608)(또는 제 1 저항(628))은 b1점(또는 b2점)을 통해 흐르는 전류를 일정하게 한다. 또한, 제 2 용량(610)(또는 제 2 용량(630))은 파형을 평활화하도록 제공된다. 제 1 저항(608)(또는 제 1 저항(628))의 저항값은 제 2 용량(610)(또는 제 2 용량(630))의 정전 용량의 크기에 의존하여 적절히 조정된다. 제 1 저항(608)(제 1 저항(628))의 저항값이 작을 때, 진폭이 감소되고, 저항이 과도할 때, 제 2 다이오드(606)(또는 제 2 다이오드(626))의 항복 현상(breakdown phenomenon)이 발생하므로, 반도체 장치는 정상적으로 동작하지 않는다. 또한, 제 2 저항(612)(또는 제 2 저항(632)) 및 제 3 용량(614)(또는 제 3 용량(634))은 고주파수 성분을 제거하는 저역 통과 필터로서 기능한다.
도 9는 도 6의 제 1 바이어스 회로(506) 및 제 2 바이어스 회로(508)의 구성의 예를 예시한다. 도 9에 예시된 바이어스 회로에서, 입력부(이후에, 제 1 바이어스 회로 내의 입력부(800a) 및 제 2 바이어스 회로 내의 입력부(800b)로서 지칭됨)는 용량(이후에, 제 1 바이어스 회로 내의 용량(802a) 및 제 2 바이어스 회로 내의 용량(802b)로서 지칭됨)의 하나의 단부에 접속된다. 용량의 다른 단부는 제 1 저항(이후에 제 1 바이어스 회로 내의 제 1 저항(804a) 및 제 2 바이어스 회로 내의 제 1 저항(804b)으로서 지칭됨) 및 제 2 저항(이후에 제 1 바이어스 회로 내의 제 2 저항(806a) 및 제 2 바이어스 회로 내의 제 2 저항(806b)로서 지칭됨)의 하나의 단부들 각각에 접속되고, 출력부(이후에 제 1 바이어스 회로 내의 출력부(808a) 및 제 2 바이어스 회로 내의 입력부(808b)로서 지칭됨)에 접속된다. 제 1 저항의 다른 단부는 전원 전위(VDD)에 접속되고, 제 2 저항의 다른 단부는 기준 전위(Vss)에 접속된다.
용량은, 제 1 저항이 접속된 전원 전위로부터 직류 전기에 의해(galvanically) 입력부를 분리시킨다.
비교기(510)에 포함된 제 1 입력부(900a) 및 제 2 입력부(900b)에 입력되는 신호들의 전위들 간에 차이를 생성하기 위해 제 1 저항 및 제 2 저항이 제공된다. 제 1 저항(804a)의 저항값(R1A), 제 1 저항(804b)의 저항값(R1B), 제 2 저항(806a)의 저항값(R2A), 제 2 저항(806b)의 저항값(R2B)은 R1A≠R2A 및 R1B≠R2B을 만족한다. 바람직하게, R1A=R2B 및 R1B=R2A 이다. 잡음으로 인한 비교기(510)에서의 오작동은, 비교기(510)가 제 1 바이어스 회로(506) 및 제 2 바이어스 회로(508)를 가질 때 방지될 수 있다.
도 6의 비교기(510)의 구조의 예가 도 10을 참조하여 설명될 것이다. 비교기(510)는 차동 회로, 차동 증폭기, 또는 연산 증폭기와 같이 2 개의 신호들을 비교하는 기능을 갖는 회로를 포함한다. 비교기(510)는 제 1 입력부(900a), 제 2 입력부(900b), 제 1 TFT(902)(n-채널), 제 2 TFT(904)(n-채널), 제 3 TFT(906)(p-채널), 제 4 TFT(908)(p-채널), 제 5 TFT(910)(n-채널), 및 출력부(912)를 포함한다.
비교기(510)에서, 제 1 입력부(900a)는 제 1 바이어스 회로(506)의 출력부(808a)에 접속되고, 제 2 입력부(900b)는 제 2 바이어스 회로(508)의 출력부(808b)에 접속된다. 제 1 입력부(900a)는 제 1 TFT(902)(n-채널)의 게이트 전극에 접속되고, 제 2 입력부(900b)는 제 2 TFT(904)(n-채널)의 게이트 전극에 접속된다. 제 1 TFT(902)(n-채널)의 소스 전극 및 게이트 전극 중 하나는 제 5 TFT(910)(n-채널)의 소스 전극 및 드레인 전극 중 하나 및 제 2 TFT(904)(n-채널)의 소스 전극 및 드레인 전극의 하나에 접속된다. 제 1 TFT(902)(n-채널)의 소스 전극 및 드레인 전극 중 다른 하나는 제 3 TFT(906)(p-채널)의 소스 전극 및 드레인 전극 중 하나, 제 3 TFT(906)(p-채널)의 게이트 전극, 및 제 4 TFT(908)(p-채널)의 게이트 전극에 접속된다. 제 3 TFT(906)(p-채널)의 소스 전극 및 드레인 전극 중 다른 하나는 전원 전위(VDD)에 접속된다. 제 4 TFT(908)(p-채널)의 소스 전극 및 드레인 전극 중 하나는 전원 전위(VDD)에 접속된다. 제 4 TFT(908)(p-채널)의 소스 전극 및 드레인 전극 중 다른 하나는 출력부(912) 및 제 2 TFT(904)(n-채널)의 소스 전극 및 드레인 전극 중 다른 하나에 접속된다. 제 5 TFT(910)(n-채널)의 게이트 전극은 아날로그 버퍼 회로(도 11a 참조)의 정전류 회로(1003) 또는 배선(914)을 통해 정전류 회로(1023)(도 11b 참조)에 접속된다. 제 5 TFT(910)(n-채널)의 소스 전극 및 드레인 전극 중 다른 하나는 기준 전위(Vss)에 접속된다.
이후에, 비교기(510)의 동작이 설명된다.
비교기(510)의 정전류원인 제 5 TFT(910)(n-채널)을 통해 흐르는 전류는 Id로 설정된다. 여기서, 제 3 TFT(906)(p-채널) 및 제 4 TFT(908)(p-채널)가 전류 미러 회로를 형성하기 때문에, Id/2의 전류는 제 3 TFT(906)(p-채널) 및 제 4 TFT(908)(p-채널) 각각의 소스 전극 및 드레인 전극 사이에 흐른다.
여기서, 차동쌍(differential pair)을 형성하는 2 개의 TFT들에 상이한 전위가 인가되는 경우가 설명된다. 우선, 제 1 입력부(900a)의 전위가 제 2 입력부(900b)의 전위보다 높은 경우가 고려된다. 제 1 TFT(902)(n-채널) 및 제 2 TFT(904)(n-채널)을 통해 흐르는 전류는 다음의 수학식 1에 의해 표현된다. 여기서, Vgs는 게이트 전압이고, Vds는 드레인 전압이고, Vth는 임계값 전압이고, k는 트랜스컨덕턴스 계수이고, λ는 채널 길이 변조 계수이다.
Figure 112011028605793-pct00001
수학식 1에서 제 1 입력부(900a)의 전위가 제 2 입력부(900b)의 전위보다 높기 때문에, 제 1 TFT(902)(n-채널)의 게이트 전압인 Vgs(902) 및 제 2 TFT(904)(n-채널)의 게이트 전압인 Vgs(904) 사이에 다음의 관계: Vgs(902) > Vgs(904)가 성립된다. 트랜스컨덕턴스 계수 k는 TFT들 각각의 채널 형성 영역의 캐리어 이동도, 게이트 절연막의 용량, 채널 폭, 및 채널 길이에 의해 결정되는 TFT에 대해 고유한 값(상수)이고, 채널 길이 변조 계수 λ는 TFT들 각각의 제조 공정들에 의해 결정되는 상수이다. 따라서, 제 1 TFT(902)(n-채널) 및 제 2 TFT(904)(n-채널)의 트랜스컨덕턴스 계수들 k 및 채널 길이 변조 계수들 λ이 동등할 때, 제 1 TFT(902)(n-채널)의 드레인 전압 Vds 및 제 2 TFT(904)(n-채널)의 드레인 전압 Vds 사이에 다음의 관계: Vds(902) < Vds(904)가 성립된다. 다음에, 제 1 입력부(900a)의 전위가 제 2 입력부(900b)의 전위보다 낮은 경우에, 제 1 TFT(902)(n-채널)의 드레인 전압 Vds 및 제 2 TFT(904)(n-채널)의 드레인 전압 Vds 사이에 다음의 관계: Vds(902) > Vds(904)가 성립된다.
상술된 바와 같이, 출력부(912)의 전위는 입력부(900a) 및 입력부(900b)의 전위들의 크기 관계에 의존하여 변동한다.
비교기(510)가 상기 구성으로 제한되지 않고, 상기와 동일한 기능이 획득되면, 임의의 구성이 채용될 수 있다는 것을 유의하라.
다음에, 도 6의 아날로그 버퍼 회로(512)의 회로 구성의 예가 도 11a 및 도 11b를 참조하여 설명될 것이다. 도 11a의 아날로그 버퍼 회로는 입력부(1000), 배선(1006), 소스 팔로어 회로(1001), 인버터 회로(1002), 정전류 회로(1003), 인버터 회로(1004), 및 출력부(1005)를 포함한다. 배선(1006)은 비교기(510)의 배선(914)에 접속된다. 출력부(1005)는 제 2 복조 신호 생성 회로(202)의 출력부(514)에 접속된다.
도 11b의 아날로그 버퍼 회로는 입력부(1020), 배선(1026), 소스 팔로어 회로(1021), 정전류 회로(1023), 및 출력부(1025)를 포함한다. 배선(1026)은 비교기(510)의 배선(914)에 접속된다. 출력부(1025)는 제 2 복조 신호 생성 회로(202)의 출력부(514)에 접속된다.
도 11a 및 도 11b에 예시된 바와 같은 아날로그 버퍼 회로(512)를 제공함으로써 잡음이 효과적으로 제거될 수 있고, 복조 신호가 안정적으로 생성될 수 있다.
제 1 복조 신호 및 제 2 복조 신호를 처리하는 선택기 회로(109)가 도 12를 참조하여 설명된다.
도 12에 예시된 선택기 회로(109)는 제 1 입력부(1100), 제 2 입력부(1102), 제 3 입력부(1110), 및 출력부(1112)를 포함한다.
제 1 입력부(1100)는 선택기(1108)의 A 단자에 접속되고, 제 2 입력부(1102)는 선택기(1108)의 B 단자에 접속된다. 선택기(1108)의 A 및 B 단자들에 대한 접속이 이에 제한되지 않는다 것을 유의하라. 제 1 입력부(1100)는 선택기(1108)의 B 단자에 접속될 수 있고, 제 2 입력부(1102)는 선택기(1108)의 A 단자에 접속될 수 있다. 제 3 입력부(1110)는 선택기(1108)의 S 단자에 접속된다. 선택기(1108)의 출력부인 Q 단자는 출력부(1112)에 접속된다.
도 12의 선택기 회로(109)의 동작이 설명될 것이다. 동작 설명 중에 "하이"는 전원 전위와 동일한 전위 상태를 나타내고, "로우"는 기준 전위와 동일한 전위 상태를 나타낸다.
제 1 입력부(1100)의 신호 및 제 2 입력부(1102)의 신호 중 하나는 제 3 입력부(1110)의 전위 상태("하이" 또는 "로우")에 따라 선택되고, 선택된 신호는 출력부(1112)로 출력된다. 선택된 신호는 출력부(1112)에서 또 다른 논리 회로로 출력된다.
다음에, 선택기(1108)가 설명된다. 선택기(1108)는 S 단자의 전위에 의해 A 단자 또는 B 단자를 선택하고, 선택된 단자의 전위는 Q 단자로 출력된다. 예를 들면, S 단자의 전위가 하이일 때, A 단자의 전위가 Q 단자로 출력되는 구성에서, S 단자의 전위가 로우이면, B 단자의 전위는 Q 단자로 출력된다. 여기서, S 단자의 전위가 하이일 때, A 단자가 선택되고, S 단자의 전위가 로우일 때, B 단자가 선택되지만, S 단자의 전위 및 A 단자 또는 B 단자의 선택 간의 관계는 상기에 제한되지 않고, 자유롭게 설정될 수 있다.
상술된 바와 같이, 본 실시 형태의 반도체 장치는 변조도가 100 %인 반송파를 복조하는 제 1 복조 신호 생성 회로, 변조도가 10 %인 반송파 및 변조도가 100 %인 반송파를 복조하는 제 2 복조 신호 생성 회로, 및 제 1 복조 신호 생성 회로로부터의 복조 신호 또는 제 2 복조 신호 생성 회로로부터의 복조 신호를 선택하는 논리 회로를 포함한다. 본 실시 형태의 반도체 장치는 변조도가 100 %인 반송파, 변조도가 10 % 반송파 양자를 복조할 수 있다.
또한, 안테나 회로(102)가 판독기/기록기(110)로 신호를 송신할 때, 제 1 복조 신호 생성 회로에서 복조된 신호가 선택되고, 안테나 회로(102)가 판독기/기록기(110)로부터 신호를 수신할 때, 제 2 복조 신호 생성 회로에서 복조된 신호가 선택된다. 따라서, 반도체 장치가 판독기/기록기로의 송신 신호를 수신할 때조차, 송신 신호가 다시 복조되지 않아, 반도체 장치의 동작이 송신 신호에 의해 방해를 받지 않는다. 따라서, 반도체 장치가 탑재된 카드(또는 칩)에서, 카드 자체로 인한 디스에이블 또는 오동작이 방지될 수 있고, 데이터는 판독기/기록기로 및 판독기/기록기로부터 안정적으로 송수신될 수 있다.
또한, 안테나 회로(102)가 신호를 판독기/기록기(110)로 송신할 때, 제 1 복조 신호 생성 회로에서 복조된 신호가 선택되고, 안테나 회로(102)가 판독기/기록기(110)로부터 신호를 수신할 때, 제 2 복조 신호 생성 회로에서 복조된 신호가 선택된다. 따라서, 반도체 장치가 탑재된 카드(이후에 하나의 카드로서 지칭됨) 이외의 복수의 카드들(또는 칩들)이 하나의 카드가 판독기/기록기에 의해 발생된 자계에 의해 동작되는 범위에 존재하는 경우에서조차, 송신 신호들이 하나의 카드에 의해 수신될 때에도 다른 카드들로부터의 송신 신호들은 복조되지 않는다. 따라서, 하나의 카드는 다른 카드들로 인한 디스에이블 또는 오작동이 방지될 수 있고, 이로써, 데이터는 판독기/기록기로 및 판독기/기록기로부터 안정적으로 송수신될 수 있다.
(실시 형태 2)
본 실시 형태는 실시 형태 1과 상이한 형태의 반도체 장치의 구성의 예를 설명할 것이다. 구체적으로, 본 실시 형태는 실시 형태 1에서 설명된 반도체 장치에 배터리가 제공된 구성을 채용할 것이다.
본 실시 형태의 반도체 장치는 도 15에 예시된다. 도 15에서, 반도체 장치(1800)는 데이터를 무선으로 전자파에 의해 판독기/기록기(1811)로 송신하고 판독기/기록기(1811)로부터 데이터를 수신한다. 또한, 반도체 장치(1800)는 판독기/기록기(1811)로부터 전력을 무선으로 공급받는다.
판독기/기록기(1811)는 통신선(1812)을 통해 제어 장치(1813)에 접속되는 것이 바람직하다. 제어 장치(1813)는 판독기/기록기(1811)와 반도체 장치(1800) 간의 통신을 제어한다.
반도체 장치(1800)는 안테나 회로(1802), 아날로그 회로(1824), 논리 회로(1809), 메모리 회로(1810), 및 배터리(1804)를 포함한다. 아날로그 회로(1824)는 충전 및 방전 회로(1803), 전원 회로(1805), 제 1 복조 신호 생성 회로(1806), 제 2 복조 신호 생성 회로(1807), 및 변조 회로(1808)를 포함한다. 논리 회로(1809)는 선택기 회로(1814)를 포함한다.
또한, 반도체 장치(1800)는 안테나를 포함하지 않지만, 외부 안테나에 접속하는데 사용되는 배선을 포함한다. 이러한 경우에, 개별적으로 제조된 안테나가 배선에 접속된다. 배선에 전기적으로 접속된 접속 단자(단자 전극)는 배선 및 안테나를 접속하는데 사용될 수 있다.
반도체 장치(1800)가 상기 구조로 제한되지 않고, 클록 생성 회로, 중앙 처리 장치(이후에, CPU로 지칭됨) 등을 포함할 수 있다는 것을 유의하라.
클록 생성 회로는 안테나 회로(1802)에서 생성된 AC 유도 전압에 기초하여 논리 회로(1809), 메모리 회로(1810) 등의 동작들을 위해 필요한 주파수를 갖는 클록 신호를 생성하고 각각의 회로에 공급하는 회로를 지칭한다는 것을 유의하라. 발진 회로 또는 주파수 분할 회로가 클록 생성 회로로서 사용될 수 있다.
본 실시 형태의 반도체 장치(1800)에서, 판독기/기록기(1811)로부터의 전자파가 수신되고, 반도체 장치를 구동시키기 위해 전자파에 의한 전력이 공급된다. 따라서, 패시브형 반도체 장치가 본 실시 형태에서 설명되지만, 본 실시 형태는 이에 제한되지 않는다. 전지가 반도체 장치 내부에 포함되는 구성으로서, 반도체 장치를 구동시키기 위해 전력이 전지로부터 공급될 수 있다.
판독기/기록기(1811)로부터 송신된 전자파에서, 특정 주파수를 갖는 반송파는 부반송파로부터 변조된다. 부반송파에 포함된 신호는 판독기/기록기(1811)에서 반도체 장치(1800)로 송신되는 이진화된 디지털 신호이다. 반송파의 변조 방법으로서, 진폭을 변경하는 ASK 변조 방법, 주파수를 변경하는 FSK 변조 방법, 및 위상을 변경하는 PSK 변조 방법이 존재한다. 본 실시 형태에서, ASK 변조 방법에 의해 변조된 전자파가 복조되는 경우가 설명된다.
안테나 회로(1802)는 안테나 및 용량을 포함한다. 안테나 회로(1802)는 판독기/기록기(1811)로부터 송신된 전파(또는 전자파)를 수신하고, 이때 획득된 신호를 충전 및 방전 회로(1803), 전원 회로(1805), 제 1 복조 신호 생성 회로(1806), 및 제 2 복조 신호 생성 회로(1807) 각각에 입력한다. 또한, 안테나 회로(1802)는 반송파가 변조 회로(1808)로부터 변조된 신호를 수신하고, 응답 신호를 판독기/기록기(1811)로 송신한다.
바람직하게 안테나 및 정류 회로를 갖는 안테나 회로(1802)는 판독기/기록기(1811)로부터 송신된 전자파를 수신하고, AC 유도 전압을 생성한다. 유도 전압은 반도체 장치(1800)의 전원 장치로부터의 전력이 되고, 또한 판독기/기록기(1811)로부터 송신된 데이터를 포함한다.
본 실시 형태에서 사용될 수 있는 안테나의 형상은 특별히 제한되지 않는다. 따라서, 반도체 장치(1800)에 포함된 안테나 회로(1802)에서 신호의 송신 방법으로서, 전자 결합 방법, 전자 유도 방법, 전자파 방법 등이 사용될 수 있다. 송신 방법은 장치의 의도된 용도를 고려하여 실시자에 의해 적절히 선택될 수 있다. 따라서, 최적의 길이 및 형상을 갖는 안테나가 송신 방법에 따라 제공될 수 있다. 본 실시 형태에서, 신호 송신 방법으로서, 13.56 MHz의 통신 주파수를 갖는 전자 유도 방법이 사용되는 것이 바람직하다.
송신 방법으로서, 전자 결합 방법 또는 전자 유도 방법(예를 들면, 13.56 MHz 대역)을 적용하는 경우에, 안테나로서 기능하는 도전막은 전계 밀도의 변화에 의해 발생하는 전자 유도를 이용하기 위해 고리형(예를 들면, 루프 안테나) 또는 나선형(예를 들면, 스파이럴 안테나)으로 형성된다.
송신 방법으로서 전파 방법들 중 일종인 마이크로파 방법(예를 들면, UHF 대역(860 MHz 내지 960 MHz), 2.45 GHz 대역 등)을 적용하는 경우에, 안테나로서 기능하는 도전막의 길이 및 형상은 신호 송신에서 사용되는 전파의 파장을 고려하여 적절히 설정될 수 있다. 예를 들면, 안테나로서 기능하는 도전막은 선형(예를 들면, 다이폴 안테나), 평탄한 형상(예를 들면, 패치 안테나) 등으로 형성될 수 있다. 안테나로서 기능하는 도전막의 형상은 선형으로 제한되지 않고, 안테나로서 기능하는 도전막은 전파의 파장을 고려하여 곡선형, 구불구불한 형상 또는 그의 조합으로 형성될 수 있다.
안테나 회로(1802)에 제공된 안테나의 형상, 및 신호 처리 회로가 제공된 칩과 안테나를 접속하는 방법이 실시 형태 1의 반도체 장치(100)에 포함된 안테나 회로(102)에 제공된 안테나와 동일하다는 것을 유의하라(도 13a 내지 도 13e 참조). 따라서, 본 실시 형태에서 상세한 설명이 생략된다.
또한, 안테나 회로(1802)는 복수의 안테나들을 가질 수 있다. 안테나 회로(1802)가 복수의 안테나들을 가질 때 판독기/기록기(1811)로부터의 전자파에 대해 데이터를 송수신하는데 사용되는 안테나는, 판독기/기록기(1811)로부터의 전자파에 대해 전력을 공급하는 안테나와 별도로 제공될 수 있다. 또한, 판독기/기록기(1811) 이외(다른 판독기/기록기들 등)로부터 송신된 전파 등은, 안테나 회로(1802)가 수신하는 주파수 대역들이 서로 각각 상이한 복수의 안테나들을 가질 때 수신될 수 있다. 따라서, 전파가 전원을 위해 효율적으로 이용될 수 있다.
전원 회로(1805)는, 안테나 회로(1802)에서 발생된 유도 전압을 다이오드 등에 의해 정류하고, 용량을 사용하여 유도 전압을 안정화하여, 기준 전위(기준 라인의 전위)와 일정한 전위차를 갖는 안정된 전위를 유지하도록 조정한다.
논리 회로(1809)는 제 1 복조 신호 생성 회로(1806)로부터 출력된 제 1 복조 신호 또는 제 2 복조 신호 생성 회로(1807)로부터 출력된 제 2 복조 신호를 선택한다. 또한, 논리 회로(1809)는 선택된 변조 신호에 따라 명령을 분석하고, 메모리 회로(1810)에서 데이터의 입력 및 출력을 제어하고, 외부로 송신될 데이터를 변조 회로(1808)에 출력하는 동작들 등을 수행한다. 논리 회로(1809)는, 메모리 회로(1810)를 제어하는 신호를 생성하는 회로 이외에, 복호화 회로, 정보 판정 회로 등을 포함하는 것이 바람직하다. 또한, 논리 회로(1809)는, 반도체 장치(1800)로부터 판독기/기록기(1811)로 송신되는 메모리 회로(1810)로부터 추출된 데이터의 일부 또는 전부를 부호화된 신호로 변환하는 회로를 포함할 수 있다.
본 실시 형태의 논리 회로(1809)는 실시 형태 1의 논리 회로(106)의 구성과 동일한 구성을 갖는다. 따라서, 상세한 설명은 본 실시 형태에서 생략된다.
메모리 회로(1810)는 메모리 소자를 포함하고, 적어도 고유한 데이터(개체 식별 정보 등)를 반도체 장치(1800)에 저장한다. 메모리 회로(1810)에서의 데이터의 기록 및 판독은 논리 회로(1809)에 포함된 메모리 제어 회로에 의해 제어된다.
메모리 회로(1810)는 유기 메모리, DRAM, SRAM, FeRAM, 마스크 ROM, PROM, EPROM, EEPROM, 플래시 메모리 중 하나 이상을 포함한다.
유기 메모리는 유기 화합물을 포함하는 층이 한 쌍의 도전층들 사이에 개재된 간단한 구조를 갖고, 따라서, 이것은 적어도 2 개의 이점들을 갖는다. 하나는, 제조 공정이 간략화될 수 있다는 것이고, 이는 비용 감소를 허용한다. 다른 이점은, 용이하게 축소되는 적층이 사용되기 때문에 메모리 회로의 면적을 감소시키는 것이 용이하고, 용량의 증가가 실현될 수 있다는 것이다. 따라서, 메모리 회로(1810)에 유기 메모리를 사용하는 것이 바람직하다.
메모리 소자의 메모리 내용이 반도체 장치(1800) 내의 고유한 데이터(개체 식별 정보 등)이면, 전원 없이 메모리를 저장할 수 있는 비휘발성 메모리가 사용되는 것이 바람직하다. 반면에, 반도체 장치(1800)에 의해 수행되는 처리에서 사용되는 일시적인 메모리가 저장되면, 휘발성 메모리가 사용될 수 있다. 특히, 반도체 장치(1800)가 어떠한 전지도 갖지 않는 소위 패시브형의 경우에, 비휘발성 메모리가 사용되는 것이 바람직하다. 또한, 보안을 고려하여, 고유한 데이터를 반도체 장치(1800)에 저장하기 위해 재기록 불가능한 메모리가 사용되는 것이 바람직하다.
제 1 복조 신호 생성 회로(1806) 및 제 2 복조 신호 생성 회로(1807)는, 안테나 회로(1802)에서 발생된 유도 전압에 포함된 데이터를 복조 및 추출한다. 본 실시 형태의 반도체 장치(1800)에 포함된 제 1 복조 신호 생성 회로(1806) 및 제 2 복조 신호 생성 회로(1807)는, 반도체 장치(100)에 포함된 제 1 복조 신호 생성 회로(201) 및 제 2 복조 신호 생성 회로(202)가 실시 형태 1에서 설명된 바와 동일하다. 따라서, 본 실시 형태에서 상세한 설명은 생략된다.
변조 회로(1808)는 논리 회로(1809)로부터의 신호에 따라 부하 변조를 안테나 회로(1802)로 전한다.
제 1 복조 신호 생성 회로(1806) 및 제 2 복조 신호 생성 회로(1807)에서 복조된 신호들은 논리 회로(1809)에 입력되고, 메모리 회로(1810)에 저장된 개체 식별 정보 등은 논리 회로(1809)에 의해 추출되고, 추출된 정보는 논리 회로(1809)에서 부호화되고, 변조 회로(1808)에 입력된다. 변조 회로(1808)는 입력 신호들에 따라 변조를 수행하고, 안테나 회로(1802)로부터 판독기/기록기(1811)로 정보를 송신한다. 판독기/기록기(1811)에서 수신된 정보는 통신선(1812)을 통해 제어 장치(1813)로 송신된다.
도 15에서 충전 및 방전 회로(1803)는 반도체 장치(1800)에 포함된 각각의 회로에 전력을 공급한다. 또한, 전기는, 안테나 회로(1802)에 제공된 정류 회로를 통해 안테나 회로(1802)로부터 입력된 외부의 무선 신호에 의해 충전 및 방전 회로(1803)를 사용하여 배터리(1804)에 저장되고, 전력은 충전 및 방전 회로(1803)를 통해 배터리(1804)에 저장된 전력을 사용하여 각각의 회로에 공급될 수 있다. 배터리(1804)에 충전되는 전력을 사용함으로써, 통신 거리가 확장되는 경우에, 충분한 전력이 반도체 장치(1800)의 안테나 회로(1802)로부터 획득될 수 없을 때도, 전원 회로(1805)에는 전력이 공급될 수 있다. 따라서, 반도체 장치(1800)가 동작될 수 있다. 따라서, 본 실시 형태의 반도체 장치는 확실하게 안정적으로 동작될 수 있다.
본 명세서에서 배터리는 충전함으로써 연속 사용 시간을 회복할 수 있는 전지를 지칭한다는 것을 유의하라. 배터리로서 시트형 전지가 사용되는 것이 바람직하다는 것을 유의하라. 예를 들면, 배터리는 리튬 전지, 바람직하게는 겔형 전해질을 사용하는 리튬 폴리머 전지, 리튬 이온 전지 등을 사용함으로써 소형화될 수 있다. 물론, 충전 가능하다면, 임의의 전지가 배터리로서 사용될 수 있고, 니켈 수소 전지 또는 니켈 카드뮴 전지와 같이 충전 및 방전될 수 있는 전지가 사용될 수 있거나, 대용량을 갖는 용량 등이 사용될 수 있다.
상술된 바와 같이, 본 실시 형태의 반도체 장치에서, 안테나 회로(102)가 판독기/기록기(110)로 신호를 송신할 때, 제 1 복조 신호 생성 회로로부터의 복조 신호가 선택되고, 안테나 회로(102)가 판독기/기록기(110)로부터 신호를 수신할 때, 제 2 복조 신호 생성 회로로부터의 복조 신호가 선택된다. 따라서, 반도체 장치가 판독기/기록기로의 송신 신호를 수신할 때조차, 송신 신호가 다시 복조되지 않아, 반도체 장치의 동작이 송신 신호에 의해 방해를 받지 않는다. 따라서, 반도체 장치가 탑재된 카드(또는 칩)에서, 카드 자체로 인한 디스에이블 또는 오동작이 방지될 수 있고, 데이터는 판독기/기록기로 및 판독기/기록기로부터 안정적으로 송수신될 수 있다.
또한, 안테나 회로(102)가 신호를 판독기/기록기(110)로 송신할 때, 제 1 복조 신호 생성 회로에서 복조된 신호가 선택되고, 안테나 회로(102)가 판독기/기록기(110)로부터 신호를 수신할 때, 제 2 복조 신호 생성 회로에서 복조된 신호가 선택된다. 따라서, 반도체 장치가 탑재된 카드(이후에 하나의 카드로서 지칭됨) 이외의 복수의 카드들(또는 칩들)이 하나의 카드가 판독기/기록기에 의해 생성된 자계에 의해 동작되는 범위에 존재하는 경우에서조차, 송신 신호들이 하나의 카드에 의해 수신될 때에도 다른 카드들로부터의 송신 신호들은 복조되지 않는다. 따라서, 하나의 카드는 다른 카드들로 인한 디스에이블 또는 오작동이 방지될 수 있고, 이로써, 데이터는 판독기/기록기로 및 판독기/기록기로부터 안정적으로 송수신될 수 있다.
종래의 반도체 장치와 동일하게, 본 실시 형태의 반도체 장치는 배터리를 포함하고, 따라서, 시간에 걸쳐 전지의 열화로 인한, 고유한 정보를 송수신하기 위한 전력의 부족이 보상될 수 있다. 특히, 본 실시 형태의 반도체 장치에서, 대량의 전력을 필요로 하는 비교기가 제 2 복조 신호 생성 회로에 제공되어, 본 실시 형태에서 설명된 바와 같은 배터리를 매우 효과적으로 제공한다.
본 실시 형태의 반도체 장치는 배터리에서 전력을 무선으로 수신하기 위한 복수의 안테나들을 포함할 수 있다. 따라서, 반도체 장치를 구동시키기 위한 전력을 공급하는 배터리는 충전기에 직접적으로 접속되지 않고 외부의 전자파로 충전될 수 있다. 결과적으로, 종래의 액티브형 RFID와 달리, 전지의 잔여 용량을 확인하거나 전지를 교환할 필요가 없어, 장시간 및 장기간에 걸쳐 계속해서 사용될 수 있다. 또한, 반도체 장치를 구동시키는 전력이 항상 배터리에 저장되어, 반도체 장치를 구동시키는 충분한 전력이 획득될 수 있고, 판독기/기록기 및 반도체 장치 간의 통신 거리가 증가될 수 있다.
배터리가 본 실시 형태의 축전부의 예로서 설명되지만, 반도체 장치는 배터리 대신에 용량을 사용하여 형성될 수 있다는 것을 유의하라. 다양한 용량이 사용될 수 있지만, 소형 및 대용량 이중층 전해질 용량 또는 소형 및 대용량 적층 세라믹 용량이 사용되는 것이 바람직하다. 또한, 배터리 및 용량 양자는 축전부로서 제공될 수 있다.
(실시 형태 3)
상기 실시 형태들 중 임의의 실시 형태를 적용함으로써 제조된 반도체 장치는, 전자파를 송신 또는 수신하는 기능을 활용하는 다양한 물품 및 시스템들에서 사용될 수 있다. 상기 실시 형태들 중 임의의 실시 형태를 이용하는 반도체 장치(2000)가 탑재된 예들이 도 14a 내지 도 14f에 예시된다.
상기 실시 형태들 중 임의의 실시 형태의 반도체 장치를 갖는 물품들로서, 다음의 물품들: 키들(도 14a 참조), 지폐, 동전, 유가 증권, 무기명 채권, 증서(가령, 운전 면허증 또는 주민 등록증 등, 도 14b 참조), 서적, 용기(가령, 페트리 접시 등, 도 14c 참조), 포장용 용기(가령, 포장지, 병들 등, 도 14e 및 도 14f 참조), 기록 매체(가령, 디스크 또는 비디오 테이프), 차량(가령, 자전거), 장신구(가령, 가방 또는 안경 등, 도 14d 참조), 음식, 의류, 생활 용품, 전자 기기(가령, 액정 표시 장치, EL 표시 장치, 텔레비전 장치, 또는 휴대용 단말기 등) 등이 주어진다. 상기 실시 형태들 중 임의의 실시 형태의 반도체 장치는 상술된 바와 같은 다양한 형상을 갖는 물체들의 표면들에 부착되거나 물체들에 임베딩되어 고정된다.
또한, 상기 실시 형태들 중 임의의 실시 형태의 반도체 장치를 갖는 시스템은 물품 관리 시스템, 인증 기능을 갖는 시스템, 유통 시스템 등으로 지칭된다.
본 실시 형태가 실시 형태 1 또는 실시 형태 2와 조합하여 구현될 수 있다는 것을 유의하라.
본 출원은, 그의 전체 내용이 참조로써 포함된 일본 특허청에 2008년 9월 19일자로 제출된 일본 특허 공보 제 2008-241436 호에 기초한다.
100: 반도체 장치 102: 안테나 회로 104: 아날로그 회로 106: 논리 회로 108: 메모리 회로 109: 선택기 회로 110: 판독기/기록기 112: 전원 회로 114: 변조 회로 118: 통신선 120: 제어 장치 131: 제어 회로 132: 메모리 제어 회로 150: 복조 신호 생성 회로 201: 복조 신호 생성 회로 202: 복조 신호 생성 회로 204: 변조 회로 206: 입력/출력부 208: 출력부 210: 출력부 212: 출력부 214: 출력부 218: 입력부 300: 용량 302: 정류부 304: 평활화 용량 306: 지연 회로 400: 입력부 402: 용량 404: 다이오드 406: 다이오드 408: 저항 410: 용량 412: 저항 414: 용량 416: 출력부 500: 입력부 502: 복조 회로 504: 복조 회로 506: 바이어스 회로 508: 바이어스 회로 510: 비교기 512: 아날로그 버퍼 회로 514: 출력부 600: 입력부 602: 용량 604: 다이오드 606: 다이오드 608: 저항 610: 용량 612: 저항 614: 용량 616: 출력부 618: 회로 620: 입력부 622: 용량 624: 다이오드 626: 다이오드 628: 저항 630: 용량 632: 저항 634: 용량 636: 출력부 638: 회로 700: n-채널 TFT 702: n-채널 TFT 704: p-채널 TFT 706: p-채널 TFT 708: n-채널 TFT 710: n-채널 TFT 712: p-채널 TFT 714: p-채널 TFT 800a: 입력부 800b: 입력부 802a: 용량 802b: 용량 804a: 저항 804b: 저항 806a: 저항 806b: 저항 808a: 출력부 808b: 출력부 900a: 입력부 900b: 입력부 902: TFT 904: TFT 906: TFT 908: TFT 910: TFT 912: 출력부 914: 배선 1000: 입력부 1001: 소스 팔로어 회로 1002: 인버터 회로 1003: 정전류 회로 1004: 인버터 회로 1005: 출력부 1006: 배선 1020: 입력부 1021: 소스 팔로어 회로 1023: 정전류 회로 1025: 출력부 1026: 배선 1100: 입력부 1102: 입력부 1108: 선택기 1110: 입력부 1112: 출력부 1200:칩 1201: 안테나 1202: 칩 1203: 안테나 1204: 칩 1205: 안테나 1206: 칩 1207: 안테나 1208: 칩 1209: 안테나 1800: 반도체 장치 1802: 안테나 회로 1803: 충전 및 방전 회로 1804: 배터리 1805: 전원 회로 1806: 복조 신호 생성 회로 1807: 복조 신호 생성 회로 1808: 변조 회로 1809: 논리 회로 1810: 메모리 회로 1811: 판독기/기록기 1812: 통신선 1813: 제어 장치 1814: 선택기 회로 1824: 아날로그 회로 2000: 반도체 장치

Claims (12)

  1. 데이터를 송수신하는 안테나 회로;
    변조도(modulation factor)가 95 % 이상 및 100 % 이하인 상기 안테나 회로로부터의 신호를 복조하는 제 1 복조 신호 생성 회로;
    변조도가 95 % 이상 및 100 % 이하인 상기 안테나 회로로부터의 신호 및 변조도가 10 % 이상 및 30 % 이하인 상기 안테나 회로로부터의 신호를 복조하는 제 2 복조 신호 생성 회로; 및
    상기 제 1 복조 신호 생성 회로에서 복조된 신호 및 상기 제 2 복조 신호 생성 회로에서 복조된 신호 중 하나를 선택하는 논리 회로를 포함하고,
    상기 논리 회로는 상기 안테나 회로가 데이터를 송신할 때, 상기 제 1 복조 신호 생성 회로에서 복조된 상기 신호를 선택하고,
    상기 논리 회로는 상기 안테나 회로가 데이터를 수신할 때, 상기 제 2 복조 신호 생성 회로에서 복조된 상기 신호를 선택하는, 반도체 장치.
  2. 데이터를 송수신하는 안테나 회로;
    변조도가 95 % 이상 및 100 % 이하인 상기 안테나 회로로부터의 신호를 복조하는 제 1 복조 신호 생성 회로;
    변조도가 95 % 이상 및 100 % 이하인 상기 안테나 회로로부터의 신호 및 변조도가 10 % 이상 및 30 % 이하인 상기 안테나 회로로부터의 신호를 복조하는 제 2 복조 신호 생성 회로; 및
    상기 제 1 복조 신호 생성 회로에서 복조된 신호 및 상기 제 2 복조 신호 생성 회로에서 복조된 신호 중 하나를 선택하는 논리 회로를 포함하고,
    상기 제 2 복조 신호 생성 회로는:
    제 1 복조 회로;
    제 2 복조 회로; 및
    상기 제 1 복조 회로 및 상기 제 2 복조 회로에 전기적으로 접속된 비교기를 포함하고,
    상기 제 1 복조 회로에서 복조된 전기 신호의 극성은 상기 제 2 복조 회로에서 복조된 전기 신호의 극성과 반대이고,
    상기 논리 회로는 상기 안테나 회로가 데이터를 송신할 때, 상기 제 1 복조 신호 생성 회로에서 복조된 상기 신호를 선택하고,
    상기 논리 회로는 상기 안테나 회로가 데이터를 수신할 때, 상기 제 2 복조 신호 생성 회로에서 복조된 상기 신호를 선택하는, 반도체 장치.
  3. 제 2 항에 있어서,
    상기 제 2 복조 신호 생성 회로는:
    상기 제 1 복조 회로 및 상기 비교기에 전기적으로 접속된 제 1 바이어스 회로; 및
    상기 제 2 복조 회로 및 상기 비교기에 전기적으로 접속된 제 2 바이어스 회로를 포함하는, 반도체 장치.
  4. 제 2 항에 있어서,
    상기 제 2 복조 신호 생성 회로는 상기 비교기에 전기적으로 접속된 아날로그 버퍼 회로를 포함하는, 반도체 장치.
  5. 제 1 항 및 제 2 항 중 어느 한 항에 있어서,
    상기 논리 회로는:
    상기 제 1 복조 신호 생성 회로에서 복조된 상기 신호 및 상기 제 2 복조 신호 생성 회로에서 복조된 상기 신호 중 하나를 선택하는 선택기 회로; 및
    상기 선택기 회로를 제어하는 제어 회로를 포함하는, 반도체 장치.
  6. 제 1 항 및 제 2 항 중 어느 한 항에 있어서,
    메모리 회로 및 변조 회로를 더 포함하고,
    상기 논리 회로는:
    상기 제 1 복조 신호 생성 회로에서 복조된 상기 신호 및 상기 제 2 복조 신호 생성 회로에서 복조된 상기 신호 중 하나를 선택하는 선택기 회로;
    상기 메모리 회로부터 데이터를 판독하는 메모리 제어 회로; 및
    상기 선택기 회로 및 상기 메모리 제어 회로를 제어하는 제어 회로를 포함하고,
    상기 제어 회로는 상기 메모리 회로로부터 판독된 상기 데이터에 따라 상기 변조 회로에 송신될 신호를 생성하는, 반도체 장치.
  7. 제 1 항 및 제 2 항 중 어느 한 항에 있어서,
    상기 안테나 회로로부터 입력된 신호에 의해 전기가 저장되는 배터리를 더 포함하는, 반도체 장치.
  8. 제 1 항 및 제 2 항 중 어느 한 항에 따른 상기 반도체 장치가 탑재된 카드.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020117008804A 2008-09-19 2009-08-20 반도체 장치 KR101563139B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008241436 2008-09-19
JPJP-P-2008-241436 2008-09-19

Publications (2)

Publication Number Publication Date
KR20110059882A KR20110059882A (ko) 2011-06-07
KR101563139B1 true KR101563139B1 (ko) 2015-10-26

Family

ID=42037041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117008804A KR101563139B1 (ko) 2008-09-19 2009-08-20 반도체 장치

Country Status (6)

Country Link
US (1) US8243863B2 (ko)
JP (1) JP5306128B2 (ko)
KR (1) KR101563139B1 (ko)
CN (1) CN102160295B (ko)
TW (1) TWI455036B (ko)
WO (1) WO2010032594A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1845636A4 (en) * 2005-02-03 2012-03-14 Fujitsu Ltd SYSTEM AND METHOD FOR WIRELESS COMMUNICATION
CN101548286B (zh) * 2006-12-25 2012-10-10 株式会社半导体能源研究所 半导体装置
JP5563346B2 (ja) * 2010-03-29 2014-07-30 パナソニック株式会社 送電装置及びそれに用いられる波形モニタ回路
CN102468988A (zh) * 2010-11-11 2012-05-23 上海华虹集成电路有限责任公司 自动检测iso/iec14443协议中信号协议类型的装置
FR2980874B1 (fr) * 2011-09-30 2018-06-08 Proton World International N.V. Configuration du type de modulation d'un routeur de communication en champ proche
US9698728B2 (en) * 2012-12-13 2017-07-04 Texas Instruments Incorporated Digital isolator
TWI638541B (zh) * 2013-05-28 2018-10-11 新力股份有限公司 通信裝置、通信系統及通信方法
US9413431B2 (en) * 2013-09-03 2016-08-09 Favepc Inc. Transceiver
US9646992B2 (en) * 2015-09-03 2017-05-09 Kabushiki Kaisha Toshiba Semiconductor memory
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
CN107862369A (zh) * 2017-11-13 2018-03-30 北京中电华大电子设计有限责任公司 一种提升超高波特率(vhbr)通信稳定性的方法
EP3496004B1 (en) * 2017-12-08 2020-11-25 Nxp B.V. Active receiver for connected rfid tags
GB201810633D0 (en) * 2018-06-28 2018-08-15 Univ Oxford Innovation Ltd Liquid crystal modulator
US11106965B2 (en) * 2019-08-28 2021-08-31 Electronics And Telecommunications Research Institute Radio frequency identification tag and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3016919B2 (ja) * 1991-08-28 2000-03-06 日本電気株式会社 ダイバーシチ受信装置
US6208062B1 (en) * 1997-08-18 2001-03-27 X-Cyte, Inc. Surface acoustic wave transponder configuration
ES2142175T3 (es) * 1998-02-17 2000-04-01 Siemens Ag Soporte de datos y procedimiento para la recepcion sin contacto de datos y energia.
ES2186387T3 (es) 1998-07-13 2003-05-01 Koninkl Philips Electronics Nv Portadora de datos con al menos dos demoduladores para recibir señales de pedido de diferente indice de modulacion.
JP2000172806A (ja) 1998-12-08 2000-06-23 Hitachi Ltd 非接触ｉｃカード
JP2001148428A (ja) * 1999-11-18 2001-05-29 Toshiba Microelectronics Corp 半導体装置
JP3784271B2 (ja) * 2001-04-19 2006-06-07 松下電器産業株式会社 半導体集積回路とこれを搭載した非接触型情報媒体
JP2004215225A (ja) * 2002-12-17 2004-07-29 Sony Corp 通信システムおよび通信方法、並びにデータ処理装置
TW200826300A (en) * 2004-04-14 2008-06-16 Renesas Tech Corp Semiconductor device and manufacturing method thereof
EP1845636A4 (en) * 2005-02-03 2012-03-14 Fujitsu Ltd SYSTEM AND METHOD FOR WIRELESS COMMUNICATION
EP1696368B1 (en) * 2005-02-28 2011-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4900659B2 (ja) 2005-02-28 2012-03-21 株式会社半導体エネルギー研究所 半導体装置
JP2007174130A (ja) * 2005-12-20 2007-07-05 Teruya:Kk マルチ通信方式対応センサ機能付きハイブリッド型ソフトｉｄタグ
CN101548286B (zh) * 2006-12-25 2012-10-10 株式会社半导体能源研究所 半导体装置
US8161342B2 (en) * 2007-12-13 2012-04-17 Qualcomm Incorporated Forward and reverse shifting selective HARQ combining scheme for OFDMA systems

Also Published As

Publication number Publication date
US20100073137A1 (en) 2010-03-25
CN102160295A (zh) 2011-08-17
US8243863B2 (en) 2012-08-14
JP2010097602A (ja) 2010-04-30
JP5306128B2 (ja) 2013-10-02
KR20110059882A (ko) 2011-06-07
WO2010032594A1 (en) 2010-03-25
TW201025141A (en) 2010-07-01
TWI455036B (zh) 2014-10-01
CN102160295B (zh) 2013-11-20

Similar Documents

Publication Publication Date Title
KR101563139B1 (ko) 반도체 장치
CN103988213B (zh) 用于射频识别电路的天线接口
US9305193B2 (en) Contactless communication device and user device including the same
JP4994216B2 (ja) 半導体装置
US20120270499A1 (en) Tuneable nfc-enabled device
US7786870B2 (en) Transponder with an improved voltage limiter circuit
US20100045446A1 (en) Rfid system using human body communication
US7427034B2 (en) Information processing apparatus and loop antenna
KR101219068B1 (ko) 반도체 장치 및 이를 이용한 무선 통신 시스템
US10074992B2 (en) Battery device, battery management method, and electronic apparatus
US7138699B2 (en) Semiconductor integrated circuit and noncontact information medium
JP2004297779A (ja) 無線通信ｉｃおよびこれを用いた無線通信情報記憶媒体
KR20050027023A (ko) 식별을 위한 집적 회로 칩, 데이터 판독 방법 및 데이터기록 방법
KR101939239B1 (ko) Ｒｆｉｄ 통신용 포락선 검출기
JP4539469B2 (ja) 通信装置
KR20110012662A (ko) 듀얼 안테나를 포함하는 ｒｆｉｄ 태그
JP2012138007A (ja) 非接触式携帯可能電子装置および非接触式ｉｃカード

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 5