JP2003162700A - 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびｉｃカード - Google Patents

半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびｉｃカード

Info

Publication number
JP2003162700A
JP2003162700A JP2001361618A JP2001361618A JP2003162700A JP 2003162700 A JP2003162700 A JP 2003162700A JP 2001361618 A JP2001361618 A JP 2001361618A JP 2001361618 A JP2001361618 A JP 2001361618A JP 2003162700 A JP2003162700 A JP 2003162700A
Authority
JP
Japan
Prior art keywords
period
semiconductor device
communication
clock frequency
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001361618A
Other languages
English (en)
Other versions
JP3929761B2 (ja
Inventor
Haruhiko Shigemasa
晴彦 重政
Junichi Okamoto
純一 岡本
Yoshihiro Nakao
佳寛 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001361618A priority Critical patent/JP3929761B2/ja
Publication of JP2003162700A publication Critical patent/JP2003162700A/ja
Application granted granted Critical
Publication of JP3929761B2 publication Critical patent/JP3929761B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Near-Field Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 処理能力を低下させることなく、通信品質を
確保することが可能な半導体装置の動作制御方法を提供
する。 【解決手段】 半導体回路装置における内部動作を制御
するＣＰＵ２の動作を規定するクロック周波数の分周設
定を、ＲＥＱＢコマンドの受信、およびＡＴＱＢコマン
ドの送信などの通信処理が行われている期間において
は、最低速度である１／８分周とする一方、ＯＳやアプ
リケーションのセットアップ期間などにおいては、最高
速度である１／１分周となるように切り換える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば電磁波など
を介して非接触で外部の電力供給源から電力を取得する
ＩＣカードなどに用いられる半導体装置に関するもので
ある。
【０００２】
【従来の技術】近年、プラスチック製のカードに、不揮
発性メモリやＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉ
ｎｇ Ｕｎｉｔ）などからなるＩＣチップなどを埋め込
んだＩＣカードが普及しつつある。このようなＩＣカー
ドは、現在広く利用されている磁気カードと比較して、
より大量のデータを扱うことが可能であること、および
セキュリティに優れていることなどの利点を有してお
り、次世代のカードとして注目を集めている。また、Ｉ
Ｃカードは、現在の磁気カードで行われているような様
々なアプリケーションを実現するだけでなく、技術的な
制限から磁気カードの機能として利用することができな
かったアプリケーションにも広く応用することができる
ことから、急速に普及しつつある。
【０００３】ＩＣカードは、接触型と非接触型とに分類
される。接触型ＩＣカードは、その表面に金属製の端子
を設け、この端子を、ＩＣカードに対して情報の読み書
きを行うリーダライタ装置に設けられた端子とを接続す
ることによって、電力の供給およびデータの送受信を行
うものである。非接触型ＩＣカードは、その内部にアン
テナコイルを設け、電磁誘導技術を用いてリーダライタ
装置が発生する磁場の中にアンテナコイルを進入させる
ことによって、電波（例えば、数ＭＨｚ〜数１０ＭＨｚ
程度のキャリア周波数）を介して電力の供給およびデー
タの送受信を行うものである。非接触型ＩＣカードで
は、アンテナコイルによって受信された電力は、ダイオ
ードブリッジによって整流された後に各機能ブロックに
供給されることになる。
【０００４】また、非接触型ＩＣカードは、その通信距
離に応じて、さらに近接型、近傍型などに分類される。
これらは、現在ＩＳＯ／ＩＥＣ１４４４３およびＩＳＯ
／ＩＥＣ１０５３６においてそれぞれ標準化が進められ
ている。
【０００５】非接触型ＩＣカードは、外部装置との接続
端子を持たないので、接続端子の接点部の破損などが生
じる心配がなく、また、リーダライタ装置に対して近づ
けるだけで電力の供給およびデータの送受信を行うこと
が可能となっている。よって、非接触型ＩＣカードは、
メンテナンスコストの低減、取り扱いの容易性、処理の
高速性などの利点を有することになる。したがって、こ
のような非接触型ＩＣカードを、例えば鉄道やバスなど
の乗車券に適用し、非接触型ＩＣカードを改札ゲートに
かざしてデータ処理を行ったり（かざし処理）、改札ゲ
ートに瞬間的に接触させてデータ処理を行ったり（タッ
チ＆ゴー処理）する利用方法が考えられている。
【０００６】しかしながら、非接触型ＩＣカードは、電
波という媒体を介して電力供給を行うものであることに
より、常時安定した電力を受けることができるとは限ら
ないという性質を有している。また、アンテナから得ら
れる電源電圧は、電力を供給するリーダライタ装置など
の外部装置との距離に左右されることになる。したがっ
て、非接触型ＩＣカードを設計する上で、非接触通信の
品質を確保することや、通信距離を確保することは困難
となっている。
【０００７】このような問題に対して、例えば特開平１
１−２９６６２７号公報には、電流を検出することによ
って、通信距離を改善する方法が開示されている。この
従来技術以前では、非接触ＩＣカードには消費電流を制
御する回路が設けられていなかったので、非接触ＩＣカ
ードにおける消費電流は常時一定となっていた。これに
より、例えば非接触ＩＣカードとリーダライタ装置との
通信距離が変更されて、送受信アンテナに誘起される電
流量が減少すると、非接触ＩＣカードの全構成要素が動
作付加となるような事態が生じていた。このような課題
に対して、上記従来技術では、送受信アンテナによって
受信された変調波が誘起する電流量を検出し、その電流
値に応じてＣＰＵに供給する動作クロックの周期を制御
する手法がとられている。
【０００８】図６に、この従来技術において示されてい
る構成例を示す。この構成例では、リーダライタ装置４
１との間で電力の供給および通信を行う非接触ＩＣカー
ドが示されている。この非接触ＩＣカードは、送受信ア
ンテナ４２、電流検出回路４３、変調回路４４、復調回
路４５、整流電圧制御回路４６、ＵＡＲＴ(UniversalAs
ynchronous Receiver Transmitter)４７、クロック発振
回路４８、ＣＰＵ４９、コ・プロセッサ５０、および不
揮発性メモリ５１を備えた構成となっている。ここで、
コ・プロセッサ５０は、データの暗号化処理に用いられ
る演算部を示している。
【０００９】上記の構成において、送受信アンテナ４２
において変調波が受信されると、整流電圧制御回路４６
によって受信された変調波が整流され、非接触ＩＣカー
ドの全構成要素に供給するための電力が生成される。復
調回路４５は、変調波からデータを復調し、これをＵＡ
ＲＴ４７に出力する。ＵＡＲＴ４７は、ＣＰＵ４９に対
してパラレルデータを出力し、ＣＰＵ４９は、このパラ
レルデータを解析し、コマンドとして理解して動作を行
う。
【００１０】このようなシステムにおいて、リーダライ
タ装置４１と非接触ＩＣカードとの通信距離が長くなる
と、誘起される電力が減少し、非接触ＩＣカードの全構
成要素に必要な電力の供給が不可能になる場合がある。
そこで、上記の構成では、電流検出回路４３によって送
受信アンテナ４２に流れる電流値を検出し、その電流値
に応じて、クロック発振回路４８がＣＰＵ４９の動作ク
ロック周波数を増減している。また、電流検出回路３４
は、変調波が誘起した電流値を検出し、その電流値に応
じて電力供給手段による電力供給対象が制御されるよう
に構成されている。
【００１１】
【発明が解決しようとする課題】上記の特開平１１−２
９６６２７号公報に開示されている構成では、電流に応
じて動作クロックを切り替える方式を採用しているが、
この方式は、マイコンシステムなどの比較的安定した電
源電圧の供給が可能なシステムで一般的に用いられてい
る電力節電方法である。しかしながら、非接触で電力を
供給するシステムにおいては、供給される電力は電力源
との距離に大きく依存している。すなわち、電力源との
距離が離れるに従って給電電流が減少し、これに伴っ
て、動作クロックが低速化されることになる。ここで、
動作クロックは、ＣＰＵのみならず非接触ＩＣカード内
の全ての構成における動作を規定するクロックであるの
で、電力源との距離が離れると、非接触ＩＣカードの全
パフォーマンスが低下してしまうという問題がある。
【００１２】また、プログラムに基づいた処理が行われ
ている最中に、非接触ＩＣカードとリーダライタ装置と
の通信距離が変化した場合には、プログラムの動作処理
中に動作クロックが変更される可能性があることにな
る。この場合、プログラムの処理が誤動作する可能性が
あるという問題がある。
【００１３】ここで、非接触ＩＣカードにおける通信距
離および供給電力に関係する課題について詳細に説明す
る。上記したように、近接型の非接触ＩＣカードの通信
方式は、ＩＳＯ１４４４３ｔｙｐｅＢ規格（ＡＳＫ１０
％）で規格化されており、いわゆる低深度変調による変
調方式が採用されている。ここで、低深度変調とは、通
信に使用される信号の変調率が例えば１０％程度の低い
値となっている変調方式のことである。上記の変調率
は、通信に使用される信号の最大幅Ａｍａｘおよび最小
幅Ａｍｉｎに基づいて、 変調率＝（Ａｍａｘ−Ａｍｉｎ）／（Ａｍａｘ＋Ａｍｉ
ｎ） という式によって定義される。
【００１４】一般的に、低深度変調は、信号の振幅幅が
小さく、搬送波自身に大きな振幅を確保する必要がない
ので、消費電流の点では有利な通信であるといえる。し
かしながら、低深度変調においては、信号の振幅幅が小
さいことによって、電圧の変動に対して敏感となり、Ｃ
ＰＵ動作などによる僅かな電圧変動が通信品質に影響を
与えることになる。このため、整流された電圧は、通常
レギュレータなどによって定電圧化し、ＣＰＵ動作など
の電力消費による電圧変動が生じても定電圧が保持され
るように設計されている。
【００１５】しかしながら、供給電力に対してＣＰＵ動
作時の電力消費が顕著になり、これによる電圧低下が定
電圧回路による補正可能な範囲を超えてくると、通信に
影響を与えるようになる。すなわち、非接触ＩＣカード
とリーダライタ装置との距離が離れてくると、過度に供
給電圧能力が低下し、この結果、通信品質を低下させる
原因となるという問題が生じることになる。
【００１６】本発明は上記の問題点を解決するためにな
されたもので、その目的は、処理能力を低下させること
なく、通信品質を確保することが可能な半導体装置の動
作制御方法、半導体装置動作制御プログラム、半導体装
置動作制御プログラムを記録した記録媒体、半導体装
置、およびＩＣカードを提供することにある。
【００１７】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明に係る半導体装置の動作制御方法は、非接
触によって外部装置から電力供給するとともに、該外部
装置との間で非接触によるデータ通信を行う半導体装置
の動作制御方法であって、上記半導体装置が動作してい
る期間において、上記半導体装置における内部動作を制
御する制御手段の動作を規定するクロック周波数を、少
なくとも、通信処理が行われている第１の期間の方が、
通信処理が行われていない第２の期間よりも低い値とな
るように切り換えることを特徴としている。
【００１８】非接触によって外部装置との間で通信処理
を行う際には、半導体装置内での内部電源の電圧レベル
がある程度高くなっている方が、通信可能距離を確実に
確保することができ、通信品質を向上させることが可能
となる。ここで、上記の方法では、まず、通信処理が行
われている期間と、通信処理が行われていない期間とを
区別し、これらの期間の間で、制御手段の動作を規定す
るクロック周波数を切り換えるような動作制御が行われ
ている。すなわち、通信処理が行われている期間でクロ
ック周波数を低くすれば、制御手段における消費電流が
減少することになり、制御手段の電流消費による内部電
源の電圧レベルの低下の程度を抑制することができる。
【００１９】また、通信処理が行われていない期間で
は、例えば制御手段によって何らかの処理動作が行われ
ていることが考えられるので、クロック周波数を高くす
ることによって、制御手段による処理能力を向上させる
ことができる。したがって、上記の方法によれば、半導
体装置における処理能力を低下させることなく、通信時
における通信品質を高い状態に保つことが可能となる。
【００２０】また、本発明に係る半導体装置の動作制御
方法は、上記の方法において、上記第１の期間が、上記
半導体装置と上記外部装置との間で相互に通信相手を認
識する相互認識通信期間を含んでいる方法としてもよ
い。
【００２１】上記の方法では、クロック周波数を低くす
る期間である第１の期間として、半導体装置と外部装置
との間で相互に通信相手を認識する相互認識通信期間を
設定している。この期間において、通信品質が劣化する
などの不具合が生じると、的確に通信相手を認識するこ
とができなくなる。この場合、通信相手の認識に必要以
上の時間がかかることによって、非接触通信処理におけ
る処理時間が長くなり、操作性の低下を招くことにな
る。これに対して、上記の方法のように、相互認識通信
期間では、制御手段の動作を規定するクロック周波数を
低くすることによって、通信品質を確保することによっ
て、上記のような問題が発生することを抑制することが
可能となる。
【００２２】また、本発明に係る半導体装置の動作制御
方法は、上記の方法において、上記第１の期間が、デー
タの送受信を行うデータ送受信期間を含んでいる方法と
してもよい。
【００２３】上記の方法では、クロック周波数を低くす
る期間である第１の期間として、データの送受信を行う
期間を設定している。この期間において、通信品質が劣
化するなどの不具合が生じると、的確なデータ通信を行
うことができなくなる。この場合、例えばデータの再送
処理などが繰り返されることによって、非接触通信処理
における処理時間が長くなり、操作性の低下を招くこと
になる。これに対して、上記の方法のように、データ送
受信期間では、制御手段の動作を規定するクロック周波
数を低くすることによって、通信品質を確保することに
よって、上記のような問題が発生することを抑制するこ
とが可能となる。
【００２４】また、本発明に係る半導体装置の動作制御
方法は、上記の方法において、上記半導体装置における
パワーオンリセット期間、および／またはウォーミング
アップ期間における上記クロック周波数を、上記第２の
期間における上記クロック周波数よりも低い値となるよ
うに切り換える方法としてもよい。
【００２５】上記の方法では、クロック周波数を低くす
る期間として、さらにパワーオンリセット期間、および
／またはウォーミングアップ期間を設定している。パワ
ーオンリセット期間において動作するパワーオンリセッ
ト回路は、クロック周波数の影響を受けることがない回
路であるので、クロック周波数を低くしても問題なく動
作を行うことが可能である。また、ウォーミングアップ
期間では、例えばウォーミングアップカウンタやモード
切り換えスイッチなどが動作するのみであり、制御手段
は動作する必要はないので、クロック周波数を低くして
も、処理能力はほとんど変化しないものとなる。
【００２６】したがって、この期間においてクロック周
波数を低速化することによって制御手段における消費電
流を低減することが可能となり、これによって制御手段
の動作に関わる電力の負荷を減らすことによって電源の
立ち上がりを早くすることが可能となる。すなわち、上
記のような方法によれば、電源の立ち上がりが早くなる
ことによって、パワーオンリセット期間、および／また
はウォーミングアップ期間の短縮を図ることが可能とな
り、半導体装置における処理時間の短縮が可能となる。
【００２７】また、本発明に係る半導体装置の動作制御
方法は、上記の方法において、上記半導体装置が備える
不揮発性メモリ部に対して情報の書き込み処理および／
または消去処理を行う期間における上記クロック周波数
を、上記第２の期間における上記クロック周波数よりも
低い値となるように切り換える方法としてもよい。
【００２８】上記の方法では、クロック周波数を低くす
る期間として、さらに不揮発性メモリ部に対して情報の
書き込み処理および／または消去処理を行う期間を設定
している。不揮発性メモリ部に対する情報の書き込み処
理および消去処理は、電流の消費量が極めて大きいもの
となる。よって、これらの処理が開始されると、消費電
流の増大によって、内部電源の電圧レベルがある程度低
下することになる。一方、不揮発性メモリ部に対するデ
ータの書き込み処理および消去処理が行われている最中
では、制御手段によって行われる処理は比較的少ない状
態となる。
【００２９】すなわち、上記の方法のように制御すれ
ば、制御手段における消費電流が低減されることによっ
て、内部電源の電圧レベルの低下を抑制することが可能
となる。したがって、不揮発性メモリ部における書き込
み処理および消去処理を行うことによる電流消費の増大
によって、内部電源の電圧レベルが著しく低下し、これ
による動作異常の発生を抑制することが可能となる。ま
た、このような制御によるパフォーマンスの低下もほと
んど発生しない。
【００３０】また、本発明に係る半導体装置の動作制御
方法は、上記の方法において、上記相互認識通信期間
が、上記外部装置からの準備要求コマンドを受信する受
信期間と、上記外部装置に対してのリクエスト応答コマ
ンドを送信する送信期間とを含んでおり、上記受信期間
中において、受信した信号を復調する処理を行う復調回
路を動作させる一方、上記送信期間では、上記復調回路
の動作を停止させる方法としてもよい。
【００３１】上記の方法では、準備要求コマンドの受信
期間では復調回路を動作させる一方、リクエスト応答コ
マンドの送信期間では復調回路の動作を停止させる制御
を行っている。このような制御によれば、復調動作が必
要なときにのみ復調回路が動作することになるので、例
えば送信期間中において、何らかの要因によって内部電
源の電圧レベルが変動し、これによって復調回路に対し
てノイズが入力された場合でも、復調回路の動作は停止
されているので、復調回路から不要な出力が行われるこ
とを防止することができる。このような復調回路からの
不要な出力は、例えば復調回路からの出力に基づいて動
作する制御手段の誤動作を招くことになるので、上記の
ようにノイズの影響を防止することによって、半導体装
置の誤動作を防止することができる。
【００３２】また、本発明に係る半導体装置の動作制御
方法は、上記の方法において、上記データ送受信期間
が、上記外部装置からデータを受信する受信期間と、上
記外部装置に対してデータを送信する送信期間とを含ん
でおり、上記受信期間中において、受信した信号を復調
する処理を行う復調回路を動作させる一方、上記送信期
間では、上記復調回路の動作を停止させる方法としても
よい。
【００３３】上記の方法では、データの受信期間では復
調回路を動作させる一方、データの送信期間では復調回
路の動作を停止させる制御を行っている。このような制
御によれば、復調動作が必要なときにのみ復調回路が動
作することになるので、上記と同様に、ノイズの影響を
防止することによって、半導体装置の誤動作を防止する
ことができる。
【００３４】また、本発明に係る半導体装置動作制御プ
ログラムは、上記の半導体装置の動作制御方法をコンピ
ュータに実行させることを特徴としている。
【００３５】上記プログラムを半導体装置が備えるコン
ピュータシステムにロードすることによって、上記半導
体装置の動作制御方法を実現することが可能となる。
【００３６】また、本発明に係る半導体装置動作制御プ
ログラムを記録した記録媒体は、上記の半導体装置の動
作制御方法をコンピュータに実行させるプログラムを記
録していることを特徴としている。
【００３７】上記記録媒体に記録されたプログラムを半
導体装置が備えるコンピュータシステムにロードするこ
とによって、上記半導体装置の動作制御方法を実現する
ことが可能となる。
【００３８】また、本発明に係る半導体装置は、非接触
によって外部装置から電力供給するとともに、該外部装
置との間で非接触によるデータ通信を行う半導体装置で
あって、上記半導体装置における内部動作を制御する制
御手段を備え、上記制御手段が、上記の半導体装置の動
作制御方法を実行することを特徴としている。
【００３９】上記の構成によれば、上記した半導体装置
の動作制御方法を制御手段が実行するので、上記した動
作制御方法による作用効果が実現された半導体装置を提
供することができる。すなわち、処理能力を低下させる
ことなく、通信時における通信品質を高い状態に保つこ
とが可能な半導体装置を提供することができる。
【００４０】また、本発明に係る半導体装置は、上記の
構成において、上記外部装置から受信した信号に基づい
て、上記クロック周波数を規定するクロック信号を生成
するクロック信号生成手段と、上記クロック信号生成手
段によって生成されるクロック信号のクロック周波数を
切り換えるクロック切換手段とをさらに備え、上記制御
手段が、上記クロック切換手段に対して指示を行うこと
によって、上記クロック周波数の変更を行う構成として
もよい。
【００４１】上記の構成によれば、クロック信号は、外
部装置から受信した信号に基づいてクロック信号生成手
段によって生成され、クロック周波数の切換は、クロッ
ク切換手段によって行われることになる。このようなク
ロック信号生成手段およびクロック切換手段自体は、比
較的入手が容易であるので、本発明の動作制御方法を容
易に実現することが可能となる。
【００４２】また、本発明に係る半導体装置は、上記の
構成において、上記外部装置から受信した信号を復調す
る処理を行う復調回路と、上記復調回路の動作を制御す
る復調回路制御手段とを備え、上記復調回路制御手段
が、上記外部装置から復調処理が必要な信号を受信して
いるときにのみ上記復調回路が動作するように制御を行
う構成としてもよい。
【００４３】上記の構成によれば、復調回路制御手段に
よる制御によって、外部装置から復調処理が必要な信号
の受信期間にのみ、復調回路が動作する一方、それ以外
の期間では、復調回路の動作が停止する。このような制
御によれば、復調動作が必要なときにのみ復調回路が動
作することになるので、例えば送信期間中において、何
らかの要因によって内部電源の電圧レベルが変動し、こ
れによって復調回路に対してノイズが入力された場合で
も、復調回路の動作は停止されているので、復調回路か
ら不要な出力が行われることを防止することができる。
このような復調回路からの不要な出力は、例えば復調回
路からの出力に基づいて動作する制御手段の誤動作を招
くことになるので、上記のようにノイズの影響を防止す
ることによって、半導体装置の誤動作を防止することが
できる。
【００４４】また、本発明に係るＩＣカードは、上記の
半導体装置を備えたことを特徴としている。
【００４５】上記のような半導体装置をＩＣカードに適
用することによって、例えば、外部の電力供給源からの
距離に応じて電力供給の程度が変化する非接触型ＩＣカ
ードにおいても、処理能力を低下させることなく、通信
時における通信品質を高い状態に保つことが可能とな
る。したがって、使い勝手がよく、応用範囲が広いＩＣ
カードを実現することができる。
【００４６】また、例えば、上記のような非接触型ＩＣ
カードに、接触型の端子を設けるなどをすれば、非接触
型および接触型を兼用したＩＣカードを実現することも
可能である。
【００４７】
【発明の実施の形態】本発明の実施の一形態について図
１ないし図５に基づいて説明すれば、以下のとおりであ
る。
【００４８】図３は、本実施形態に係る半導体回路装置
の概略構成を示すブロック図である。この半導体回路装
置は、非接触ＩＣカードに内蔵されるものである。
【００４９】この半導体回路装置は、電磁波を用いた通
信を行うＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）部１
Ａ、各種論理演算を行う論理回路を複数備えたロジック
部１Ｂ、不揮発性メモリ部８、電圧制御回路部９などを
備えた構成となっている。ロジック部１Ｂは、データ処
理用のＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ
Ｕｎｉｔ）（制御手段）２、暗号を高速処理するため
のセキュリティ用プロセッサ３、演算処理における作業
領域としてのワークＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓ
ｓ Ｍｅｍｏｒｙ）４、起動時に用いられるブートＲＯ
Ｍ（ＲｅａｄＯｎｌｙ Ｍｅｍｏｒｙ）５、プロトコル
制御回路６、リセット回路７、クロック切換レジスタ
（クロック切換手段）１０、復調制御回路レジスタであ
るＲＥＣＥＮ（復調回路制御手段）１１、および動作ク
ロック生成ブロックであるＣＧ（クロック信号生成手
段）１２、などを備えた構成となっている。
【００５０】また、ＲＦ部１Ａは、電磁誘導を起動させ
るアンテナコイル１３、アンテナコイル１３の接続端子
およびショットキーダイオードなどから構成される整流
回路１４、変調回路１５、復調回路１６、クロック抽出
回路１７、およびパワーオンリセット回路１８を備えた
構成となっている。
【００５１】まず、上記の構成における動作の概要を説
明する。リーダライタ装置から送信されたキャリア波
は、給電に最適に構成されたアンテナコイル１３によっ
て受信される。アンテナコイル１３における電磁誘導に
よって生じた電力は、整流回路１４によって整流され
る。整流回路１４によって全波整流された電源電圧であ
るＶＣＣ電源は、電圧制御回路部９に入力され、この電
圧制御回路部９において各ブロックに最適な電圧が生成
され、各ブロックに供給される。また、整流回路１４か
らの搬送波形がクロック抽出回路１７によって抽出さ
れ、クロック信号が生成される。
【００５２】さらに、変調回路１５および復調回路１６
によって、振幅変調により双方向でデータ通信が行われ
る。受信した信号は、復調回路１６によって復調信号に
変換されてプロトコル制御回路６に入力され、ＣＰＵ２
によって処理される。またＣＰＵ２において送信信号が
生成されると、この送信信号がプロトコル制御回路６か
ら変調回路１５に入力され、変調回路１５において送信
に適した信号に変換された後に、アンテナコイル１３か
ら送信される。プロトコル制御回路６は、詳細は後述す
るが、初期応答の処理、および非接触で通信するデータ
を適切なデータ転送フォーマットへ変換する処理などを
ハードウェアで実行する回路である。
【００５３】なお、本実施形態において用いられる非接
触ＩＣカード、およびこの非接触ＩＣカードに対応した
リーダライタ装置は、ＩＳＯ／ＩＥＣ１４４４３ｔｙｐ
ｅＢ規格に準拠するものとしている。また、ＲＦ部１Ａ
は、リーダライタ装置が送信する１３．５６ＭＨｚのキ
ャリア波を受信し、変調回路１５および復調回路１６
は、ＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙ
ｉｎｇ）１０％振幅変調によってキャリア波に重畳され
たデータを変復調するものとしている。
【００５４】また、動作クロック生成ブロックとしての
ＣＧ１２は、クロック抽出回路１７で抽出されたクロッ
クを発振源として動作クロックを生成している。このＣ
Ｇ１２は、クロック切換レジスタ１０において設定され
ているクロック周波数の分周設定に基づいて動作クロッ
クを生成している。
【００５５】クロック切換レジスタ１０は、上記のよう
に、クロック周波数の分周設定の値を格納するレジスタ
である。このクロック切換レジスタ１０に格納される値
は、ＣＰＵ２からの指示によって変更可能となってい
る。本実施形態では、クロック抽出回路１７によって抽
出されたクロック周波数に対して、１／１、１／２、１
／４、１／８分周の切り換えが可能となるように、クロ
ック切換レジスタ１０が設定されている。
【００５６】また、復調制御回路レジスタとしてのＲＥ
ＣＥＮ１１は、復調回路１６の動作を制御する値を格納
するレジスタである。例えば、ＲＥＣＥＮ１１のレジス
タにおける所定の１ビットに“１”データを書き込むこ
とによって復調回路を動作させ、“０”データを書き込
むことによって復調回路の動作を停止させるように制御
することが可能となっている。このＲＥＣＥＮ１１に格
納させる値は、ＣＰＵ２からの指示によって変更可能と
なっている。
【００５７】また、不揮発性メモリ部８は、例えばＥＥ
ＰＲＯＭ(electrically erasable/programmable read o
nly memory)などによって構成されるメモリである。な
お、この不揮発性メモリ部８としては、ＥＥＰＲＯＭに
限定されるものではなく、不揮発性のメモリであればど
のようなメモリを用いてもよい。
【００５８】以上のように、本実施形態における半導体
回路装置は、ＣＰＵ２によって、クロック切換レジスタ
１０およびＲＥＣＥＮ１１に格納されている値を適切な
値に設定することによって、動作クロックの切り換え
と、復調回路１６の動作の制御を行うことが可能となっ
ている。
【００５９】次に、本実施形態における半導体回路装置
の制御方法について説明する。まず最初に、ＩＳＯ１４
４４３規格に規定されている非接触通信におけるデータ
転送フォーマットについて図４（ａ）および図４（ｂ）
を参照しながら説明する。
【００６０】非接触通信におけるデータ転送フォーマッ
トは、図４（ａ）に示すように、ＳＯＦ（スタートファ
イル）、キャラクタデータ、およびＥＯＦ（エンドファ
イル）の３つのデータ転送領域によって構成されたもの
となっている。ＳＯＦは、１０〜１１ｅｔｕの期間から
なる論理レベルがＬとなるデータ転送領域である。な
お、１ｅｔｕは、１ｂｉｔデータを転送するのに必要と
される時間を示している。このＳＯＦを受信することに
よって、非接触ＩＣカードあるいはリーダライタ装置
は、データの送信が開始されたことを認識する。ＥＯＦ
は、ＳＯＦと同様に、１０〜１１ｅｔｕの期間からなる
論理レベルがＬとなるデータ転送領域である。このＥＯ
Ｆを受信することによって、非接触ＩＣカードあるいは
リーダライタ装置は、データの送信が終了したことを認
識する。
【００６１】キャラクタデータは、例えばコマンドや各
種データによって構成されるデータ転送領域である。こ
のキャラクタデータ内には、図４（ｂ）に示すように、
スタートビットから始まる８ビットデータ、およびスト
ップビットからなるバイトデータが複数含まれている。
【００６２】次に、半導体回路装置における初期応答動
作について図５を参照しながら説明する。図５は、ＩＳ
Ｏ１４４４３ｔｙｐｅＢに規定されている初期応答動作
の処理の流れを示すフローチャートである。この初期応
答では、上記したデータ通信フォーマットに則ったデー
タ通信が行われる。
【００６３】まず、ステップ１（以降、Ｓ１のように称
する）は、半導体回路装置の電源がＯＦＦとなっている
状態を示している。その後、電源が立ち上がると、Ｓ２
において、半導体回路装置は、ＲＥＱＢコマンドまたは
ＷＡＩＴコマンドの受信の待機状態となる。ＲＥＱＢコ
マンドおよびＷＡＩＴコマンドは、リーダライタ装置か
ら、非接触ＩＣカードに対して、初期応答時および通常
通信時におけるデータ通信の準備を要求するコマンドで
ある。このＲＥＱＢコマンドおよびＷＡＩＴコマンド
は、アプリケーションＩＤ（ＡＦＩ）属性情報パラメー
タ（ＰＡＲＭ）および巡回冗長検査符号（ＣＲＣ）など
の情報を含んでいる。
【００６４】ここで、電源の立ち上がりからＲＥＱＢコ
マンドの送信までに要する時間は、非接触ＩＣカードの
電源検出パワーオンリセットにかかる時間や、電源立ち
上がりシーケンスにおけるモード判別などに依存してい
る。
【００６５】準備要求コマンドであるＲＥＱＢコマンド
を受信すると、まずＳ３において、ＲＥＱＢコマンドに
含まれるアプリケーションＩＤ（ＡＦＩ）が一致するか
の確認が行われる。ここで、ＡＦＩが一致しないと判断
されると（Ｓ３においてＮＯ）、半導体回路装置が対応
していないＲＥＱＢコマンドが受信されたものと判断さ
れ、Ｓ２に戻って、再びＲＥＱＢコマンドまたはＷＡＩ
Ｔコマンドの受信の待機状態となる。
【００６６】一方、ＡＦＩが一致していると判断される
と（Ｓ３においてＹＥＳ）、次にＳ４において、ＲＥＱ
Ｂコマンドに含まれる属性情報（ＰＡＲＭ）から、リー
ダライタ装置に同時に挿入可能なＩＣカードの枚数の上
限値Ｎの判定が行われる。本実施形態では、Ｎ＝１であ
るか否かが判定されている。ここで、Ｎ＝１でないと判
断された場合（Ｓ４においてＮＯ）、他のＩＣカードに
よる通信との衝突を防止するために、Ｓ５において通信
の衝突防止などのその他の処理が行われ、その後Ｓ６か
らの処理が行われる。
【００６７】一方、Ｎ＝１であると判断された場合（Ｓ
４においてＹＥＳ）、Ｓ６において、リーダライタ装置
に対してＡＴＱＢコマンドの送信が行われる。ＡＴＱＢ
コマンドは、ＲＥＱＢコマンドに対するリクエスト応答
信号であり、擬似ＩＤ（ＰＵＰＩ）、アプリケーション
情報(Application data)、プロトコル情報(Protocolinf
o)ＣＲＣなどを含んでいる。
【００６８】ＡＴＱＢコマンドの送信が行われ、リーダ
ライタ装置がこれを受信すると、Ｓ７において、識別
子、上位階層情報などを含んだＡＴＴＲＩＢコマンドの
送信が行われ、以降、半導体回路装置とリーダライタ装
置との間で通信が確立される。
【００６９】次に、プロトコル制御回路６における処理
について説明する。ＲＥＱＢコマンドの受信からＡＴＱ
Ｂコマンドの送信までにかかる所要時間は、ＩＳＯ１４
４４３ｔｙｐｅＢ規格によって規定されており、２５６
／ｆｓ（ｆｓ＝１３．５６／１６ＭＨｚであり、サブキ
ャリア周波数を示している）である。この期間内にＡＴ
ＱＢコマンドの返信がなければ、初期応答確認が成立し
なくなる。したがって、この処理を所定期間内にソフト
ウェアで処理する場合には、ＣＰＵ２の高速化が必要と
なる。
【００７０】ところが、非接触通信では、リーダライタ
装置から電磁誘導による給電を行うために、大容量メモ
リが消費するような大電力の駆動を行うことはできず、
小容量で、幾分不安定な電源供給となっている。すなわ
ち、非接触ＩＣカードにおいては、低消費電流化が望ま
れており、消費電流の大きい高速なＣＰＵ２を利用する
ことは困難となっている。このような理由により、非接
触通信における電流消費の負担を軽くするために、プロ
トコル制御回路はハードウェアによって初期応答処理を
行う構成となっている。
【００７１】次に、本実施形態における、初期応答から
変復調通信を行うまでの動作について、図１に示すタイ
ミングチャートに基づいて説明する。同図に示すよう
に、初期応答から変復調通信を行うまでの期間を（１）
〜（８）の８つの期間に分割する。（１）の期間は電源
立ち上がり期間、（２）の期間はＣＰＵ２のウォーミン
グアップ（ＷＵＰ）期間、（３）の期間は不揮発性メモ
リ部８に格納されているＯＳ(Operating System)のプロ
グラムが読み出されて起動処理を行っている期間、
（４）の期間はプロトコル制御回路６の起動期間、
（５）の期間はＲＥＱＢコマンドの受信期間、（６）の
期間はＡＴＱＢコマンドの送信期間、（７）の期間はデ
ータ通信の準備期間、（８）の期間は通常データの通信
期間をそれぞれ示している。以下に、上記の各期間にお
ける処理の詳細について説明する。
【００７２】（１）の期間では、パワーオンリセット回
路１８などによって受信している電源電圧が検出され、
所定の電圧（ＶＣＣ電圧）にまで到達するまでの処理が
行われる。この（１）の期間によって、初期リセット期
間が確保される。
【００７３】（２）の期間では、システムの立ち上げの
ためのウォーミングアップ処理が行われている。この期
間内において、テストモードの選択や非接触モードの選
択などが行われる。
【００７４】ここで、（１）の期間および（２）の期間
において、ＣＰＵ２は、クロック切換レジスタ１０に格
納されているクロック周波数の分周設定を所定の値に設
定することによって、クロック周波数を所定の値に設定
している。本実施形態では、（１）の期間および（２）
の期間では、クロック周波数の分周設定を最低速である
１／８に設定している。これは、これらの期間におい
て、クロック周波数を最低速に設定しても、電圧検出動
作、ウォーミングアップ動作、モード選択動作に対する
影響はなく、パフォーマンスを低下させることもないか
らである。
【００７５】詳しく説明すると、電圧検出動作を行うパ
ワーオンリセット回路１８は、クロック周波数の影響を
受けることがない回路であるので、最低クロックでも問
題なく動作を行うことが可能である。また、ウォーミン
グアップ動作およびモード選択動作は、ウォーミングア
ップカウンタ（図示せず）やモード切り換えスイッチ
（図示せず）などが動作するのみであり、ＣＰＵ２は動
作する必要はないので、クロックを最低にしても、処理
能力はほとんど変化しないものとなる。
【００７６】なお、このときのＣＰＵ２における消費電
流は、実測で数ｍＡ程度となる。すなわち、この期間で
は、クロック周波数を低速化することによってＣＰＵ２
における消費電流が低減することになり、これによって
ＣＰＵ２の動作に関わる電力の負荷を減らすことによっ
て電源の立ち上がりを早くすることが可能となってい
る。
【００７７】なお、本実施形態では、（１）および
（２）の期間では、クロック周波数の分周設定を１／８
に設定しているが、これに限定されるものではなく、Ｃ
ＰＵ２の性能や処理内容などに応じて、パフォーマンス
を低下させない範囲で最低限の値に設定すればよい。一
例としては、これらの期間におけるクロック周波数の分
周設定を、１／８〜１／４の間に設定すればよい。
【００７８】（２）の期間では、ＣＰＵ２は、ブートＲ
ＯＭ５に記憶されているプログラムを読み出すことによ
って処理を行っている。しかしながら、（３）の期間以
降では、不揮発性メモリ部８に記憶されているＯＳプロ
グラムの読み出し、およびこのＯＳに基づく処理が行わ
れることになる。ここで、本実施形態では、（３）の期
間に移行した際に、ＣＰＵ２からの指示によって、クロ
ック切換レジスタ１０に格納されているクロック周波数
の分周設定が、最高速である１／１に切り換えられる。
これは、ＣＰＵ２の動作クロックを最高にすることによ
って、ＯＳの読み出しおよび起動処理を高速化し、
（３）の期間を短くすることを目的としている。
【００７９】なお、（３）の期間では、クロック周波数
を最高にすることによって電圧の降下が生じている。電
圧の降下の度合いは、リーダライタ装置の磁場の強度
や、リーダライタ装置と非接触ＩＣカードとの距離など
のシステム環境に依存するものであるが、具体的には、
ＣＰＵ２における消費電流は数１０ｍＡ程度となり、定
格電圧が５Ｖである場合、（３）の期間では、内部電源
の電圧が約４．６Ｖ程度に降下している。しかしなが
ら、この期間では通信処理は行われないので、電圧降下
による通信可能距離の低下などの問題が生じていても、
動作に支障が生じることはない。また、不揮発性メモリ
部８からのＯＳプログラムの読み出し動作、およびＯＳ
の起動動作に関しても、上記のような程度の電圧降下で
あれば、十分に動作が可能である。
【００８０】なお、本実施形態では、（３）の期間で
は、クロック周波数の分周設定を１／１に設定している
が、これに限定されるものではなく、ＣＰＵ２の性能や
処理内容などに応じて、ＯＳの読み出しおよび起動処理
を高速化することが可能となる範囲での値に設定すれば
よい。一例としては、この期間におけるクロック周波数
の分周設定を、１／２〜１／１の間に設定すればよい。
【００８１】次に、（４）の通信準備期間に移行する。
本実施形態では、この通信準備期間として５０μｓの期
間を設けている。この期間は、通信開始のための各種設
定動作が完了するには十分な時間となるように設定して
いる。したがって、ＣＰＵ２を高速に動作させなくて
も、上記各種設定動作を通信準備期間内で完了すること
が可能となっている。よって、本実施形態では、（４）
の期間に移行した際に、ＣＰＵ２からの指示によって、
クロック切換レジスタ１０に格納されているクロック周
波数の分周設定が、最低速である１／８に切り換えられ
る。
【００８２】このように、クロック周波数が最低速に切
り換えられることによって、ＣＰＵ２における消費電流
が減少することになり、内部電源の電圧が定格電圧であ
る５Ｖに復帰する。
【００８３】なお、本実施形態では、（４）の期間で
は、クロック周波数の分周設定を１／８に設定している
が、これに限定されるものではなく、ＣＰＵ２の性能や
処理内容などに応じて、上記各種設定動作を通信準備期
間内で完了することが可能となる範囲で最低限の値に設
定すればよい。一例としては、これらの期間におけるク
ロック周波数の分周設定を、１／８〜１／４の間に設定
すればよい。
【００８４】次に、（５）のＲＥＱＢコマンドの受信お
よび復調を行う期間から、（６）のＡＴＱＢコマンドの
変調および送信を行う期間に移行する。（５）の期間で
は、ＲＥＱＢコマンドの受信が行われ、このＲＥＱＢコ
マンドに含まれるアプリケーション情報の確認や、リー
ダライタ装置に挿入可能なＩＣカードの枚数の上限値の
確認などが行われる。そして、（６）の期間において、
ＡＴＱＢコマンドの送信処理が行われる。これらの処理
については前述したとおりである。
【００８５】以上の（５）および（６）の期間での処理
は、プロトコル制御回路６によって行われることにな
る。プロトコル制御回路６は、前記したように、このよ
うな初期応答処理をハードウェアによって実行する構成
となっている。したがって、この期間では、ＣＰＵ２が
高速に処理を行う必要はない。よって、本実施形態で
は、（５）および（６）の期間では、クロック周波数の
分周設定が、最低速である１／８の状態が維持される。
ここで、プロトコル制御回路６は、クロック抽出回路１
７によって抽出されたクロック信号に基づいて、ボーレ
ートジェネレータ（図示せず）によって生成されたクロ
ック信号に同期して動作しており、ＣＰＵ２の動作クロ
ックとは独立して動作している。
【００８６】なお、本実施形態では、（５）および
（６）の期間では、クロック周波数の分周設定を１／８
に設定しているが、これに限定されるものではなく、Ｃ
ＰＵ２の性能や処理内容などに応じて、初期応答処理に
不具合が生じない範囲で最低限の値に設定すればよい。
一例としては、これらの期間におけるクロック周波数の
分周設定を、１／８〜１／４の間に設定すればよい。
【００８７】この（５）の期間では、ＣＰＵ２による消
費電流は数ｍＡ程度となっており、例えば（３）の期間
のように、クロック周波数を最高速に設定している期間
での消費電流である数１０ｍＡと比較すると、大幅に消
費電流が低減されていることになる。また、（５）の期
間における内部電源の電圧レベルは、実測で約５．０Ｖ
程度となり、定格電圧が維持されることになる。すなわ
ち、電圧の降下がほとんど生じないので、通信可能距離
を確実に確保することが可能となり、ある程度通信距離
が変動しても問題なく通信を行うことが可能となる。ま
た、逆に言えば、通信距離が遠くなることによって電力
供給能力が低下したとしても、ＣＰＵ２における消費電
流が小さいことにより、内部電源の電圧降下を最小限に
抑えることが可能となり、電圧が著しく低下することに
よる動作上の不具合の発生を抑制することが可能とな
る。
【００８８】ここで、内部電源の電圧の降下に伴う弊害
について詳しく説明する。電圧制御回路部９の内部にあ
る定電圧回路による電圧補正値（クランプ電圧）は、整
流回路１４の出力であるＶＣＣ電源の電圧とクランプ用
抵抗（図示せず）によって決定される。通信距離が離れ
てくると、電力供給能力が低下してくるために、ＣＰＵ
２の消費電流が電源電圧に与える影響が大きくなってく
る。
【００８９】ここで、クロック周波数を最高速に設定す
る場合、ＣＰＵ２での消費電流は数１０ｍＡとなり、内
部電源の電圧レベルは約４．６Ｖ程度となる。すなわ
ち、ＣＰＵ２での消費電流が大きい状態の場合、電源電
圧の降下を助長することになる。この結果、内部電源の
電圧レベルが定電圧回路のクランプ電圧をも下回ってし
まうと、通信に影響が及ぶことになり、通信品質が劣化
することになる。
【００９０】したがって、本実施形態では、上記のよう
に、通信動作を行う際には、クロック周波数を低い値
（１／８分周）に設定することによってＣＰＵ２による
消費電流を低減させることによって、内部電源の電圧レ
ベルの低下を抑制し、通信能力の低下を抑制している。
【００９１】なお、（６）の期間では、非接触ＩＣカー
ド側からリーダライタ装置に向けてＡＴＱＢコマンドの
送信が行われている。この際には、変調回路１５によっ
て、例えばＢＰＳＫ変調によるコマンドの変調処理が行
われ、アンテナ１３から電波の送信が行われることにな
る。ＢＰＳＫ変調とは、パルス波の位相の変化によって
情報を表現する変調方式である。なお、変調方式として
は、他にＡＭ変調などを用いてもよい。このような送信
処理は、受信処理に比べて消費電流が若干大きくなり、
これに伴って内部電源の電圧レベルが若干降下した状態
で変動することになる。
【００９２】しかしながら、この電圧降下に関しては、
次の２点により問題は少ないものとなっている。すなわ
ち、この電圧降下の程度は、例えばＣＰＵ２の動作クロ
ックを最高速にする場合の電圧降下の程度と比較して僅
かなものであり、半導体装置回路内での動作に支障をき
たすほどではないものである。また、この電圧降下によ
って、非接触ＩＣカードから送信する電波の強度が若干
低下したとしても、受信側のリーダライタ装置は、安定
した電力供給が行われる環境であるので、リーダライタ
装置における多少の受信電波強度の低下は、ゲインの変
更などによって補償することが可能である。
【００９３】また、（５）の期間が開始されるタイミン
グで、ＣＰＵ２は、復調制御回路レジスタとしてのＲＥ
ＣＥＮ１１の所定のビットを“１”に設定する指示を行
う。これにより、ＯＮ状態を示すＲＥＣＥＮ信号が復調
回路１６に入力され、復調回路１６が復調動作を開始
し、受信したＲＥＱＢコマンドの内容がＣＰＵ２に対し
て送られる。また、（５）の期間が終了するタイミング
で、ＣＰＵ２は、ＲＥＣＥＮ１１の所定のビットを
“０”に設定する指示を行う。これにより、ＯＦＦ状態
を示すＲＥＣＥＮ信号が復調回路１６に入力され、復調
回路１６が復調動作を停止する。以上のような制御によ
れば、復調動作が必要なときにのみ復調回路１６が動作
することになるので、復調回路１６が復調動作を停止し
ているときには、復調回路１６からの出力信号を例えば
“Ｈ”レベルに固定することによって、プロトコル制御
回路６に対して不要なノイズが入力されることを防止す
ることができる。
【００９４】このノイズに関して詳しく説明すると、
（３）の期間から（４）の期間に移行する際には、クロ
ック周波数が変更されることによって、内部電源の電圧
値が瞬間的に変化することになる。この電圧の変動時に
は、リンギングノイズと呼ばれる不要なノイズが発生す
ることになる。このノイズが発生している際に復調回路
が動作していると、受信したコマンドとは関係のない無
意味な信号が復調回路から出力されることになり、ＣＰ
Ｕ２が誤動作する要因となる。また、クロック周波数が
変更された直後から例えばＲＥＱＢコマンドの受信処理
が開始されると、ノイズの影響によって、受信したコマ
ンドの情報が正確にＣＰＵ２に伝達されないことにな
る。すなわち、上記のように、クロック周波数が変更さ
れた直後から所定の期間を、ノイズ発生に対する緩衝期
間として設定し、この緩衝期間では、ＲＥＣＥＮ１１か
らの指示によって復調回路１６の動作を停止させる構成
とすることによって、ノイズ発生に伴う上記のような問
題を解消することが可能となる。さらに、復調回路１６
が動作する必要がない期間は、全てＲＥＣＥＮ１１から
の指示によって復調回路１６の動作を停止させる構成と
することによって、クロック周波数変更時以外に発生す
るノイズによる悪影響をも抑制することが可能となる。
【００９５】次に、（７）のデータ通信の準備期間に移
行する。この期間では、実際のデータ通信を行うための
準備として、ＣＰＵ２が不揮発性メモリ部８からデータ
通信を行うためのアプリケーションプログラムを読み出
し、起動処理が行われる。この期間では、ＣＰＵ２は、
クロック切換レジスタ１０に格納されているクロック周
波数の分周設定を１／１に設定し、クロック周波数を最
高速に上げている。クロック周波数を最高速に上げるこ
とによって、内部電源の電圧レベルは定格電圧から若干
低下することになるが、この期間では通信処理は行われ
ないので、この電圧レベルの低下による上記したような
問題は生じないことになる。
【００９６】なお、本実施形態では、（７）の期間で
は、クロック周波数の分周設定を１／１に設定している
が、これに限定されるものではなく、ＣＰＵ２の性能や
処理内容などに応じて、アプリケーションプログラムの
読み出しおよび起動処理を高速化することが可能となる
範囲での値に設定すればよい。一例としては、この期間
におけるクロック周波数の分周設定を、１／２〜１／１
の間に設定すればよい。
【００９７】次に、（８）のデータ通信の実行期間に移
行する。この期間が開始されると、ＣＰＵ２は、クロッ
ク切換レジスタ１０に格納されているクロック周波数の
分周設定を１／８に設定し、クロック周波数を最低速に
している。これは、この期間では通信処理が行われるの
で、クロック周波数を低下させることによってＣＰＵ２
における消費電流を低減し、上記したような電圧降下の
問題を抑制することを目的としている。
【００９８】そして、（８）の期間の最初に、通信開始
のための各種設定動作を行うための通信準備期間として
５０μｓの期間を設け、この通信準備期間が経過した後
に、実際のデータ通信が行われる。この通信準備期間
は、前期した（４）の期間と同様の目的で設けられる期
間である。
【００９９】なお、本実施形態では、（８）の期間で
は、クロック周波数の分周設定を１／８に設定している
が、これに限定されるものではなく、ＣＰＵ２の性能や
処理内容などに応じて、データ通信処理に不具合が生じ
ない範囲で最低限の値に設定すればよい。一例として
は、これらの期間におけるクロック周波数の分周設定
を、１／８〜１／４の間に設定すればよい。
【０１００】なお、図示はしていないが、（８）の期間
においても、（４）〜（６）の期間と同様に、復調動作
が必要とされる期間のみ、ＲＥＣＥＮ信号がＯＮとなる
ように、ＣＰＵ２がＲＥＣＥＮ１１に格納されている値
を変更するようにしている。
【０１０１】次に、（８）のデータ通信の実行期間にお
ける処理の詳細について、図２に示すタイミングチャー
トに基づいて説明する。同図に示すように、データ通信
の実行期間を（１１）〜（１５）の５つの期間に分割す
る。（１１）の期間はコマンドの受信待ちの期間、（１
２）の期間はコマンドを受信している期間、（１３）の
期間は不揮発性メモリ部８に対する書き込み、消去処理
を行っている期間、（１４）の期間はコマンドを送信し
ている期間、（１５）の期間は、コマンドの受信待ち状
態に再び戻っている期間をそれぞれ示している。以下
に、上記の各期間における処理の詳細について説明す
る。
【０１０２】（１１）の期間は、通信準備が完了し、リ
ーダライタ装置からコマンドが送信されてくることを待
機している期間となっている。図２に示す例では、この
コマンド受信待ち期間では、ＣＰＵ２は、クロック切換
レジスタ１０に格納されているクロック周波数の分周設
定を１／４に設定している。
【０１０３】そして、コマンドの受信が開始されると
（１２）の期間に移行し、この期間中でコマンドの受信
が行われる。このコマンドの受信が行われている期間に
おいても、クロック周波数は変更されずに、分周設定が
１／４の状態が維持される。
【０１０４】なお、図１に示した例では、データ通信が
行われる期間では、クロック周波数の分周設定が１／８
に設定されている例を示したが、図２に示す例では、こ
れを１／４に設定していることになる。これは、後述す
る（１３）の期間において、さらにクロック周波数を低
くする制御を行うことを目的としているものである。す
なわち、（１１）の期間におけるクロック周波数は、Ｃ
ＰＵ２の性能や処理内容などに応じて、データ通信処理
に不具合が生じない範囲で、最高速のクロック周波数よ
りも小さく、最低速のクロック周波数よりも大きい値に
設定すればよいことになる。
【０１０５】コマンドの受信処理が終了すると、（１
３）の期間におけるメモリ処理が開始される。この期間
では、受信したコマンドの内容に応じて、不揮発性メモ
リ部８にデータを書き込んだり、記憶されているデータ
を消去したりする処理が行われることになる。
【０１０６】不揮発性メモリ部８に対するデータの書き
込み処理および消去処理は、電流の消費量が極めて大き
いものとなる。よって、これらの処理が開始されると、
消費電流の増大によって、内部電源の電圧レベルがある
程度低下することになる。一方、不揮発性メモリ部８に
対するデータの書き込み処理および消去処理が行われて
いる最中では、ＣＰＵ２によって行われる処理は比較的
少ない状態となる。
【０１０７】これらに基づいて、（１３）の期間中で
は、ＣＰＵ２は、クロック切換レジスタ１０に格納され
ているクロック周波数の分周設定を、最低値である１／
８に設定する。これにより、ＣＰＵ２における消費電流
が低減されることによって、内部電源の電圧レベルの低
下を最小限に抑制することが可能となる。したがって、
不揮発性メモリ部８における書き込み処理および消去処
理を行うことによる電流消費の増大によって、内部電源
の電圧レベルが著しく低下し、これによる動作異常の発
生を抑制することが可能となる。
【０１０８】なお、この例では、不揮発性メモリ部８に
おける書き込み処理および消去処理を行う際に、クロッ
ク周波数の分周設定を１／８に設定しているが、これに
限定されるものではなく、ＣＰＵ２の性能や処理内容、
および不揮発性メモリ部８における消費電流量などに応
じて、メモリ処理に不具合が生じない範囲で最低限の値
に設定すればよい。一例としては、これらの期間におけ
るクロック周波数の分周設定を、１／８〜１／４の間に
設定すればよい。
【０１０９】次に、（１４）の期間においてコマンドの
送信処理が行われる。この期間では、不揮発性メモリ部
８に記憶されているデータの読み出し処理、ＣＰＵ２に
よるコマンドの生成処理、および変調回路１５による変
調処理などが行われる。ここで、不揮発性メモリ部８か
らの読み出し処理は、上記の書き込み処理および消去処
理と比較して、消費する電流量は小さいものとなってい
る。したがって、この期間でのクロック周波数は、（１
３）の期間でのクロック周波数よりも高い値、具体的に
は、クロック周波数の分周設定を１／４に設定してい
る。
【０１１０】なお、この（１４）の期間で行われるコマ
ンドの送信処理は、受信処理に比べて消費電流が若干大
きくなり、これに伴って内部電源の電圧レベルが若干降
下した状態で変動することになる。しかしながら、前記
したように、この電圧降下による問題は少ないものとな
っている。
【０１１１】そして、コマンドの送信処理が終了する
と、（１５）の期間において、前記した（４）の期間と
同様の通信準備期間が経過した後に、再びリーダライタ
装置からのコマンドの受信待ち状態に移行する。このコ
マンドの受信待機期間では、クロック周波数は変更され
ずに、分周設定が１／４の状態が維持される。
【０１１２】なお、図２に示す例では、クロック周波数
の分周設定を、（１１）〜（１２）および（１４）〜
（１５）の期間において１／４とし、（１３）の期間に
おいて１／８としているが、上記したように、これらの
値はあくまで一例であり、各期間での電圧の降下の度合
いなどに応じて適宜設定すればよい。例えば、条件によ
っては、全ての期間のクロック周波数の分周設定を同じ
値、例えば１／８とすることも考えられる。
【０１１３】以上のように、本実施形態における半導体
回路装置によれば、通信処理が行われる期間において
は、クロック周波数を低速にすることによって消費電流
の低減を行い、通信に必要な内部電源の電圧レベルを確
保するとともに、通信品質の確保も図っている。また、
通信処理が行われていない期間においては、クロック周
波数を高速にすることによって、ＣＰＵ２によるデータ
処理やコマンド処理などの処理能力を高い状態にするこ
とが可能となっている。
【０１１４】このように、本実施形態に係る半導体回路
装置は、非接触通信において、通信距離を拡大すること
が可能となり、利便性の向上や応用範囲の拡大などの効
果を奏することになる。よって、本半導体回路装置は、
非接触ＩＣカード、あるいは非接触型と接触型とを兼用
するＩＣカードに好適に用いることができる。
【０１１５】以上説明した半導体回路装置における動作
制御方法は、例えば不揮発性メモリ部８に記憶されるプ
ログラムによって実現されるが、不揮発性メモリ部８に
限定されるものではなく、何らかのメモリ手段に記憶さ
れていればよい。また、このプログラムを、外部から通
信手段によって不揮発性メモリ部８に記憶させるような
形態も考えられる。この場合の外部としては、何らかの
記録媒体に記録された上記プログラムを記録した記録媒
体でもよいし、いわゆる通信ネットワークを介して接続
される外部のコンピュータであってもよい。
【０１１６】
【発明の効果】以上のように、本発明に係る半導体装置
の動作制御方法は、半導体装置が動作している期間にお
いて、上記半導体装置における内部動作を制御する制御
手段の動作を規定するクロック周波数を、少なくとも、
通信処理が行われている第１の期間の方が、通信処理が
行われていない第２の期間よりも低い値となるように切
り換えることを構成である。
【０１１７】これにより、通信処理が行われている期間
でクロック周波数を低くすることによって、制御手段に
おける消費電流が減少することになり、制御手段の電流
消費による内部電源の電圧レベルの低下の程度を抑制す
ることができるという効果を奏する。また、通信処理が
行われていない期間では、例えば制御手段によって何ら
かの処理動作が行われていることが考えられるので、ク
ロック周波数を高くすることによって、制御手段による
処理能力を向上させることができるという効果を奏す
る。すなわち、半導体装置における処理能力を低下させ
ることなく、通信時における通信品質を高い状態に保つ
ことが可能となるという効果を奏する。
【０１１８】また、本発明に係る半導体装置の動作制御
方法は、上記第１の期間が、上記半導体装置と上記外部
装置との間で相互に通信相手を認識する相互認識通信期
間を含んでいる方法としてもよい。
【０１１９】これにより、上記の方法による効果に加え
て、相互認識通信期間では、制御手段の動作を規定する
クロック周波数を低くすることによって、通信品質を確
保することによって、上記のような問題が発生すること
を抑制することが可能となるという効果を奏する。
【０１２０】また、本発明に係る半導体装置の動作制御
方法は、上記第１の期間が、データの送受信を行うデー
タ送受信期間を含んでいる方法としてもよい。
【０１２１】これにより、上記の方法による効果に加え
て、通信品質を確保することによって、通信品質が劣化
するなどの不具合が生じることによって、非接触通信処
理における処理時間が長くなり、操作性の低下を招くと
いう問題が発生することを抑制することが可能となると
いう効果を奏する。
【０１２２】また、本発明に係る半導体装置の動作制御
方法は、上記半導体装置におけるパワーオンリセット期
間、および／またはウォーミングアップ期間における上
記クロック周波数を、上記第２の期間における上記クロ
ック周波数よりも低い値となるように切り換える方法と
してもよい。
【０１２３】これにより、上記の方法による効果に加え
て、電源の立ち上がりが早くなることによって、パワー
オンリセット期間、および／またはウォーミングアップ
期間の短縮を図ることが可能となり、半導体装置におけ
る処理時間の短縮が可能となるという効果を奏する。
【０１２４】また、本発明に係る半導体装置の動作制御
方法は、上記半導体装置が備える不揮発性メモリ部に対
して情報の書き込み処理および／または消去処理を行う
期間における上記クロック周波数を、上記第２の期間に
おける上記クロック周波数よりも低い値となるように切
り換える方法としてもよい。
【０１２５】これにより、上記の方法による効果に加え
て、不揮発性メモリ部における書き込み処理および消去
処理を行うことによる電流消費の増大によって、内部電
源の電圧レベルが著しく低下し、これによる動作異常の
発生を抑制することが可能となるという効果を奏する。
また、このような制御によるパフォーマンスの低下もほ
とんど発生しない。
【０１２６】また、本発明に係る半導体装置の動作制御
方法は、上記相互認識通信期間が、上記外部装置からの
準備要求コマンドを受信する受信期間と、上記外部装置
に対してのリクエスト応答コマンドを送信する送信期間
とを含んでおり、上記受信期間中において、受信した信
号を復調する処理を行う復調回路を動作させる一方、上
記送信期間では、上記復調回路の動作を停止させる方法
としてもよい。
【０１２７】これにより、上記の方法による効果に加え
て、例えば送信期間中において、何らかの要因によって
内部電源の電圧レベルが変動し、これによって復調回路
に対してノイズが入力された場合でも、復調回路の動作
は停止されているので、復調回路から不要な出力が行わ
れることを防止することができるという効果を奏する。
【０１２８】また、本発明に係る半導体装置の動作制御
方法は、上記データ送受信期間が、上記外部装置からデ
ータを受信する受信期間と、上記外部装置に対してデー
タを送信する送信期間とを含んでおり、上記受信期間中
において、受信した信号を復調する処理を行う復調回路
を動作させる一方、上記送信期間では、上記復調回路の
動作を停止させる方法としてもよい。
【０１２９】これにより、上記の方法による効果に加え
て、上記と同様に、ノイズの影響を防止することによっ
て、半導体装置の誤動作を防止することができるという
効果を奏する。
【０１３０】また、本発明に係る半導体装置動作制御プ
ログラムは、上記の半導体装置の動作制御方法をコンピ
ュータに実行させるものである。
【０１３１】これにより、上記プログラムを半導体装置
が備えるコンピュータシステムにロードすることによっ
て、上記半導体装置の動作制御方法を実現することが可
能となるという効果を奏する。
【０１３２】また、本発明に係る半導体装置動作制御プ
ログラムを記録した記録媒体は、上記の半導体装置の動
作制御方法をコンピュータに実行させるプログラムを記
録している構成である。
【０１３３】これにより、上記記録媒体に記録されたプ
ログラムを半導体装置が備えるコンピュータシステムに
ロードすることによって、上記半導体装置の動作制御方
法を実現することが可能となるという効果を奏する。
【０１３４】また、本発明に係る半導体装置は、半導体
装置における内部動作を制御する制御手段を備え、上記
制御手段が、上記の半導体装置の動作制御方法を実行す
る構成である。
【０１３５】これにより、処理能力を低下させることな
く、通信時における通信品質を高い状態に保つことが可
能な半導体装置を提供することができるという効果を奏
する。
【０１３６】また、本発明に係る半導体装置は、上記外
部装置から受信した信号に基づいて、上記クロック周波
数を規定するクロック信号を生成するクロック信号生成
手段と、上記クロック信号生成手段によって生成される
クロック信号のクロック周波数を切り換えるクロック切
換手段とをさらに備え、上記制御手段が、上記クロック
切換手段に対して指示を行うことによって、上記クロッ
ク周波数の変更を行う構成としてもよい。
【０１３７】これにより、上記の構成による効果に加え
て、上記のようなクロック信号生成手段およびクロック
切換手段自体は、比較的入手が容易であるので、本発明
の動作制御方法を容易に実現することが可能となるとい
う効果を奏する。
【０１３８】また、本発明に係る半導体装置は、上記外
部装置から受信した信号を復調する処理を行う復調回路
と、上記復調回路の動作を制御する復調回路制御手段と
を備え、上記復調回路制御手段が、上記外部装置から復
調処理が必要な信号を受信しているときにのみ上記復調
回路が動作するように制御を行う構成としてもよい。
【０１３９】これにより、上記の構成による効果に加え
て、復調動作が必要なときにのみ復調回路が動作するこ
とになるので、例えば送信期間中において、何らかの要
因によって内部電源の電圧レベルが変動し、これによっ
て復調回路に対してノイズが入力された場合でも、復調
回路の動作は停止されているので、復調回路から不要な
出力が行われることを防止することができるという効果
を奏する。
【０１４０】また、本発明に係るＩＣカードは、上記の
半導体装置を備えた構成である。
【０１４１】これにより、使い勝手がよく、応用範囲が
広いＩＣカードを実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体回路装置にお
ける、初期応答から変復調通信を行うまでの動作を示す
タイミングチャートである。
【図２】上記半導体回路装置における、データ通信の実
行期間における処理を示すタイミングチャートである。
【図３】本実施形態に係る半導体回路装置の概略構成を
示すブロック図である。
【図４】同図（ａ）は、ＩＳＯ１４４４３規格に規定さ
れている非接触通信におけるデータ転送の概略を示すデ
ータ転送波形図であり、同図（ｂ）は、上記データ転送
におけるキャラクタデータの転送で用いられる１ｂｙｔ
ｅデータの概略を示すデータ転送波形図である。
【図５】ＩＳＯ１４４４３ｔｙｐｅＢに規定されている
初期応答動作の処理の流れを示すフローチャートであ
る。
【図６】従来の非接触ＩＣカードおよびリーダライタの
構成例を示すブロック図である。
【符号の説明】
１Ａ ＲＦ部 １Ｂ ロジック部 ２ ＣＰＵ（制御手段） ６ プロトコル制御部 ８ 不揮発性メモリ部 ９ 電圧制御回路部 １０ クロック切換レジスタ（クロック切換手段） １１ ＲＥＣＥＮ（復調回路制御手段） １２ ＣＧ（クロック信号生成手段） １３ アンテナコイル １４ 整流回路 １５ 変調回路 １６ 復調回路 １７ クロック抽出回路 １８ パワーオンリセット回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中尾 佳寛 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5B035 AA11 BB09 CA12 CA23 5B058 CA15 CA22 KA02 KA04 KA21 YA20 5K012 AB05 AC08 AC10 AE13 BA02

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】非接触によって外部装置から電力供給する
    とともに、該外部装置との間で非接触によるデータ通信
    を行う半導体装置の動作制御方法であって、 上記半導体装置が動作している期間において、上記半導
    体装置における内部動作を制御する制御手段の動作を規
    定するクロック周波数を、少なくとも、通信処理が行わ
    れている第１の期間の方が、通信処理が行われていない
    第２の期間よりも低い値となるように切り換えることを
    特徴とする半導体装置の動作制御方法。
  2. 【請求項２】上記第１の期間が、上記半導体装置と上記
    外部装置との間で相互に通信相手を認識する相互認識通
    信期間を含んでいることを特徴とする請求項１記載の半
    導体装置の動作制御方法。
  3. 【請求項３】上記第１の期間が、データの送受信を行う
    データ送受信期間を含んでいることを特徴とする請求項
    １または２記載の半導体装置の動作制御方法。
  4. 【請求項４】上記半導体装置におけるパワーオンリセッ
    ト期間、および／またはウォーミングアップ期間におけ
    る上記クロック周波数を、上記第２の期間における上記
    クロック周波数よりも低い値となるように切り換えるこ
    とを特徴とする請求項１、２、または３記載の半導体装
    置の動作制御方法。
  5. 【請求項５】上記半導体装置が備える不揮発性メモリ部
    に対して情報の書き込み処理および／または消去処理を
    行う期間における上記クロック周波数を、上記第２の期
    間における上記クロック周波数よりも低い値となるよう
    に切り換えることを特徴とする請求項１ないし４のいず
    れか一項に記載の半導体装置の動作制御方法。
  6. 【請求項６】上記相互認識通信期間が、上記外部装置か
    らの準備要求コマンドを受信する受信期間と、上記外部
    装置に対してのリクエスト応答コマンドを送信する送信
    期間とを含んでおり、上記受信期間中において、受信し
    た信号を復調する処理を行う復調回路を動作させる一
    方、上記送信期間では、上記復調回路の動作を停止させ
    ることを特徴とする請求項２記載の半導体装置の動作制
    御方法。
  7. 【請求項７】上記データ送受信期間が、上記外部装置か
    らデータを受信する受信期間と、上記外部装置に対して
    データを送信する送信期間とを含んでおり、上記受信期
    間中において、受信した信号を復調する処理を行う復調
    回路を動作させる一方、上記送信期間では、上記復調回
    路の動作を停止させることを特徴とする請求項３記載の
    半導体装置の動作制御方法。
  8. 【請求項８】請求項１ないし７のいずれか一項に記載の
    半導体装置の動作制御方法をコンピュータに実行させる
    半導体装置動作制御プログラム。
  9. 【請求項９】請求項１ないし７のいずれか一項に記載の
    半導体装置の動作制御方法をコンピュータに実行させる
    半導体装置動作制御プログラムを記録した記録媒体。
  10. 【請求項１０】非接触によって外部装置から電力供給す
    るとともに、該外部装置との間で非接触によるデータ通
    信を行う半導体装置であって、 上記半導体装置における内部動作を制御する制御手段を
    備え、 上記制御手段が、請求項１ないし７のいずれか一項に記
    載の半導体装置の動作制御方法を実行することを特徴と
    する半導体装置。
  11. 【請求項１１】上記外部装置から受信した信号に基づい
    て、上記クロック周波数を規定するクロック信号を生成
    するクロック信号生成手段と、上記クロック信号生成手
    段によって生成されるクロック信号のクロック周波数を
    切り換えるクロック切換手段とをさらに備え、 上記制御手段が、上記クロック切換手段に対して指示を
    行うことによって、上記クロック周波数の変更を行うこ
    とを特徴とする請求項１０記載の半導体装置。
  12. 【請求項１２】上記外部装置から受信した信号を復調す
    る処理を行う復調回路と、上記復調回路の動作を制御す
    る復調回路制御手段とを備え、 上記復調回路制御手段が、上記外部装置から復調処理が
    必要な信号を受信しているときにのみ上記復調回路が動
    作するように制御を行うことを特徴とする請求項１０ま
    たは１１記載の半導体装置。
  13. 【請求項１３】請求項１０ないし１２のいずれか一項に
    記載の半導体装置を備えたことを特徴とするＩＣカー
    ド。
JP2001361618A 2001-11-27 2001-11-27 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびｉｃカード Expired - Fee Related JP3929761B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001361618A JP3929761B2 (ja) 2001-11-27 2001-11-27 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびｉｃカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001361618A JP3929761B2 (ja) 2001-11-27 2001-11-27 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびｉｃカード

Publications (2)

Publication Number Publication Date
JP2003162700A true JP2003162700A (ja) 2003-06-06
JP3929761B2 JP3929761B2 (ja) 2007-06-13

Family

ID=19172242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001361618A Expired - Fee Related JP3929761B2 (ja) 2001-11-27 2001-11-27 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびｉｃカード

Country Status (1)

Country Link
JP (1) JP3929761B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005078181A (ja) * 2003-08-28 2005-03-24 Denso Wave Inc 非接触ｉｃカード
JP2005157609A (ja) * 2003-11-25 2005-06-16 Dainippon Printing Co Ltd 携帯型情報記憶媒体及びそのプログラム
WO2005074157A1 (en) * 2004-01-30 2005-08-11 Toppan Printing Co., Ltd. Radio frequency identification and communication device
JP2005268768A (ja) * 2004-02-20 2005-09-29 Semiconductor Energy Lab Co Ltd 集積回路、半導体装置及び無線チップ
JP2005284347A (ja) * 2004-03-26 2005-10-13 Sony Corp 通信装置およびデータ処理方法
WO2006129578A1 (en) * 2005-05-30 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2007012041A (ja) * 2005-05-30 2007-01-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP2008033905A (ja) * 2006-06-29 2008-02-14 Semiconductor Energy Lab Co Ltd 半導体装置
WO2008105076A1 (ja) * 2007-02-27 2008-09-04 Fujitsu Limited Ｒｆｉｄタグｌｓｉおよびｒｆｉｄタグ制御方法
KR101105296B1 (ko) * 2004-02-20 2012-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 집적회로, 반도체 장치 및 ｉｄ칩
US8427280B2 (en) 2006-06-29 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015015044A (ja) * 2014-09-17 2015-01-22 株式会社東芝 携帯可能電子装置、及び携帯可能電子装置の処理システム

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005078181A (ja) * 2003-08-28 2005-03-24 Denso Wave Inc 非接触ｉｃカード
JP2005157609A (ja) * 2003-11-25 2005-06-16 Dainippon Printing Co Ltd 携帯型情報記憶媒体及びそのプログラム
JP4698942B2 (ja) * 2003-11-25 2011-06-08 大日本印刷株式会社 携帯型情報記憶媒体
KR100803225B1 (ko) * 2004-01-30 2008-02-14 도판 인사츠 가부시키가이샤 무선 주파수 식별 및 통신 디바이스
WO2005074157A1 (en) * 2004-01-30 2005-08-11 Toppan Printing Co., Ltd. Radio frequency identification and communication device
JP2005268768A (ja) * 2004-02-20 2005-09-29 Semiconductor Energy Lab Co Ltd 集積回路、半導体装置及び無線チップ
KR101105296B1 (ko) * 2004-02-20 2012-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 집적회로, 반도체 장치 및 ｉｄ칩
JP4517281B2 (ja) * 2004-03-26 2010-08-04 ソニー株式会社 通信装置およびデータ処理方法
JP2005284347A (ja) * 2004-03-26 2005-10-13 Sony Corp 通信装置およびデータ処理方法
US7738839B2 (en) 2005-05-30 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and driving method thereof
JP2007012041A (ja) * 2005-05-30 2007-01-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
WO2006129578A1 (en) * 2005-05-30 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101219069B1 (ko) 2005-05-30 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그것의 구동 방법
JP2008033905A (ja) * 2006-06-29 2008-02-14 Semiconductor Energy Lab Co Ltd 半導体装置
US8427280B2 (en) 2006-06-29 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101476625B1 (ko) * 2006-06-29 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
WO2008105076A1 (ja) * 2007-02-27 2008-09-04 Fujitsu Limited Ｒｆｉｄタグｌｓｉおよびｒｆｉｄタグ制御方法
JPWO2008105076A1 (ja) * 2007-02-27 2010-06-03 富士通株式会社 Ｒｆｉｄタグｌｓｉおよびｒｆｉｄタグ制御方法
JP2015015044A (ja) * 2014-09-17 2015-01-22 株式会社東芝 携帯可能電子装置、及び携帯可能電子装置の処理システム

Also Published As

Publication number Publication date
JP3929761B2 (ja) 2007-06-13

Similar Documents

Publication Publication Date Title
US7364083B2 (en) IC card with built-in coprocessor for auxiliary arithmetic, and control method thereof
US8643470B2 (en) Semiconductor integrated circuit, IC card mounted with the semiconductor integrated circuit, and operation method for the same
TWI467493B (zh) 智慧卡性能增強電路及系統
JP4558259B2 (ja) コンビネーション型ｉｃカード
US9107238B2 (en) Information processing device, information processing method, and program
JP2003162700A (ja) 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびｉｃカード
US8123136B2 (en) Processing apparatus of portable electronic devices, portable electronic device, and processing system of portable electronic devices
JP5295033B2 (ja) 携帯通信端末装置
JP2009223827A (ja) 情報記憶媒体及び情報記憶媒体処理装置
JP4321490B2 (ja) 非接触式通信システム
JPH1115934A (ja) 無電池方式のｒｆｉｄ
JP4676600B2 (ja) Ｉｃカード、リーダライタ、ｉｃカードシステム及びｉｃカードの動作条件設定方法
JP2007257543A (ja) 複合携帯可能電子装置および複合ｉｃカード
JP2003196612A (ja) Ｉｃカードシステム，カードリーダ及びｉｃカード並びにｉｃカードシステムの通信制御方法
JP7435577B2 (ja) 近接型ｉｃカード，非接触チップ，および，コマンドの実行管理方法
JP2003050977A (ja) 非接触型ｉｃカードの通信システム，ｉｃカード及びｉｃカードリーダ
JPH045783A (ja) Ｉｃカードデータ読出／書込装置及びｉｃカード
JP2004252602A (ja) 非接触データキャリア
JP4669262B2 (ja) Ｉｃカード用ｉｃチップ、ｉｃカード及びｉｃカード用プログラム
JP2010198208A (ja) 非接触型携帯可能電子装置および非接触型ｉｃカード
EP2299414B1 (en) Portable electronic apparatus, control method for portable electronic apparatus, and IC card
JP5875772B2 (ja) 携帯可能電子装置、携帯可能電子装置の制御方法、及び携帯可能電子装置の処理システム
JP2010146388A (ja) 非接触型携帯可能電子装置および非接触型ｉｃカード
JP2009163656A (ja) 無線タグ通信装置及びプログラム
JP2013069115A (ja) Ｉｃカード、携帯可能電子装置、及びｉｃカードの制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070307

R150 Certificate of patent or registration of utility model

Ref document number: 3929761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140316

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees