JPH1115934A - 無電池方式のｒｆｉｄ - Google Patents

無電池方式のｒｆｉｄ

Info

Publication number
JPH1115934A
JPH1115934A JP9182972A JP18297297A JPH1115934A JP H1115934 A JPH1115934 A JP H1115934A JP 9182972 A JP9182972 A JP 9182972A JP 18297297 A JP18297297 A JP 18297297A JP H1115934 A JPH1115934 A JP H1115934A
Authority
JP
Japan
Prior art keywords
circuit
clock
data
processing
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9182972A
Other languages
English (en)
Inventor
Kikuzo Sawada
喜久三 澤田
Shoichi Masui
昇一 桝井
Atsutaka Kurihara
篤孝 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP9182972A priority Critical patent/JPH1115934A/ja
Publication of JPH1115934A publication Critical patent/JPH1115934A/ja
Pending legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Near-Field Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 無電池方式のＲＦＩＤの通信距離をより長く
できるようにする。 【解決手段】 クロック選択信号ＣＬＫＳＥＬが“Ｈ”
レベルのときは、クロック信号ＦＳＫＣＬＫを１／２分
周した周波数のマシンクロック信号ＭＣＬＫを出力し、
クロック選択信号ＣＬＫＳＥＬが“Ｌ”レベルのとき
は、クロック信号ＦＳＫＣＬＫを１／４分周した周波数
のマシンクロック信号ＭＣＬＫを出力するように発振回
路１６を構成する。そして、ＰＳＫ回路１５を用いての
データ送信時には、ＣＰＵ２１、ＲＯＭ２２およびＥＥ
ＰＲＯＭ２３に対するマシンクロック信号ＭＣＬＫの周
波数を下げるようにクロック選択信号ＣＬＫＳＥＬを発
振回路１６に設定することにより、送信動作以外に使用
される電力消費を低く抑え、その分、ＰＳＫ回路１５で
のデータ送信により多くの電力を割り当てることができ
るようにして、より長い距離の通信を可能とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば半導体集積
回路装置に用いた無電池方式のＲＦＩＤ（RadioFrequen
cy Identification）に関するものである。
【０００２】
【従来の技術】近年、ＩＣ（集積回路）を内蔵したＩＣ
カードが様々な分野で利用されつつある。従来のＩＣカ
ードは、ＥＥＰＲＯＭ（電気的に消去可能なプログラマ
ブルＲＯＭ）を内蔵しており、上記ＥＥＰＲＯＭにデー
タを記憶したり、このＥＥＰＲＯＭに記憶されているデ
ータを用いて所定の命令を実行したりするようになされ
ていた。
【０００３】しかし、このようなＩＣカードを使用する
場合は、カードリーダ等の専用の読取装置にＩＣカード
を挿入しなくてはならないため、非常に面倒であった。
そこで、最近では、無線周波数帯の電波を使ってホスト
側とデータのやり取りをすることにより、カードを一々
挿入することなく簡便に操作できるようにした非接触方
式のＩＣカード、すなわち、ＲＦＩＤ（Radio Frequenc
y Identification）あるいはデータキャリアが提案され
るに至っている。
【０００４】ところで、上記ＲＦＩＤを動作させるため
には、その内蔵ＩＣに電力を供給することが必要であ
る。そのため、従来は、ＩＣ駆動用の電池を内蔵したＲ
ＦＩＤが多く提案されてきた。
【０００５】一方、近年ではホスト側から送られてくる
電波を利用して内部で電力を作り出すことができるよう
にした無電池方式のＲＦＩＤも提案されている。すなわ
ち、このような無電池方式のＲＦＩＤでは、ホスト側か
ら送られてくる電波から電磁誘導により交流電圧を発生
させ、それを直流電圧に整流することにより、ＩＣ駆動
に必要な電力を内部で作り出すことができるようになさ
れている。
【０００６】従来、このような無電池方式のＲＦＩＤ
は、種々のデータを記憶するためのＥＥＰＲＯＭと、こ
のＥＥＰＲＯＭに記憶されているデータに従って動作す
るロジック回路と、電波を使ってホスト側とデータのや
り取りを行うためのＲＦ部と、ホスト側から送られてく
る電波を用いて電力をつくり出すパワー部とを備えるの
が一般的であった。
【０００７】しかし、このような従来の無電池方式のＲ
ＦＩＤにおいては、ＲＦＩＤ外部との通信制御およびＩ
Ｃ内部の動作制御をするのはロジック回路であるため、
その制御プロトコルを自由に組むことはできなかった。
そこで、上記無電池方式のＲＦＩＤにおいて、ロジック
回路に替えてＣＰＵおよび制御用半導体メモリを備える
ものが提案された。これによれば、ＲＦＩＤ外部との無
線通信のプロトコルおよびＩＣ内部の制御プロトコルを
自由に組むことが可能となる利点を有する。また、ＣＰ
Ｕを備えることにより、暗号化等のデータ処理が容易に
実現でき、無線通信データのセキュリティの向上を図れ
るという利点も有する。
【０００８】
【発明が解決しようとする課題】さて、一般的にＲＦＩ
Ｄの性能としては、通信相手との通信距離が長いことが
求められる。ところが、無電池方式のＲＦＩＤの場合
は、上述したように動作電力は電磁誘導によって供給さ
れるので、供給電力は、ホストのアンテナからの距離の
二乗〜三乗に反比例して小さくなる。そのため、ホスト
側のパワーを大きくせずにより長い通信距離を得るため
には、ＲＦＩＤの動作に必要な消費電力を小さくするこ
とが必要になる。
【０００９】しかしながら、無電池方式のＲＦＩＤで
は、ホスト側にデータを送信するときは、供給された電
力の一部を利用して送信に必要な電力を得ている。一般
的に、受信に必要な電力に比べて送信に必要な電力はか
なり大きい。そのため、データの送信時には、ＩＣ内部
の動作に必要な動作電力に加えて、上記データ送信に必
要な電力がホスト側から供給されなければならない。こ
のため、ホスト側へのデータ送信時には、大きな電力を
得るために通信距離を短くせざるを得ないという問題が
あった。
【００１０】また、ＥＥＰＲＯＭを有する上記従来の無
電池方式のＲＦＩＤでは、ＥＥＰＲＯＭのデータを書き
換えるために、メモリセルに高電圧（例えば15Ｖ〜25
Ｖ）を印加する必要がある。このため、昇圧回路が必要
となり、この昇圧回路を動作させるために、データ書き
換え時に必要な消費電流が大きくなってしまう。このと
き、通信距離が長くなって十分な電力が供給されない
と、データ書き換えに誤動作を起こすことがあるという
問題があった。
【００１１】さらに、このＥＥＰＲＯＭのデータを書き
換えるタイミングとデータを外部送信するタイミングと
が合ってしまうと、更に消費電流が大きくなってしま
う。この場合には、ＥＥＰＲＯＭのデータ書き換えを確
実に行う必要があるため、送信電力を犠牲にせざるを得
ず、より通信距離が短くなってしまうという問題があっ
た。
【００１２】本発明は、このような問題を解決するため
に成されたものであり、データ送信時やＥＥＰＲＯＭの
データ書き換え時などのように大きなパワーを必要とす
る場合においても、無電池方式のＲＦＩＤの通信距離を
より長くできるようにすることを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に本発明の無電池方式のＲＦＩＤは、内部での各種信号
処理を行う内部処理手段と、外部へのデータ送信処理を
行う送信手段と、送信手段でのデータ送信処理時に、そ
の他の処理時に内部処理手段に供給するクロックの周波
数よりも低い周波数のクロックを内部処理手段に供給す
るようにするクロック発生装置とを備える。
【００１４】このように構成した本発明によれば、デー
タ送信時における内部処理手段の動作クロックの周波数
を、他の処理時における周波数よりも低くすることによ
り、送信動作以外に使用される電力消費を低く抑え、相
対的に送信動作に用いることができる電力を増大させる
ことが可能となり、これによって通信距離を伸ばすこと
が可能となる。
【００１５】本発明の他の特徴とするところは、内部で
の各種信号処理を行う内部処理手段と、各種データを保
持する電気的に書き換え可能な記憶手段と、記憶手段へ
のデータ書き込み処理時に、その他の処理時に内部処理
手段に供給するクロックの周波数よりも低い周波数のク
ロックを内部処理手段に供給するようにするクロック発
生装置とを備える。
【００１６】このように構成した本発明によれば、記憶
手段へのデータ書き込み時における内部処理手段の動作
クロックの周波数を、他の処理時における周波数よりも
低くすることにより、書き込み動作以外に使用される電
力消費を低く抑え、相対的に書き込み動作に用いること
ができる電力を増大させることが可能となり、これによ
って通信距離を伸ばすことが可能となる。
【００１７】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。図１は、本実施形態による無電池
方式のＲＦＩＤの特徴を最もよく表す構成図であり、図
２は、本実施形態の無電池方式のＲＦＩＤの全体構成を
概略的に示すブロック図である。
【００１８】まず、図２を用いて本実施形態による無電
池方式のＲＦＩＤの全体構成および動作について簡単に
説明する。図２において、２１はＣＰＵ、２２はＲＯ
Ｍ、２３はＥＥＰＲＯＭであり、ＲＯＭ２２やＥＥＰＲ
ＯＭ２３には、ＣＰＵ２１の実行プログラムや種々のデ
ータが記憶されるようになっている。
【００１９】上記ＲＯＭ２２の記憶容量は、例えば１０
２４ワード×１２ビットであり、上記ＥＥＰＲＯＭ２３
の記憶容量は、例えば２０４８ワード×１２ビットであ
る。これらのＲＯＭ２２およびＥＥＰＲＯＭ２３は、同
一のメモリ空間に位置している。そのうち、ＥＥＰＲＯ
Ｍ２３のメモリ空間においては、上記ＣＰＵ２１の実行
プログラムや種々のデータの書き換えが可能である。
【００２０】すなわち、ＣＰＵ２１は、ＲＯＭ２２やＥ
ＥＰＲＯＭ２３の記憶内容に従って種々の命令を実行す
るが、その命令そのものをＥＥＰＲＯＭ２３を使って自
由に書き換えることが可能である。つまり、ＣＰＵ２１
の実行プログラムをＲＦＩＤの外部から自由に書き換え
ることが可能である。
【００２１】このように、本実施形態では、ロジック回
路の代わりにＣＰＵ２１を内蔵することにより、命令実
行のプロトコルを自由に組むことができるだけでなく、
多数のＲＦＩＤで送受信される電波の同時認識もできる
ようになる。つまり、ＲＦＩＤでは、専用の読取装置に
ＩＣカード等を挿入することなく、電波を使って非接触
でデータのやり取りを行っているため、図示しないホス
トとの間で通信可能な距離の中に複数のＲＦＩＤが存在
する場合に、上記複数のＲＦＩＤとホストとの間で複数
の電波が同時に送受信されることが考えられる。
【００２２】換言すれば、従来のロジック回路では、ホ
ストとの通信可能な距離の中に複数のＲＦＩＤが同時に
存在するときにおいて、ホスト側の送信要求に対して同
時に返信してしまうので、電波の混信が起きてしまい、
ホスト側で正確なデータの復調が困難になってしまう。
これに対し、ＣＰＵ２１を内蔵する本実施形態のＲＦＩ
Ｄでは、ＲＦＩＤ固有の識別番号（以下、ＩＤと言う）
をＣＰＵ２１が認識して送信することにより、この混信
を防止しつつ、複数のＲＦＩＤのデータをホストに短時
間に送信できる。
【００２３】また、従来のロジック回路では、通信のセ
キュリティを向上させるための対策は、専用の暗号化回
路を設ける等の方法しかなかったが、暗号化の方法が固
定されてしまうため、第三者による解読が比較的容易で
あった。これに対し、ＣＰＵ２１を内蔵する本実施形態
のＲＦＩＤでは、ＣＰＵ２１内でＩＤやデータの演算が
可能であり、演算の手順もＥＥＰＲＯＭ２３に記憶させ
ることによって可変にすることができるので、暗号化が
容易であるばかりでなく、第三者による不正な解読の防
御機能が高いという利点を有する。
【００２４】上記ＣＰＵ２１と上記ＲＯＭ２２、および
上記ＣＰＵ２１と上記ＥＥＰＲＯＭ２３との間のデータ
のやり取りは、それぞれアドレスバス２５およびデータ
バス２６を介して行われる。上記アドレスバス２５およ
びデータバス２６のバス幅は、共に１２ビットである。
また、ＣＰＵ２１内に備えられている図示しないＡＬＵ
（算術論理演算ユニット）やレジスタの１ワードも１２
ビットである。
【００２５】このように、バス幅、およびＡＬＵやレジ
スタの１ワードを１２ビットとすることにより、ＣＰＵ
２１の１つの命令を構成するオペコードおよびオペラン
ドを１ワードで記述することが可能となる。また、イミ
ディエートアドレスも１ワードで記述することが可能と
なる。
【００２６】２４はパワー／ＲＦ部である。このパワー
／ＲＦ部２４は、電波（例えば、無線周波数帯などの高
周波の電波）を使って、図示しないホスト側の装置との
間で種々のデータを送受信するＲＦ部と、上記ホスト側
から送られてくる電波を用いて内部電源電力を作り出す
パワー部とを兼ね備えている。
【００２７】すなわち、上記パワー／ＲＦ部２４に備え
られているいくつかの端子のうち、Ｓ１，Ｓ２は電波の
送受信用端子であり、これら２つの電波送受信用端子Ｓ
１，Ｓ２を介して本実施形態のＲＦＩＤと図示しないホ
スト側とで電波によりデータを送受信するようになって
いる。
【００２８】また、上記電波送受信用端子Ｓ１，Ｓ２に
は、同調用コイル３０とコンデンサ３１とから成る共振
回路が接続されている。そして、この共振回路に外部の
ホストから送信される電波によって発生する磁界の変化
に応じて同調用コイル３０に交流電圧が誘導される。パ
ワー／ＲＦ部２４は、このようにして誘導された交流電
圧を上記電波送受信用端子Ｓ１，Ｓ２を介して入力し、
それを直流電圧に整流することにより内部電源電力を得
るようにしている。
【００２９】上記パワー／ＲＦ部２４で生成された直流
電圧は、内部電圧端子ＣＶｄｄおよび内部グランド端子
ＣＧＮＤを介して出力される。上記内部電圧端子ＣＶｄ
ｄおよび内部グランド端子ＣＧＮＤには、平滑化コンデ
ンサ３２が接続されており、出力される直流電圧の安定
化が図られている。
【００３０】このように構成されたパワー／ＲＦ部２４
は、Ｉ／Ｏバス２７を介してＣＰＵ２１、タイマー２８
およびシリアルＩ／Ｏポート２９に接続されている。本
実施形態では、このようにタイマー２８を内蔵すること
により、ソフトウェアによるリセット動作を実現するこ
とが可能となる。このタイマー２８は、例えば、２４ビ
ットタイマーで構成される。
【００３１】また、上記シリアルＩ／Ｏポート２９には
３つの入出力端子Ｉ／Ｏ0 ，Ｉ／Ｏ1 ，Ｉ／Ｏ2 が接続
されており、これらの入出力端子Ｉ／Ｏ0 ，Ｉ／Ｏ1 ，
Ｉ／Ｏ2 を介して外部負荷を接続することが可能であ
る。外部負荷としては、例えばＬＥＤ（図示せず）を用
いることができる。このようにＬＥＤを接続した場合
は、本実施形態のＲＦＩＤとホストとが近づいて通信可
能な範囲内に入ったときにＬＥＤが点灯するようにする
ことができ、通信が可能かどうかをユーザが一目で分か
るようにすることができる。
【００３２】本実施形態の半導体集積回路装置は、上述
したＣＰＵ２１、ＲＯＭ２２、ＥＥＰＲＯＭ２３、パワ
ー／ＲＦ部２４、アドレスバス２５、データバス２６、
Ｉ／Ｏバス２７、タイマー２８およびシリアルＩ／Ｏポ
ート２９が１チップ化されて構成される。
【００３３】次に、上記したＣＰＵ２１の内部構成を図
３に示す。図３において、１はレジスタファイル（レジ
スタ群）、２は命令デコーダ、３はＡＬＵ、４はフラグ
レジスタ、５はアドレスバッファ、６はデータバッフ
ァ、７は論理演算バスである。また、アドレスバス２５
およびデータバス２６は、図２に示したものと同じであ
る。
【００３４】上記レジスタファイル１は、ＡＬＵ３で使
用する種々のデータを一時的に格納するものである。図
３の例では、１６ワード×１２ビットの容量を有してお
り、１６ワード分のレジスタのうち、第０ワードのレジ
スタＲ０をプログラムカウンタとして用いている。ま
た、第１５ワードのレジスタＲ１５は、上述したパワー
／ＲＦ部２４との間で直接的にデータの入出力を行うた
めや、ＥＥＰＲＯＭ２３および後述する発振回路１６へ
の制御信号を出力するためのＩ／Ｏレジスタとして用い
ている。なお、これについての詳細は後述する。
【００３５】上記命令デコーダ２は、図２のＲＯＭ２２
あるいはＥＥＰＲＯＭ２３からデータバス２６を介して
与えられる命令を解読するものである。この命令デコー
ダ２は、解読した命令に従って所定の制御信号をレジス
タファイル１に出力する。これにより、上記レジスタフ
ァイル１から所定のデータが読み出され、あるいは上記
レジスタファイル１に所定のデータが書き込まれるよう
になっている。
【００３６】上記レジスタファイル１から読み出された
データは、データＡあるいはデータＢとしてＡＬＵ３に
供給される。ＡＬＵ３は、レジスタファイル１から受け
取ったデータを用いて上記解読された命令に基づく算術
論理演算を実行する。このとき、演算結果にキャリーが
生じた場合には、そのキャリーをフラグレジスタ４に格
納する。
【００３７】上記アドレスバッファ５は、図２のＲＯＭ
２２やＥＥＰＲＯＭ２３の読み出しアドレスおよび書き
込みアドレスを格納するものである。すなわち、ＡＬＵ
３によってＲＯＭ２２またはＥＥＰＲＯＭ２３の読み出
しアドレスまたは書き込みアドレスが計算されたとき
は、そのＡＬＵ３の演算結果は、論理演算バス７を介し
てアドレスバッファ５に格納される。
【００３８】また、上記データバッファ６は、ＥＥＰＲ
ＯＭ２３に書き込むデータ、およびＲＯＭ２２やＥＥＰ
ＲＯＭ２３から読み出されたデータを格納するものであ
る。すなわち、ＡＬＵ３の演算結果をＥＥＰＲＯＭ２３
に書き込むときは、ＡＬＵ３の演算結果は論理演算バス
７を介してデータバッファ６に格納される。また、ＲＯ
Ｍ２２やＥＥＰＲＯＭ２３に記憶されているデータをＡ
ＬＵ３で使用する場合には、上記ＲＯＭ２２やＥＥＰＲ
ＯＭ２３から読み出されたデータがデータバス２６を介
してデータバッファ６に格納される。
【００３９】また、ＡＬＵ３の演算結果や上記データバ
ッファ６に格納されたデータを用いてＡＬＵ３で演算を
実行するときは、ＡＬＵ３の演算結果およびデータバッ
ファ６内のデータは、論理演算バス７を介してレジスタ
ファイル１に格納される。なお、上記論理演算バス７の
バス幅は、アドレスバス２５およびデータバス２６と同
じく１２ビットである。
【００４０】この図３のような構成を持つＣＰＵ２１と
図２のパワー／ＲＦ部２４および発振回路１６との接続
状態を詳しく示すと、図１のようになる。なお、この図
１では、ＣＰＵ２１の内部構成だけでなく、パワー／Ｒ
Ｆ部２４の内部構成も詳しく示している。
【００４１】図１に示すように、本実施形態のパワー／
ＲＦ部２４は、電圧整流回路１１と、電圧レギュレータ
１２と、リセット回路１３と、ＦＳＫ（周波数偏移変
調）回路１４と、ＰＳＫ（位相偏移変調）回路１５とを
備えている。また、本実施形態による無電池方式のＲＦ
ＩＤは、パワー／ＲＦ部２４やＣＰＵ２１内の各部の動
作の基準となるクロックパルスＦＳＫＣＬＫおよびＭＣ
ＬＫを発生するための発振回路１６も備えている。
【００４２】このようなパワー／ＲＦ部２４の構成のう
ち、電圧整流回路１１、電圧レギュレータ１２およびリ
セット回路１３により、上述した本実施形態のパワー部
が構成される。また、ＦＳＫ回路１４およびＰＳＫ回路
１５により、上述した本実施形態のＲＦ部が構成され
る。
【００４３】まず最初に、パワー部について説明する。
上記電圧整流回路１１は、その入力側に２つの電波送受
信用端子Ｓ１，Ｓ２が接続されるとともに、出力側に内
部電圧端子ＣＶｄｄおよび内部グランド端子ＣＧＮＤが
接続されている。
【００４４】この電圧整流回路１１は、２つの電波送受
信用端子Ｓ１，Ｓ２より入力される単相の交流電圧を直
流電圧に整流することにより、出力電圧がほぼ一定にな
るように制御するものである。この電圧整流回路１１に
は、交流の両方向成分（１サイクル分の全て）を直流電
圧に変換する全波整流回路を用いるのが望ましい。
【００４５】電圧レギュレータ１２は、上記電圧整流回
路１１の出力側に並列に接続されている。すなわち、電
圧レギュレータ１２の一方の入力端子は上記内部電圧端
子ＣＶｄｄに接続され、他方の入力端子は上記内部グラ
ンド端子ＣＧＮＤに接続されている。これにより、上記
電圧整流回路１１で生成された直流電圧がこの電圧レギ
ュレータ１２に供給される。
【００４６】この電圧レギュレータ１２は、上記電圧整
流回路１１で生成される直流電圧を一定レベル以下に抑
えるように制御するものである。すなわち、上記電圧整
流回路１１より供給される直流電圧が所定のしきい値
（例えば３Ｖ）を超えるかどうかを判断し、そのしきい
値を超える場合はリミット動作をかけることにより、外
部からの電波を使って生成する内部電源電圧の大きさが
上記所定のしきい値よりも大きくならないように制御す
る。
【００４７】このような電圧レギュレータ１２を設ける
ことにより、本実施形態のＲＦＩＤと図示しないホスト
との通信距離が短くなり、図２の同調用コイル３０に誘
導される交流電圧が非常に大きくなっても、内部電源電
圧として使用する直流電圧の大きさが必要以上に大きく
ならないようにすることができる。これにより、ＲＦＩ
Ｄとホストが近づいたときにＩＣ内部のＣＰＵ２１やＥ
ＥＰＲＯＭ２３に過大な電圧が供給されることを防ぎ、
誤動作等の問題を少なくすることができる。
【００４８】また、リセット回路１３は、上記電圧レギ
ュレータ１２と同様に、電圧整流回路１１の出力側に並
列に接続されている。すなわち、リセット回路１３の一
方の入力端子は上記内部電圧端子ＣＶｄｄに接続され、
他方の入力端子は上記内部グランド端子ＣＧＮＤに接続
されている。これにより、上記電圧整流回路１１で生成
された直流電圧（電圧レギュレータ１２でリミット動作
がかけられているときはその電圧）がこのリセット回路
１３に供給される。
【００４９】このリセット回路１３は、電圧整流回路１
１より供給される直流電圧のレベルが所定のしきい値よ
り小さいときに、ＣＰＵ２１およびＥＥＰＲＯＭ２３の
動作をリセットするように制御するものである。このリ
セット回路１３に用いられる上記所定のしきい値は、Ｃ
ＰＵ２１およびＥＥＰＲＯＭ２３が正常に動作するのに
十分な電圧レベルに設定される。
【００５０】このようなリセット回路１３を設けること
により、本実施形態のＲＦＩＤと図示しないホストとの
通信距離が長くなり、電圧整流回路１１で生成される直
流電圧の大きさが非常に小さくなったときに、ＣＰＵ２
１およびＥＥＰＲＯＭ２３が動作し続けることによって
誤動作を起こしてしまうことを防ぐことができる。
【００５１】ところで、リセット回路１３によりリセッ
トがかけられた時点でＲＦＩＤがホストと通信途中であ
ることも考えられる。この場合に内蔵ＩＣの全ての回路
を同時にリセットすると、リセット時におけるＣＰＵ２
１の誤動作によってＥＥＰＲＯＭ２３の内容が書き換え
られてしまうことが考えられる。
【００５２】周知のように、ＥＥＰＲＯＭ２３は不揮発
性のメモリであり、電源が切られてもその記憶内容は失
われない。したがって、ＥＥＰＲＯＭ２３の内容が誤動
作によって書き換えられると、その誤った内容がそのま
ま残されてしまうことになり、著しく不都合である。
【００５３】そこで、本実施形態では、図示しないホス
トとの通信距離が長くなって、電圧整流回路１１で生成
される直流電圧が徐々に小さくなっていく過程で、まず
最初に内部発生の上記直流電圧が第１のしきい値（例え
ば２．３Ｖ）を下回ったときに、第１のリセット信号Ｒ
ＳＴ1 によりＥＥＰＲＯＭ２３の書き換え動作機能を禁
止状態にする。その後、上記第１のしきい値よりも小さ
な第２のしきい値（例えば２．０Ｖ）を下回ったとき
に、第２のリセット信号ＲＳＴ2 によりＣＰＵ２１をリ
セット状態（動作を停止するのではなく、所定の動作モ
ードを繰り返し実行する状態）とするようにリセット回
路１３を動作させる。
【００５４】すなわち、本実施形態においては、まず最
初にＥＥＰＲＯＭ２３をリセットしてデータの書き込み
を禁止した後でＣＰＵ２１をリセットするようにしてい
る。これにより、ＣＰＵ２１がリセットされるときに
は、ＥＥＰＲＯＭ２３へのデータの書き込みが必ず禁止
されている状態にすることができ、リセット時における
ＣＰＵ２１の誤動作によって誤ったデータがＥＥＰＲＯ
Ｍ２３に書き込まれてしまうという不都合をなくすこと
ができる。
【００５５】次に、本実施形態のＲＦ部について説明す
る。ＲＦ部を構成するＦＳＫ回路１４およびＰＳＫ回路
１５は、それぞれ上記した２つの電波送受信用端子Ｓ
１，Ｓ２に接続され、データの送受信が行われるように
なっている。ここで、上記ＦＳＫ回路１４はデータ受信
用に用いられ、上記ＰＳＫ回路１５はデータ送信用に用
いられる。
【００５６】すなわち、ＦＳＫ回路１４は、周波数のシ
フトにより、受信した情報をＣＰＵ２１に伝送する。例
えば、電波送受信用端子Ｓ１，Ｓ２で受信したデータの
周波数が１２５ＫＨｚであるときには、データ“１”と
検出し、１１７．６５ＫＨｚであるときには、データ
“０”と検出する。例えば、ＦＳＫ回路１４は、発振回
路１６より供給されるクロックパルスＦＳＫＣＬＫでも
って受信電波周波数１２５ＫＨｚ、１１７．６５ＫＨｚ
を各々カウントすることによって、カウント値の違いを
データ値“１”、“０”に対応させる。
【００５７】また、ＰＳＫ回路１５は、位相のシフトに
より情報を外部に送信する。例えば、搬送周波数が６
２．５ＫＨｚの２相位相変調を用いることができる。こ
の場合は、受信電波周波数のちょうど１／２の周波数で
位相が０°および１８０°と２種類であるので、上記受
信電波周波数を利用してＩＣ内部で送信用搬送周波数を
容易に作り出すことができ、ＰＳＫ回路１５の構成が簡
単になる。
【００５８】このように、本実施形態では、電波の送受
信をＦＳＫ方式（受信）とＰＳＫ方式（送信）とに分け
て行うようにしている。また、お互いの搬送周波数も異
ならせている。したがって、ＩＣ内部において受信電波
が送信電波にノイズとして重畳しにくく、あるいは送信
電波が受信電波にノイズとして重畳しにくくなってい
る。
【００５９】また、本実施形態では、ＲＦ部を構成する
ＦＳＫ回路１４およびＰＳＫ回路１５と、ＣＰＵ２１内
に備えられているレジスタファイル１の第１５レジスタ
（Ｉ／Ｏレジスタ）Ｒ１５とを、ＲＦ信号線８を介して
直接接続している。つまり、パワー／ＲＦ部２４のＲＦ
部とＣＰＵ２１内のレジスタファイル１とをＩ／Ｏポー
トなどの入出力端子を用いることなく、直接的に接続す
るようにしている。
【００６０】このように構成することにより、ＦＳＫ回
路１４で受信したデータは、Ｉ／Ｏポートなどを介する
ことなくレジスタファイル１内の第１５レジスタＲ１５
にダイレクトに入力されることになる。また、第１５レ
ジスタＲ１５に格納されたデータは、Ｉ／Ｏポートなど
を介することなくＰＳＫ回路１５にダイレクトに送られ
て外部に送信されるようになる。
【００６１】上述した図３の説明から明らかなように、
ＡＬＵ３で加減算を行うためには、レジスタファイル１
にデータを必ず格納しなければならないが、本実施形態
によればＩ／Ｏポートを介してデータ転送を行う必要が
ないので、Ｉ／Ｏポートからデータを読み出してレジス
タファイル１に書き込むための処理ステップを省くこと
ができる。
【００６２】これにより、ＡＬＵ３における演算の実行
時間を従来よりも実質的に短くすることができ、ＲＦＩ
Ｄ全体としての処理速度をより速くすることができる。
また、Ｉ／Ｏポートを介さなくて済む分だけデータ入出
力のためのプログラムステップを少なくすることができ
るので、プログラム自体が簡易になるというメリットも
ある。
【００６３】また、本実施形態による無電池方式のＲＦ
ＩＤは、データの送受信に係るＦＳＫ回路１４およびＰ
ＳＫ回路１５の動作の基準となるクロックパルスＦＳＫ
ＣＬＫと、ＣＰＵ２１内の各部の動作の基準となるマシ
ンクロックＭＣＬＫとを発生するための発振回路１６を
備えている。本実施形態の発振回路１６の具体的な回路
図を、図４に示す。
【００６４】図４において、４１，４２，４３，４４，
４５はインバータ、５４、５５、５６、５７は例えばＭ
ＯＳトランジスタで形成されたキャパシタンスであり、
これらによりリング発振回路を構成している。このリン
グ発振回路は、電源が投入されることにより、例えば４
ＭＨｚの周波数で発振を行う。このリング発振回路の出
力は、インバータ４６を介して信号ＦＳＫＣＬＫとし
て、ＦＳＫ回路１４、ＰＳＫ回路１５およびＤ型フリッ
プフロップ５０のクロック端子に接続される。
【００６５】上記Ｄ型フリップフロップ５０の出力６０
は、トランスミッションゲート５２の一端に接続され
る。また、Ｄ型フリップフロップ５０の反転出力６１
は、次段のＤ型フリップフロップ５１のクロック端子お
よび自己のＤ型フリップフロップ５０のＤ入力端子に接
続され、信号ＦＳＫＣＬＫの１／２分周を行っている。
Ｄ型フリップフロップ５１の出力６２は、トランスミッ
ションゲート５３の一端に接続され、Ｄ型フリップフロ
ップ５０の出力６０の１／２分周を行っている。
【００６６】また、図４において、図１におけるＩ／Ｏ
レジスタから出力され発振回路１６の制御端子に供給さ
れるクロックセレクト信号ＣＬＫＳＥＬは、インバータ
４７の入力に接続される。このインバータ４７の出力６
３は、トランスミッションゲート５２の負論理ゲート入
力端子およびトランスミッションゲート５３の正論理ゲ
ート入力端子に接続されている。上記インバータ４７の
出力６３はまた、インバータ４８の入力に接続されてい
る。
【００６７】そして、上記インバータ４８の出力６４
は、トランスミッションゲート５２の正論理ゲート入力
端子およびトランスミッションゲート５３の負論理ゲー
ト入力端子に接続されている。これらトランスミッショ
ンゲート５２，５３の他端は、信号６５としてインバー
タ４９の入力に共通に接続されている。このインバータ
４９の出力は、マシンクロック信号ＭＣＬＫであり、図
１におけるＣＰＵ２１、ＲＯＭ２２およびＥＥＰＲＯＭ
２３に接続されている。
【００６８】図４において、クロックセレクト信号ＣＬ
ＫＳＥＬが“Ｈ”レベルのときは、トランスミッション
ゲート５２がオン（導通状態）、トランスミッションゲ
ート５３がオフ（非導通状態）となり、マシンクロック
信号ＭＣＬＫは、送受信クロック信号ＦＳＫＣＬＫを１
／２分周したクロック周波数となる。一方、クロックセ
レクト信号ＣＬＫＳＥＬが“Ｌ”レベルのときは、トラ
ンスミッションゲート５３がオン（導通状態）、トラン
スミッションゲート５２がオフ（非導通状態）となり、
マシンクロック信号ＭＣＬＫは、送受信クロック信号Ｆ
ＳＫＣＬＫを１／４分周したクロック周波数となる。
【００６９】上記クロックセレクト信号ＣＬＫＳＥＬ
は、例えば、送信回路でＰＳＫ変調を行ってデータをＲ
ＦＩＤ外部に送信するときに“Ｌ”レベルとされる。こ
のように、ＰＳＫ回路１５を用いてのデータ送信時に
は、Ｉ／ＯレジスタＲ１５を介して発振回路１６に、Ｃ
ＰＵ２１、ＲＯＭ２２およびＥＥＰＲＯＭ２３に対する
クロックを下げる（消費電力を抑える）ようにクロック
セレクト信号ＣＬＫＳＥＬを設定しているので、ＰＳＫ
回路１５のデータ送信により多くの電力を割り当てるこ
とができ、より長い距離の通信が可能になる。
【００７０】また、上記クロックセレクト信号ＣＬＫＳ
ＥＬは、送信回路でデータ送信を行う場合以外にも、Ｅ
ＥＰＲＯＭ２３にデータの書き込みを行う場合にも
“Ｈ”レベルから“Ｌ”レベルに書き換えられる。これ
は上述のように、ＥＥＰＲＯＭ２３にデータの書き込み
を行う場合には、高電圧を発生させるためにより多くの
電力を必要とするからである。これらのクロックセレク
ト信号ＣＬＫＳＥＬの設定は、プログラムによって行わ
れる。
【００７１】次に、各種の動作時における消費電力の様
子を、図５に示す。図５（１）に示すものは、本発明と
異なり、マシンクロック信号ＭＣＬＫの周波数を固定に
した場合の各種の動作時の消費電力を示す。ＣＰＵの消
費電力はほぼクロック周波数に比例するので、クロック
周波数が固定の図５（１）の例では、どのような動作時
でもＣＰＵ消費電力は一定である。
【００７２】送信状態では、このＣＰＵ消費電力に、送
信回路でＰＳＫ変調を行ってデータ送信を行うための消
費電力（ＰＳＫ消費電力）が加わり、図に示すように消
費電力が増大する。また、ＥＥＰＲＯＭにデータの書き
込みを行う場合にも、データ書き込み用の高電圧を発生
させるための電力が必要になり、やはり消費電力が増大
する。このため、このように大きな電力を確保するため
に、通信距離は短くせざるを得ない。
【００７３】一方、図５（２）は、本実施形態による無
電池方式のＲＦＩＤの消費電力を示すものである。本実
施形態では、ＰＳＫ回路１５でＰＳＫ変調を行ってデー
タの送信を行う場合、およびＥＥＰＲＯＭ２３にデータ
の書き込みを行う場合には、クロックセレクト信号ＣＬ
ＫＳＥＬを“Ｌ”レベルにして、信号ＦＳＫＣＬＫの１
／４分周出力をクロックとしてＣＰＵ２１、ＲＯＭ２２
およびＥＥＰＲＯＭ２３に供給するようにしているの
で、１／２分周出力を利用するその他の動作時に比べて
ＣＰＵ消費電力を小さくすることができ、これによって
全体の消費電力を低く抑えることができる。
【００７４】これにより、ＲＦ／パワー部２４から供給
される最大電力が少ない場合、すなわち、通信相手先と
の距離が離れている場合等においても、ＰＳＫ回路１５
に対して充分な電力を供給でき、より長い通信距離を得
ることができる。また、ＥＥＰＲＯＭ２３にデータの書
き込みを行う場合にも、書き込み用高電圧を発生させる
ための電力を確実に供給でき、データの信頼性を増すこ
とができる。
【００７５】なお、図５においては、ＥＥＰＲＯＭ２３
へのデータ書き込みを行うこととＰＳＫ変調を伴うデー
タ送信を行うこととが重なった場合については記載しな
かったが、この場合には全体の消費電力は更に大きくな
る。この場合には、ＥＥＰＲＯＭ２３へのデータの書き
込みが優先されるので、送信に用いることができる電力
は更に少なくなり、通信距離が短くなるが、本実施形態
では、ＣＰＵ２１の動作クロック周波数を下げることに
より、わずかではあるが送信に用いる電力を多くできる
ので、従来に比べて通信距離を長くすることができる。
【００７６】以上詳しく説明したように、本実施形態で
は、Ｉ／ＯレジスタＲ１５の１信号のレベルを変更する
ことにより、ＣＰＵ２１、ＲＯＭ２２およびＥＥＰＲＯ
Ｍ２３へのクロック信号ＭＣＬＫの周波数を変更できる
ようにしている。これにより、上述したように、例えば
データ受信時においてはマシンクロック信号ＭＣＬＫの
周波数を速くし（例えば２ＭＨｚ）、データ送信時にお
いてはマシンクロック信号ＭＣＬＫの周波数を遅く（例
えば１ＭＨｚ）することができる。
【００７７】一般的に、半導体回路の消費電力はクロッ
ク周波数に比例して大きくなるため、本実施形態による
無電池方式のＲＦＩＤによれば、データ受信時に比べ
て、データ送信時におけるＬＳＩの動作に必要な消費電
力を小さくすることができ、その分、送信パワーを大き
くできるという利点を有する。言い換えれば、本実施形
態による無電池方式のＲＦＩＤは、データ送信時に必要
な消費電力を少なくできる手段を有しているので、より
長い通信距離を得ることができる。
【００７８】また、ＥＥＰＲＯＭ２３へのデータ書き込
み時においてマシンクロック信号ＭＣＬＫの周波数を通
常よりも遅くすることにより、データ書き込み時におけ
るＬＳＩの動作に必要な消費電力を小さくすることがで
き、その分、データ書き込み用の高電圧を発生させるた
めの電力を十分に確保することができる。これにより、
より長い通信距離を得ることができるとともに、データ
の信頼性を増すことができるという利点を有する。
【００７９】
【発明の効果】以上のように本発明によれば、送信手段
でのデータ送信処理時に、その他の処理時に内部処理手
段に供給するクロックの周波数よりも低い周波数のクロ
ックを記内部処理手段に供給するようにしたので、デー
タ送信処理時における他の処理に使用される電力を抑制
することができ、その分、データ送信処理に大きな電力
を割り当てることができる。その結果として送信距離を
従来に比べて長くすることができるようになる。
【００８０】また、本発明の他の特徴によれば、記憶手
段へのデータ書き込み処理時に、その他の処理時に内部
処理手段に供給するクロックの周波数よりも低い周波数
のクロックを内部処理手段に供給するようにしたので、
データ書き込み処理時における他の処理に使用される電
力を抑制することができ、その分、データ書き込み処理
に大きな電力を割り当てることができる。その結果とし
て送信距離を従来に比べて長くすることができるととも
に、データの信頼性を増すことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による無電池方式のＲＦＩ
Ｄの具体的な構成を示す図である。
【図２】本発明の一実施形態による無電池方式のＲＦＩ
Ｄの全体構成を概略的に示すブロック図である。
【図３】本発明の一実施形態による無電池方式のＲＦＩ
ＤのＣＰＵ２１の内部構成を示すブロック図である。
【図４】本発明の一実施形態による無電池方式のＲＦＩ
Ｄの発振回路１６の具体的な回路図である。
【図５】本発明の一実施形態による無電池方式のＲＦＩ
Ｄの各種の動作時の消費電力を示す説明図である。
【符号の説明】
３ ＡＬＵ １１ 電圧整流回路 １２ 電圧レギュレータ １４ ＦＳＫ回路 １５ ＰＳＫ回路 ２１ ＣＰＵ ２２ ＲＯＭ ２３ ＥＥＰＲＯＭ ２４ パワー／ＲＦ部 ＣＬＫＳＥＬ クロックセレクト信号 ＦＳＫＣＬＫ 送受信クロック信号 ＭＣＬＫ マシンクロック信号

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 外部から供給される電磁波を整流するこ
    とにより電力を得る無電池方式のＲＦＩＤにおいて、 上記ＲＦＩＤの内部での各種信号処理を行う内部処理手
    段と、 上記ＲＦＩＤの外部へのデータ送信処理を行う送信手段
    と、 上記送信手段でのデータ送信処理時に、その他の処理時
    に上記内部処理手段に供給するクロックの周波数よりも
    低い周波数のクロックを上記内部処理手段に供給するよ
    うにするクロック発生装置とを備えたことを特徴とする
    無電池方式のＲＦＩＤ。
  2. 【請求項２】 外部から供給される電磁波を整流するこ
    とにより電力を得る無電池方式のＲＦＩＤにおいて、 送受信アンテナと、 上記送受信アンテナに接続された受信回路と、 上記受信回路で受信された信号から予め定められた規則
    に従ってデータを復調する復調回路と、 内部での各種信号処理を行う演算処理装置と、 上記演算処理装置での処理プログラムを記憶したプログ
    ラムメモリと、 各種データを保持する不揮発性メモリと、 外部出力信号を変調する変調回路と、 上記変調回路で変調された外部出力信号を上記送受信ア
    ンテナを介して外部送信する送信回路と、 少なくとも上記演算処理装置を含む内部回路に対するク
    ロックを発生するクロック発生装置であって、上記送信
    回路でのデータ送信時には、その他の処理時に上記演算
    処理装置に供給するクロックの周波数よりも低い周波数
    のクロックを上記演算処理装置に供給するクロック発生
    装置とを備えたことを特徴とする無電池方式のＲＦＩ
    Ｄ。
  3. 【請求項３】 外部から供給される電磁波を整流するこ
    とにより電力を得る無電池方式のＲＦＩＤにおいて、 送受信アンテナと、 上記送受信アンテナに接続された受信回路と、 上記受信回路で受信された信号から予め定められた規則
    に従ってデータを復調する復調回路と、 内部での各種信号処理を行う演算処理装置と、 上記演算処理装置での処理プログラムを記憶したプログ
    ラムメモリと、 各種データを保持する不揮発性メモリと、 外部出力信号を変調する変調回路と、 上記変調回路で変調された外部出力信号を上記送受信ア
    ンテナを介して外部送信する送信回路と、 上記送信回路でのデータ送信の有無に応じて異なる周波
    数のクロックを発生して内部の各回路に供給するクロッ
    ク発生装置とを備えたことを特徴とする無電池方式のＲ
    ＦＩＤ。
  4. 【請求項４】 上記変調回路はＰＳＫ方式の変調回路で
    あることを特徴とする請求項１〜３の何れか１項に記載
    の無電池方式のＲＦＩＤ。
  5. 【請求項５】 上記復調回路はＦＳＫ方式の復調回路で
    あることを特徴とする請求項１〜３の何れか１項に記載
    の無電池方式のＲＦＩＤ。
  6. 【請求項６】 外部から供給される電磁波を整流するこ
    とにより電力を得る無電池方式のＲＦＩＤにおいて、 上記ＲＦＩＤの内部での各種信号処理を行う内部処理手
    段と、 各種データを保持する電気的に書き換え可能な記憶手段
    と、 上記記憶手段へのデータ書き込み処理時に、その他の処
    理時に上記内部処理手段に供給するクロックの周波数よ
    りも低い周波数のクロックを上記内部処理手段に供給す
    るようにするクロック発生装置とを備えたことを特徴と
    する無電池方式のＲＦＩＤ。
  7. 【請求項７】 外部から供給される電磁波を整流するこ
    とにより電力を得る無電池方式のＲＦＩＤにおいて、 送受信アンテナと、 上記送受信アンテナに接続された受信回路と、 上記受信回路で受信された信号から予め定められた規則
    に従ってデータを復調する復調回路と、 内部での各種信号処理を行う演算処理装置と、 上記演算処理装置での処理プログラムを記憶したプログ
    ラムメモリと、 各種データを保持する電気的に書き換え可能な不揮発性
    メモリと、 外部出力信号を変調する変調回路と、 上記変調回路で変調された外部出力信号を上記送受信ア
    ンテナを介して外部送信する送信回路と、 少なくとも上記演算処理装置を含む内部回路に対するク
    ロックを発生するクロック発生装置であって、上記不揮
    発性メモリへのデータ書き込み時には、その他の処理時
    に上記演算処理装置に供給するクロックの周波数よりも
    低い周波数のクロックを上記演算処理装置に供給するク
    ロック発生装置とを備えたことを特徴とする無電池方式
    のＲＦＩＤ。
  8. 【請求項８】 外部から供給される電磁波を整流するこ
    とにより電力を得る無電池方式のＲＦＩＤにおいて、 上記ＲＦＩＤの内部での各種信号処理を行う内部処理手
    段と、 各種データを保持する電気的に書き換え可能な記憶手段
    と、 上記ＲＦＩＤの外部へのデータ送信処理を行う送信手段
    と、 上記送信手段でのデータ送信処理時および上記記憶手段
    へのデータ書き込み処理時に、その他の処理時に上記内
    部処理手段に供給するクロックの周波数よりも低い周波
    数のクロックを上記内部処理手段に供給するようにする
    クロック発生装置とを備えたことを特徴とする無電池方
    式のＲＦＩＤ。
  9. 【請求項９】 外部から供給される電磁波を整流するこ
    とにより電力を得る無電池方式のＲＦＩＤにおいて、 送受信アンテナと、 上記送受信アンテナに接続された受信回路と、 上記受信回路で受信された信号から予め定められた規則
    に従ってデータを復調する復調回路と、 内部での各種信号処理を行う演算処理装置と、 上記演算処理装置での処理プログラムを記憶したプログ
    ラムメモリと、 各種データを保持する電気的に書き換え可能な不揮発性
    メモリと、 外部出力信号を変調する変調回路と、 上記変調回路で変調された外部出力信号を上記送受信ア
    ンテナを介して外部送信する送信回路と、 少なくとも上記演算処理装置を含む内部回路に対するク
    ロックを発生するクロック発生装置であって、上記不揮
    発性メモリへのデータ書き込み時および上記送信回路で
    のデータ送信時には、その他の処理時に上記演算処理装
    置に供給するクロックの周波数よりも低い周波数のクロ
    ックを上記演算処理装置に供給するクロック発生装置と
    を備えたことを特徴とする無電池方式のＲＦＩＤ。
  10. 【請求項１０】 外部から供給される電磁波を整流する
    ことにより電力を得る無電池方式のＲＦＩＤにおいて、 送受信アンテナと、 上記送受信アンテナに接続された受信回路と、 上記受信回路で受信された信号から予め定められた規則
    に従ってデータを復調する復調回路と、 内部での各種信号処理を行う演算処理装置と、 上記演算処理装置での処理プログラムを記憶したプログ
    ラムメモリと、 各種データを保持する電気的に書き換え可能な不揮発性
    メモリと、 外部出力信号を変調する変調回路と、 上記変調回路で変調された外部出力信号を上記送受信ア
    ンテナを介して外部送信する送信回路と、 上記プログラムメモリに記憶されたプログラムに従って
    少なくとも２以上の周波数から選択された１つのクロッ
    クを切り替えて出力するクロック発生装置とを備えたこ
    とを特徴とする無電池方式のＲＦＩＤ。
JP9182972A 1997-06-24 1997-06-24 無電池方式のｒｆｉｄ Pending JPH1115934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9182972A JPH1115934A (ja) 1997-06-24 1997-06-24 無電池方式のｒｆｉｄ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9182972A JPH1115934A (ja) 1997-06-24 1997-06-24 無電池方式のｒｆｉｄ

Publications (1)

Publication Number Publication Date
JPH1115934A true JPH1115934A (ja) 1999-01-22

Family

ID=16127540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9182972A Pending JPH1115934A (ja) 1997-06-24 1997-06-24 無電池方式のｒｆｉｄ

Country Status (1)

Country Link
JP (1) JPH1115934A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004078495A (ja) * 2002-08-15 2004-03-11 Sony Corp 非接触式ｉｃカード
JP2004213180A (ja) * 2002-12-27 2004-07-29 Dainippon Printing Co Ltd Ｉｃカード、オペレーティングシステム及びアプリケーションプログラム
EP1596325A1 (fr) * 2004-05-14 2005-11-16 St Microelectronics S.A. Modulation de charge d'un transpondeur
JP2006333098A (ja) * 2005-05-26 2006-12-07 Nippon Telegr & Teleph Corp <Ntt> 無線通信システム、無線送信機及び無線受信機
WO2007122699A1 (ja) * 2006-04-18 2007-11-01 Hitachi Ulsi Systems Co. Ltd. 半導体集積回路および書き換え可能型タグ
JP2008035498A (ja) * 2006-06-30 2008-02-14 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置を具備する電子機器
JP2009048642A (ja) * 2008-08-29 2009-03-05 Dainippon Printing Co Ltd オペレーティングシステム及びアプリケーションプログラム
US8035483B2 (en) 2006-08-25 2011-10-11 Samsung Electronics Co., Ltd. Oscillator tuning system and oscillator tuning method
KR101373532B1 (ko) * 2006-06-30 2014-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 상기 반도체장치를 구비하는 전자 장치
KR101388156B1 (ko) * 2006-06-09 2014-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004078495A (ja) * 2002-08-15 2004-03-11 Sony Corp 非接触式ｉｃカード
JP2004213180A (ja) * 2002-12-27 2004-07-29 Dainippon Printing Co Ltd Ｉｃカード、オペレーティングシステム及びアプリケーションプログラム
EP1596325A1 (fr) * 2004-05-14 2005-11-16 St Microelectronics S.A. Modulation de charge d'un transpondeur
FR2870406A1 (fr) * 2004-05-14 2005-11-18 St Microelectronics Sa Modulation de charge d'un transporteur
US8111140B2 (en) 2004-05-14 2012-02-07 Stmicroelectronics Sa Transponder load modulation
JP2006333098A (ja) * 2005-05-26 2006-12-07 Nippon Telegr & Teleph Corp <Ntt> 無線通信システム、無線送信機及び無線受信機
WO2007122699A1 (ja) * 2006-04-18 2007-11-01 Hitachi Ulsi Systems Co. Ltd. 半導体集積回路および書き換え可能型タグ
KR101388156B1 (ko) * 2006-06-09 2014-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP2008035498A (ja) * 2006-06-30 2008-02-14 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置を具備する電子機器
KR101373532B1 (ko) * 2006-06-30 2014-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 상기 반도체장치를 구비하는 전자 장치
US8035483B2 (en) 2006-08-25 2011-10-11 Samsung Electronics Co., Ltd. Oscillator tuning system and oscillator tuning method
JP2009048642A (ja) * 2008-08-29 2009-03-05 Dainippon Printing Co Ltd オペレーティングシステム及びアプリケーションプログラム

Similar Documents

Publication Publication Date Title
US7364083B2 (en) IC card with built-in coprocessor for auxiliary arithmetic, and control method thereof
US11169594B2 (en) Card and host apparatus
JP5295657B2 (ja) 半導体集積回路、半導体集積回路を実装したｉｃカードおよびその動作方法
US6480869B1 (en) Random-number generating circuit, non-contact IC card having random-number generating circuit, reader/writer, and method of testing an apparatus having the random generating circuit
US6801956B2 (en) Arrangement with a microprocessor
JP3889158B2 (ja) Ｉｃ搭載カード及びカードシステム
TWI716386B (zh) 雙頻射頻辨識裝置及其配置方法
JPH1115934A (ja) 無電池方式のｒｆｉｄ
US6662286B2 (en) Information processing method and information processing apparatus
US8897736B2 (en) Mobile communication terminal device
JP3929761B2 (ja) 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびｉｃカード
JP2004206409A (ja) 非接触式ｉｃカード
JPH09130999A (ja) 半導体集積回路装置及びこれを用いた無電池方式のｒｆｉｄ
EP1272974B1 (en) Data carrier having a chip including means for the controllable voltage supply to a further component of the data carrier
JP3667843B2 (ja) 半導体集積回路装置及びこれを用いた無電池方式のｒｆｉｄ
JPH09131000A (ja) 半導体集積回路装置及びこれを用いた無電池方式のｒｆｉｄ
JPH045783A (ja) Ｉｃカードデータ読出／書込装置及びｉｃカード
GB2420056A (en) RFID device
JPH1125231A (ja) メンテナンス装置およびメンテナンス方法
JP3243591B2 (ja) 非接触型データキャリア
Cuong et al. A HF Radio Frequency Identification Digital Controller Architecture
JPH11224317A (ja) スマートカードの低消費電力回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060926