JP5295657B2 - 半導体集積回路、半導体集積回路を実装したｉｃカードおよびその動作方法 - Google Patents

Description

本発明は、半導体集積回路、半導体集積回路を実装したＩＣカードおよびその動作方法に関するもので、特に、少なくとも３種類の受信信号のいずれのタイプの受信信号を短時間で受け付けるのに有益な技術に関する。

国際規格ＩＳＯ／ＩＥＣ１４４４３によれば、非接触インターフェースを有するＩＣカードはＰＩＣＣと呼ばれ、ＰＣＤと呼ばれるリーダー／ライター装置とＲＦ通信を行うものである。尚、ＩＳＯはInternational Organization for Standardizationの略であり、ＩＥＣはInternational Electrical Commissionの略である。また、ＰＩＣＣはProximity Cardの略であり、ＰＣＤはProximity Coupling Deviceの略である。

例えば、下記非特許文献１に記載されているように、国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＡでは、ＰＣＤからＰＩＣＣへの通信は、ＡＳＫ１００％の変調度の変調方式で変形ミラー方式による符号化方式とされている。しかし、国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＢではＰＣＤからＰＩＣＣへの通信はＡＳＫ１０％の変調率の変調方式でＮＲＺ−Ｌ方式による符号化方式とされている。尚、ＮＲＺ−Ｌは、Non Return to Zero-Levelの略である。尚、ＡＳＫは、ディジタル変調方式の１つである振幅偏移変調(Amplitude Shift Keying)である。

例えば、下記非特許文献２に記載されているように、国際規格ＩＳＯ／ＩＥＣ１４４４３では、ＰＩＣＣが動作フィールドに入ってから５ｍ秒以内にリクエストを受け付けることが規定されている。また、タイプＡのＰＩＣＣはタイプＢのいかなるコマンドを受信しても、５ｍ秒以内にタイプＡのリクエストコマンドを受け付けることが規定されている。同様に、タイプＢのＰＩＣＣはタイプＡのいかなるコマンドを受信しても、５ｍ秒以内にタイプＢのリクエストコマンドを受け付けることが規定されている。

更に、下記非特許文献２に記載のように、タイプＡの初期化では、タイプＡのＰＩＣＣは、アイドル状態からタイプＡのリクエストコマンドによってレディー状態に遷移して、更にレディー状態から選択コマンドによってアクテイブ状態に遷移して、アクテイブ状態からホールトコマンドによって停止状態に遷移する。尚、レディー状態は、アンチコロージョンループを有している。

また、下記非特許文献２と下記特許文献５とに記載のように、タイプＢの初期化ではタイプＢのＰＩＣＣは、アイドル状態でタイプＢのリクエストコマンドを待っている。このリクエストコマンドは、タイプＢのＰＩＣＣにアプリケーション・ファミリー・アイデンティファイヤー(ＡＦＩ)、属性情報パラメータ(ＰＡＲＡＭ)、巡回冗長チェックコード(ＣＲＣ)を生成する準備のためのものである。タイプＢのＰＩＣＣがＡＦＩの一致を検出するとタイプＢのリクエストに対するレスポンスをＰＣＤに送信する。このレスポンスは、擬似ユニーク・アイデンティファイヤー(ＰＵＰＩ)、アプリケーション情報(アプリケーションデータ)、プロトコール情報、巡回冗長チェックコード(ＣＲＣ)を含んでいる。その後、タイプＢのＰＩＣＣがＰＩＣＣ選択コマンドを受け付けると、それに対するレスポンスをＰＣＤに送信して、アクテイブ状態に遷移する。更にタイプＢの送信データはフレームとしてのキャラクタと呼ばれており、このフレームはＳＯＦ(Start Of Frame)とＥＯＦ(End Of Frame)とによって境界が定められている。ＳＯＦとＥＯＦのそれぞれは、１個の立ち下がりエッジと所定の長さの論理“０”を含んでいる。

近年、短距離無線通信技術(ＮＦＣ)と呼ばれ、家電製品、デジタルメディア、消費者向けの無線通信接続、コンテンツ、ビジネス上の取引を簡略化して、かつ拡大させる通信技術が普及している。このＮＦＣ技術は既存の種々の通信方式と互換性を持ち、１３．５６ＭＨｚのＲＦ周波数を使用して、１０ｃｍ程度で最大通信レート８４７Ｋｂｐｓの短距離通信を可能とする。特に、電子決済機能を有するＩＣカードマイコン(セキュアチップ)を内蔵する携帯電話端末にＮＦＣ技術が搭載されて、非接触による店舗での商品購入の支払い、駅での交通費の支払い等の種々の非接触電子決済への活用によりエンドユーザの利便性を向上させることを狙っている。尚、ＮＦＣは、Near Field Communicationの略である。

下記非特許文献３には、国際規格ＩＳＯ／ＩＥＣ１８０９２のＮＦＣの内容が記載されている。ＩＳＯ／ＩＥＣ１８０９２のＮＦＣの２１２Ｋｂｐｓから４２４Ｋｂｐｓの転送レートの通信では、変調率が８％〜３０％のＡＳＫ変調方式の変調方式でＭａｎｃｈｅｓｔｅｒ方式による符号化方式とされている。パッシィブ通信モードではターゲットにエネルギー供給するＲＦ電界をイニシェーターが生成する一方、アクテイブ通信モードではイニシェーターとターゲットとは交互にＲＦ電界を生成するものである。

ＩＳＯ／ＩＥＣ１８０９２の１０６、２１２または４２４Ｋｂｐｓのいずれかの転送レートの通信の初期化では、アプリケーションがアクテイブ通信モードにスイッチする一方、３つの転送レートのひとつを選択する。２１２と４２４Ｋｂｐｓの転送レートのパッシィブ通信モードの初期化では、データパケットの前にはプリアンブルが挿入され、このプリアンブルは論理“０”がエンコードされた最小４８ビットを含むものである。

一方、下記特許文献１には、カードリーダー／ライター装置から送信されたＩＳＯ／ＩＥＣ１４４４３の種々の通信法の信号の変調方式と符号化方式とをＣＰＵの判断部が判断することによって用途別に通信することが可能な非接触式ＩＣカードが記載されている。

また、下記特許文献２には、ＩＳＯ／ＩＥＣ１４４４３のタイプＡのリクエスト信号を１００％ＡＳＫ変調回路と変形ミラー復調回路とで処理する一方、タイプＢのリクエスト信号を１０％ＡＳＫ変調回路とＮＲＺ−Ｌとで処理する近接型の非接触ＩＣカードが記載されている。タイプＡとタイプＢとのいずれか一方が受信され、他方の処理はエラーとなって無意味なビット列となるので、演算回路は両方の出力値を比較して意味のある信号を選択する。ＩＣカードの不揮発性メモリには演算動作の為のアプリケーションが記憶され、通信方式はタイプＡとタイプＢのいずれかを使用することができる。しかし、リーダー／ライター装置からの供給電力の余裕等の理由から、ＩＣカードの優先度テーブルにはタイプＢの優先度を高く設定することが記載されている。

一方、下記特許文献３には、アンテナ・コイル、整流回路、電源回路、ＣＰＵ、復調回路、変調回路、非接触制御回路、ＲＯＭ、ＲＡＭ、ＥＥＰＲＯＭの部品を含む非接触ＩＣカードが記載されている。アンテナ・コイル以外の部品は、シリコン基板に集積化されている。非接触制御回路は、高速タイプのプリアンブルを検出する第１検出回路とＩＳＯ／ＩＥＣ１４４４３のタイプBのＳＯＦを検出する第２検出回路とを含んでいる。高速タイプはマンチェスター・コーディング方式でプリアンブルのヘッダ方式である一方、タイプＢはＮＲＺコーディング方式でＳＯＦのヘッダ方式である。第１検出回路のヘッダ検出信号と第２検出回路のヘッダ検出信号とは、通信方式検出回路に供給される。第１検出回路からの出力はＣＰＵのプログラム実行による第１処理によって処理されて、第２検出回路からの出力はＣＰＵのプログラム実行による第２処理によって処理される。通信方式検出回路の高速タイプまたはタイプBの一致検出出力信号によって、第１処理と第２処理のいずれか一方の無駄な処理の実行が禁止される。

また、下記特許文献４には、ＩＳＯ／ＩＥＣ１４４４３のタイプBでの送信データの先頭に付加されるＳＯＦ信号の論理値“０”の長い時間幅とＩＳＯ／ＩＥＣ１８０９２のマンチェスター・コードの伝送データの論理値“０”の短い時間幅とを識別する非接触型ＩＣカードが記載されている。

Ｄ． Ｂａｄｄｅｌｅｙ， "Ｆｉｎａｌ Ｃｏｍｍｉｔｔｅｅ Ｄｒａｆｔ ＩＳＯ／ＩＥＣ １４４４３−２" Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ ｃａｒｄｓ−Ｃｏｎｔａｃｔｌｅｓｓ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ(ｓ) ｃａｒｄ−Ｐｒｏｘｉｍｉｔｙ ｃａｒｄ− Ｐａｒｔ ２： Ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ ｐｏｗｅｒ ａｎｄ ｓｉｇｎａｌ ｉｎｔｅｒｆａｃｅ，ｈｔｔｐ：／／ｗｗｗ．ｗａａｚａ．ｏｒｇ／ｄｏｗｎｌｏａｄ／ｆｃｄ−１４４４３−２．ｐｄｆ[平成２０年５月３０日検索] Ｄ． Ｂａｄｄｅｌｅｙ， "ＦＩＮＡＬ ＣＯＭＭＩＴＴＥＥ ＤＲＡＦＴ ＩＳＯ／ＩＥＣ １４４４３−３" Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ ｃａｒｄｓ−Ｃｏｎｔａｃｔｌｅｓｓ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ(ｓ) ｃａｒｄ−Ｐｒｏｘｉｍｉｔｙ ｃａｒｄ− Ｐａｒｔ ３： Ｒａｄｉｏ Ｉｔｉａｌｉｚａｔｉｏｎ ａｎｄ ａｎｔｉｃｏｌｌｉｓｉｏｎ，ｈｔｔｐ：／／ｗｗｗ．ｗａａｚａ．ｏｒｇ／ｄｏｗｎｌｏａｄ／ｆｃｄ−１４４４３−３．ｐｄｆ[平成２０年５月３０日検索] ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＳＴＡＤＡＲＤ ＩＳＯ／ＩＥＣ １８０９２， "Ｉｎｆｏｒｍａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ −Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ ａｎｄ ｉｎｆｏｒｍａｔｉｏｎ ｅｘｃｈａｎｇｅ ｂｅｔｗｅｅｎ ｓｙｓｔｅｍｓ−Ｎｅａｒ Ｆｉｅｌｄ Ｃｏｍｍｍｎｉｃａｔｉｏｎ−Ｉｎｔｅｒｆａｃｅ ａｎｄ Ｐｒｏｔｏｃｏｌ(ＮＦＣＩＰ−１)"，ｈｔｔｐ：／／ｓｔａｄａｒｄｓ．ｉｓｏ．ｏｒｇ／ｉｔｔｆ／ｌｉｃｅｎｃｅ．ｈｔｍｌ[平成２０年５月３０日検索] 特開２００８−０５９２７１号 公報 特開２００３−２４９８７０号 公報 特開２００６−０６０３６３号 公報 特開２００６−０７２６７８号 公報 米国特許 第７、３６４、０８３ Ｂ２号 明細書

本発明者は本発明に、先立って非接触リーダー／ライター装置とのＮＦＣ通信を利用する携帯電話に搭載される非接触インターフェースを有するＩＣカードの開発に従事した。このＩＣカードには、上述のＩＳＯ／ＩＥＣ１４４４３のタイプＡの通信機能とＩＳＯ／ＩＥＣ１４４４３のタイプＢの通信機能とＩＳＯ／ＩＥＣ１８０９２のＮＦＣの通信機能の３種類の通信機能とを搭載することが必要となった。

この非接触ＩＣカードは、電池を有する携帯電話に搭載されるだけではなく、電池の無いＩＣカード単体で利用される場合もある。電池の無いＩＣカード単体で利用される環境では、ＩＣカードの内部回路のための動作電源電圧は、アンテナが受信する非接触リーダー／ライター装置のＲＦキャリア信号の整流・平滑によって生成される動作電圧のみである。非接触リーダー／ライター装置のＲＦキャリア信号を受信するアンテナは、ＩＣカードの樹脂モールドされる絶縁基板表面上のプリント配線によって形成される渦巻き形状のコイルによって構成される。このアンテナで受信されるＲＦキャリア信号の整流・平滑によって生成される動作電圧の駆動能力は、比較的小さなものである。

一方、非接触ＩＣカードの実際の使用環境に際しては、３種類のいずれのタイプの非接触リーダー／ライター装置の通信距離範囲内に近接するか予測できない。一方、国際規格ＩＳＯ／ＩＥＣ１４４４３によって規定されたタイプＡとタイプＢのＩＣカードは、動作フィールドに入ってから５ｍ秒以内にリクエストコマンドを受け付けることが必要である。しかし、３種類のリクエストコマンドを受け付ける３個のコマンドのための検出回路を並列に動作させることは、アンテナの受信ＲＦキャリア信号の整流・平滑による動作電圧の比較的小さな駆動能力では困難であることが本発明者等による検討によって明らかとされた。一方、１個のコマンドのための検出回路のコマンド受付機能をランダムに切り換える方法も検討されたが、国際規格によって規定された５ｍ秒以内の受け付けは困難であることも本発明者等による検討によって明らかとされた。

本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。

従って、本発明の目的とするところは、少なくとも３種類の受信信号のいずれのタイプの受信信号を短時間で受け付けることにある。

また、本発明の他の目的とするところは、上述のいずれのタイプの受信信号を受け付ける際の消費電力を削減することにある。更に、本発明のその他の目的とするところは、アンテナからの小さな駆動能力の動作電圧によって動作可能とすることにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。

すなわち、本発明の代表的な半導体集積回路(Ｕ２)は、第１アンテナ接続端子(ＬＡ)と、第２アンテナ接続端子(ＬＢ)と、電源回路(Ｕ３)と、復調回路(Ｕ７)と、判定回路(Ｕ１６)とを具備する。

前記第１と第２のアンテナ接続端子の間にはアンテナ(Ｌ１)によるＲＦ信号が供給され、前記電源回路は前記ＲＦ信号の整流・平滑により生成される動作電圧(Ｖ_DD)を前記復調回路と前記判定回路に供給する。

前記復調回路(Ｕ７)は、アンテナ(Ｌ１)のＲＦ信号が並列に供給される第１復調回路(Ｕ１４)と第２復調回路(Ｕ１５)とを含む。前記第１復調回路(Ｕ１４)は、前記ＲＦ信号として第１変調度(１００％)を持つ第１受信信号(タイプＡ)を復調して第１復調出力信号(２値化信号Ａ)を生成する。前記第２復調回路(Ｕ１５)は、前記ＲＦ信号として第２変調度(１０％)および第１フォーマット(ＳＯＦ)の第１通信開始信号を持つ第２受信信号(タイプＢ)と前記第２変調度および第２フォーマット(Preamble)の第２通信開始信号を持つ第３受信信号(１８０９２)を復調して第２復調出力信号(２値化信号Ｂ)を生成する。

前記第１復調回路(Ｕ１４)の前記第１復調出力信号と前記第２復調回路(Ｕ１５)の前記第２復調出力信号とは、前記判定回路(Ｕ１６)に供給される(図１参照)。

前記第１復調回路(Ｕ１４)による前記第１復調出力信号の生成が前記判定回路(Ｕ１６)により判定される場合には、前記第１受信信号の受信と判定される(図７：Ｆ４−２、Ｆ４−４)。前記第１復調回路(Ｕ１４)による前記第１復調出力信号の非生成が前記判定回路(Ｕ１６)により判定される場合には、前記判定回路は前記第１通信開始信号と前記第２通信開始信号とのフォーマットの相違を判定可能する(図７：Ｆ４−３)。前記第２復調回路(Ｕ１５)による前記第１フォーマットの前記第１通信開始信号を持つ前記第２受信信号(タイプＢ)の復調による前記第２復調出力信号の生成が前記判定回路(Ｕ１６)により判定される場合には、前記第２受信信号の受信と判定される(図７：Ｆ４−３、Ｆ４−５)。前記第２復調回路(Ｕ１５) による前記第２フォーマットの前記第２通信開始信号を持つ前記第３受信信号(１８０９２)の復調による前記第２復調出力信号の生成が前記判定回路(Ｕ１６)により判定される場合には、前記第３受信信号の受信と判定される(図７：Ｆ４−３、Ｆ４−６)。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、本発明によれば、少なくとも３種類の受信信号のいずれのタイプの受信信号を、短時間で受け付けることができる。

《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕本発明の代表的な実施の形態による半導体集積回路(Ｕ２)は、第１アンテナ接続端子(ＬＡ)と、第２アンテナ接続端子(ＬＡ)と、電源回路(Ｕ３)と、復調回路(Ｕ７)と、判定回路(Ｕ１６)とを具備する。

前記第１アンテナ接続端子と前記第２アンテナ接続端子との間にはアンテナ(Ｌ１)によって受信されるＲＦ信号が供給可能とされ、前記電源回路は前記ＲＦ信号の整流・平滑によって生成する動作電圧(Ｖ_DD)を前記復調回路と前記判定回路とに供給可能とされている。

前記復調回路(Ｕ７)は第１復調回路(Ｕ１４)と第２復調回路(Ｕ１５)とを含み、前記第１アンテナ接続端子と前記第２アンテナ接続端子との間に供給される前記ＲＦ信号は前記第１復調回路の入力と前記第２復調回路の入力とに並列に供給可能とされる。

前記第１復調回路(Ｕ１４)は、前記ＲＦ信号として第１変調度(１００％)を持つ第１受信信号(タイプＡ)を復調することによって第１復調出力信号(２値化信号Ａ)を生成可能とされる。

前記第２復調回路(Ｕ１５)は、前記ＲＦ信号として前記第１変調度と異なる値の第２変調度(１０％)および第１フォーマット(ＳＯＦ)の第１通信開始信号を持つ第２受信信号(タイプＢ)と前記第２変調度および第２フォーマット(Preamble)の第２通信開始信号を持つ第３受信信号(１８０９２)を復調することによって第２復調出力信号(２値化信号Ｂ)を生成可能とされる。

前記第１復調回路(Ｕ１４)の前記第１復調出力信号と前記第２復調回路(Ｕ１５)の前記第２復調出力信号とは、前記判定回路(Ｕ１６)に供給可能とされる(図１参照)。

前記第１復調回路(Ｕ１４)が前記第１復調出力信号を生成することを前記判定回路(Ｕ１６)によって判定される場合には、前記ＲＦ信号として前記第１変調度を持つ前記第１受信信号が受信されていると前記判定回路(Ｕ１６)によって判定される(図７：Ｆ４−２、Ｆ４−４)。

前記第１復調回路(Ｕ１４)が前記第１復調出力信号を生成しないことを前記判定回路(Ｕ１６)によって判定される場合には、前記判定回路は前記第１通信開始信号と前記第２通信開始信号とのフォーマットの相違を判定可能とされる(図７：Ｆ４−３)。

前記第２復調回路(Ｕ１５)が前記第１フォーマット(ＳＯＦ)の前記第１通信開始信号を持つ前記第２受信信号(タイプＢ)を復調することによって前記第２復調出力信号を生成することを前記判定回路(Ｕ１６)によって判定される場合には、前記ＲＦ信号として前記第２受信信号が受信されていると前記判定回路(Ｕ１６)によって判定される(図７：Ｆ４−３、Ｆ４−５)。

前記第２復調回路(Ｕ１５)が前記第２フォーマット(Preamble)の前記第２通信開始信号を持つ前記第３受信信号(１８０９２)を復調することによって前記第２復調出力信号を生成することを前記判定回路(Ｕ１６)によって判定される場合には、前記ＲＦ信号として前記第３受信信号が受信されていると前記判定回路(Ｕ１６)によって判定される(図７：Ｆ４−３、Ｆ４−６)。

前記実施の形態によれば、前記第１復調回路(Ｕ１４)と前記第２復調回路(Ｕ１５)と前記判定回路(Ｕ１６)とによって２回の判断処理が実行されることによって３種類の受信信号(タイプＡ、タイプＢ、１８０９２)の受信判断を行うことができる。まず、前記第１復調回路(Ｕ１４)と前記判定回路(Ｕ１６)とによる１回目の判断にて前記第１変調度(１００％)の第１受信信号(タイプＡ)を前記第１復調回路(Ｕ１４)が復調することで前記第１復調出力信号を生成すると判定される場合には、前記ＲＦ信号として前記第１受信信号(タイプＡ)が受信中と極めて短時間で判定されることが可能となる。尚、この１回目の判断自体は、上記特許文献２に記載された１００％ＡＳＫ変調回路と１０％ＡＳＫ変調回路と演算回路の選択とによる判断と原理的に同一と言うことができる。

次に１回目の判断の結果が否の場合に、前記第２復調回路(Ｕ１５)と前記判定回路(Ｕ１６)とによる２回目の判断にて前記第１通信開始信号(ＳＯＦ)を持つ前記第２受信信号(タイプＢ)を前記第２復調回路(Ｕ１５)が復調することで前記第２復調出力信号を生成すると判定される場合には、前記ＲＦ信号として前記第２受信信号(タイプＢ)が受信中と判定されるものとなる。逆に、この２回目の判断にて前記第２通信開始信号(Preamble)を持つ前記第３受信信号(１８０９２)を前記第２復調回路(Ｕ１５)が復調することで前記第２復調出力信号を生成すると判定される場合には、前記ＲＦ信号として前記第３受信信号(１８０９２)が受信中と判定されるものとなる。尚、この２回目の判断自体は、上記特許文献３に記載の高速タイプのプリアンブルとタイプＢのＳＯＦとの判別および上記特許文献４に記載のタイプＢのＳＯＦと１８０９２のマンチェスター・コードの伝送データの論理値“０”との判別と原理的に同一と言うことができる。

このようにして前記実施の形態によれば、前記順序の２回の判断処理の実行によって少なくとも３種類の受信信号(タイプＡ、タイプＢ、１８０９２)のいずれのタイプの受信信号を短時間で受け付けることが可能となる。尚、上記特許文献２と上記特許文献３と上記特許文献４とにも前記順序の２回の判断処理の実行によって前記３種類の受信信号のいずれのタイプの受信信号を短時間で受け付けることを示唆する記載は見当たらない。

また好適な実施の形態によれば、前記第１復調回路(Ｕ１４)が前記第１復調出力信号を生成することを前記判定回路(Ｕ１６)によって判定された場合には、前記判定回路から生成される制御信号(低消費電力モード信号)によって前記第２復調回路(Ｕ１５)の動作が停止可能とされる(図１、図１４参照)。

また前記第１復調回路(Ｕ１４)が前記第１復調出力信号を生成しないことを前記判定回路(Ｕ１６)によって判定された場合には、前記判定回路から生成される前記制御信号によって前記前記第１復調回路(Ｕ１４)の動作が停止可能とされる(図１、図１５、図１６参照)。

前記好適な実施の形態によれば、少なくとも３種類の受信信号を受け付ける際の消費電力を削減することが可能となる。

より好適な実施の形態によれば、前記第１受信信号(タイプＡ)と前記第２受信信号(タイプＢ)と前記第３受信信号(１８０９２)とはＡＳＫ変調信号であり、前記第１変調度と前記第２変調度とはＡＳＫ変調度であり、前記第２変調度は前記第１変調度よりも小さなＡＳＫ変調度を持つ。

前記第１復調回路(Ｕ１４)は大きなＡＳＫ変調度の前記第１変調度を持つ前記第１受信信号(タイプＡ)を復調することによって前記第１復調出力信号(２値化信号Ａ)を生成可能とされる。

前記第２復調回路(Ｕ１５)は前記小さなＡＳＫ変調度の前記第２変調度を持つ前記第２受信信号(タイプＢ)と前記第３受信信号(１８０９２)を復調することによって前記第２復調出力信号(２値化信号Ｂ)を生成可能とされる。

更により好適な実施の形態によれば、前記第２受信信号(タイプＢ)の前記第１フォーマット(ＳＯＦ)の前記第１通信開始信号は第１ユーザーデータ(Character)に先行する第１ヘッダ情報である。

また、前記第３受信信号(１８０９２)の前記第２フォーマット(Preamble)の前記第２通信開始信号は第２ユーザーデータ(ＰＤ０、ＰＤ１…ＰＤｎ)に先行する第２ヘッダ情報である。

具体的な一つの実施の形態による半導体集積回路(Ｕ２)は、中央処理ユニット(Ｕ１２)と、ランダムアクセスメモリ(Ｕ１０)と、不揮発性メモリ(Ｕ１１、Ｕ１３)と、受信回路(Ｕ１９)と、送信回路(Ｕ２０)と、変調回路(Ｕ８)とを更に具備する。

前記不揮発性メモリには、前記中央処理ユニットが実行する処理プログラムが格納されている。

前記第１復調回路(Ｕ１４)から生成される前記第１復調出力信号に含まれる第１受信データと前記第２復調回路(Ｕ１５)から生成される前記第２復調出力信号に含まれる第２受信データとは、前記受信回路(Ｕ１９)を介して前記ランダムアクセスメモリ(Ｕ１０)に格納される。

前記第１受信データと前記第２受信データとの一方のデータの前記ランダムアクセスメモリ(Ｕ１０)への格納の以前では、前記中央処理ユニット(Ｕ１２)は低消費電力状態に制御される。

前記一方のデータの前記ランダムアクセスメモリ(Ｕ１０)への前記格納に応答して前記中央処理ユニット(Ｕ１２)は前記低消費電力状態から動作状態に遷移され、前記動作状態に遷移した前記中央処理ユニットは前記ランダムアクセスメモリの格納データを読み出すことが可能とされる。

前記中央処理ユニットは前記ランダムアクセスメモリから読み出した前記格納データを前記処理プログラムに従って処理して当該処理データを前記ランダムアクセスメモリに格納して、当該格納の後に前記中央処理ユニットは前記動作状態から前記低消費電力状態に遷移することが可能とされる。

前記送信回路(Ｕ２０)は前記ランダムアクセスメモリ(Ｕ１０)から前記処理データを読み出して、当該読み出しデータを前記変調回路(Ｕ８)に転送して、当該転送されたデータに応答して前記変調回路は前記アンテナ(Ｌ１)から送信されるＲＦ送信信号を生成可能とされる(図１４、図１５、図１６、図１７参照)。

最も具体的な一つの実施の形態によれば、前記第１受信信号は国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＡに準拠するものであり、前記第２受信信号は国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＢに準拠するものであり、前記第３受信信号は国際規格ＩＳＯ／１８０９２に準拠するものである。

〔２〕本発明の別の観点の代表的な実施の形態によるＩＣカードは基板上に半導体集積回路と配線により形成されたアンテナとが実装されている。

前記半導体集積回路(Ｕ２)は、第１アンテナ接続端子(ＬＡ)と、第２アンテナ接続端子(ＬＢ)と、電源回路(Ｕ３)と、復調回路(Ｕ７)と、判定回路(Ｕ１６)とを有する。

前記第１アンテナ接続端子と前記第２アンテナ接続端子との間には前記アンテナ(Ｌ１)によって受信されるＲＦ信号が供給可能とされ、前記電源回路は前記ＲＦ信号の整流・平滑によって生成する動作電圧(Ｖ_DD)を前記復調回路と前記判定回路とに供給可能とされている。

前記復調回路(Ｕ７)は第１復調回路(Ｕ１４)と第２復調回路(Ｕ１５)とを含み、前記第１アンテナ接続端子と前記第２アンテナ接続端子との間に供給される前記ＲＦ信号は前記第１復調回路の入力と前記第２復調回路の入力とに並列に供給可能とされる。

前記第１復調回路(Ｕ１４)は、前記ＲＦ信号として第１変調度(１００％)を持つ第１受信信号(タイプＡ)を復調することによって第１復調出力信号(２値化信号Ａ)を生成可能とされる。

前記第２復調回路(Ｕ１５)は、前記ＲＦ信号として前記第１変調度と異なる値の第２変調度(１０％)および第１フォーマット(ＳＯＦ)の第１通信開始信号を持つ第２受信信号(タイプＢ)と前記第２変調度および第２フォーマット(Preamble)の第２通信開始信号を持つ第３受信信号(１８０９２)を復調することによって第２復調出力信号(２値化信号Ｂ)を生成可能とされる。

前記第１復調回路(Ｕ１４)の前記第１復調出力信号と前記第２復調回路(Ｕ１５)の前記第２復調出力信号とは、前記判定回路(Ｕ１６)に供給可能とされる(図１参照)。

前記第１復調回路(Ｕ１４)が前記第１復調出力信号を生成することを前記判定回路(Ｕ１６)によって判定される場合には、前記ＲＦ信号として前記第１変調度を持つ前記第１受信信号が受信されていると前記判定回路(Ｕ１６)によって判定される(図７：Ｆ４−２、Ｆ４−４)。

前記第１復調回路(Ｕ１４)が前記第１復調出力信号を生成しないことを前記判定回路(Ｕ１６)によって判定される場合には、前記判定回路は前記第１通信開始信号と前記第２通信開始信号とのフォーマットの相違を判定可能とされる(図７：Ｆ４−３)。

前記第２復調回路(Ｕ１５)が前記第１フォーマット(ＳＯＦ)の前記第１通信開始信号を持つ前記第２受信信号(タイプＢ)を復調することによって前記第２復調出力信号を生成することを前記判定回路(Ｕ１６)によって判定される場合には、前記ＲＦ信号として前記第２受信信号が受信されていると前記判定回路(Ｕ１６)によって判定される(図７：Ｆ４−３、Ｆ４−５)。

前記第２復調回路(Ｕ１５)が前記第２フォーマット(Preamble)の前記第２通信開始信号を持つ前記第３受信信号(１８０９２)を復調することによって前記第２復調出力信号を生成することを前記判定回路(Ｕ１６)によって判定される場合には、前記ＲＦ信号として前記第３受信信号が受信されていると前記判定回路(Ｕ１６)によって判定される(図７：Ｆ４−３、Ｆ４−６)。

〔３〕本発明の更に他の観点の代表的な実施の形態は、基板上に半導体集積回路と配線により形成されたアンテナとが実装されたＩＣカードの動作方法に関するものである。

前記半導体集積回路(Ｕ２)は、第１アンテナ接続端子(ＬＡ)と、第２アンテナ接続端子(ＬＢ)と、電源回路(Ｕ３)と、復調回路(Ｕ７)と、判定回路(Ｕ１６)とを有する。

前記第１アンテナ接続端子と前記第２アンテナ接続端子との間には前記アンテナ(Ｌ１)によって受信されるＲＦ信号が供給可能とされ、前記電源回路は前記ＲＦ信号の整流・平滑によって生成する動作電圧(Ｖ_DD)を前記復調回路と前記判定回路とに供給可能とされている。

前記復調回路(Ｕ７)は第１復調回路(Ｕ１４)と第２復調回路(Ｕ１５)とを含み、前記第１アンテナ接続端子と前記第２アンテナ接続端子との間に供給される前記ＲＦ信号は前記第１復調回路の入力と前記第２復調回路の入力とに並列に供給可能とされる。

前記第１復調回路(Ｕ１４)は、前記ＲＦ信号として第１変調度(１００％)を持つ第１受信信号(タイプＡ)を復調することによって第１復調出力信号(２値化信号Ａ)を生成可能とされる。

前記第２復調回路(Ｕ１５)は、前記ＲＦ信号として前記第１変調度と異なる値の第２変調度(１０％)および第１フォーマット(ＳＯＦ)の第１通信開始信号を持つ第２受信信号(タイプＢ)と前記第２変調度および第２フォーマット(Preamble)の第２通信開始信号を持つ第３受信信号(１８０９２)を復調することによって第２復調出力信号(２値化信号Ｂ)を生成可能とされる。

前記第１復調回路(Ｕ１４)の前記第１復調出力信号と前記第２復調回路(Ｕ１５)の前記第２復調出力信号とは、前記判定回路(Ｕ１６)に供給可能とされる(図１参照)。

前記第１復調回路(Ｕ１４)が前記第１復調出力信号を生成することを前記判定回路(Ｕ１６)によって判定される場合には、前記ＲＦ信号として前記第１変調度を持つ前記第１受信信号が受信されていると前記判定回路(Ｕ１６)によって判定される(図７：Ｆ４−２、Ｆ４−４)。

前記第１復調回路(Ｕ１４)が前記第１復調出力信号を生成しないことを前記判定回路(Ｕ１６)によって判定される場合には、前記判定回路は前記第１通信開始信号と前記第２通信開始信号とのフォーマットの相違を判定可能とされる(図７：Ｆ４−３)。

前記第２復調回路(Ｕ１５)が前記第１フォーマット(ＳＯＦ)の前記第１通信開始信号を持つ前記第２受信信号(タイプＢ)を復調することによって前記第２復調出力信号を生成することを前記判定回路(Ｕ１６)によって判定される場合には、前記ＲＦ信号として前記第２受信信号が受信されていると前記判定回路(Ｕ１６)によって判定される(図７：Ｆ４−３、Ｆ４−５)。

前記第２復調回路(Ｕ１５)が前記第２フォーマット(Preamble)の前記第２通信開始信号を持つ前記第３受信信号(１８０９２)を復調することによって前記第２復調出力信号を生成することを前記判定回路(Ｕ１６)によって判定される場合には、前記ＲＦ信号として前記第３受信信号が受信されていると前記判定回路(Ｕ１６)によって判定される(図７：Ｆ４−３、Ｆ４−６)。

《実施の形態の説明》
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。

《非接触ＩＣカードの基本的な構成》
図１は、本発明の実施の形態による非接触ＩＣカードの基本的な構成を示す図である。

図１に示す非接触ＩＣカードＵ１は、アンテナＬ１、共振容量Ｃ１、半導体集積回路Ｕ２を含んでいる。アンテナＬ１の一端と共振容量Ｃ１の一端とは半導体集積回路Ｕ２の第１アンテナ接続端子ＬＡに接続され、アンテナＬ１の他端と共振容量Ｃ１の他端とは半導体集積回路Ｕ２の第２アンテナ接続端子ＬＢに接続されている。従って、非接触リーダー／ライター装置からのＲＦキャリア信号はアンテナ接続端子ＬＡ、ＬＢを介して、非接触ＩＣカードＵ１の動作エネルギーとして電源回路Ｕ３に供給されることができる。

また、非接触リーダー／ライター装置からの受信信号は非接触ＩＣカードＵ１のアンテナ接続端子ＬＡ、ＬＢを介して復調回路Ｕ７に供給される一方、非接触ＩＣカードＵ１の変調回路Ｕ８からの送信信号はアンテナ接続端子ＬＡ、ＬＢとアンテナＬ１と共振容量Ｃ１を介して非接触リーダー／ライター装置に供給されることができる。

半導体集積回路Ｕ２は、電源回路Ｕ３、内部回路Ｕ４を含み、電源回路Ｕ３は整流回路Ｕ５、レギュレータＵ６を含み、内部回路Ｕ４は復調回路Ｕ７、変調回路Ｕ８、非接触制御回路Ｕ９を含んでいる。復調回路Ｕ７は、非接触リーダー／ライター装置からのＩＳＯ／ＩＥＣ１４４４３のタイプＡの受信信号を受信するための低感度復調回路Ｕ１４と、非接触リーダー／ライター装置からのＩＳＯ／ＩＥＣ１４４４３のタイプＢおよびＩＳＯ／ＩＥＣ１８０９２の受信信号を受信するための高感度復調回路Ｕ１５を含んでいる。非接触制御回路Ｕ９は、判定回路Ｕ１６、判定結果レジスタＵ１７、受信エラーレジスタＵ１８、受信回路Ｕ１９、送信回路Ｕ２０を含んでいる。非接触制御回路Ｕ９には、バス(ＢＵＳ)を介してＲＡＭ(Ｕ１０)、ＲＯＭ(Ｕ１１)、ＣＰＵ(Ｕ１２)、ＥＥＰＲＯＭ(Ｕ１３)および図示はされないが暗号処理等を行うコプロセッサ、インターフェース回路等が接続されている。

図１に示す非接触ＩＣカードＵ１は非接触リーダー／ライター装置からの受信信号がＩＳＯ／ＩＥＣ１４４４３のタイプＡと、ＩＳＯ／ＩＥＣ１４４４３のタイプＢと、ＩＳＯ／ＩＥＣ１８０９２のいずれの情報伝達方式であるかを、ＡＳＫ変調度と論理値の時間幅とから検出する機能を有する。

図１に示す非接触ＩＣカードＵ１が非接触リーダー／ライター装置のＲＦリャリア信号を受信できる動作フィールドに入ると、非接触ＩＣカードＵ１の電源回路Ｕ３の整流回路Ｕ５とレギュレータＵ６とは内部電源電圧Ｖ_ＤＤを生成して内部回路Ｕ４に含まれる各回路へ動作電源電圧として供給する。まず、アンテナＬ１の両端で受信された受信信号は初期受信の間に復調回路Ｕ７の低感度復調回路Ｕ１４と高感度復調回路Ｕ１５に供給される一方、低感度復調回路Ｕ１４の出力と高感度復調回路Ｕ１５の出力は非接触制御回路Ｕ９の判定回路Ｕ１６に供給される。それによって、現在の受信信号が、タイプＡとタイプＢと１８０９２とのいずれの情報伝達方式であるかが検出される。最初に、低感度復調回路Ｕ１４の出力と高感度復調回路Ｕ１５の出力とは非接触制御回路Ｕ９の判定回路Ｕ１６に供給されることによって、初期受信の間に受信された受信信号のＡＳＫ変調度が判定回路Ｕ１６によって検出される。

後に詳述するように、初期受信の間に復調回路Ｕ７の低感度復調回路Ｕ１４はＩＳＯ／ＩＥＣ１４４４３のタイプＡのＡＳＫ変調度が１００％の受信信号を検出する一方、復調回路Ｕ７の高感度復調回路Ｕ１５はＩＳＯ／ＩＥＣ１４４４３のタイプＢおよびＩＳＯ／ＩＥＣ１８０９２でＡＳＫ変調度が１０％の受信信号を検出するものである。非接触制御回路Ｕ９の判定回路Ｕ１６は、現在の受信信号のＡＳＫ変調度は低感度復調回路Ｕ１４が検出する１００％なのか高感度復調回路Ｕ１５が検出する１０％なのかを判定する。例えば、判定回路Ｕ１６が現在の受信信号のＡＳＫ変調度は低感度復調回路Ｕ１４の１００％であると判定した場合は、低消費電力モード信号によって高感度復調回路Ｕ１５の動作が停止される。それによって、初期受信の後の受信ユーザーデータの受信処理の間の高感度復調回路Ｕ１５の無駄な動作による消費電力が削減できる。逆に、判定回路Ｕ１６が現在の受信信号のＡＳＫ変調度は高感度復調回路Ｕ１５の１０％であると判定した場合は、低消費電力モード信号によって低感度復調回路Ｕ１４の動作が停止される。それによって、初期受信の後の受信ユーザーデータの受信処理の間の低感度復調回路Ｕ１４の無駄な動作による消費電力が削減できる。

《ＡＳＫ変調度の検出》
図２は、ＩＳＯ／ＩＥＣ１４４４３のタイプＡのＡＳＫ変調度が１００％の場合と、ＩＳＯ／ＩＥＣ１４４４３のタイプＢおよびＩＳＯ／ＩＥＣ１８０９２でＡＳＫ変調度が１０％の場合の非接触ＩＣカードでの非接触リーダー／ライター装置からの受信信号の波形を示す図である。すなわち、図２(Ａ)はＩＳＯ／ＩＥＣ１４４４３のタイプＡのＡＳＫ変調度が１００％の場合の受信信号の波形であり、図２(Ｂ)はＩＳＯ／ＩＥＣ１４４４３のタイプＢおよびＩＳＯ／ＩＥＣ１８０９２でＡＳＫ変調度が１０％の場合の受信信号の波形である。振幅変調された受信信号の最小振幅値ａと最大振幅値ｂとすると、ＡＳＫ変調度は｜ｂ−ａ|／｜ｂ＋ａ|で与えられる。

図１に示す非接触ＩＣカードＵ１の内部回路Ｕ４の復調回路Ｕ７は、低感度復調回路Ｕ１４と高感度復調回路Ｕ１５とを含んでいる。例えば、低感度復調回路Ｕ１４は、最小振幅値ａと最大振幅値ｂの振幅差が９０％以上の振幅差でなければ検出できない低い検出感度を持ち、高感度復調回路Ｕ１５は、最小振幅値ａと最大振幅値ｂの振幅差が１８％以上の振幅差であれば検出できる高い検出感度を持つ。

図１の復調回路Ｕ７の低感度復調回路Ｕ１４の差動入力端子と高感度復調回路Ｕ１５の差動入力端子とにアンテナＬ１の両端の受信信号が供給され、低感度復調回路Ｕ１４の出力からは２値化信号Ａが生成され、高感度復調回路Ｕ１５の出力からは２値化信号Ｂが生成される。

図２(Ａ)の下には、ＩＳＯ／ＩＥＣ１４４４３のタイプＡの受信信号に応答する低い検出感度を持つ低感度復調回路Ｕ１４の出力の２値化信号Ａと高い検出感度を持つ高感度復調回路Ｕ１５の出力の２値化信号Ｂとが示されている。この場合には、両出力の波形は同一となる。

図２(Ｂ)の下には、ＩＳＯ／ＩＥＣ１４４４３のタイプＢまたはＩＳＯ／ＩＥＣ１８０９２の受信信号に応答する低い検出感度の低感度復調回路Ｕ１４の出力の２値化信号Ａと高い検出感度の高感度復調回路Ｕ１５の出力の２値化信号Ｂとが示されている。この場合には、高い検出感度の高感度復調回路Ｕ１５の出力の２値化信号Ｂからは、ＡＳＫ変調度が１０％のＩＳＯ／ＩＥＣ１４４４３のタイプＢとＩＳＯ／ＩＥＣ１８０９２との受信信号の検出信号が生成される。しかし、低い検出感度の低感度復調回路Ｕ１４の出力２値化信号Ａからは、ＡＳＫ変調度が１０％のＩＳＯ／ＩＥＣ１４４４３のタイプＢとＩＳＯ／ＩＥＣ１８０９２との受信信号の検出信号は生成されない。

《情報伝達方式の検出》
始めに、非接触リーダー／ライター装置から非接触ＩＣカードＵ１に送信されるデータを「ダウンリンクデータ」と定義する一方、非接触ＩＣカードＵ１から非接触リーダー／ライター装置に送信されるデータを「アップリンクデータ」と定義する。

図７は、図１に示す非接触ＩＣカードＵ１が非接触リーダー／ライター装置からの受信信号がタイプＡとタイプＢと１８０９２とのいずれの情報伝達方式であるかを検出する動作フローを説明するための図である。

図７のステップＦ１で図１に示す非接触ＩＣカードＵ１が非接触リーダー／ライター装置の動作フィールドに入ると、非接触ＩＣカードＵ１の電源回路Ｕ３は内部電源Ｖ_ＤＤを生成して内部回路Ｕ４へ動作電源電圧として供給する。

次に図７のステップＦ２で、ＣＰＵ(Ｕ１２)はバス(ＢＵＳ)を介して、非接触制御回路Ｕ９内部の判定結果レジスタＵ１７の内容を読み出す。以前に情報伝達方式と情報通信速度との判定が実行されていれば、判定結果レジスタＵ１７には判定回路Ｕ１６で判定された情報伝達方式と情報通信速度との判定結果の情報とが格納されている。ここでは、以前に判定が実行されていないので、判定結果レジスタＵ１７には判定結果が格納されていないので、非接触ＩＣカードＵ１の状態は図７のステップＦ４の初期受信モードに遷移する。すると、図７の次のステップＦ４−１の初期受信期間に、非接触ＩＣカードＵ１の復調回路Ｕ７での低感度復調回路Ｕ１４と高感度復調回路Ｕ１５とによる並列復調動作が実行される。低感度復調回路Ｕ１４の出力の２値化信号Ａと高い検出感度を持つ高感度復調回路Ｕ１５の出力の２値化信号Ｂは、判定回路Ｕ１６に供給される。

図２(Ａ)の下で説明したように、ＩＳＯ／ＩＥＣ１４４４３のタイプＡの受信信号を受信する場合には、低感度復調回路Ｕ１４の出力の２値化信号Ａと高感度復調回路Ｕ１５の出力の２値化信号Ｂの両出力の波形は同一となる。従って、判定回路Ｕ１６は、図７のステップＦ４−２の左側の結果とステップＦ４−４での方式決定に示すように、同一の波形から現在ＡＳＫ変調度が１００％のＩＳＯ／ＩＥＣ１４４４３のタイプＡの受信信号を受信していることを判定することができる。そして、判定回路Ｕ１６は図７の次のステップＦ４−７でタイプＡの受信の判定結果を判定結果レジスタＵ１７に書き込み、図７の更に次のステップＦ４−１０でタイプＡの受信ユーザーデータの受信処理を行うものである。この時には、非接触リーダー／ライター装置から非接触ＩＣカードＵ１への情報伝達方式がＩＳＯ／ＩＥＣ１４４４３のタイプＡと判定されているので、受信回路Ｕ１９によってシリアル・パラレル変換された２値化信号の受信ユーザーデータ部分が受信パラレル・データの形態でＲＡＭ(Ｕ１０)に転送されて格納される。受信パラレル・データは、低消費電力状態とされるＣＰＵ(Ｕ１２)とは独立に受信回路Ｕ１９からの専用信号線を介して例えば１バイト毎にＲＡＭ(Ｕ１０)へ供給される。ＲＡＭ(Ｕ１０)には、例えば、固定アドレス(例えば、ＲＡＭのメモリ空間の先頭アドレス)から転送されたデータを順次格納することで、データ転送制御に関係する回路規模を抑制することが可能となる。

ステップＦ５で受信を終了した後、ＣＰＵ(Ｕ１２)は低消費電力状態から動作状態に復帰して、例えば、ＲＯＭ(Ｕ１１)またはＥＥＰＲＯＭ(Ｕ１３)に格納されたセキュア電子決済処理プログラムに従ってＲＡＭ(Ｕ１０)の格納データを処理して、その処理結果を再びＲＡＭ(Ｕ１０)に格納する。ＲＡＭ(Ｕ１０)に格納された処理結果は送信パラレル・データとして非接触制御回路Ｕ９の送信回路Ｕ２０に転送されて、送信回路Ｕ２０でＩＳＯ／ＩＥＣ１４４４３のフレームに変換される。シリアルデータの２値化信号Ｃは、変調回路Ｕ８を介して非接触リーダー／ライター装置へ送信される。

図７のステップＦ４−１０の受信処理中に何らかの受信エラーがあった場合には、図７のステップＦ４−１３で受信回路Ｕ１９は受信エラーの結果を受信エラーレジスタＵ１８に書き込んで、図７の次のステップＦ５で受信終了となる。図７のステップＦ４−１０の受信中に受信エラーが発生せず、正常に受信が行われた場合には、ステップＦ４−１３の受信エラーレジスタ設定は不要となって、ステップＦ５の受信動作終了となる。

図２(Ｂ)の下で説明したように、ＩＳＯ／ＩＥＣ１４４４３のタイプＢまたはＩＳＯ／ＩＥＣ１８０９２の受信信号を受信する場合には、高感度復調回路Ｕ１５の出力からはハイレベルとローレベルとの間で変化するＡＳＫ変調度が１０％のＩＳＯ／ＩＥＣ１４４４３のタイプＢもしくはＩＳＯ／ＩＥＣ１８０９２の受信信号の検出信号が２値化信号Ｂとして生成されることができる。しかし、この場合には、低感度復調回路Ｕ１４の出力からはハイレベルとローレベルとの間で変化する２値化信号Ａが生成されることはできない。従って、判定回路Ｕ１６は図７のステップＦ４−２の右側の結果に示すように２値化信号Ａと２値化信号Ｂとの波形の相違から現在ＡＳＫ変調度が１０％のＩＳＯ／ＩＥＣ１４４４３のタイプＢもしくはＩＳＯ／ＩＥＣ１８０９２のいずれかの受信信号を受信していることを判定することができる。

《２値化信号のパルス幅判定》
現在受信している受信信号がＩＳＯ／ＩＥＣ１４４４３のタイプＢなのかＩＳＯ／ＩＥＣ１８０９２なのかは、判定回路Ｕ１６による図７のステップＦ４−３の２値化信号Ｂのパルス幅判定によって判断することが可能である。

上記非特許文献２に記載されているようにＩＳＯ／ＩＥＣ１４４４３のタイプＢの非接触リーダー／ライター装置から非接触ＩＣカードＵ１への送信データとしてのフレームの先頭には、所定の長さの論理“０”を含むＳＯＦ(Start Of Frame)が付加されている。

図３は、ＩＳＯ／ＩＥＣ１４４４３のタイプＢの送信データとしてのフレームの構成を示す図である。図３に示すように、フレームの先頭には通信開始信号としてのＳＯＦ(Start Of Frame)が含まれている。フレームの中央には転送ユーザーデータとしてのキャラクター(Character)が含まれ、それに続いて巡回冗長チェックコード(ＣＲＣ)と通信終了信号としてのＥＯＦ(End Of Frame)とが付加されている。

それに対して、上記非特許文献３に記載のように、ＩＳＯ／ＩＥＣ１８０９２の非接触リーダー／ライター装置から非接触ＩＣカードＵ１への送信データパケットの先頭には最小４８ビットのエンコードされた論理“０”を含むプリアンブル(Preamble)が通信開始信号として付加されている。

図４は、ＩＳＯ／ＩＥＣ１８０９２の送信データパケットの構成を示す図である。図４に示すように送信データパケットは、先頭からプリアンブル(Preamble)、同期コード、データ長(ＬＥＮ)、ペイロードデータ(ＰＤ０、ＰＤ１…ＰＤｎ)、巡回冗長チェックコード(ＣＲＣ)を含んでいる。

図５は、非接触リーダー／ライター装置から非接触ＩＣカードＵ１へのＩＳＯ／ＩＥＣ１４４４３のタイプＢの送信データの通信速度が１０６ｋｂｐｓ、２１２ｋｂｐｓ、４２４ｋｂｐｓ、８４８ｋｂｐｓのそれぞれの場合のフレームの先頭の通信開始信号ＳＯＦの時間の長さを示す図である。上記非特許文献２に記載のように、ＩＳＯ／ＩＥＣ１４４４３のタイプＢのＳＯＦは１０〜１１ｅｔｕの論理“０”と２〜３ｅｔｕの論理“１”とを含むものである。従って、通信速度が比較的低速の２１２ｋｂｐｓの場合には１０〜１１ｅｔｕの論理“０”の変調期間(変調時間)は４７．１７〜５１．８９μＳとなり、通信速度が高速の８４８ｋｂｐｓの場合には１０〜１１ｅｔｕの論理“０”の変調期間は１１．７９〜１２．９７μＳとなる。尚、ｅｔｕは、elementary time unitの略である。

図６は、非接触リーダー／ライター装置から非接触ＩＣカードＵ１へのＩＳＯ／ＩＥＣ１８０９２の送信データの通信速度が２１２ｋｂｐｓ、４２４ｋｂｐｓ、８４８ｋｂｐｓのそれぞれの場合の送信データパケットの先頭のプリアンブル(Preamble)の論理“０”の時間の長さを示す図である。上記非特許文献３に記載のように、ＩＳＯ／ＩＥＣ１８０９２のプリアンブルは最小４８ビットのエンコードされた論理“０”を含むものである。従って、通信速度が比較的低速の２１２ｋｂｐｓの場合にはプリアンブルの最初の論理“０”の変調期間は２．３６μＳとなり、通信速度が高速の８４８ｋｂｐｓの場合にはプリアンブルの最初の論理“０”の変調期間は０．５９μＳとなる。

従って、比較的低速の２１２ｋｂｐｓの通信速度でのＩＳＯ／ＩＥＣ１４４４３のタイプＢの送信データのＳＯＦでの論理“０”の変調期間４７．１７〜５１．８９μＳと比較すると、同一の通信速度でのＩＳＯ／ＩＥＣ１８０９２の送信データのプリアンブルの最初の論理“０”の変調期間２．３６μＳは極めて短い時間となる。この論理“０”のパルス幅の差を判定回路Ｕ１６が図７のステップＦ４−３の２値化信号Ｂのパルス幅判定によって判断することによって、現在受信中の受信信号がＩＳＯ／ＩＥＣ１４４４３のタイプＢなのかＩＳＯ／ＩＥＣ１８０９２なのかの判断が可能となる。

従って、図７のステップＦ４−３の２値化信号Ｂのパルス幅判定によってその時点での例えば比較的低速の２１２ｋｂｐｓの通信速度での論理“０”の変調期間が長いと判定されると、判定回路Ｕ１６はステップＦ４−３の左側の結果とステップＦ４−５に示すように現在ＩＳＯ／ＩＥＣ１４４４３のタイプＢの受信信号の受信中と通信速度の判定が可能となる。そして、判定回路Ｕ１６は図７の次のステップＦ４−８でタイプＢの受信の判定結果を判定結果レジスタＵ１７に書き込み、図７の更に次のステップＦ４−１１でタイプＢの受信ユーザーデータの受信処理を行うものである。この時には、非接触リーダー／ライター装置から非接触ＩＣカードＵ１への情報伝達方式がＩＳＯ／ＩＥＣ１４４４３のタイプＢであると判定されているので、受信回路Ｕ１９によってシリアル・パラレル変換された２値化信号の受信ユーザーデータ部分がＲＡＭ(Ｕ１０)に転送されて格納される。受信パラレル・データは、低消費電力状態とされるＣＰＵ(Ｕ１２)とは独立に受信回路Ｕ１９からの専用信号線を介して例えば１バイト毎にＲＡＭ(Ｕ１０)へ供給される。ＲＡＭ(Ｕ１０)には、例えば、固定アドレス(例えば、ＲＡＭのメモリ空間の先頭アドレス)から転送されたデータを順次格納することで、データ転送制御に関係する回路規模を抑制することが可能となる。

ＣＰＵ(Ｕ１２)は、例えばＲＯＭ(Ｕ１１)またはＥＥＰＲＯＭ(Ｕ１３)に格納されたセキュア電子決済処理プログラムに従ってＲＡＭ(Ｕ１０)の格納データを処理して、その処理結果を再びＲＡＭ(Ｕ１０)に格納する。ＲＡＭ(Ｕ１０)の処理結果は送信パラレル・データとして非接触制御回路Ｕ９の送信回路Ｕ２０に転送され、送信回路Ｕ２０でＩＳＯ／ＩＥＣ１４４４３のフレームに変換される。シリアルデータの２値化信号Ｃは、変調回路Ｕ８を介して非接触リーダー／ライター装置へ送信される。

図７のステップＦ４−１１の受信処理中に何らかの受信エラーがあった場合には、図７のステップＦ４−１４で受信回路Ｕ１９は受信エラーの結果を受信エラーレジスタＵ１８に書き込んで、図７の次のステップＦ５で受信終了となる。図７のステップＦ４−１１の受信中に受信エラーが発生せず、正常に受信が行われた場合には、ステップＦ４−１４の受信エラーレジスタ設定は不要となって、ステップＦ５の受信動作終了となる。

また、図７のステップＦ４−３の２値化信号Ｂのパルス幅判定によってその時点での例えば比較的低速の２１２ｋｂｐｓの通信速度での論理“０”の変調期間が短いと判定されると、判定回路Ｕ１６はステップＦ４−３の下側の結果とステップＦ４−６に示すように現在ＩＳＯ／ＩＥＣ１８０９２の受信信号の受信中と通信速度の判定が可能となる。そして、判定回路Ｕ１６は図７の次のステップＦ４−９で１８０９２の受信の判定結果を判定結果レジスタＵ１７に書き込み、図７の更に次のステップＦ４−１２で１８０９２の受信ユーザーデータの受信処理を行うものである。この時には、非接触リーダー／ライター装置から非接触ＩＣカードＵ１への情報伝達方式が１８０９２であると判定されているので、受信回路Ｕ１９によってシリアル・パラレル変換された２値化信号の受信ユーザーデータ部分がＲＡＭ(Ｕ１０)に転送されて格納される。受信パラレル・データは、低消費電力状態とされるＣＰＵ(Ｕ１２)とは独立に受信回路Ｕ１９からの専用信号線を介して例えば１バイト毎にＲＡＭ(Ｕ１０)へ供給される。ＲＡＭ(Ｕ１０)には、例えば、固定アドレス(例えば、ＲＡＭのメモリ空間の先頭アドレス)から転送されたデータを順次格納することで、データ転送制御に関係する回路規模を抑制することが可能となる。

ＣＰＵ(Ｕ１２)は、例えばＲＯＭ(Ｕ１１)またはＥＥＰＲＯＭ(Ｕ１３)に格納されたセキュア電子決済処理プログラムに従ってＲＡＭ(Ｕ１０)の格納データを処理して、その処理結果を再びＲＡＭ(Ｕ１０)に格納する。ＲＡＭ(Ｕ１０)の処理結果は送信パラレル・データとして非接触制御回路Ｕ９の送信回路Ｕ２０に転送され、送信回路Ｕ２０でＩＳＯ／ＩＥＣ１８０９２のフレームに変換される。シリアルデータの２値化信号Ｃは、変調回路Ｕ８を介して非接触リーダー／ライター装置へ送信される。

図７のステップＦ４−１２の受信処理中に何らかの受信エラーがあった場合には、図７のステップＦ４−１５で受信回路Ｕ１９は受信エラーの結果を受信エラーレジスタＵ１８に書き込んで、図７の次のステップＦ５で受信終了となる。図７のステップＦ４−１２の受信中に受信エラーが発生せず、正常に受信が行われた場合には、ステップＦ４−１５の受信エラーレジスタ設定は不要となって、ステップＦ５の受信動作終了となる。

更に、図７のステップＦ４−３の２値化信号Ｂのパルス幅判定により２１２ｋｂｐｓの通信速度での論理“０”の変調期間がタイプＢもしくは１８０９２で規定された設定時間の範囲外と判定されると、判定回路Ｕ１６は非接触ＩＣカードＵ１の動作状態をステップＦ４−２に戻す処理を実行する。

《初期受信以降の受信動作、受信エラーまたは変調期間の設定範囲外の後の処理》
図７のステップＦ４−１３とステップＦ４−１４とステップＦ４−１５のいずれかでの受信エラーが発生した時には、受信エラーレジスタＵ１８にそのエラー情報が書き込まれて受信終了となる。その後、ＣＰＵ(U１２)は、受信エラーレジスタＵ１８の内容を読み出す。読み出された内容には受信エラーが含まれているため、ＣＰＵ(U１２)は受信エラーレジスタＵ１８の格納内容と判定結果レジスタＵ１７の格納内容とをクリアする。その後、ＣＰＵ(U１２)は、非接触ＩＣカードＵ１の動作状態を図７のステップＦ２すなわち図８のステップＦ４に戻す処理を実行する。また、図７のステップＦ４−３のパルス幅判定によって論理“０”の変調期間が設定時間の範囲外と判定された後に、非接触制御回路Ｕ９は非接触ＩＣカードＵ１の動作状態を図７のステップＦ４−１に戻す処理を実行する。

図８は、図１に示す非接触ＩＣカードＵ１が初期受信で受信エラーが無く、判定結果レジスタＵ１７に情報伝達方式の判定結果が格納され、初期受信以降の受信で情報伝達方式の判定を省略した動作フローを説明するための図である。

図７の動作フローで、受信エラーが無く判定結果レジスタＵ１７に情報伝達方式の判定結果が格納されると、初期受信が終了する。すると、非接触制御回路Ｕ９の判定結果レジスタＵ１７には以前の情報伝達方式の判定結果が格納されているので、非接触ＩＣカードＵ１の動作状態は図８のステップＦ３の情報伝達方式確定受信モードに遷移して、更に図８のステップＦ３−１の受信処理が開始される。初期受信で判定された情報伝達方式は、タイプＡもしくはタイプＢもしくは１８０９２のいずれかである。従って、図８の次のステップＦ３−２にて判定回路Ｕ１６は、初期受信で判定された情報伝達方式を判定結果レジスタＵ１７から判定する。初期受信で判定された情報伝達方式がＩＳＯ／ＩＥＣ１４４４３のタイプＡであったとの判定結果が判定結果レジスタＵ１７に格納されている場合には、図８のステップＦ３−９の受信処理では以前と同一の方式であるＩＳＯ／ＩＥＣ１４４４３のタイプＡの受信処理が実行される。図８のステップＦ３−９の受信処理中に何らかの受信エラーがあった場合には、図８のステップＦ３−１２で受信回路Ｕ１９は受信エラーの結果を受信エラーレジスタＵ１８に書き込み、図８の次のステップＦ５で受信終了となる。

しかし、図８のステップＦ３−２で判定結果レジスタＵ１７から判定によって初期受信で判定された情報伝達方式がＩＳＯ／ＩＥＣ１４４４３のタイプＢまたはＩＳＯ／ＩＥＣ１８０９２であった時には、図８のステップＦ３−３とステップＦ３−４とで２値化信号Ｂのパルス幅判定が実行される。

すなわち、図８のステップＦ３−３での判定回路Ｕ１６による２値化信号Ｂのパルス幅判定によって現在ＩＳＯ／ＩＥＣ１４４４３のタイプＢの受信信号の受信中と通信速度が判定されると、判定回路Ｕ１６は図８のステップＦ３−５で通信速度を決定してステップＦ３−７でタイプＢの受信の判定結果を判定結果レジスタＵ１７に書き込むものである。その後、図８のステップＦ３−１０で図７のステップＦ４−１１と同様にタイプＢの受信ユーザーデータの受信処理を行う。図８のステップＦ３−１０の受信処理中に何らかの受信エラーがあった場合には、図８のステップＦ３−１３で受信回路Ｕ１９は受信エラーの結果を受信エラーレジスタＵ１８に書き込んで、図８の次のステップＦ５で受信終了となる。

また、図８のステップＦ３−４での判定回路Ｕ１６による２値化信号Ｂのパルス幅判定によって現在ＩＳＯ／ＩＥＣ１８０９２の受信信号の受信中と通信速度が判定されると、判定回路Ｕ１６は図８のステップＦ３−６で通信速度を決定してステップＦ３−８で１８０９２の受信の判定結果を判定結果レジスタＵ１７に書き込むものである。その後に、図８のステップＦ３−１１で、図７のステップＦ４−１２と同様に１８０９２の受信ユーザーデータの受信処理を行う。図８のステップＦ３−１１の受信処理中に何らかの受信エラーがあった場合には、図８のステップＦ３−１４で受信回路Ｕ１９は受信エラーの結果を受信エラーレジスタＵ１８に書き込んで、図８の次のステップＦ５で受信終了となる。

更に、図８のステップＦ３−３とステップＦ３−４とで２値化信号Ｂのパルス幅判定により論理“０”の変調期間がタイプＢもしくは１８０９２で規定された設定時間の範囲外と判定されたとする。つまり、規定された設定期間で定義される通信速度とは異なる通信速度の場合には、判定回路Ｕ１６は非接触ＩＣカードＵ１の動作状態をステップＦ３−２に戻す処理を実行する。その結果、今度は図８のステップＦ３−３とステップＦ３−４とのいずれかで、２値化信号Ｂのパルス幅判定によって論理“０”の変調期間がタイプＢもしくは１８０９２で規定された設定時間の範囲内と判定される。すると、判定回路Ｕ１６はステップＦ３−５とステップＦ３−６のいずれかで通信速度を決定して、ステップＦ３−７とステップＦ３−８のいずれかで通信速度の判定結果とタイプＢもしくは１８０９２の受信の判定結果を判定結果レジスタＵ１７にそれぞれ書き込むものである。その後に、図８のステップＦ３−１０とステップＦ３−１１とのいずれかで、タイプＢもしくは１８０９２の受信ユーザーデータの受信を行う。この受信中に何らかの受信エラーがあった場合には、図８のステップＦ３−１３とステップＦ３−１４とのいずれかで受信回路Ｕ１９は受信エラーの結果を受信エラーレジスタＵ１８に書き込んで、図８の次のステップＦ５で受信終了となる。

以上説明したように、図７の動作フローと図８の動作フローとによって制御される図１に示す非接触ＩＣカードＵ１は、一度、タイプＡ、タイプＢもしくは１８０９２のいずれかの情報伝達方式を判定すると、動作フィールド外部への移動によって非接触リーダー／ライター装置からのＲＦキャリア信号が停止されるまで、または、ＣＰＵ(Ｕ１２)によって判定結果レジスタＵ１７に格納された判定結果がクリアされるまで、判定結果レジスタＵ１７に格納された判定結果は保持されている。

図７のステップＦ４−１３、Ｆ４−１４、Ｆ４−１５のいずれかの後のステップＦ５の受信終了もしくは図８のステップＦ３−１３、Ｆ３−１４、Ｆ３−１５のいずれかの後のステップＦ５の受信終了の後に、図１８に示すメモリ領域のアドレス０に格納されている共通プログラムが実行される。

図１８は、図１に示す非接触ＩＣカードＵ１のＲＯＭ(Ｕ１０)もしくはＥＥＰＲＯＭ(Ｕ１３)等の不揮発性メモリに格納されて非接触ＩＣカードＵ１によって実行される種々のプログラムの構成を示す図である。

図１８に示す不揮発性メモリのメモリ領域のアドレス０と、アドレス１と、アドレス２と、アドレス３とには、それぞれ共通プログラムと、ＩＳＯ／ＩＥＣ１４４４３のタイプＡのためのプログラムと、ＩＳＯ／ＩＥＣ１４４４３のタイプＢのためのプログラムと、ＩＳＯ／ＩＥＣ１８０９２のためのプログラムが格納されている。

ＣＰＵ(Ｕ１２)による図１８の不揮発性メモリのメモリ領域のアドレス０に格納された共通プログラムの実行によって、図９のステップＦ６でＣＰＵ(Ｕ１２)は受信エラーレジスタＵ１８の内容を読み出し、受信エラーが有るか否かを確認する。

図９は、図１の非接触ＩＣカードＵ１による図７の動作フローのステップＦ４の初期受信から受信エラーによるステップＦ５の受信終了の動作実行の後に実行される動作フローを説明するための図である。

図９のステップＦ５での受信エラーによる受信終了の後に、ステップＦ６でＣＰＵ(Ｕ１２)は受信エラーレジスタＵ１８の内容を読み出し、受信エラーが有るか否かを確認する。もし、受信エラーがある場合には、図９のステップＦ７で受信エラーレジスタＵ１８の格納内容と判定結果レジスタＵ１７の格納内容をクリアした後、再びステップＦ４の初期受信とステップＦ４−１の受信開始とが実行される。

同様な処理の反復によって図９のステップＦ６での受信エラーが無くなるので、図９のステップＦ８ではＣＰＵ(Ｕ１２)が判定結果レジスタＵ１７の格納内容を読み出して、タイプＡ、タイプＢ、１８０９２のいずれかの情報伝達方式が格納されているか否かを確認する。もし、判定結果レジスタＵ１７にいずれの情報伝達方式の結果も格納されていない場合には、ステップＦ４の初期受信とステップＦ４−１の受信開始とが実行される。判定結果レジスタＵ１７にいずれかの情報伝達方式の結果が格納されている場合には、図９のステップＦ９、ステップＦ１０、ステップＦ１１に示すように図１８のメモリ領域のアドレス１のタイプＡ、アドレス２のタイプＢ、アドレス３の１８０９２のいずれかのプログラムに遷移するものとなる。従って、図９のステップＦ１２、ステップＦ１３、ステップＦ１４に示すように、タイプＡとタイプＢと１８０９２のいずれかの受信エラーの発生時と同一のプログラムが実行される。

ステップＦ１５にてプログラム実行が完了すると、ステップＦ１７にて判定結果レジスタＵ１７に格納されたタイプＡ、タイプＢ、１８０９２のいずれかの情報伝達方式によって送信動作を実行して、ステップＦ１８で送信動作を完了する。再び、非接触リーダー／ライター装置からの送信データを受信すると、図９の動作フローを行い、必要なデータ送受信を繰り返す。

《非接触ＩＣカードの詳細な構成》
《非接触制御回路の構成》
図１０は、図１に示す非接触ＩＣカードＵ１の半導体集積回路Ｕ２の内部回路Ｕ４に含まれた非接触制御回路Ｕ９の構成を示す図である。

図１０に示す非接触制御回路Ｕ９は、判定回路Ｕ１６、判定結果レジスタＵ１７、受信エラーレジスタＵ１８、受信回路Ｕ１９、送信回路Ｕ２０、バス(ＢＵＳ)を含んでいる。図１のように、判定回路Ｕ１６には、復調回路Ｕ７の低感度復調回路Ｕ１４、高感度復調回路Ｕ１５の２値化信号Ａ、２値化信号Ｂが供給され、判定回路Ｕ１６から復調回路Ｕ７へ低消費電力モード信号が供給される。受信回路Ｕ１９には、復調回路Ｕ７の低感度復調回路Ｕ１４、高感度復調回路Ｕ１５の２値化信号Ａ、２値化信号Ｂと判定回路Ｕ１６の情報通信速度判定信号と情報伝達方式判定信号が供給される。受信回路Ｕ１９からＲＡＭ(Ｕ１０)へ受信パラレル・データが転送される一方、受信回路Ｕ１９から受信エラーレジスタ(Ｕ１８)にエラー検出信号が供給される。判定結果レジスタ(Ｕ１７)には判定回路Ｕ１６の情報通信速度判定信号と情報伝達方式判定信号が供給される一方、判定結果レジスタ(Ｕ１７)から送信回路(Ｕ２０)には情報通信速度判定信号と情報伝達方式判定信号とが供給される。送信回路(Ｕ２０)にはＲＡＭ(Ｕ１０)から送信パラレル・データが転送される一方、送信回路(Ｕ２０)から図１の変調回路Ｕ８に２値化信号Ｃが供給される。

《判定回路の構成》
図１１は、図１に示す非接触ＩＣカードＵ１の半導体集積回路Ｕ２の内部回路Ｕ４の非接触制御回路Ｕ９に含まれた判定回路Ｕ１６の構成を示す図である。

図１１に示す判定回路Ｕ１６は、復調回路Ｕ７の低感度復調回路Ｕ１４からの２値化信号Ａのローレベルからハイレベルへの変化に応答するエッジ検出回路Ｕ２１を含んでいる。また判定回路Ｕ１６は、復調回路Ｕ７の高感度復調回路Ｕ１５からの２値化信号Ｂが供給されるパルス幅検出器Ｕ２２を含み、パルス幅検出器Ｕ２２はパルス幅カウンタＵ２３を含んでいる。

例えば、復調回路Ｕ７の低感度復調回路Ｕ１４がＩＳＯ／ＩＥＣ１４４４３のタイプＡのＡＳＫ変調度１００％の受信信号を受信する場合には、低感度復調回路Ｕ１４の２値化信号Ａはローレベルからハイレベルに変化する。このレベル変化に応答してエッジ検出回路Ｕ２１は、タイプＡでの受信モードの情報伝達方式判定信号を生成する。この情報伝達方式判定信号は復調回路Ｕ７の高感度復調回路Ｕ１５の動作を停止する低消費電力モード信号となり、またパルス幅検出器Ｕ２２への動作停止制御信号となる。従って、判定回路Ｕ１６のエッジ検出回路Ｕ２１は、図７の動作フローのステップＦ４−２のＡＳＫ変調度判定の判定結果を生成するものである。

一方、復調回路Ｕ７の高感度復調回路Ｕ１５がＩＳＯ／ＩＥＣ１４４４３のタイプＢもしくはＩＳＯ／ＩＥＣ１８０９２のＡＳＫ変調度１０％の受信信号を受信している場合は、低感度復調回路Ｕ１４からの２値化信号Ａはローレベルに維持されている。従って、現在の受信信号がタイプＢと１８０９２とのいずれであるかを判定するために、図７の動作フローのステップＦ４−３での２値化信号Ｂパルス幅判定が必要となる。従って、パルス幅検出器Ｕ２２のパルス幅カウンタＵ２３は、２値化信号Ｂのパルス幅判定のために論理“０”の変調期間の短長を判定する。すなわちパルス幅カウンタＵ２３は、２値化信号Ｂの論理“０”の期間にてクロック数をカウントするものである。カウント数が大きな上側の４つのケースは論理“０”の変調期間が長いＩＳＯ／ＩＥＣ１４４４３のタイプＢの受信信号と判定され、カウント数が小さな下側の３つのケースは論理“０”の変調期間が長いＩＳＯ／ＩＥＣ１８０９２の受信信号と判定される。また、これらの７つのケースでは、１０６ｋｂｐｓから８４８ｋｂｐｓまでの情報通信速度も同時に判定されることができる。また、パルス幅検出器Ｕ２２は、カウント数とタイプＢまたは１８０９２の情報伝達方式および情報通信速度をリンクするルックアップテーブル(参照テーブル)を含むものである。

《受信回路の構成》
図１２は、図１に示す非接触ＩＣカードＵ１の半導体集積回路Ｕ２の内部回路Ｕ４の非接触制御回路Ｕ９に含まれた受信回路Ｕ１９の構成を示す図である。

図１２に示す受信回路Ｕ１９は、タイプＡのデータ抽出回路Ｕ１９１とタイプＢのデータ抽出回路Ｕ１９２と１８０９２のデータ抽出回路Ｕ１９３と出力セレクターＵ１９４を含んでいる。

タイプＡのデータ抽出回路Ｕ１９１には復調回路Ｕ７の低感度復調回路Ｕ１４のシリアルの２値化信号Ａと判定回路Ｕ１６の情報伝達方式判定信号が供給され、タイプＡのデータ抽出回路Ｕ１９１からはタイプＡの受信パラレル・データと受信エラー信号とが生成されて出力セレクターＵ１９４に供給される。

タイプＢのデータ抽出回路Ｕ１９２には復調回路Ｕ７の高感度復調回路Ｕ１５のシリアルの２値化信号Ｂと判定回路Ｕ１６の情報伝達方式判定信号と情報通信速度判定信号とが供給され、タイプＢのデータ抽出回路Ｕ１９２からはタイプＢの受信パラレル・データと受信エラー信号とが生成されて出力セレクターＵ１９４に供給される。

１８０９２のデータ抽出回路Ｕ１９３には復調回路Ｕ７の高感度復調回路Ｕ１５のシリアルの２値化信号Ｂと判定回路Ｕ１６の情報伝達方式判定信号と情報通信速度判定信号とが供給され、この１８０９２のデータ抽出回路Ｕ１９３からは１８０９２の受信パラレル・データと受信エラー信号とが生成されて出力セレクターＵ１９４に供給される。

データ抽出回路Ｕ１９１、データ抽出回路Ｕ１９２、データ抽出回路Ｕ１９３、出力セレクターＵ１９４に判定結果レジスタ１７から供給される情報伝達方式判定信号は、タイプＡ、タイプＢ、１８０９２のいずれかの方式である。従って、情報伝達方式判定信号によって指定された方式に従って、タイプＡのデータ抽出回路Ｕ１９１とタイプＢのデータ抽出回路Ｕ１９２と１８０９２のデータ抽出回路Ｕ１９３とのいずれかが低消費電力状態または非活性化状態から活性化される。従って、活性化されたデータ抽出回路は、受信シリアル入力信号から受信パラレル・データと受信エラー信号とを生成する。

出力セレクターＵ１９４には判定回路Ｕ１６からのタイプＡとタイプＢと１８０９２とのいずれかの情報伝達方式判定信号が供給されているので、出力セレクターＵ１９４はこのいずれかの方式の受信パラレル・データとエラー検出信号とを選択して、受信パラレル・データをＲＡＭ(Ｕ１０)に転送して、エラー検出信号を受信エラーレジスタ(Ｕ１８)に供給するものである。

《送信回路の構成》
図１３は、図１に示す非接触ＩＣカードＵ１の半導体集積回路Ｕ２の内部回路Ｕ４の非接触制御回路Ｕ９に含まれた送信回路Ｕ２０の構成を示す図である。

図１３に示す送信回路Ｕ２０は、タイプＡのフレーム変換回路Ｕ２０１とタイプＢのフレーム変換回路Ｕ２０２と１８０９２のフレーム変換回路Ｕ２０３と出力セレクターＵ２０４を含んでいる。

判定結果レジスタ１７からの情報伝達方式判定信号はタイプＡのフレーム変換回路Ｕ２０１とタイプＢのフレーム変換回路Ｕ２０２と１８０９２のフレーム変換回路Ｕ２０３と共通に供給され、判定結果レジスタ１７からの情報通信速度判定信号はタイプＢのフレーム変換回路Ｕ２０２と１８０９２のフレーム変換回路Ｕ２０３とに供給される。バス(ＢＵＳ)を介して転送されるＲＡＭ(Ｕ１０)からの送信パラレル・データは、タイプＡのフレーム変換回路Ｕ２０１とタイプＢのフレーム変換回路Ｕ２０２と１８０９２のフレーム変換回路Ｕ２０３と共通に供給される。

フレーム変換回路Ｕ２０１、フレーム変換回路Ｕ２０２、フレーム変換回路Ｕ２０３、出力セレクターＵ２０４に判定結果レジスタ１７から供給される情報伝達方式判定信号は、タイプＡとタイプＢと１８０９２とのいずれかの方式である。従って、情報伝達方式判定信号によって指定された方式に従って、タイプＡのフレーム変換回路Ｕ２０１とタイプＢのフレーム変換回路Ｕ２０２と１８０９２のフレーム変換回路Ｕ２０３とのいずれかが低消費電力状態または非活性化状態から活性化される。従って、活性化された変換回路は、専用信号線を介してＲＡＭ(Ｕ１０)からの送信パラレル・データを判定結果レジスタ１７からの情報通信速度判定信号に従って送信シリアルデータに変換する。出力セレクターＵ２０４は、情報伝達方式判定信号に従って送信シリアルデータを選択して２値化信号Ｃを生成して変調回路８に供給する。

以上説明したように、復調回路Ｕ７と判定回路Ｕ１６と受信回路Ｕ１９とによるデータの受信動作の間、もしくは、送信回路Ｕ２０と変調回路Ｕ８とによるデータの送信動作の間では、ＲＦ信号の復調または変調処理とＲＡＭ(Ｕ１０)とのデータ転送とに直接関係のないＣＰＵ(Ｕ１２)とバス(ＢＵＳ)とを低消費電力状態にできるので、非接触リーダー／ライター装置とのデータ通信時の消費電力の低減を実現することが可能となる。

《タイプＡの受信》
図１４は、図１に示す非接触ＩＣカードＵ１が非接触リーダー／ライター装置からＩＳＯ／ＩＥＣ１４４４３のタイプＡの情報伝達方式による受信信号を受信する場合の動作を示す図である。

図１４に示すように非接触ＩＣカードＵ１が非接触リーダー／ライター装置の動作フィールドに入ると、非接触ＩＣカードＵ１の復調回路Ｕ７での低感度復調回路Ｕ１４と高感度復調回路Ｕ１５とによる並列復調動作が実行される。１回目のダウンリンク通信の直前に、判定回路Ｕ１６は図７のステップＦ４−２の左側で現在ＡＳＫ変調度が１００％のＩＳＯ／ＩＥＣ１４４４３のタイプＡの受信信号の受信を判定する。従って、判定回路Ｕ１６からの低消費電力モード信号によって、高感度復調回路Ｕ１５の動作が停止される。従って、タイプＡの受信ユーザーデータは復調回路Ｕ７の低感度復調回路Ｕ１４と非接触制御回路Ｕ９の受信回路Ｕ１９とによって受信された後に、専用信号線としての受信パラレル・データ信号線を介してＲＡＭ(Ｕ１０)に格納される。

ＲＡＭ(Ｕ１０)への受信ユーザーデータの格納の終了時点での割り込み信号に応答してＣＰＵ(Ｕ１１)は、停止状態からウェーク(起動)して動作状態に移行する。ＣＰＵ(Ｕ１１)はＲＡＭ(Ｕ１０)に格納されたデータを読み出して、ＲＯＭ(Ｕ１１)またはＥＥＰＲＯＭ(Ｕ１３)に格納されたセキュア電子決済処理プログラムに従って読み出しデータを処理して、その処理結果を再びＲＡＭ(Ｕ１０)に格納する。ＣＰＵ(Ｕ１１)による処理結果のＲＡＭ(Ｕ１０)への格納の完了時点で、ＣＰＵ(Ｕ１１)は動作状態からスリープ状態の停止状態に移行する。

ＣＰＵ(Ｕ１１)の動作状態からスリープ状態への移行に応答して、送信回路(Ｕ２０)と変調回路(Ｕ８)とは停止状態からウェーク(起動)して動作状態に移行する。従って、送信回路(Ｕ２０)は、ＲＡＭ(Ｕ１０)に格納された処理結果を専用信号線としての送信パラレル・データ信号線を介して読み出して、変調回路(Ｕ８)へ転送する。その結果、変調回路(Ｕ８)による非接触リーダー／ライター装置への１回目のアップリンク通信が実行される。

《タイプＢの受信》
図１５は、図１に示す非接触ＩＣカードＵ１が非接触リーダー／ライター装置からＩＳＯ／ＩＥＣ１４４４３のタイプＢの情報伝達方式による受信信号を受信する場合の動作を示す図である。

図１５に示すように非接触ＩＣカードＵ１が非接触リーダー／ライター装置の動作フィールドに入ると、非接触ＩＣカードＵ１の復調回路Ｕ７での低感度復調回路Ｕ１４と高感度復調回路Ｕ１５とによる並列復調動作が実行される。１回目のダウンリンク通信の直前に、判定回路Ｕ１６は図７のステップＦ４−２の右側で現在ＡＳＫ変調度が１０％の受信信号の受信を判定している。また判定回路Ｕ１６は、図７のステップＦ４−３での２値化信号Ｂのパルス幅判定によるＩＳＯ／ＩＥＣ１４４４３のタイプＢもしくはＩＳＯ／ＩＥＣ１８０９２の受信信号の受信を判定する。判定回路Ｕ１６によって論理“０”の変調期間が長いと判定されると、判定回路Ｕ１６はステップＦ４−３の左側の結果とステップＦ４−５に示すように現在ＩＳＯ／ＩＥＣ１４４４３のタイプＢの受信信号の受信中と１０６ｋｂｐｓの情報通信速度の判定を実行し、判定回路Ｕ１６からの低消費電力モード信号によって低感度復調回路Ｕ１４の動作が停止される。従って、タイプＢの受信ユーザーデータは復調回路Ｕ７の高感度復調回路Ｕ１５と非接触制御回路Ｕ９の受信回路Ｕ１９とによって受信された後に、専用信号線としての受信パラレル・データ信号線を介してＲＡＭ(Ｕ１０)に格納される。

ＲＡＭ(Ｕ１０)への受信ユーザーデータの格納の終了時点での割り込み信号に応答してＣＰＵ(Ｕ１１)は、停止状態からウェーク(起動)して動作状態に移行する。ＣＰＵ(Ｕ１１)はＲＡＭ(Ｕ１０)に格納されたデータを読み出して、ＲＯＭ(Ｕ１１)またはＥＥＰＲＯＭ(Ｕ１３)に格納されたセキュア電子決済処理プログラムに従って読み出しデータを処理して、その処理結果を再びＲＡＭ(Ｕ１０)に格納する。ＣＰＵ(Ｕ１１)による処理結果のＲＡＭ(Ｕ１０)への格納の完了時点で、ＣＰＵ(Ｕ１１)は動作状態からスリープ状態の停止状態に移行する。

ＣＰＵ(Ｕ１１)の動作状態からスリープ状態への移行に応答して、送信回路(Ｕ２０)と変調回路(Ｕ８)とは停止状態からウェーク(起動)して動作状態に移行する。従って、送信回路(Ｕ２０)は、ＲＡＭ(Ｕ１０)に格納された処理結果を専用信号線としての送信パラレル・データ信号線を介して読み出して、変調回路(Ｕ８)へ転送する。その結果、変調回路(Ｕ８)による非接触リーダー／ライター装置への１回目のアップリンク通信が実行される。

《１８０９２の受信》
図１６は、図１に示す非接触ＩＣカードＵ１が非接触リーダー／ライター装置からＩＳＯ／ＩＥＣ１８０９２の情報伝達方式による受信信号を受信する場合の動作を示す図である。

図１６に示すように非接触ＩＣカードＵ１が非接触リーダー／ライター装置の動作フィールドに入ると、非接触ＩＣカードＵ１の復調回路Ｕ７での低感度復調回路Ｕ１４と高感度復調回路Ｕ１５とによる並列復調動作が実行される。１回目のダウンリンク通信の直前に、判定回路Ｕ１６は図７のステップＦ４−２の右側で現在ＡＳＫ変調度が１０％の受信信号の受信を判定している。また判定回路Ｕ１６は、図７のステップＦ４−３での２値化信号Ｂのパルス幅判定によるＩＳＯ／ＩＥＣ１４４４３のタイプＢもしくはＩＳＯ／ＩＥＣ１８０９２の受信信号の受信を判定する。判定回路Ｕ１６によって論理“０”の変調期間が短いと判定されると、判定回路Ｕ１６はステップＦ４−３の下側の結果とステップＦ４−６に示すように現在ＩＳＯ／ＩＥＣ１８０９２の受信信号の受信中と４２４ｋｂｐｓの情報通信速度の判定を実行し、判定回路Ｕ１６からの低消費電力モード信号によって低感度復調回路Ｕ１４の動作が停止される。従って、１８０９２の受信ユーザーデータは復調回路Ｕ７の高感度復調回路Ｕ１５と非接触制御回路Ｕ９の受信回路Ｕ１９とによって受信された後に、専用信号線としての受信パラレル・データ信号線を介してＲＡＭ(Ｕ１０)に格納される。

ＲＡＭ(Ｕ１０)への受信ユーザーデータの格納の終了時点での割り込み信号に応答してＣＰＵ(Ｕ１１)は、停止状態からウェーク(起動)して動作状態に移行する。ＣＰＵ(Ｕ１１)はＲＡＭ(Ｕ１０)に格納されたデータを読み出して、ＲＯＭ(Ｕ１１)またはＥＥＰＲＯＭ(Ｕ１３)に格納されたセキュア電子決済処理プログラムに従って読み出しデータを処理して、その処理結果を再びＲＡＭ(Ｕ１０)に格納する。ＣＰＵ(Ｕ１１)による処理結果のＲＡＭ(Ｕ１０)への格納の完了時点で、ＣＰＵ(Ｕ１１)は動作状態からスリープ状態の停止状態に移行する。

ＣＰＵ(Ｕ１１)の動作状態からスリープ状態への移行に応答して、送信回路(Ｕ２０)と変調回路(Ｕ８)とは停止状態からウェーク(起動)して動作状態に移行する。従って、送信回路(Ｕ２０)は、ＲＡＭ(Ｕ１０)に格納された処理結果を専用信号線としての送信パラレル・データ信号線を介して読み出して、変調回路(Ｕ８)へ転送する。その結果、変調回路(Ｕ８)による非接触リーダー／ライター装置への１回目のアップリンク通信が実行される。

《受信途中での情報通信速度の変更》
図１７は、図１に示す非接触ＩＣカードＵ１が非接触リーダー／ライター装置からＩＳＯ／ＩＥＣ１４４４３のタイプＢの情報伝達方式による受信信号の受信中に情報通信速度を変更した後に再び同一のタイプＢによる受信を実行する場合の動作を示す図である。

図１７の１回目のダウンリンク通信の動作は図１５の１回目のダウンリンク通信の動作と同一であるが、図１７のＮ回目のダウンリンク通信の際には非接触リーダー／ライター装置からＩＳＯ／ＩＥＣ１４４４３のタイプＢの受信信号の情報通信速度が最低速の１０６ｋｂｐｓから中低速の２１２ｋｂｐｓに変更される。この情報通信速度の変更は、図８のステップＦ３−３での判定回路Ｕ１６による２値化信号Ｂのパルス幅判定によるタイプＢの受信信号の通信速度の判定によって検出されることができる。新しく検出された変更後の情報通信速度は判定結果レジスタＵ１７に書き込まれるので、送信回路Ｕ２０の送信の情報通信速度は中低速の２１２ｋｂｐｓに変更される。また、受信回路Ｕ１９も新しく検出された変更後の情報通信速度に対応して、シリアルの２値化信号Ｂを受信パラレル・データに変換するものである。また、この情報通信速度の変更は１０６ｋｂｐｓ、２１２ｋｂｐｓ、４２４ｋｂｐｓ、８４８ｋｂｐｓのいずれか１個から他の１個に任意に変更することが可能である。

またＩＳＯ／ＩＥＣ１４４４３のタイプＢだけではなくＩＳＯ／ＩＥＣ１８０９２の方式による受信信号の受信中に、２１２ｋｂｐｓ、４２４ｋｂｐｓ、８４８ｋｂｐｓのいずれか１個から他の１個に任意に変更することが可能である。

《非接触ＩＣカードの構造》
図１９は、図１に示す非接触ＩＣカードＵ１の構造を示す図である。

図１９に示す非接触ＩＣカードＵ１は、樹脂モールドされるプリント基板によってカードの形態を取っている。外部の非接触リーダー／ライター装置からの電磁波を受けるアンテナは、プリント基板の配線により形成される渦巻き状のコイルによって構成される。１個のＩＣチップで構成された半導体集積回路Ｕ２は、プリント基板に実装され、ＩＣチップにアンテナとなるコイルが接続される。

このように、図１９の非接触ＩＣカードＵ１は携帯電話のように電池を持たないものであり、ＩＣカード単体で非接触リーダー／ライター装置の動作フィールドの範囲内でアンテナによって受信されるＲＦ信号の整流・平滑による低駆動能力の動作電圧で動作するものである。

《携帯電話に搭載される非接触ＩＣカード》
図２０は、図１に示す非接触ＩＣカードが携帯電話に搭載される様子を示す図である。

図２０に示す非接触ＩＣカードは、図１９に示す非接触ＩＣカードと同様にプリント基板の上にＩＣチップとアンテナとが形成されている。しかし、図２０の非接触ＩＣカードは、図１９の非接触ＩＣカードよりも極めて小さな外形とされることによって、携帯電話に搭載されることが可能となるものである。従って、図２０に示す非接触ＩＣカードは、携帯電話に搭載される移動体通信機能を有するその他の半導体集積回路、液晶表示コントローラ・ドライバ等のその他の半導体集積回路と同様に、携帯電話に内蔵される電池の動作電圧で動作することが可能である。この場合も、低消費電力モード信号に応答して各回路を低消費電力状態とすることで、低消費電力化を実現することが可能となる。

また、図２０に示す非接触ＩＣカードは携帯電話に搭載されるばかりではなく、ＰＤＡ(Personal Digital Assistant)と呼ばれる手帳タイプのパーソナル・コンピュータやノート型パーソナル・コンピュータの携帯情報端末の全般に内蔵されることが可能である。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、本発明は非接触型ＩＣカードに限定されるものではなく、接触型の入出力端子の非接触インターフェースと非接触インターフェースとを持つデュアルタイプＩＣカードに適用することもできる。

また、図１の非接触ＩＣカードにおいて半導体集積回路Ｕ２はシングルチップ構成に限定されるものではなく、第１チップと第２チップとのマルチ・チップ構成とすることができる。例えば、第１チップは、電源回路Ｕ２と復調回路Ｕ７と変調回路Ｕ８と非接触制御回路Ｕ９とを含むものである。また、第２チップは、ＲＡＭ(Ｕ１０)、ＲＯＭ(Ｕ１１)、ＣＰＵ(Ｕ１２)、ＥＥＰＲＯＭ(Ｕ１３)、バス(ＢＵＳ)を含むだけでなく、第１チップとの通信のためのインターフェース回路を含むことができる。

また、図１の半導体集積回路に搭載される受信回路Ｕ１９または送信回路Ｕ２０とＲＡＭ(Ｕ１０)との間のデータ転送は、専用信号線としての受信パラレル・データ線または送信パラレル・データ線は専用信号線に限定されるものではなく、ＣＰＵ(Ｕ１２)に接続されたバス(ＢＵＳ) を介してまたはその他の周辺バスを介してデータ転送を行うことも可能である。

また、ＲＡＭ(Ｕ１０)に対するデータ転送において、ＲＡＭ(Ｕ１０)の固定アドレスから順次格納する構成に限定されるものではなく、メモリ制御回路を利用することによって任意のアドレスに格納することも可能である。

更に本発明はＡＳＫ方式のディジタル変調方式による通信だけでなく、周波数偏移変調方式(ＦＳＫ：Frequency Shift Keying)や位相偏移変調方式(ＰＳＫ：Phase Shift Keying)等によるディジタル変調方式による通信にも適用することが可能である。

図１は、本発明の実施の形態による非接触ＩＣカードの基本的な構成を示す図である。 図２は、ＩＳＯ／ＩＥＣ１４４４３のタイプＡのＡＳＫ変調度が１００％の場合と、ＩＳＯ／ＩＥＣ１４４４３のタイプＢおよびＩＳＯ／ＩＥＣ１８０９２でＡＳＫ変調度が１０％の場合の非接触ＩＣカードでの非接触リーダー／ライター装置からの受信信号の波形を示す図である。 図３は、ＩＳＯ／ＩＥＣ１４４４３のタイプＢの送信データとしてのフレームの構成を示す図である。 図４は、ＩＳＯ／ＩＥＣ１８０９２の送信データパケットの構成を示す図である。 図５は、非接触リーダー／ライター装置から非接触ＩＣカードへのＩＳＯ／ＩＥＣ１４４４３のタイプＢの送信データの通信速度が１０６ｋｂｐｓ、２１２ｋｂｐｓ、４２４ｋｂｐｓ、８４８ｋｂｐｓのそれぞれの場合のフレームの先頭の通信開始信号ＳＯＦの時間の長さを示す図である。 図６は、非接触リーダー／ライター装置から非接触ＩＣカードへのＩＳＯ／ＩＥＣ１８０９２の送信データの通信速度が２１２ｋｂｐｓ、４２４ｋｂｐｓ、８４８ｋｂｐｓのそれぞれの場合の送信データパケットの先頭のプリアンブルの論理“０”の時間の長さを示す図である。 図７は、図１に示す非接触ＩＣカードが非接触リーダー／ライター装置からの受信信号がタイプＡとタイプＢと１８０９２とのいずれの情報伝達方式であるかを検出する動作フローを説明するための図である。 図８は、図１に示す非接触ＩＣカードが初期受信で受信エラーが無く、判定結果レジスタに情報伝達方式の判定結果が格納され、初期受信以降の受信で情報伝達方式の判定を省略した動作フローを説明するための図である。 図９は、図１の非接触ＩＣカードによる図７の動作フローのステップＦ４の初期受信から受信エラーによるステップＦ５の受信終了の動作実行の後に実行される動作フローを説明するための図である。 図１０は、図１に示す非接触ＩＣカードの半導体集積回路の内部回路に含まれた非接触制御回路の構成を示す図である。 図１１は、図１に示す非接触ＩＣカードの半導体集積回路の内部回路の非接触制御回路に含まれた判定回路の構成を示す図である。 図１２は、本発明の１つの実施の形態による半導体集積回路の回路構成を示す図である。 図１３は、図１２に示した本発明の１つの実施の形態による半導体集積回路を構成する種々のデバイスのレイアウトを示すシリコンチップの平面図である。 図１４は、図１に示す非接触ＩＣカードが非接触リーダー／ライター装置からＩＳＯ／ＩＥＣ１４４４３のタイプＡの情報伝達方式による受信信号を受信する場合の動作を示す図である。 図１５は、図１に示す非接触ＩＣカードが非接触リーダー／ライター装置からＩＳＯ／ＩＥＣ１４４４３のタイプＢの情報伝達方式による受信信号を受信する場合の動作を示す図である。 図１６は、図１に示す非接触ＩＣカードが非接触リーダー／ライター装置からＩＳＯ／ＩＥＣ１８０９２の情報伝達方式による受信信号を受信する場合の動作を示す図である。 図１７は、図１に示す非接触ＩＣカードが非接触リーダー／ライター装置からＩＳＯ／ＩＥＣ１４４４３のタイプＢの情報伝達方式による受信信号の受信中に情報通信速度を変更した後に再び同一のタイプＢによる受信を実行する場合の動作を示す図である。 図１８は、図１に示す非接触ＩＣカードＵ１のＲＯＭ(Ｕ１０)もしくはＥＥＰＲＯＭ(Ｕ１３)等の不揮発性メモリに格納されて非接触ＩＣカードＵ１によって実行される種々のプログラムの構成を示す図である。 図１９は、図１に示す非接触ＩＣカードＵ１の構造を示す図である。 図２０は、図１に示す非接触ＩＣカードが携帯電話に搭載される様子を示す図である。

符号の説明

Ｕ１ 非接触ＩＣカード
Ｌ１ アンテナ
ＬＡ 第１アンテナ接続端子
ＬＢ 第２アンテナ接続端子
Ｃ１ 共振容量
Ｕ２ 半導体集積回路
Ｕ３ 電源回路
Ｕ４ 内部回路
Ｕ５ 整流回路
Ｕ６ レギュレータ
Ｕ７ 復調回路
Ｕ８ 変調回路
Ｕ９ 非接触制御回路
Ｕ１０ ＲＡＭ
Ｕ１１ ＲＯＭ
Ｕ１２ ＣＰＵ
Ｕ１３ ＥＥＰＲＯＭ
Ｕ１４ 低感度復調回路
Ｕ１５ 高感度復調回路
Ｕ１６ 判定回路
Ｕ１７ 判定結果レジスタ
Ｕ１８ 受信エラーレジスタ
Ｕ１９ 受信回路
Ｕ２０ 送信回路

Claims (21)

1. 第１アンテナ接続端子と、第２アンテナ接続端子と、電源回路と、復調回路と、判定回路と、第１レジスタと、第２レジスタとを具備して、
   前記第１アンテナ接続端子と前記第２アンテナ接続端子との間にはアンテナによって受信されるＲＦ信号が供給可能とされ、前記電源回路は前記ＲＦ信号の整流・平滑によって生成する動作電圧を前記復調回路と前記判定回路とに供給可能とされ、
   前記復調回路は第１復調回路と第２復調回路とを含み、前記第１アンテナ接続端子と前記第２アンテナ接続端子との間に供給される前記ＲＦ信号は前記第１復調回路の入力と前記第２復調回路の入力とに並列に供給可能とされ、
   前記第１復調回路は、前記ＲＦ信号として第１変調度を持つ第１受信信号を復調することによって第１復調出力信号を生成可能とされ、
   前記第２復調回路は、前記ＲＦ信号として前記第１変調度と異なる値の第２変調度および第１フォーマットの第１通信開始信号を持つ第２受信信号と前記第２変調度および第２フォーマットの第２通信開始信号を持つ第３受信信号を復調することによって第２復調出力信号を生成可能とされ、
   前記第１復調回路の前記第１復調出力信号と前記第２復調回路の前記第２復調出力信号とは、前記判定回路に供給可能とされ、
   前記第１復調回路が前記第１復調出力信号を生成することを前記判定回路によって判定される場合には、前記ＲＦ信号として前記第１変調度を持つ前記第１受信信号が受信されていると前記判定回路によって判定され、前記第１受信信号の受信を示す第１判定結果は前記第１レジスタに格納され、前記第１判定結果に応答して前記第１受信信号のユーザーデータの第１受信処理が実行され、
   前記第１復調回路が前記第１復調出力信号を生成しないことを前記判定回路によって判定される場合には、前記判定回路は前記第１通信開始信号と前記第２通信開始信号とのフォーマットの相違を判定可能とされ、
   前記第２復調回路が前記第１フォーマットの前記第１通信開始信号を持つ前記第２受信信号を復調することによって前記第２復調出力信号を生成することを前記判定回路によって判定される場合には、前記ＲＦ信号として前記第２受信信号が受信されていると前記判定回路によって判定されて、前記第２受信信号の受信を示す第２判定結果は前記第１レジスタに格納され、前記第２判定結果に応答して前記第２受信信号のユーザーデータの第２受信処理が実行され、
   前記第２復調回路が前記第２フォーマットの前記第２通信開始信号を持つ前記第３受信信号を復調することによって前記第２復調出力信号を生成することを前記判定回路によって判定される場合には、前記ＲＦ信号として前記第３受信信号が受信されていると前記判定回路によって判定されて、前記第３受信信号の受信を示す第３判定結果は前記第１レジスタに格納され、前記第３判定結果に応答して前記第３受信信号のユーザーデータの第３受信処理が実行され、
   前記第１受信処理と前記第２受信処理と前記第３受信処理のいずれかの受信処理で発生する受信エラーに応答して、当該受信エラーの結果が前記第２レジスタに格納され、前記いずれかの受信処理が受信終了となり、
   前記受信終了の後に、前記第１レジスタの格納内容と前記第２レジスタの格納内容とはクリアされ、前記第１復調回路と前記第２復調回路と前記判定回路とを使用する判定動作が再び実行される半導体集積回路。
2. 前記第１復調回路が前記第１復調出力信号を生成することを前記判定回路によって判定された場合には、前記判定回路から生成される制御信号によって前記第２復調回路の動作が停止可能とされ、
   前記第１復調回路が前記第１復調出力信号を生成しないことを前記判定回路によって判定された場合には、前記判定回路から生成される前記制御信号によって前記前記第１復調回路の動作が停止可能とされる請求項１に記載の半導体集積回路。
3. 前記第１受信信号と前記第２受信信号と前記第３受信信号とはＡＳＫ変調信号であり、前記第１変調度と前記第２変調度とはＡＳＫ変調度であり、前記第２変調度は前記第１変調度よりも小さなＡＳＫ変調度を持ち、
   前記第１復調回路は大きなＡＳＫ変調度の前記第１変調度を持つ前記第１受信信号を復調することによって前記第１復調出力信号を生成可能とされ、
   前記第２復調回路は前記小さなＡＳＫ変調度の前記第２変調度を持つ前記第２受信信号と前記第３受信信号を復調することによって前記第２復調出力信号を生成可能とされる請求項２に記載の半導体集積回路。
4. 前記第２受信信号の前記第１フォーマットの前記第１通信開始信号は第１ユーザーデータに先行する第１ヘッダ情報であり、
   前記第３受信信号の前記第２フォーマットの前記第２通信開始信号は第２ユーザーデータに先行する第２ヘッダ情報である請求項３に記載の半導体集積回路。
5. 中央処理ユニットと、ランダムアクセスメモリと、不揮発性メモリと、受信回路と、送信回路と、変調回路とを更に具備して、
   前記不揮発性メモリには、前記中央処理ユニットが実行する処理プログラムが格納され、
   前記第１復調回路から生成される前記第１復調出力信号に含まれる第１受信データと前記第２復調回路から生成される前記第２復調出力信号に含まれる第２受信データとは、前記受信回路を介して前記ランダムアクセスメモリに格納され、
   前記第１受信データと前記第２受信データとの一方のデータの前記ランダムアクセスメモリへの格納の以前では、前記中央処理ユニットは低消費電力状態に制御され、
   前記一方のデータの前記ランダムアクセスメモリへの前記格納に応答して前記中央処理ユニットは前記低消費電力状態から動作状態に遷移され、前記動作状態に遷移した前記中央処理ユニットは前記ランダムアクセスメモリの格納データを読み出すことが可能とされ、
   前記中央処理ユニットは前記ランダムアクセスメモリから読み出した前記格納データを前記処理プログラムに従って処理して当該処理データを前記ランダムアクセスメモリに格納して、当該格納の後に前記中央処理ユニットは前記動作状態から前記低消費電力状態に遷移することが可能とされ、
   前記送信回路は前記ランダムアクセスメモリから前記処理データを読み出して、当該読み出しデータを前記変調回路に転送して、当該転送されたデータに応答して前記変調回路は前記アンテナから送信されるＲＦ送信信号を生成可能とされる請求項４に記載の半導体集積回路。
6. 前記第１受信信号は国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＡに準拠するものであり、前記第２受信信号は国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＢに準拠するものであり、前記第３受信信号は国際規格ＩＳＯ／１８０９２に準拠するものである請求項５に記載の半導体集積回路。
7. 基板上に半導体集積回路と配線により形成されたアンテナとが実装されたＩＣカードであって、
   前記半導体集積回路は、第１アンテナ接続端子と、第２アンテナ接続端子と、電源回路と、復調回路と、判定回路と、第１レジスタと、第２レジスタとを有して、
   前記第１アンテナ接続端子と前記第２アンテナ接続端子との間には前記アンテナによって受信されるＲＦ信号が供給可能とされ、前記電源回路は前記ＲＦ信号の整流・平滑によって生成する動作電圧を前記復調回路と前記判定回路とに供給可能とされ、
   前記復調回路は第１復調回路と第２復調回路とを含み、前記第１アンテナ接続端子と前記第２アンテナ接続端子との間に供給される前記ＲＦ信号は前記第１復調回路の入力と前記第２復調回路の入力とに並列に供給可能とされ、
   前記第１復調回路は、前記ＲＦ信号として第１変調度を持つ第１受信信号を復調することによって第１復調出力信号を生成可能とされ、
   前記第２復調回路は、前記ＲＦ信号として前記第１変調度と異なる値の第２変調度および第１フォーマットの第１通信開始信号を持つ第２受信信号と前記第２変調度および第２フォーマットの第２通信開始信号を持つ第３受信信号を復調することによって第２復調出力信号を生成可能とされ、
   前記第１復調回路の前記第１復調出力信号と前記第２復調回路の前記第２復調出力信号とは、前記判定回路に供給可能とされ、
   前記第１復調回路が前記第１復調出力信号を生成することを前記判定回路によって判定される場合には、前記ＲＦ信号として前記第１変調度を持つ前記第１受信信号が受信されていると前記判定回路によって判定され、前記第１受信信号の受信を示す第１判定結果は前記第１レジスタに格納され、前記第１判定結果に応答して前記第１受信信号のユーザーデータの第１受信処理が実行され、
   前記第１復調回路が前記第１復調出力信号を生成しないことを前記判定回路によって判定される場合には、前記判定回路は前記第１通信開始信号と前記第２通信開始信号とのフォーマットの相違を判定可能とされ、
   前記第２復調回路が前記第１フォーマットの前記第１通信開始信号を持つ前記第２受信信号を復調することによって前記第２復調出力信号を生成することを前記判定回路によって判定される場合には、前記ＲＦ信号として前記第２受信信号が受信されていると前記判定回路によって判定されて、前記第２受信信号の受信を示す第２判定結果は前記第１レジスタに格納され、前記第２判定結果に応答して前記第２受信信号のユーザーデータの第２受信処理が実行され、
   前記第２復調回路が前記第２フォーマットの前記第２通信開始信号を持つ前記第３受信信号を復調することによって前記第２復調出力信号を生成することを前記判定回路によって判定される場合には、前記ＲＦ信号として前記第３受信信号が受信されていると前記判定回路によって判定されて、前記第３受信信号の受信を示す第３判定結果は前記第１レジスタに格納され、前記第３判定結果に応答して前記第３受信信号のユーザーデータの第３受信処理が実行され、
   前記第１受信処理と前記第２受信処理と前記第３受信処理のいずれかの受信処理で発生する受信エラーに応答して、当該受信エラーの結果が前記第２レジスタに格納され、前記いずれかの受信処理が受信終了となり、
   前記受信終了の後に、前記第１レジスタの格納内容と前記第２レジスタの格納内容とはクリアされ、前記第１復調回路と前記第２復調回路と前記判定回路とを使用する判定動作が再び実行されるＩＣカード。
8. 前記第１復調回路が前記第１復調出力信号を生成することを前記判定回路によって判定された場合には、前記判定回路から生成される制御信号によって前記第２復調回路の動作が停止可能とされ、
   前記第１復調回路が前記第１復調出力信号を生成しないことを前記判定回路によって判定された場合には、前記判定回路から生成される前記制御信号によって前記前記第１復調回路の動作が停止可能とされる請求項７に記載のＩＣカード。
9. 前記第１受信信号と前記第２受信信号と前記第３受信信号とはＡＳＫ変調信号であり、前記第１変調度と前記第２変調度とはＡＳＫ変調度であり、前記第２変調度は前記第１変調度よりも小さなＡＳＫ変調度を持ち、
   前記第１復調回路は大きなＡＳＫ変調度の前記第１変調度を持つ前記第１受信信号を復調することによって前記第１復調出力信号を生成可能とされ、
   前記第２復調回路は前記小さなＡＳＫ変調度の前記第２変調度を持つ前記第２受信信号と前記第３受信信号を復調することによって前記第２復調出力信号を生成可能とされる請求項８に記載のＩＣカード。
10. 前記第２受信信号の前記第１フォーマットの前記第１通信開始信号は第１ユーザーデータに先行する第１ヘッダ情報であり、
    前記第３受信信号の前記第２フォーマットの前記第２通信開始信号は第２ユーザーデータに先行する第２ヘッダ情報である請求項９に記載のＩＣカード。
11. 前記半導体集積回路は、中央処理ユニットと、ランダムアクセスメモリと、不揮発性メモリと、受信回路と、送信回路と、変調回路とを更に有して、
    前記不揮発性メモリには、前記中央処理ユニットが実行する処理プログラムが格納され、
    前記第１復調回路から生成される前記第１復調出力信号に含まれる第１受信データと前記第２復調回路から生成される前記第２復調出力信号に含まれる第２受信データとは、前記受信回路を介して前記ランダムアクセスメモリに格納され、
    前記第１受信データと前記第２受信データとの一方のデータの前記ランダムアクセスメモリへの格納の以前では、前記中央処理ユニットは低消費電力状態に制御され、
    前記一方のデータの前記ランダムアクセスメモリへの前記格納に応答して前記中央処理ユニットは前記低消費電力状態から動作状態に遷移され、前記動作状態に遷移した前記中央処理ユニットは前記ランダムアクセスメモリの格納データを読み出すことが可能とされ、
    前記中央処理ユニットは前記ランダムアクセスメモリから読み出した前記格納データを前記処理プログラムに従って処理して当該処理データを前記ランダムアクセスメモリに格納して、当該格納の後に前記中央処理ユニットは前記動作状態から前記低消費電力状態に遷移することが可能とされ、
    前記送信回路は前記ランダムアクセスメモリから前記処理データを読み出して、当該読み出しデータを前記変調回路に転送して、当該転送されたデータに応答して前記変調回路は前記アンテナから送信されるＲＦ送信信号を生成可能とされる請求項１０に記載のＩＣカード。
12. 前記第１受信信号は国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＡに準拠するものであり、前記第２受信信号は国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＢに準拠するものであり、前記第３受信信号は国際規格ＩＳＯ／１８０９２に準拠するものである請求項１１に記載のＩＣカード。
13. 基板上に半導体集積回路と配線により形成されたアンテナとが実装されたＩＣカードの動作方法であって、
    前記半導体集積回路は、第１アンテナ接続端子と、第２アンテナ接続端子と、電源回路と、復調回路と、判定回路と、第１レジスタと、第２レジスタとを有して、
    前記第１アンテナ接続端子と前記第２アンテナ接続端子との間には前記アンテナによって受信されるＲＦ信号が供給可能とされ、前記電源回路は前記ＲＦ信号の整流・平滑によって生成する動作電圧を前記復調回路と前記判定回路とに供給可能とされ、
    前記復調回路は第１復調回路と第２復調回路とを含み、前記第１アンテナ接続端子と前記第２アンテナ接続端子との間に供給される前記ＲＦ信号は前記第１復調回路の入力と前記第２復調回路の入力とに並列に供給可能とされ、
    前記第１復調回路は、前記ＲＦ信号として第１変調度を持つ第１受信信号を復調することによって第１復調出力信号を生成可能とされ、
    前記第２復調回路は、前記ＲＦ信号として前記第１変調度と異なる値の第２変調度および第１フォーマットの第１通信開始信号を持つ第２受信信号と前記第２変調度および第２フォーマットの第２通信開始信号を持つ第３受信信号を復調することによって第２復調出力信号を生成可能とされ、
    前記第１復調回路の前記第１復調出力信号と前記第２復調回路の前記第２復調出力信号とは、前記判定回路に供給可能とされ、
    前記第１復調回路が前記第１復調出力信号を生成することを前記判定回路によって判定される場合には、前記ＲＦ信号として前記第１変調度を持つ前記第１受信信号が受信されていると前記判定回路によって判定され、前記第１受信信号の受信を示す第１判定結果は前記第１レジスタに格納され、前記第１判定結果に応答して前記第１受信信号のユーザーデータの第１受信処理が実行され、
    前記第１復調回路が前記第１復調出力信号を生成しないことを前記判定回路によって判定される場合には、前記判定回路は前記第１通信開始信号と前記第２通信開始信号とのフォーマットの相違を判定可能とされ、
    前記第２復調回路が前記第１フォーマットの前記第１通信開始信号を持つ前記第２受信信号を復調することによって前記第２復調出力信号を生成することを前記判定回路によって判定される場合には、前記ＲＦ信号として前記第２受信信号が受信されていると前記判定回路によって判定されて、前記第２受信信号の受信を示す第２判定結果は前記第１レジスタに格納され、前記第２判定結果に応答して前記第２受信信号のユーザーデータの第２受信処理が実行され、
    前記第２復調回路が前記第２フォーマットの前記第２通信開始信号を持つ前記第３受信信号を復調することによって前記第２復調出力信号を生成することを前記判定回路によって判定される場合には、前記ＲＦ信号として前記第３受信信号が受信されていると前記判定回路によって判定されて、前記第３受信信号の受信を示す第３判定結果は前記第１レジスタに格納され、前記第３判定結果に応答して前記第３受信信号のユーザーデータの第３受信処理が実行され、
    前記第１受信処理と前記第２受信処理と前記第３受信処理のいずれかの受信処理で発生する受信エラーに応答して、当該受信エラーの結果が前記第２レジスタに格納され、前記いずれかの受信処理が受信終了となり、
    前記受信終了の後に、前記第１レジスタの格納内容と前記第２レジスタの格納内容とはクリアされ、前記第１復調回路と前記第２復調回路と前記判定回路とを使用する判定動作が再び実行されるＩＣカードの動作方法。
14. 前記第１復調回路が前記第１復調出力信号を生成することを前記判定回路によって判定された場合には、前記判定回路から生成される制御信号によって前記第２復調回路の動作が停止可能とされ、
    前記第１復調回路が前記第１復調出力信号を生成しないことを前記判定回路によって判定された場合には、前記判定回路から生成される前記制御信号によって前記前記第１復調回路の動作が停止可能とされる請求項１３に記載のＩＣカードの動作方法。
15. 前記第１受信信号と前記第２受信信号と前記第３受信信号とはＡＳＫ変調信号であり、前記第１変調度と前記第２変調度とはＡＳＫ変調度であり、前記第２変調度は前記第１変調度よりも小さなＡＳＫ変調度を持ち、
    前記第１復調回路は大きなＡＳＫ変調度の前記第１変調度を持つ前記第１受信信号を復調することによって前記第１復調出力信号を生成可能とされ、
    前記第２復調回路は前記小さなＡＳＫ変調度の前記第２変調度を持つ前記第２受信信号と前記第３受信信号を復調することによって前記第２復調出力信号を生成可能とされる請求項１４に記載のＩＣカードの動作方法。
16. 前記第２受信信号の前記第１フォーマットの前記第１通信開始信号は第１ユーザーデータに先行する第１ヘッダ情報であり、
    前記第３受信信号の前記第２フォーマットの前記第２通信開始信号は第２ユーザーデータに先行する第２ヘッダ情報である請求項１５に記載のＩＣカードの動作方法。
17. 前記半導体集積回路は、中央処理ユニットと、ランダムアクセスメモリと、不揮発性メモリと、受信回路と、送信回路と、変調回路とを更に有して、
    前記不揮発性メモリには、前記中央処理ユニットが実行する処理プログラムが格納され、
    前記第１復調回路から生成される前記第１復調出力信号に含まれる第１受信データと前記第２復調回路から生成される前記第２復調出力信号に含まれる第２受信データとは、前記受信回路を介して前記ランダムアクセスメモリに格納され、
    前記第１受信データと前記第２受信データとの一方のデータの前記ランダムアクセスメモリへの格納の以前では、前記中央処理ユニットは低消費電力状態に制御され、
    前記一方のデータの前記ランダムアクセスメモリへの前記格納に応答して前記中央処理ユニットは前記低消費電力状態から動作状態に遷移され、前記動作状態に遷移した前記中央処理ユニットは前記ランダムアクセスメモリの格納データを読み出すことが可能とされ、
    前記中央処理ユニットは前記ランダムアクセスメモリから読み出した前記格納データを前記処理プログラムに従って処理して当該処理データを前記ランダムアクセスメモリに格納して、当該格納の後に前記中央処理ユニットは前記動作状態から前記低消費電力状態に遷移することが可能とされ、
    前記送信回路は前記ランダムアクセスメモリから前記処理データを読み出して、当該読み出しデータを前記変調回路に転送して、当該転送されたデータに応答して前記変調回路は前記アンテナから送信されるＲＦ送信信号を生成可能とされる請求項１６に記載のＩＣカードの動作方法。
18. 前記第１受信信号は国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＡに準拠するものであり、前記第２受信信号は国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＢに準拠するものであり、前記第３受信信号は国際規格ＩＳＯ／１８０９２に準拠するものである請求項１７に記載のＩＣカードの動作方法。
19. 前記第１判定結果に応答して、前記第２復調回路の動作が停止され、
    前記第２判定結果と前記第３判定結果のいずれかの判定結果に応答して、前記第１復調回路の動作が停止される請求項１記載の半導体集積回路。
20. 前記第１判定結果に応答して、前記第２復調回路の動作が停止され、
    前記第２判定結果と前記第３判定結果のいずれかの判定結果に応答して、前記第１復調回路の動作が停止される請求項７記載のＩＣカード。
21. 前記第１判定結果に応答して、前記第２復調回路の動作が停止され、
    前記第２判定結果と前記第３判定結果のいずれかの判定結果に応答して、前記第１復調回路の動作が停止される請求項１３記載のＩＣカードの動作方法。

Images