JP5885589B2 - 半導体集積回路およびその動作方法 - Google Patents

半導体集積回路およびその動作方法 Download PDF

Info

Publication number
JP5885589B2
JP5885589B2 JP2012120697A JP2012120697A JP5885589B2 JP 5885589 B2 JP5885589 B2 JP 5885589B2 JP 2012120697 A JP2012120697 A JP 2012120697A JP 2012120697 A JP2012120697 A JP 2012120697A JP 5885589 B2 JP5885589 B2 JP 5885589B2
Authority
JP
Japan
Prior art keywords
power
voltage
circuit
state
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012120697A
Other languages
English (en)
Other versions
JP2013247551A (ja
Inventor
正規 鹿山
正規 鹿山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012120697A priority Critical patent/JP5885589B2/ja
Priority to US13/899,596 priority patent/US9362742B2/en
Priority to KR20130059714A priority patent/KR20130133139A/ko
Priority to CN201310202439.8A priority patent/CN103457310B/zh
Publication of JP2013247551A publication Critical patent/JP2013247551A/ja
Application granted granted Critical
Publication of JP5885589B2 publication Critical patent/JP5885589B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/40—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries adapted for charging from various sources, e.g. AC, DC or multivoltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Logic Circuits (AREA)

Description

本発明は、半導体集積回路およびその動作方法に関し、特に停電に応答して複数の電源から使用電源を再度選択する自動選択を実行するのに有効な技術に関するものである。
例えば、下記特許文献１や下記特許文献２に記載されているように、ＩＣカードに半導体集積回路とアンテナコイルとを搭載して、このＩＣカードの電源供給はカードリーダー・カードライターと呼ばれる読み出し・書き込み装置からのＲＦ信号をアンテナコイルによる受信と整流回路による整流で行われるものである。このようにカード側に電源を持たないＩＣカードは自動改札システム、電子マネー、物流管理等で普及しつつある。このようにこのＩＣカードはＲＦ給電される一方、ユニークな識別情報(ＩＤ情報)が内蔵不揮発性メモリに格納されているので、ＲＦＩＤカードと呼ばれる。
一方、スマートフォン等の携帯機器に電源ケーブルを接続することなく、携帯機器を専用の充電テーブルに置くだけで携帯機器の充電が可能な「置くだけ充電」と呼ばれるワイヤレス給電システムが普及している。このワイヤレス給電システムは、スマートフォンと呼ばれる携帯電話の電池の消耗が大きいことに対応するものである。すなわち、スマートフォンは、インターネットとの親和性が高く、パーソナルコンピュータの機能をベースとした多機能携帯電話もしくは電話・メールにＰＤＡ機能が付加された多機能携帯電話であり、「スマフォ」、「スマホ」と略されることもある。ワイヤレス給電システムは業界団体のWireless Power Consortium (ＷＰＣ)によって策定されたＱｉ(チー)と呼ばれる国際標準規格に基づくもので、送信側機器と受信側機器の両者がそれぞれコイルを持つことで、電磁誘導方式により送信側機器から受信側機器への給電を可能とするものである。このワイヤレス給電システムの利点は、充電のために電源コネクターを抜き差しする必要が無く、特に携帯機器の電源コネクターのコネクターカバーを開け閉めする作業を省略することが可能となる。
更に下記特許文献３には、２種類以上の電源と選択的に接続されることによりバッテリーを充電する電子機器において、電力供給を受けている電源との接続が解除されると速やかに他の電源と接続してバッテリーの充電を開始するコントローラを使用することが記載されている。すなわち、コントローラによる制御は、ＡＣ電源からＡＣ接続部へ電流が供給されている間ではＡＣ電源によってバッテリーを充電して、ＡＣ電源からＡＣ接続部へ電流が供給されず外部機器から外部機器接続部へ電流が供給されている間では外部機器の電源でバッテリーを充電する。特にコントローラは、バッテリーがＡＣ電源によって充電されている間に、外部機器接続部が外部機器に接続された場合に、外部機器と初期通信を行って外部機器を介してバッテリーを充電するために必要な充電設定を行うものである。外部機器接続部は具体的にはＵＳＢ接続部であり、ＩＥＥＥ１３９４等の他の規格のインターフェースも採用可能であるとされている。電子機器がＡＣ電源と外部機器の両者と接続されている場合には、ＡＣ電源からの電流が外部機器からの電流よりも大きいので、コントローラはＡＣ電源によりバッテリーを充電するものである。
下記特許文献４には、第１入出力端子間に第１ＮチャネルパワーＭＯＳトランジスタのソース・ドレイン経路を接続して、第２入出力端子間に第２ＮチャネルパワーＭＯＳトランジスタのソース・ドレイン経路を接続して、第３入出力端子間に第３ＮチャネルパワーＭＯＳトランジスタのソース・ドレイン経路を接続したパワースイッチＩＣが記載されている。第３ＮチャネルパワーＭＯＳトランジスタのゲートと接地電位の間に第３ＭＯＳトランジスタのドレイン・ソース経路が接続され、第２ＮチャネルパワーＭＯＳトランジスタのゲートと接地電位の間に第４ＭＯＳトランジスタのドレイン・ソース経路が接続され、第１ＮチャネルパワーＭＯＳトランジスタのゲートと接地電位の間に第５ＭＯＳトランジスタのドレイン・ソース経路が接続される。第１入力端子は第１インバータ回路の入力端子と第２インバータ回路の入力端子に接続され、第２入力端子と第３入力端子とは第１インバータ回路の電源端子と第２インバータ回路の電源端子とにそれぞれ接続される。第１インバータ回路の出力端子は第３ＭＯＳトランジスタのゲートに接続され、第２インバータ回路の出力端子は第４ＭＯＳトランジスタのゲートに接続されて、第１インバータ回路の出力端子と第２インバータ回路の出力端子とは２入力ノアゲート回路の２入力端子に接続される。更に、２入力ノアゲート回路の出力端子は第３インバータ回路の入力端子と接続され、第３インバータ回路の出力端子は第５ＭＯＳトランジスタのゲートに接続される。異常が発生によって第１入力端子の電位が低下すると、第１インバータ回路の出力端子と第２インバータ回路の出力端子と第３インバータ回路の出力端子とがハイレベルとなり、第３ＭＯＳトランジスタと第４ＭＯＳトランジスタと第５ＭＯＳトランジスタとがオン状態となる。従って、第１入出力端子間に接続された第１ＮチャネルパワーＭＯＳトランジスタと第２入出力端子間に接続された第２ＮチャネルパワーＭＯＳトランジスタと第３入出力端子間に接続された第３ＮチャネルパワーＭＯＳトランジスタの全てのパワーＭＯＳトランジスタが、オフ状態に制御されるものとなる。
特開２００９−４９４９号 公報 特開２０１０−９３５３号 公報 特開２０１１−１５５８３０号 公報 特開２００６−１８０２２６号 公報
本発明者は本発明に先立って、ＡＣ電源からのＡＣ電源電圧の整流・平滑によって生成されるＡＣ−ＤＣ電源電圧とＵＳＢ接続からのＵＳＢ電源電圧と上述したワイヤレス給電システムのワイヤレス給電による電源電圧の複数の電源電圧により動作することが可能なバッテリー充電制御のための半導体集積回路の開発に従事した。
この開発の過程では、本発明者は上記特許文献３に記載された複数の電源によるバッテリーの充電方法を検討したが、複数の電源の給電の有無に従って使用電源を自動的に選択するための実現方法が上記特許文献３に記載されていないと言う問題が、本発明者による検討によって明らかとされた。すなわち、上述した複数の電源電圧によって動作することが可能なバッテリー充電制御のための半導体集積回路では、複数の電源から使用電源の自動選択する電子回路をインプリメントすることが必要とされるものである。
更に、この開発の過程における本発明者の検討によって、上記特許文献４に記載された方式では、複数の電源から使用電源を自動選択することは不可能であることが明らかとされた。
本発明者は本発明に先立って、パワーオンリセット回路と入力電圧検出回路と制御回路とを使用することによって複数の電源から使用電源の自動選択する電子回路をインプリメントする方式を検討した。第１電源電圧と第２電源電圧の少なくともいずれか１つの供給に応答するパワーオンリセット回路のパワーオンリセット動作によって、第１電源電圧の選択のための第１電源スイッチと第２電源電圧の選択のための第２電源スイッチとを制御する制御回路がリセットされる。入力電圧検出回路は、パワーオンリセット動作の終了に応答して、第１電源電圧の供給有無と第２電源電圧の供給有無とを検出する。入力電圧検出回路が第１電源電圧の供給を検出するが第２電源電圧の非供給を検出する場合に、制御回路は第１電源スイッチと第２電源スイッチとをオン状態とオフ状態とにそれぞれ制御する。反対に入力電圧検出回路が第２電源電圧の供給を検出するが第１電源電圧の非供給を検出する場合に、制御回路は第１電源スイッチと第２電源スイッチとをオフ状態とオン状態とにそれぞれ制御する。更に入力電圧検出回路が第１電源電圧の供給と第２電源電圧の供給の両者を検出する場合には、制御回路は事前に設定された優先順序（優先順位とも記す。以下、本明細書において同様）に従って第１電源スイッチと第２電源スイッチとの一方と他方とをオン状態とオフ状態とにそれぞれ制御する。
本発明者は本発明に先立って、上述した方式を更に詳細に検討したところ、入力電圧検出回路が第１電源電圧の供給と第２電源電圧の供給との両者を検出した後に、例えば高い方の優先順序に設定された第１電源電圧の停電が発生すると、複数の電源から使用電源の自動選択に誤動作が発生すると言う問題を明らかとしたものである。すなわち、上述した停電に応答して複数の電源から使用電源を再度選択する自動選択を実行する必要があるが、そのためには停電に応答してパワーオンリセット回路のパワーオンリセット動作を再度実行する必要がある。しかし、本発明者によって本発明に先立って検討された上述した方式では、上述した停電に応答してパワーオンリセット回路のパワーオンリセット動作が不完全に実行されるものとなり、上述した停電に応答して複数の電源から使用電源を再度選択する自動選択を実行することが困難となる問題を有していたものである。
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される代表的な実施の形態の概要を簡単に説明すれば、下記のとおりである。
すなわち、代表的な実施の形態による半導体集積回路(２１２)は、第１の電源電圧が供給可能な第１供給端子(Ｔ１)と、第２の電源電圧が供給可能な第２供給端子(Ｔ２)と、入力電圧選択回路(２１２４)と、第１電源スイッチ(ＳＷ１、ＳＷ２)と、第２電源スイッチ(ＳＷ３)とを具備する(図２参照)。
入力電圧選択回路(２１２４)は、パワーオンリセット回路(２１２４４)と入力電圧検出回路(２１２４８)と制御回路(２１２４５、２１２４６)とパワーオンリセット補助回路(２１２４Ｘ)とを含む(図６参照)。
パワーオンリセット回路のパワーオンリセット動作終了時に第１と第２のいずれか電源電圧の第１と第２のいずれかの供給端子への供給を入力電圧検出回路が検出する場合には、制御回路は第１および第２の電源スイッチのうちの供給が検出された供給端子に対応する電源スイッチをオン状態に制御する。
パワーオンリセット回路のパワーオンリセット動作終了時に第１および第２の電源電圧の両者の第１および第２の供給端子の両者への供給を入力電圧検出回路が検出する場合には、制御回路は第１および第２の電源スイッチのうち事前に設定された優先順序の高い優先順序を持った電源スイッチをオン状態に制御する。
高い優先順序を持った電源スイッチがオン状態に制御された後に、パワーオンリセット補助回路(２１２４Ｘ)は第１および第２の電源電圧のうちの高い優先順序を持った電源スイッチに供給された電源電圧の停電を検出する。
パワーオンリセット補助回路(２１２４Ｘ)による停電の検出結果に応答して、パワーオンリセット回路は他のパワーオンリセット動作を実行する。
パワーオンリセット回路の他のパワーオンリセット動作の終了時において、制御回路は第１および第２の電源スイッチのうち事前に設定された優先順序の低い優先順序を持った電源スイッチをオン状態に制御する (図６参照)。
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
すなわち、本半導体集積回路(２１２)によれば、停電に応答して複数の電源から使用電源を再度選択する自動選択を実行することができる。
図１は、実施の形態１によるバッテリー充電制御のための半導体集積回路２１２が搭載された多機能携帯電話の構成を示す図である。 図２は、図１に示した実施の形態１によるバッテリー充電制御のための半導体集積回路２１２の構成を示す図である。 図３は、図２に示した実施の形態１によるバッテリー充電制御のための半導体集積回路２１２の外部端子の機能を示す図である。 図４は、本発明の比較参考例として本発明に先立って本発明者によって検討された半導体集積回路２１２の起動時の動作モード選択のための入力電圧検出回路２１２４の構成を示す図である。 図５は、図４に示した本発明の比較参考例による入力電圧検出回路２１２４の動作を説明するための入力電圧検出回路２１２４の各部の波形を示す図である。 図６は、図２に示した実施の形態１によるバッテリー充電制御のための半導体集積回路２１２の起動時の動作モード選択のための入力電圧検出回路２１２４の構成を示す図である。 図７は、図６に示す実施の形態１による入力電圧検出回路２１２４の動作を説明するための入力電圧検出回路２１２４の各部の波形を示す図である。 図８は、図２に示した実施の形態１による半導体集積回路２１２の入力電圧検出回路２１２４の制御ロジック回路２１２４５の内部でワイヤレス給電の優先順位よりＵＳＢ給電の優先順位が高く設定された場合のＵＳＢ給電の停電での入力電圧検出回路２１２４の各部の波形を示す図である。 図９は、図２と図４とに示した実施の形態１による半導体集積回路２１２による複数の電源から使用電源を自動選択する動作を示す図である。 図１０は、図２と図４とに示す実施の形態２による半導体集積回路２１２による複数の電源から使用電源を自動選択する動作を示す図である。
１．実施の形態の概要
まず、本願において開示される代表的な実施の形態についてその概要を説明する。代表的な実施の形態の概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔１〕代表的な実施の形態による半導体集積回路(２１２)は、第１の電源電圧が供給可能である第１供給端子(Ｔ１)と、第２の電源電圧が供給可能である第２供給端子(Ｔ２)と、前記第１供給端子と前記第２供給端子とに接続された入力電圧選択回路(２１２４)と、第１電源スイッチ(ＳＷ１、ＳＷ２)と、第２電源スイッチ(ＳＷ３)とを具備する(図２参照)。
前記入力電圧選択回路(２１２４)は、パワーオンリセット回路(２１２４４)と入力電圧検出回路(２１２４８)と制御回路(２１２４５、２１２４６)とパワーオンリセット補助回路(２１２４Ｘ)とを含む(図６参照)。
前記パワーオンリセット回路のパワーオンリセット動作終了時に前記第１と第２のいずれか電源電圧の前記第１と第２のいずれかの供給端子への供給を前記入力電圧検出回路が検出する場合には、その検出に応答した前記制御回路は前記第１および第２の電源スイッチのうちの供給が検出された供給端子に対応する電源スイッチをオン状態に制御する。
前記パワーオンリセット回路のパワーオンリセット動作終了時に前記第１および第２の電源電圧の両者の前記第１および第２の供給端子の両者への供給を前記入力電圧検出回路が検出する場合には、その検出に応答した前記制御回路は前記第１および第２の電源スイッチのうちの事前に設定された優先順序の高い優先順序を持った電源スイッチをオン状態に制御する。
前記高い優先順序を持った前記電源スイッチが前記オン状態に制御された後に、前記パワーオンリセット補助回路(２１２４Ｘ)は前記第１および第２の電源電圧のうちの前記高い優先順序を持った前記電源スイッチに供給された電源電圧の停電を検出するものである。
前記パワーオンリセット補助回路(２１２４Ｘ)による前記停電の検出結果に応答して、前記パワーオンリセット回路は他のパワーオンリセット動作を実行するものである。
前記パワーオンリセット回路の前記他のパワーオンリセット動作の終了時において、前記制御回路は前記第１および第２の電源スイッチのうち前記事前に設定された優先順序の低い優先順序を持った電源スイッチをオン状態に制御するものである(図６参照)。
前記実施の形態の半導体集積回路(２１２)によれば、停電に応答して複数の電源から使用電源を再度選択する自動選択を実行することができる。
好適な実施の形態では、前記第１供給端子(Ｔ１)への前記第１の電源電圧の供給と前記第２供給端子(Ｔ２)への前記第２の電源電圧の供給とに応答して、前記パワーオンリセット回路(２１２４４)は、パワーオンリセット信号(ＰＯＲ)を生成する。
前記入力電圧検出回路(２１２４８)は前記第１供給端子(Ｔ１)への前記第１の電源電圧の前記供給に応答して第１電圧検出出力信号(Ｖｄｅｔ１)を生成して、前記入力電圧検出回路(２１２４８)は前記第２供給端子(Ｔ２)への前記第２の電源電圧の前記供給に応答して第２電圧検出出力信号(Ｖｄｅｔ２)を生成する。
前記制御回路(２１２４５、２１２４６)は、前記パワーオンリセット信号(ＰＯＲ)と前記第１電圧検出出力信号(Ｖｄｅｔ１)と前記第２電圧検出出力信号(Ｖｄｅｔ２)とに応答して、前記第１電源スイッチと前記第２電源スイッチとを制御する。
前記パワーオンリセット回路(２１２４４)のパワーオンリセット動作終了に応答する前記パワーオンリセット信号(ＰＯＲ)のレベル変化のタイミングでは、前記入力電圧検出回路(２１２４８)は前記第１供給端子(Ｔ１)への前記第１の電源電圧の前記供給と前記第２供給端子(Ｔ２)への前記第２の電源電圧の前記供給とを検出する。
前記レベル変化の前記タイミングで、前記入力電圧検出回路が前記第１供給端子への前記第１の電源電圧の前記供給を検出するが前記第２供給端子への前記第２の電源電圧の前記供給を検出しない第１の場合には、前記パワーオンリセット動作終了の後に前記制御回路は前記第１電源スイッチと前記第２電源スイッチとをそれぞれオン状態とオフ状態に制御する。
前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチとがそれぞれ前記オン状態と前記オフ状態に制御されることにより、前記オン状態に制御された前記第１電源スイッチは前記第１供給端子に供給される前記第１の電源電圧を負荷(３、２６)に供給する。
前記レベル変化の前記タイミングで、前記入力電圧検出回路が前記第２供給端子への前記第２の電源電圧の前記供給を検出するが前記第１供給端子への前記第１の電源電圧の前記供給を検出しない第２の場合には、前記パワーオンリセット動作終了の後に前記制御回路は前記第１電源スイッチと前記第２電源スイッチとをそれぞれオフ状態とオン状態に制御する。
前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチとがそれぞれ前記オフ状態と前記オン状態に制御されることにより、前記オン状態に制御された前記第２電源スイッチは前記第２供給端子に供給される前記第２の電源電圧を前記負荷(３、２６)に供給する。
前記レベル変化の前記タイミングで、前記入力電圧検出回路が前記第１供給端子への前記第１の電源電圧の前記供給と前記第２供給端子への前記第２の電源電圧の前記供給とを検出する第３の場合には、前記パワーオンリセット動作終了の後に前記制御回路は前記第１電源スイッチと前記第２電源スイッチの一方と他方をそれぞれオン状態とオフ状態に制御する。
前記第３の場合に、前記制御回路に前記事前に設定された優先順序に従って前記第１電源スイッチと前記第２電源スイッチの前記一方と前記他方とがそれぞれ前記オン状態と前記オフ状態に制御される。
前記高い優先順序を持った前記電源スイッチである前記オン状態に制御された前記一方は、前記第１供給端子または前記第２供給端子に供給される前記第１の電源電圧または前記第２の電源電圧を前記負荷(３、２６)に供給することを特徴とするものである。
他の好適な実施の形態では、前記パワーオンリセット補助回路は、第１と第２の基準電圧発生回路(Ｒｅｆ＿Ｇｅｎ３、４)と第１と第２の差動増幅器(ＤＡ３、４)と第１と第２のＮチャネルＭＯＳトランジスタ(Ｍｎ１、２)とを含むものである。
前記第２供給端子に供給される前記第２の電源電圧が動作電源電圧として前記第１の基準電圧発生回路と前記第１の差動増幅器とに供給され、前記第１の基準電圧発生回路から生成される第１の基準電圧が前記第１の差動増幅器の非反転入力端子に供給され、前記第１の差動増幅器の反転入力端子は前記第１供給端子に供給される前記第１の電源電圧に応答する。
前記第１の差動増幅器の出力信号によって前記第１のＮチャネルＭＯＳトランジスタのゲートが駆動され、前記第１のＮチャネルＭＯＳトランジスタのソースとドレインとは接地電位と前記パワーオンリセット回路とにそれぞれ接続される。
前記第１供給端子に供給される前記第１の電源電圧が動作電源電圧として前記第２の基準電圧発生回路と前記第２の差動増幅器とに供給され、前記第２の基準電圧発生回路から生成される第２の基準電圧が前記第２の差動増幅器の非反転入力端子に供給され、前記第２の差動増幅器の反転入力端子は前記第２供給端子に供給される前記第２の電源電圧に応答する。
前記第２の差動増幅器の出力信号によって前記第２のＮチャネルＭＯＳトランジスタのゲートが駆動され、前記第２のＮチャネルＭＯＳトランジスタのソースとドレインとは前記接地電位と前記パワーオンリセット回路とにそれぞれ接続される。
前記第２供給端子の前記第２の電源電圧が前記第１の基準電圧発生回路と前記第１の差動増幅器とに前記動作電源電圧として供給される状態の前記第１供給端子に供給される前記第１の電源電圧の停電による前記第１の電源電圧の低下に応答して、前記第１の差動増幅器の前記出力信号は前記第１のＮチャネルＭＯＳトランジスタをオフ状態からオン状態に制御するものである。
前記第１供給端子に供給される前記第１の電源電圧の前記停電によって前記第１のＮチャネルＭＯＳトランジスタがオン状態に制御されることに応答して、前記パワーオンリセット回路は他のパワーオンリセット動作を実行するものである。
前記第１供給端子の前記第１の電源電圧が前記第２の基準電圧発生回路と前記第２の差動増幅器とに前記動作電源電圧として供給される状態の前記第２供給端子に供給される前記第２の電源電圧の停電による前記第２の電源電圧の低下に応答して、前記第２の差動増幅器の前記出力信号は前記第２のＮチャネルＭＯＳトランジスタをオフ状態からオン状態に制御するものである。
前記第２供給端子に供給される前記第２の電源電圧の前記停電によって前記第２のＮチャネルＭＯＳトランジスタがオン状態に制御されることに応答して、前記パワーオンリセット回路は他のパワーオンリセット動作を実行することを特徴とするものである(図６参照)。
更に他の好適な実施の形態による半導体集積回路(２１２)は、前記負荷としての第１外部負荷(３)と第２外部負荷(２６)とに前記第１の電源電圧または前記第２の電源電圧をそれぞれ供給する第１外部出力端子(Ｔ４)と第２外部出力端子(Ｔ３)を更に具備する。
前記半導体集積回路(２１２)は、前記第１外部出力端子と前記第２外部出力端子との間に接続された出力ＰチャネルＭＯＳトランジスタ(Ｍｐ０)を更に具備する。
前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチのいずれかがオン状態に制御される場合には、前記制御回路(２１２４５、２１２４６)により前記出力ＰチャネルＭＯＳトランジスタ(Ｍｐ０)がオン状態に制御される。
前記出力ＰチャネルＭＯＳトランジスタが前記オン状態に制御されることによって、前記第２外部負荷に前記第１の電源電圧または前記第２の電源電圧が前記出力ＰチャネルＭＯＳトランジスタと前記第２外部出力端子(Ｔ３)とを介して供給可能とされたことを特徴とするものである(図２、図６参照)。
より好適な実施の形態では、前記第１外部出力端子(Ｔ４)は、能動デバイスとしての他の半導体集積回路である前記第１外部負荷(３)に前記第１の電源電圧または前記第２の電源電圧を供給することが可能なように構成されたものである。
前記出力ＰチャネルＭＯＳトランジスタと前記第２外部出力端子とは、バッテリーである前記第２外部負荷(２６)に前記第１の電源電圧または前記第２の電源電圧を供給することが可能なように構成されたことを特徴とするものである(図２参照)。
他のより好適な実施の形態では、前記入力電圧選択回路(２１２４)は、入力電圧選択スイッチ(２１２４２)と、ゲート駆動回路(２１２４９)とを更に含む。
前記入力電圧選択スイッチは第１入力ＰチャネルＭＯＳトランジスタ(Ｍｐ１)と第２入力ＰチャネルＭＯＳトランジスタ(Ｍｐ２)を含み、前記第１入力ＰチャネルＭＯＳトランジスタのソースが前記第１供給端子と接続され、前記第２入力ＰチャネルＭＯＳトランジスタのソースが前記第２供給端子と接続される。
前記パワーオンリセット回路(２１２４４)のパワーオンリセット期間において、前記ゲート駆動回路(２１２４９)は、前記入力電圧選択スイッチの前記第１入力ＰチャネルＭＯＳトランジスタと前記第２入力ＰチャネルＭＯＳトランジスタとの両者をオン状態に制御する。
前記パワーオンリセット期間において、前記第１入力ＰチャネルＭＯＳトランジスタのドレインもしくは前記第２入力ＰチャネルＭＯＳトランジスタのドレインから、前記パワーオンリセット回路に供給される動作電圧(Ｖｃｃ)が生成されることを特徴とするものである(図６参照)。
更に他のより好適な実施の形態では、前記第１の場合には、前記ゲート駆動回路は、前記入力電圧選択スイッチの前記第１入力ＰチャネルＭＯＳトランジスタと前記第２入力ＰチャネルＭＯＳトランジスタをオン状態とオフ状態とにそれぞれ制御する。
前記第２の場合には、前記ゲート駆動回路は、前記入力電圧選択スイッチの前記第１入力ＰチャネルＭＯＳトランジスタと前記第２入力ＰチャネルＭＯＳトランジスタをオン状態とオフ状態とにそれぞれ制御する。
前記第３の場合には、前記制御回路に事前に設定された前記優先順序に従って、前記ゲート駆動回路は、前記入力電圧選択スイッチの前記第１入力ＰチャネルＭＯＳトランジスタと前記第２入力ＰチャネルＭＯＳトランジスタの一方と他方をオン状態とオフ状態とにそれぞれ制御することを特徴とする(図６参照)。
別のより好適な実施の形態では、前記入力電圧選択回路(２１２４)は、第１入力端子(Ｎｏｄｅ１)と第２入力端子(Ｎｏｄｅ２)と出力端子を持つ電圧比較・選択回路(２１２４３)を更に含む。
前記電圧比較・選択回路の前記第１入力端子(Ｎｏｄｅ１)は、前記入力電圧選択スイッチの前記第１入力ＰチャネルＭＯＳトランジスタの前記ドレインに接続される。
前記電圧比較・選択回路の前記第２入力端子(Ｎｏｄｅ２)は、前記入力電圧選択スイッチの前記第２入力ＰチャネルＭＯＳトランジスタの前記ドレインに接続される。
前記電圧比較・選択回路の前記出力端子から、前記パワーオンリセット回路に供給される前記動作電圧が生成される。
前記電圧比較・選択回路は前記第１入力端子の電圧と前記第２入力端子の電圧を比較して高い電圧を選択することにより、当該高い電圧を前記出力端子から前記パワーオンリセット回路に供給される前記動作電圧として出力することを特徴とするものである(図６参照)。
更に別のより好適な実施の形態では、前記第１の場合の発生により、前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチとがそれぞれ前記オン状態と前記オフ状態に制御された後に(図９：Ｓ９０５)、前記入力電圧検出回路(２１２４)が前記第２供給端子への前記第２の電源電圧の供給を検出する第４の場合が発生する(図９：Ｓ９１０)。
前記第４の場合の発生に応答して、前記第３の場合と同様に前記制御回路は、前記制御回路に事前に設定された前記優先順序に従って前記第１電源スイッチと前記第２電源スイッチの前記一方と前記他方とをそれぞれ前記オン状態と前記オフ状態に制御する(図９：Ｓ９１１)。
前記第２の場合の発生により、前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチとがそれぞれ前記オフ状態と前記オン状態に制御された後に(図９：Ｓ９０７)、前記入力電圧検出回路(２１２４)が前記第１供給端子への前記第１の電源電圧の供給を検出する第５の場合が発生する(図９：Ｓ９１２)。
前記第５の場合の発生に応答して、前記第３の場合と同様に前記制御回路は、前記制御回路に事前に設定された前記優先順序に従って前記第１電源スイッチと前記第２電源スイッチの前記一方と前記他方とをそれぞれ前記オン状態と前記オフ状態に制御する(図９：Ｓ９１３)。
前記第３の場合の発生により、前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチの前記一方と前記他方とがそれぞれ前記オン状態と前記オフ状態に制御された後に(図９：Ｓ９１９)、前記入力電圧検出回路(２１２４)が前記第２供給端子への前記第２の電源電圧の供給を検出する第６の場合が発生する(図９：Ｓ９１４)。
前記第６の場合の発生に応答して、前記第３の場合と同様に前記制御回路は、前記制御回路に事前に設定された前記優先順序に従って前記第１電源スイッチと前記第２電源スイッチの前記一方と前記他方とをそれぞれ前記オン状態と前記オフ状態に制御することを特徴とするものである(図９：Ｓ９１５)。
具体的な実施の形態では、前記第１の場合の発生により、前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチとがそれぞれ前記オン状態と前記オフ状態に制御された後に(図１０：Ｓ９０５)、前記入力電圧検出回路(２１２４)が前記第２供給端子への前記第２の電源電圧の供給を検出する第４の場合が発生する(図１０：Ｓ１０００)。
前記第４の場合の発生に応答して、前記半導体集積回路は前記第１外部負荷としての前記他の半導体集積回路に前記第４の場合の発生を通知することが可能とされる(図８：Ｓ１００１)。
前記第４の場合の前記発生の第１の通知に応答して、前記他の半導体集積回路から前記半導体集積回路に供給される第１の指示に従って、前記制御回路は前記第１電源スイッチと前記第２電源スイッチとを制御するものである(図１０：Ｓ１００１−１００２)。
前記第１の指示に従って、前記制御回路は、前記第１電源スイッチと前記第２電源スイッチとをそれぞれオン状態とオフ状態に制御するか(図１０：Ｓ９０５)、もしくは前記第１電源スイッチと前記第２電源スイッチとをそれぞれオフ状態とオン状態に制御する(図１０：Ｓ１００２)。
前記第２の場合の発生により、前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチとがそれぞれ前記オフ状態と前記オン状態に制御された後に(図１０：Ｓ９０７)、前記入力電圧検出回路(２１２４)が前記第１供給端子への前記第１の電源電圧の供給を検出する第５の場合が発生する(図１０：Ｓ９１２)。
前記第５の場合の発生に応答して、前記半導体集積回路は前記第１外部負荷としての前記他の半導体集積回路に前記第５の場合の発生を通知することが可能とされる(図１０：Ｓ１００３)。
前記第５の場合の前記発生の第２の通知に応答して、前記他の半導体集積回路から前記半導体集積回路に供給される第２の指示に従って、前記制御回路は前記第１電源スイッチと前記第２電源スイッチとを制御するものである(図１０：Ｓ１００４−１００５)。
前記第２の指示に従って、前記制御回路は、前記第１電源スイッチと前記第２電源スイッチとをそれぞれオフ状態とオン状態とに制御するか(図１０：Ｓ９０７)、もしくは前記第１電源スイッチと前記第２電源スイッチとをそれぞれオン状態とオフ状態に制御する(図１０：Ｓ１００５)。
前記第３の場合の発生により、前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチの前記一方と前記他方とがそれぞれ前記オン状態と前記オフ状態とに制御された後に(図１０：Ｓ９０９)、前記入力電圧検出回路(２１２４)が前記第２供給端子への前記第２の電源電圧の供給を検出する第６の場合が発生する(図１０：Ｓ９１４)。
前記第６の場合の発生に応答して、前記半導体集積回路は前記第１外部負荷としての前記他の半導体集積回路に前記第６の場合の発生を通知することが可能とされる(図１０：Ｓ１００６)。
前記第６の場合の前記発生の第３の通知に応答して、前記他の半導体集積回路から前記半導体集積回路に供給される第３の指示に従って、前記制御回路は前記第１電源スイッチと前記第２電源スイッチとを制御するものである(図１０：Ｓ１００７−１００８)。
前記第３の指示に従って、前記制御回路は、前記第１電源スイッチと前記第２電源スイッチとをそれぞれオン状態とオフ状態とに制御するか(図１０：Ｓ９０９)、もしくは前記第１電源スイッチと前記第２電源スイッチとをそれぞれオフ状態とオン状態に制御することを特徴とするものである(図１０：Ｓ１００８)。
より具体的な実施の形態による半導体集積回路(２１２)は、前記第１供給端子(Ｔ１)と前記第１電源スイッチ(ＳＷ１、ＳＷ２)との間に並列接続された降圧ＤＣ−ＤＣコンバータ(２１２１)とリニア・レギュレータ(２１２２)を更に具備する。
前記リニア・レギュレータは、前記第１供給端子への前記第１の電源電圧の前記供給による電源投入直後に即座動作するシリーズレギュレータとして動作するものである。
前記降圧ＤＣ−ＤＣコンバータ２１２１は、前記リニア・レギュレータよりも高い電力効率を有するスイッチングレギュレータとして動作することを特徴とするものである(図２参照)。
最も具体的な実施の形態は、前記第１供給端子(Ｔ１)に第１ショットキーダイオード(Ｄ１)を介してワイヤレス給電の電源電圧と第２ショットキーダイオード(Ｄ２)を介してＡＣ電源接続インターフェース(２４)のＡＣ−ＤＣ変換電源電圧とが供給可能なように、前記第１供給端子(Ｔ１)が構成されたものである。
前記第２供給端子(Ｔ２)にＵＳＢ接続インターフェース(２３)のＵＳＢ電源電圧が供給可能なように、前記第２供給端子(Ｔ２)が構成されたことを特徴とするものである(図２参照)。
〔２〕別の観点の代表的な実施の形態は、第１の電源電圧が供給可能である第１供給端子(Ｔ１)と、第２の電源電圧が供給可能である第２供給端子(Ｔ２)と、前記第１供給端子と前記第２供給端子とに接続された入力電圧選択回路(２１２４)と、第１電源スイッチ(ＳＷ１、ＳＷ２)と、第２電源スイッチ(ＳＷ３)とを具備する半導体集積回路(２１２)の動作方法である(図２参照)。
前記入力電圧選択回路(２１２４)は、パワーオンリセット回路(２１２４４)と入力電圧検出回路(２１２４８)と制御回路(２１２４５、２１２４６)とパワーオンリセット補助回路(２１２４Ｘ)とを含む(図６参照)。
前記パワーオンリセット回路のパワーオンリセット動作終了時に前記第１と第２のいずれか電源電圧の前記第１と第２のいずれかの供給端子への供給を前記入力電圧検出回路が検出する場合には、その検出に応答した前記制御回路は前記第１および第２の電源スイッチのうちの供給が検出された供給端子に対応する電源スイッチをオン状態に制御する。
前記パワーオンリセット回路のパワーオンリセット動作終了時に前記第１および第２の電源電圧の両者の前記第１および第２の供給端子の両者への供給を前記入力電圧検出回路が検出する場合には、その検出に応答した前記制御回路は前記第１および第２の電源スイッチのうちの事前に設定された優先順序の高い優先順序を持った電源スイッチをオン状態に制御する。
前記高い優先順序を持った前記電源スイッチが前記オン状態に制御された後に、前記パワーオンリセット補助回路(２１２４Ｘ)は前記第１および第２の電源電圧のうちの前記高い優先順序を持った前記電源スイッチに供給された電源電圧の停電を検出するものである。
前記パワーオンリセット補助回路(２１２４Ｘ)による前記停電の検出結果に応答して、前記パワーオンリセット回路は他のパワーオンリセット動作を実行するものである。
前記パワーオンリセット回路の前記他のパワーオンリセット動作の終了時において、前記制御回路は前記第１および第２の電源スイッチのうち前記事前に設定された優先順序の低い優先順序を持った電源スイッチをオン状態に制御するものである(図６参照)。
前記実施の形態の半導体集積回路(２１２)によれば、停電に応答して複数の電源から使用電源を再度選択する自動選択を実行することができる。
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
［実施の形態１］
《多機能携帯電話の構成》
図１は、実施の形態１によるバッテリー充電制御のための半導体集積回路２１２が搭載された多機能携帯電話の構成を示す図である。
図１に示した多機能携帯電話は、送電回路１と受電回路２と受電側システム３とによって構成されている。特に図１に示した多機能携帯電話では、送電側アンテナコイル１３からのＲＦ信号が受信側アンテナコイル２５によって受信されることにより２次電池２６の充電と受電側システム３への電源供給とが実行される。
《送信側の送電回路》
図１に示したように、ワイヤレス電力伝送システムの送信側の送電回路１にはＡＣアダプタ１０を介してＡＣ電源が供給される。送電回路１は、マイクロコントローラユニット(ＭＣＵ)１１と送電制御回路１２とによって構成され、マイクロコントローラユニット(ＭＣＵ)１１は認証処理機能１１１と暗号処理機能１１２とを有し、送電制御回路１２は整流回路１２１とＲＦドライバ１２２を含み、ＲＦドライバ１２２は送電側アンテナコイル１３と接続される。
ＡＣアダプタ１０を介して供給されるＡＣ電源が整流回路１２１によって整流・平滑されることによって生成されるＤＣ電源電圧が、送電回路１のマイクロコントローラユニット(ＭＣＵ)１１とＲＦドライバ１２２等とに供給される。送電回路１のマイクロコントローラユニット(ＭＣＵ)１１の認証処理機能１１１と暗号処理機能１１２とは、受電回路２である多機能携帯電話のユーザーが正当な使用権利を有するユーザーか否か等を判断するための相互認証処理と通信データの改竄を防止するための暗号処理とをそれぞれ実行するものである。すなわち、送電回路１のマイクロコントローラユニット(ＭＣＵ)１１は、受電回路２に含まれるマイクロコントローラユニット(ＭＣＵ)２２の認証処理機能２２１と暗号処理機能２２２との間の通信プロトコルに関する暗号鍵の生成と保持と更新と削除等に関係する鍵管理動作を実行するものである。
その結果、送電回路１のマイクロコントローラユニット(ＭＣＵ)１１によって受電回路２である多機能携帯電話のユーザーが正当な使用権利を有するユーザーであることが判定されると、ＲＦドライバ１２２は図示しないＲＦ発振器から生成されるＲＦ発振出力信号に応答して送電側アンテナコイル１３に供給されるＲＦ駆動信号を生成する。更に、送電回路１のマイクロコントローラユニット(ＭＣＵ)１１からの認証処理と暗号処理との通信データは、ＲＦドライバ１２２と送電側アンテナコイル１３と受電側アンテナコイル２５を介して受電回路２に供給される。
《受信側の受電回路》
図１に示したように、ワイヤレス電力伝送システムの受信側の受電回路２は受電制御回路２１とマイクロコントローラユニット(ＭＣＵ)２２とによって構成され、マイクロコントローラユニット(ＭＣＵ)２２は認証処理機能２２１と暗号処理機能２２２を有し、受電制御回路２１は整流回路２１１とバッテリー充電制御のための半導体集積回路２１２とを含むものである。
図１に示したワイヤレス電力伝送システムでは、最初に送電回路１のマイクロコントローラユニット(ＭＣＵ)１１と受電回路２のマイクロコントローラユニット(ＭＣＵ)２２との間で上述した通信プロトコルに従った通信が、送電側アンテナコイル１３と受電側アンテナコイル２５とを介して実行される。この通信のために、受電回路２では、受電制御回路２１とマイクロコントローラユニット(ＭＣＵ)２２との間でシリアル通信と電源供給等が可能とされたものである。送電回路１のマイクロコントローラユニット(ＭＣＵ)１１によって受電回路２である多機能携帯電話のユーザーが正当な使用権利を有するユーザーであることが判定されると、ＲＦドライバ１２２から生成されるＲＦ駆動信号が受電回路２に送電側アンテナコイル１３と受電側アンテナコイル２５とを介して供給される。
送電側アンテナコイル１３と受電側アンテナコイル２５とを介して供給されるＲＦ駆動信号が整流回路２１１によって整流・平滑されることによって生成されるＤＣ電源電圧が、半導体集積回路２１２とマイクロコントローラユニット(ＭＣＵ)２２とに供給される。整流回路２１１から半導体集積回路２１２に供給されるＤＣ電源電圧は、２次電池２６の充電に使用されるとともに受電側システム３の電源供給にも使用される。
ワイヤレス電力伝送システムの受信側が多機能携帯電話である場合には、受電側システム３はアプリケーションプロセッサやベースバンドプロセッサや液晶表示ドライバＩＣやＲＦ信号処理半導体集積回路(ＲＦＩＣ)やメインメモリやフラッシュメモリ等の不揮発性メモリ等を含むものである。
また、ワイヤレス電力伝送システムの受信側がタブレットＰＣのような携帯型パーソナルコンピュータである場合には、受電側システム３は中央処理ユニット(ＣＰＵ)とハードディスク置き換えの大規模記憶容量のフラッシュメモリストレージを更に含むものである。
更にバッテリー充電制御とシステム電源供給のための半導体集積回路２１２には、整流回路２１１により生成されるＤＣ電源電圧以外にも、ＵＳＢ接続インターフェース２３からのＵＳＢ電源電圧とＡＣ電源接続インターフェース２４からのＡＣ電源電圧の整流・平滑により生成されるＡＣ−ＤＣ変換電源電圧とが供給可能とされる。従って、バッテリー充電制御とシステム電源供給とのための半導体集積回路２１２は、整流回路２１１のＤＣ電源電圧とＵＳＢ接続インターフェース２３のＵＳＢ電源電圧とＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧の複数の電源電圧からバッテリー充電制御とシステム電源供給のための電源電圧を自動選択する機能を有するものである。尚、ＵＳＢは、Universal Serial Busの略である。
《バッテリー充電制御のための半導体集積回路の構成》
図２は、図１に示した実施の形態１によるバッテリー充電制御のための半導体集積回路２１２の構成を示す図である。
図２に示すように、バッテリー充電制御とシステム電源供給のための半導体集積回路２１２は、降圧ＤＣ−ＤＣコンバータ２１２１とリニア・レギュレータ２１２２とＵＳＢ種別検出回路２１２３と入力電圧検出回路２１２４と外部インターフェース２１２５と内蔵レギュレータ２１２６とゲート駆動制御回路２１２７とを含んでいる。更に、バッテリー充電制御とシステム電源供給のための半導体集積回路２１２は、ＰチャネルＭＯＳトランジスタＭｐ０とスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４とを含んでいる。
第１入力電圧１の供給端子Ｔ１には第１ショットキーダイオードＤ１を介して送電回路１のワイヤレス給電の電源電圧と第２ショットキーダイオードＤ２を介してＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧とが供給され、第２入力電圧２の供給端子Ｔ２にはＵＳＢ接続インターフェース２３のＵＳＢ電源電圧が供給される。ショットキーダイオードＤ１、Ｄ２は、送電回路１のワイヤレス給電の電源電圧とＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧との間で逆流防止素子として機能する一方、ＰＮ接合ダイオードと比較して低い順方向電圧で電源電圧を伝達する電圧伝達素子として機能する。尚、送電回路１のワイヤレス給電の電源電圧は５．５ボルトから２０ボルトの電圧であり、ＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧は略７ボルトの電圧であり、ＵＳＢ接続インターフェース２３のＵＳＢ電源電圧は５ボルトの電圧である。
降圧ＤＣ−ＤＣコンバータ２１２１には、外部端子ＤＤＯＵＴ１(Ｔ５)、ＤＤＯＵＴ２(Ｔ６)を介してインダクターＬ１と容量Ｃ１とが接続されている。従って、降圧ＤＣ−ＤＣコンバータ２１２１はリニア・レギュレータ２１２２よりも電源投入時の起動が遅いが、リニア・レギュレータ２１２２よりも高い電力効率を有するスイッチングレギュレータとして動作する。一方、リニア・レギュレータ２１２２は、電源投入の直後に即座に動作するシリーズレギュレータとして動作するものである。
すなわち、降圧ＤＣ−ＤＣコンバータ２１２１とリニア・レギュレータ２１２２は、５．５ボルトから２０ボルトの送電回路１のワイヤレス給電の電源電圧もしくは略７ボルトのＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧から３．５ボルトから５ボルトのシステム供給電圧を生成する。従って、降圧ＤＣ−ＤＣコンバータ２１２１とリニア・レギュレータ２１２２からの５ボルトのシステム供給電圧は、スイッチＳＷ２、ＳＷ４と外部端子ＳＹＳ(Ｔ４)とを介して受電側システム３に供給される一方、５ボルトのＵＳＢ接続インターフェース２３のＵＳＢ電源電圧は、スイッチＳＷ３と外部端子ＳＹＳ(Ｔ４)とを介して受電側システム３に供給される。
ＵＳＢ種別検出回路２１２３は、ＵＳＢ接続インターフェース２３の差動データ信号Ｄ＋、Ｄ−のビットレートもしくは第２入力電圧２の供給端子Ｔ２の給電能力からＵＳＢ接続インターフェース２３がＵＳＢ１．１またはＵＳＢ１．０とＵＳＢ２．０とＵＳＢ３．０とのいずれの種別であるかを検出する。
入力電圧検出回路２１２４は起動時の動作モード選択のために第１入力電圧１の供給端子Ｔ１の電圧検出と第２入力電圧２の供給端子Ｔ２の供給端子の電圧検出とを実行して、更にスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４のオンオフ制御と降圧ＤＣ−ＤＣコンバータ２１２１、内蔵レギュレータ２１２６、ゲート駆動制御回路２１２７の制御とを実行する。更に入力電圧検出回路２１２４は、ＵＳＢ種別検出回路２１２３の制御を実行するとともに外部インターフェース２１２５を介してＵＳＢ種別検出回路２１２３によるＵＳＢ種別検出データをマイクロコントローラユニット(ＭＣＵ)２２と受電側システム３とに供給する機能を有するものである。
従って、外部インターフェース２１２５は、受電側システム３およびマイクロコントローラユニット(ＭＣＵ)２２とクロックおよびシリアルデータの双方向通信を実行する。
内蔵レギュレータ２１２６には、降圧ＤＣ−ＤＣコンバータ２１２１またはリニア・レギュレータ２１２２を介して送電回路１のワイヤレス給電の電源電圧またはＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧が供給されるか、もしくはＵＳＢ接続インターフェース２３のＵＳＢ電源電圧が供給される。その結果、内蔵レギュレータ２１２６から１．８ボルトの動作電圧ＶＤＤ１８と３．０ボルトの動作電圧ＶＤＤ３０とが生成され、マイクロコントローラユニット(ＭＣＵ)２２に供給される。
ＰチャネルＭＯＳトランジスタＭｐ０は入力電圧検出回路２１２４およびゲート駆動制御回路２１２７によってオン状態に駆動制御されることによって、外部端子ＳＹＳ(Ｔ４)の３．５ボルト〜５ボルトのシステム供給電圧を外部端子ＢＡＴ(Ｔ３)を介して２次電池２６に供給することで、２次電池２６の充電が実行される。例えば、２次電池２６は多機能携帯電話等に内蔵されるリチウムイオン電池であって、その充電電流は略０．５Ａ〜１．０の比較的大きな電流となる。
更にゲート駆動制御回路２１２７は、ＰチャネルＭＯＳトランジスタＭｐ０が外部端子ＳＹＳ(Ｔ４)と外部端子ＢＡＴ(Ｔ３)との間で双方向に導通するようにＰチャネルＭＯＳトランジスタＭｐ０のゲートを駆動する出力信号を生成する。従って、２次電池２６の充電が実行される期間では外部端子ＳＹＳ(Ｔ４)から外部端子ＢＡＴ(Ｔ３)へ２次電池２６の充電電流が流される一方、それと反対に２次電池２６の放電によるバッテリー動作期間では外部端子ＢＡＴ(Ｔ３)から外部端子ＳＹＳ(Ｔ４)へ２次電池２６の放電電流が流されるものである。また更にゲート駆動制御回路２１２７は、２次電池２６の充電動作と放電動作との間に充電電流と放電電流との電流制御を実行することよって過充電と過放電とを防止する機能を有するものである。
《半導体集積回路の外部端子の機能》
図３は、図２に示した実施の形態１によるバッテリー充電制御のための半導体集積回路２１２の外部端子の機能を示す図である。
図３に示すように、第１入力電圧１の外部供給端子は、第１ショットキーダイオードＤ１または第２ショットキーダイオードＤ２を介して送電回路１のワイヤレス給電の電源電圧またはＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧を供給する機能を有するものである。
更に、第２入力電圧２の外部供給端子は、ＵＳＢ接続インターフェース２３のＵＳＢ電源電圧を供給する機能を有している。
差動データ信号Ｄ＋の外部供給端子は、ＵＳＢ接続インターフェース２３の差動データの非反転入力信号Ｄ＋を供給する機能を有する。
更に、差動データ信号Ｄ−の外部供給端子は、ＵＳＢ接続インターフェース２３の差動データの反転入力信号Ｄ−を供給する機能を有する。
クロックの外部入出力端子は、外部インターフェース２１２５のクロックの双方向通信を実行する機能を有する。
更にシリアルデータの外部入出力端子は、外部インターフェース２１２５のシリアルデータの双方向通信を実行する機能を有する。
外部端子ＤＤＯＵＴ１は、降圧ＤＣ−ＤＣコンバータ２１２１でのスイッチングレギュレータ動作によるスイッチング出力信号を出力する機能を有する。
更に、外部端子ＤＤＯＵＴ２は、インダクターＬ１と容量Ｃ１とから構成されるローパスフィルタを通過した降圧ＤＣ−ＤＣコンバータ２１２１の出力電圧を出力する機能を有する。
外部端子ＳＹＳは、受電側システム３へ電源電圧を出力する機能を有する。
外部端子ＢＡＴは、２次電池２６を接続する機能を有する。
外部端子ＶＤＤ１８は、１．８ボルトの動作電圧ＶＤＤ１８をマイクロコントローラユニット(ＭＣＵ)２２に出力する機能を有する。
外部端子ＶＤＤ３０は、３．０ボルトの動作電圧ＶＤＤ３０をマイクロコントローラユニット(ＭＣＵ)２２に出力する機能を有する。
《本発明の比較参考例による入力電圧検出回路の構成》
図４は、本発明の比較参考例として本発明に先立って本発明者によって検討された半導体集積回路２１２の起動時の動作モード選択のための入力電圧検出回路２１２４の構成を示す図である。
図４に示すように、本発明の比較参考例による入力電圧検出回路２１２４は、リニア・レギュレータ２１２４１と入力電圧選択スイッチ２１２４２と電圧比較・選択回路２１２４３と第１基準電圧発生回路Ｒｅｆ＿Ｇｅｎ１と第１バッファ回路ＢＡ１と第２バッファ回路ＢＡ２とパワーオンリセット回路２１２４４とを含んでいる。更に入力電圧検出回路２１２４は、制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６とクロック発生回路２１２４７と入力電圧検出回路２１２４８とゲート駆動回路２１２４９とを含んでいる。
図４の左上部に示したように、第１入力電圧１の供給端子Ｔ１には送電回路１のワイヤレス給電の電源電圧とＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧とが供給され、第２入力電圧２の供給端子Ｔ２にはＵＳＢ接続インターフェース２３のＵＳＢ電源電圧が供給される。
第１入力電圧１の供給端子Ｔ１の５．５ボルトから２０ボルトの電圧を有するワイヤレス給電の電源電圧またはＡＣ−ＤＣ変換電源電圧はリニア・レギュレータ２１２４１によって略５ボルトの出力電源電圧Ｖｏｕｔに変換され、略５ボルトの出力電源電圧Ｖｏｕｔは入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１のソースとゲート駆動回路２１２４９とに供給される。
第２入力電圧２の供給端子Ｔ２に供給される５ボルトの電圧を有するＵＳＢ接続インターフェース２３のＵＳＢ電源電圧は、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ２のソースに供給される。
入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１のゲートはゲート駆動回路２１２４９の第１ゲート駆動出力信号Ｍｐ１＿Ｇによって駆動され、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ２のゲートはゲート駆動回路２１２４９の第２ゲート駆動出力信号Ｍｐ２＿Ｇによって駆動される。電源投入時の以下に詳述するパワーオンリセット期間ではゲート駆動回路２１２４９の第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとはともにローレベルに設定されるので、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはともにオン状態に制御される。
電圧比較・選択回路２１２４３はＰチャネルＭＯＳトランジスタＭｐ３とＰチャネルＭＯＳトランジスタＭｐ４と差動増幅器ＤＡ１とによって構成されることによって、第１ノードＮｏｄｅ１の電圧と第２ノードＮｏｄｅ２の電圧を比較して、第１ノードＮｏｄｅ１の電圧と第２ノードＮｏｄｅ２の電圧との高い電圧を選択して出力電圧Ｖｃｃとして生成する。第１ノードＮｏｄｅ１はＰチャネルＭＯＳトランジスタＭｐ３のソースと差動増幅器ＤＡ１の反転入力端子−とに接続され、第２ノードＮｏｄｅ２はＰチャネルＭＯＳトランジスタＭｐ４のソースと差動増幅器ＤＡ１の非反転入力端子＋とに接続される。差動増幅器ＤＡ１の非反転出力端子＋と反転出力端子−とはＰチャネルＭＯＳトランジスタＭｐ３のゲートとＰチャネルＭＯＳトランジスタＭｐ４のゲートとそれぞれ接続されて、ＰチャネルＭＯＳトランジスタＭｐ３のドレインとＰチャネルＭＯＳトランジスタＭｐ４のドレインとは共通接続され出力電圧Ｖｃｃを生成する。
電圧比較・選択回路２１２４３の出力電圧Ｖｃｃは、差動増幅器ＤＡ１と第１基準電圧発生回路Ｒｅｆ＿Ｇｅｎ１と第１バッファ回路ＢＡ１と第２バッファ回路ＢＡ２とに動作電源電圧として供給される。
第１基準電圧発生回路Ｒｅｆ＿Ｇｅｎ１は、電圧比較・選択回路２１２４３からの出力電圧Ｖｃｃを動作電源電圧として動作することによって、基準電圧ＶＲＥＦを生成する。
第１バッファ回路ＢＡ１と第２バッファ回路ＢＡ２は、第１基準電圧発生回路Ｒｅｆ＿Ｇｅｎ１から生成される基準電圧ＶＲＥＦに応答して、基準電圧ＶＲＥＦの電圧レベルに比例したアナログ回路電源電圧ＡＶＤＤとデジタル回路電源電圧ＤＶＤＤとをそれぞれ生成する。
パワーオンリセット回路２１２４４は、第２基準電圧発生回路Ｒｅｆ＿Ｇｅｎ２と差動増幅器ＤＡ２と抵抗Ｒｐと容量Ｃｐと第３バッファ回路ＢＡ３とによって構成される。パワーオンリセット回路２１２４４の第２基準電圧発生回路Ｒｅｆ＿Ｇｅｎ２と差動増幅器ＤＡ２には第２バッファ回路ＢＡ２により生成されるデジタル回路電源電圧ＤＶＤＤが供給され、差動増幅器ＤＡ２の非反転入力端子＋と反転入力端子−とにデジタル回路電源電圧ＤＶＤＤと第２基準電圧発生回路Ｒｅｆ＿Ｇｅｎ２から生成される基準電圧ＶＢＢとがそれぞれ供給される。
パワーオンリセット回路２１２４４の差動増幅器ＤＡ２の出力電圧は抵抗Ｒｐの一端に供給されて、抵抗Ｒｐの他端は容量Ｃｐの一端と第３バッファ回路ＢＡ３の入力端子とに接続されて、容量Ｃｐの他端は接地電位に接続される。パワーオンリセット期間に第３バッファ回路ＢＡ３から生成されるローレベルのパワーオンリセット信号ＰＯＲは、制御ロジック回路２１２４５の反転リセット入力端子／Ｒｅｓｅｔと入力電圧選択スイッチ制御ロジック回路２１２４６の反転リセット入力端子／Ｒｅｓｅｔとに供給される。
電圧比較・選択回路２１２４３からの出力電圧Ｖｃｃと第２バッファ回路ＢＡ２からのデジタル回路電源電圧ＤＶＤＤとが供給されるクロック発生回路２１２４７から生成されるクロック信号は、制御ロジック回路２１２４５のクロック入力端子ＣＬＫと入力電圧選択スイッチ制御ロジック回路２１２４６のクロック入力端子ＣＬＫとに供給される。
入力電圧検出回路２１２４の制御ロジック回路２１２４５は、図２の実施の形態１による半導体集積回路２１２の全体の動作を制御する。すなわち、図４に示す入力電圧検出回路２１２４に接続されたアナログ回路２１２８は、図２に示した半導体集積回路２１２の降圧ＤＣ−ＤＣコンバータ２１２１とリニア・レギュレータ２１２２とＵＳＢ種別検出回路２１２３と内蔵レギュレータ２１２６とゲート駆動制御回路２１２７とのアナログ回路を含んだものである。従って、これらのアナログ回路の動作は、全て図４に示した入力電圧検出回路２１２４の制御ロジック回路２１２４５によって制御される。尚、アナログ回路２１２８には、電圧比較・選択回路２１２４３からの出力電圧Ｖｃｃと第１バッファ回路ＢＡ１からのアナログ回路電源電圧ＡＶＤＤとが供給される。
更に入力電圧選択スイッチ制御ロジック回路２１２４６の動作も、同様に図４に示した入力電圧検出回路２１２４の制御ロジック回路２１２４５によって制御される。
また更に、図２に示したスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と内蔵レギュレータ２１２６とゲート駆動制御回路２１２７の動作も、同様に図４に示した入力電圧検出回路２１２４の制御ロジック回路２１２４５によって制御される。
入力電圧検出回路２１２４８には、電圧比較・選択回路２１２４３からの出力電圧Ｖｃｃと第１バッファ回路ＢＡ１からのアナログ回路電源電圧ＡＶＤＤとが供給される。パワーオンリセット期間の経過後において入力電圧検出回路２１２４８は、第１入力電圧１の供給端子Ｔ１のワイヤレス給電またはＡＣ−ＤＣ変換の電源電圧の電圧レベルと第２入力電圧２の供給端子Ｔ２のＵＳＢ電源電圧の電圧レベルを検出する。その結果、入力電圧検出回路２１２４８からの２ビットの電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２は、制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６とに供給される。すなわち、電圧検出出力信号Ｖｄｅｔ１は第１入力電圧１の供給端子Ｔ１へのワイヤレス給電またはＡＣ−ＤＣ変換の電源電圧の供給有無を検出したものであり、また電圧検出出力信号Ｖｄｅｔ２は第２入力電圧２の供給端子Ｔ２へのＵＳＢ電源電圧の供給有無を検出したものである。
パワーオンリセット期間の経過後に、２ビットの電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２に応答した入力電圧選択スイッチ制御ロジック回路２１２４６の出力信号によってゲート駆動回路２１２４９の第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとの一方と他方とがそれぞれローレベルとハイレベルに設定され、使用電源の自動選択が実行される。
ハイレベルの電圧検出出力信号Ｖｄｅｔ１によって第１入力電圧１の供給端子Ｔ１への電源電圧の供給が検出され、ローレベルの電圧検出出力信号Ｖｄｅｔ２によって第２入力電圧２の供給端子Ｔ２への電源電圧の非供給が検出された場合を想定する。この場合には、レベルの相違する電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２に応答して制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオン状態に制御する一方、スイッチＳＷ３をオフ状態に制御する。その結果、第１入力電圧１の供給端子Ｔ１からの供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。更にこの場合には、ゲート駆動回路２１２４９は、第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとをそれぞれローレベルとハイレベルとに設定する。更に電圧比較・選択回路２１２４３は第１ノードＮｏｄｅ１の電圧が第２ノードＮｏｄｅ２よりも高いことを検出して、第１ノードＮｏｄｅ１の第１入力電圧１の供給端子Ｔ１の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。
ローレベルの電圧検出出力信号Ｖｄｅｔ１によって第１入力電圧１の供給端子Ｔ１への電源電圧の非供給が検出され、ハイレベルの電圧検出出力信号Ｖｄｅｔ２によって第２入力電圧２の供給端子Ｔ２への電源電圧の供給が検出された場合を想定する。この場合には、レベルの相違する電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２に応答して制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオフ状態に制御する一方、スイッチＳＷ３をオン状態に制御する。その結果、第２入力電圧２の供給端子Ｔ２からの供給電圧が、スイッチＳＷ３とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。更にこの場合には、ゲート駆動回路２１２４９は、第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとをそれぞれハイレベルとローレベルとに設定する。更に電圧比較・選択回路２１２４３は第２ノードＮｏｄｅ２の電圧が第１ノードＮｏｄｅ１よりも高いことを検出して、第２ノードＮｏｄｅ２の第２入力電圧２の供給端子Ｔ２の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。
入力電圧検出回路２１２４８の２ビットの電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２により第１入力電圧１の供給端子Ｔ１へのワイヤレス給電またはＡＣ−ＤＣ変換の電源電圧の供給と第２入力電圧２の供給端子Ｔ２へのＵＳＢ電源電圧の供給とが同時に検出された場合を、想定する。この場合には、ともにハイレベルである電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２に応答して制御ロジック回路２１２４５は、リニア・レギュレータ２１２４１の略５ボルトの出力電源電圧Ｖｏｕｔの電圧レベルを調整する。
すなわち、同時に検出された第１入力電圧１の供給端子Ｔ１の供給電圧が第２入力電圧２の供給端子Ｔ２の供給電圧より優先される場合には、リニア・レギュレータ２１２４１の略５ボルトの出力電源電圧Ｖｏｕｔを第２入力電圧２の供給端子Ｔ２に供給される５ボルトの電圧を有するＵＳＢ接続インターフェース２３のＵＳＢ電源電圧よりも高い例えば５．２ボルトに設定する。更に、制御ロジック回路２１２４５によって制御されるゲート駆動回路２１２４９の第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとはローレベルとハイレベルとにそれぞれ設定される。その結果、電圧比較・選択回路２１２４３は第１ノードＮｏｄｅ１の電圧が第２ノードＮｏｄｅ２よりも高いことを検出して、第１ノードＮｏｄｅ１の第１入力電圧１の供給端子Ｔ１の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。更に制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオン状態に制御する一方、スイッチＳＷ３をオフ状態に制御する。その結果、第１入力電圧１の供給端子Ｔ１からの供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。
それと反対に、同時に検出された第１入力電圧１の供給端子Ｔ１の供給電圧よりも第２入力電圧２の供給端子Ｔ２の供給電圧が優先される場合には、リニア・レギュレータ２１２４１の略５ボルトの出力電源電圧Ｖｏｕｔを第２入力電圧２の供給端子Ｔ２に供給される５ボルトの電圧を有するＵＳＢ接続インターフェース２３のＵＳＢ電源電圧よりも低い例えば４．８ボルトに設定する。更に、制御ロジック回路２１２４５によって制御されるゲート駆動回路２１２４９の第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとはハイレベルとローレベルとにそれぞれ設定される。その結果、電圧比較・選択回路２１２４３は第２ノードＮｏｄｅ２の電圧が第１ノードＮｏｄｅ１よりも高いことを検出して、第２ノードＮｏｄｅ２の第２入力電圧２の供給端子Ｔ２の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。更に制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオフ状態に制御する一方、スイッチＳＷ３をオン状態に制御する。その結果、第２入力電圧２の供給端子Ｔ２からの供給電圧が、スイッチＳＷ３とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。
一方、パワーオンリセット期間の経過以前では、ローレベルのパワーオンリセット信号ＰＯＲに応答した入力電圧選択スイッチ制御ロジック回路２１２４６の出力信号によって、ゲート駆動回路２１２４９の第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとはともにローレベルに設定される。その結果、入力電圧選択スイッチ２１２４２に含まれたＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とは、ともにオン状態に制御される。
図５は、図４に示した本発明の比較参考例による入力電圧検出回路２１２４の動作を説明するための入力電圧検出回路２１２４の各部の波形を示す図である。
図５に示すように、期間Ｔ１では、最初に第１入力電圧１の供給端子Ｔ１への電源電圧の供給により第１入力電圧１の供給端子Ｔ１のワイヤレス給電の電源電圧の上昇が開始される。ワイヤレス給電の電源電圧が検出しきい値電圧に到達すると、入力電圧検出回路２１２４８の電圧検出出力信号Ｖｄｅｔ１がローレベルからハイレベルに変化する。
ワイヤレス電源電圧の上昇に応答して、電圧比較・選択回路２１２４３の出力電圧Ｖｃｃの上昇が開始される。更に、電圧比較・選択回路２１２４３の出力電圧Ｖｃｃの上昇に応答して、第２バッファ回路ＢＡ２から生成されるデジタル回路電源電圧ＤＶＤＤの上昇が開始される。このデジタル回路電源電圧ＤＶＤＤが第２基準電圧発生回路Ｒｅｆ＿Ｇｅｎ２の基準電圧ＶＢＢに対応する検出しきい値電圧に到達すると、パワーオンリセット回路２１２４４の差動増幅器ＤＡ２の出力がローレベルからハイレベルに変化して、時定数回路の抵抗Ｒｐと容量Ｃｐの充電によるパワーオンリセット期間が開始される。時定数回路の容量Ｃｐの端子電圧Ｖｃが第３バッファ回路ＢＡ３のしきい値電圧に対応する検出しきい値電圧に到達すると、パワーオンリセット信号ＰＯＲがローレベルからハイレベルに変化して、制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６のパワーオンリセット動作が終了される。
パワーオンリセット動作の終了によって期間Ｔ２では、入力電圧検出回路２１２４８は入力電圧検出回路２１２４８のハイレベルの電圧検出出力信号Ｖｄｅｔ１とローレベルの電圧検出出力信号Ｖｄｅｔ２とに応答するものである。従って、入力電圧選択スイッチ制御ロジック回路２１２４６とゲート駆動回路２１２４９による制御によって、第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとはローレベルとハイレベルにそれぞれ設定される。従って、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはオン状態とオフ状態とにそれぞれ制御されるので、ＵＳＢ給電はオフ状態に制御され、ワイヤレス給電はオン状態に制御され、使用電源の自動選択が実行される。
この状態で、期間Ｔ２の最後に第２入力電圧２の供給端子Ｔ２の電源電圧の供給によって、第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の電源電圧の上昇が開始される。その結果、ＵＳＢ給電の電源電圧の上昇が検出しきい値電圧に到達すると、入力電圧検出回路２１２４８の電圧検出出力信号Ｖｄｅｔ２がローレベルからハイレベルに変化する。
期間Ｔ２の最後のタイミングでは、入力電圧検出回路２１２４８からはハイレベルの両方の電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２が生成されている。しかし、制御ロジック回路２１２４５の内部ではＵＳＢ給電の優先順位よりワイヤレス給電の優先順位が高く設定されているので、期間Ｔ２の最後のタイミングではゲート駆動回路２１２４９からローレベルの第１ゲート駆動出力信号Ｍｐ１＿Ｇとハイレベルの第２ゲート駆動出力信号Ｍｐ２＿Ｇが生成されている。その結果、入力電圧選択スイッチ２１２４２では、ＰチャネルＭＯＳトランジスタＭｐ１はオン状態に維持される一方、ＰチャネルＭＯＳトランジスタＭｐ２はオフ状態に維持されているので、第１入力電圧１の供給端子Ｔ１のワイヤレス給電の電源電圧が電圧比較・選択回路２１２４３からの出力電圧Ｖｃｃとして選択される。
しかし、図５に示すように、期間Ｔ２と期間Ｔ３との切り替わりタイミングにおいて、高い方の優先順序に設定された第１入力電圧１の供給端子Ｔ１のワイヤレス給電の電源電圧の停電が発生する。従って、電圧比較・選択回路２１２４３の出力電圧Ｖｃｃと第２バッファ回路ＢＡ２のデジタル回路電源電圧ＤＶＤＤとが低下して、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐの端子電圧Ｖｃと第３バッファ回路のパワーオンリセット信号ＰＯＲも低下する。しかしながら、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐの端子電圧Ｖｃの低下は、パワーオンリセット動作を生じるには不十分なレベルである。
一方、入力電圧検出回路２１２４８に動作電源電圧として供給される電圧比較・選択回路２１２４３からの出力電圧Ｖｃｃとアナログ回路電源電圧ＡＶＤＤとの電圧レベルが低下しているので、入力電圧検出回路２１２４８から生成される電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２の電圧レベルも同様に低下する。従って、図５に示したように、ゲート駆動回路２１２４９から生成される第２ゲート駆動出力信号Ｍｐ２＿Ｇがハイレベルからローレベルに変化するので、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ２がオフ状態からオン状態に変化する。その時点で、ハイレベルである第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の電源電圧が、ＰチャネルＭＯＳトランジスタＭｐ２のソース・ドレイン経路を介して、電圧比較・選択回路２１２４３の第２ノードＮｏｄｅ２に伝達される。この時点では、電圧比較・選択回路２１２４３の第１ノードＮｏｄｅ１の電圧は、第１入力電圧１の供給端子Ｔ１でのワイヤレス給電の電源電圧の停電によって低レベルとなっている。その結果、電圧比較・選択回路２１２４３は第２ノードＮｏｄｅ２のＵＳＢ給電の電源電圧を選択してその出力電圧Ｖｃｃとして生成するで、図５に示すように電圧比較・選択回路２１２４３の出力電圧Ｖｃｃが低レベルから高レベルに急激に変化する。従って、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐの端子電圧Ｖｃと第３バッファ回路のパワーオンリセット信号ＰＯＲとは、若干上昇する。
電圧比較・選択回路２１２４３の出力電圧Ｖｃｃの高レベルへの回復により入力電圧検出回路２１２４８の電圧検出出力信号Ｖｄｅｔ２もローレベルからハイレベルへ回復するので、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ２がオン状態からオフ状態に変化する。その結果、ハイレベルである第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の電源電圧が、ＰチャネルＭＯＳトランジスタＭｐ２のソース・ドレイン経路を介して、電圧比較・選択回路２１２４３の第２ノードＮｏｄｅ２に伝達されなくなる。従って、図５に示すように、電圧比較・選択回路２１２４３の出力電圧Ｖｃｃと第２バッファ回路ＢＡ２のデジタル回路電源電圧ＤＶＤＤは、再び低下を開始する。その結果、入力電圧検出回路２１２４８の電圧検出出力信号Ｖｄｅｔ２の電圧レベルとゲート駆動回路２１２４９の第２ゲート駆動出力信号Ｍｐ２＿Ｇは低下するので、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ２がオフ状態からオン状態に変化して、電圧比較・選択回路２１２４３の出力電圧Ｖｃｃが低レベルから高レベルに急激に変化する。それ以降、図５に示すように、図４に示した本発明の比較参考例による入力電圧検出回路２１２４は、同様な動作を反復するものとなる。
その結果、冒頭で説明したように高い方の優先順序に設定された第１入力電圧１の供給端子Ｔ１のワイヤレス給電の電源電圧の停電に応答して、パワーオンリセット回路２１２４４によるパワーオンリセット動作が不完全に実行されるものとなる。従って、複数の電源で高い方の優先順序に設定された電源電圧の停電に応答して、複数の電源から使用電源を再度選択する自動選択を実行することが困難となるものである。
《実施の形態１による入力電圧検出回路の構成》
図６は、図２に示した実施の形態１によるバッテリー充電制御のための半導体集積回路２１２の起動時の動作モード選択のための入力電圧検出回路２１２４の構成を示す図である。
図６に示す実施の形態１による入力電圧検出回路２１２４が図４に示した本発明の比較参考例による入力電圧検出回路２１２４と相違するのは、下記の点である。
すなわち、図６に示す実施の形態１による入力電圧検出回路２１２４には、図４の本発明の比較参考例による入力電圧検出回路２１２４に含まれていなかったパワーオンリセット補助回路２１２４Ｘが追加されている。
図６に示す実施の形態１による入力電圧検出回路２１２４に追加されたパワーオンリセット補助回路２１２４Ｘは、第３基準電圧発生回路Ｒｅｆ＿Ｇｅｎ３と第４基準電圧発生回路Ｒｅｆ＿Ｇｅｎ４と２個の差動増幅器ＤＡ３、ＤＡ４と２個のＮチャネルＭＯＳトランジスタＭｎ１、Ｍｎ２とによって構成されている。
第１入力電圧１の供給端子Ｔ１の電源電圧は、リニア・レギュレータ２１２４１と入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とを介して、パワーオンリセット補助回路２１２４Ｘの第４基準電圧発生回路Ｒｅｆ＿Ｇｅｎ４と差動増幅器ＤＡ４とに動作電源電圧として供給される。尚、第１入力電圧１の供給端子Ｔ１の電源電圧は、送電回路１からのワイヤレス給電の電源電圧またはＡＣ電源接続インターフェース２４からのＡＣ−ＤＣ変換の電源電圧である。第４基準電圧発生回路Ｒｅｆ＿Ｇｅｎ４は、第１入力電圧１の供給端子Ｔ１の電源電圧を動作電源電圧として動作することによって基準電圧を生成する。差動増幅器ＤＡ４の反転入力端子−と非反転入力端子＋とにデジタル回路電源電圧ＤＶＤＤと第４基準電圧発生回路Ｒｅｆ＿Ｇｅｎ４から生成される基準電圧とがそれぞれ供給され、差動増幅器ＤＡ４の出力端子はＮチャネルＭＯＳトランジスタＭｎ２のゲートに供給される。ＮチャネルＭＯＳトランジスタＭｎ２のソースとドレインは、接地電位とパワーオンリセット回路２１２４４の抵抗Ｒｐと容量Ｃｐの共通接続ノードとにそれぞれ接続されている。
また第２入力電圧２の供給端子Ｔ２の電源電圧は、パワーオンリセット補助回路２１２４Ｘの第３基準電圧発生回路Ｒｅｆ＿Ｇｅｎ３と差動増幅器ＤＡ３とに動作電源電圧として供給される。尚、第２入力電圧２の供給端子Ｔ２の電源電圧は、ＵＳＢ接続インターフェース２３からの電源電圧である。第３基準電圧発生回路Ｒｅｆ＿Ｇｅｎ３は、第２入力電圧２の供給端子Ｔ２の電源電圧を動作電源電圧として動作することによって基準電圧を生成する。差動増幅器ＤＡ３の反転入力端子−と非反転入力端子＋とにデジタル回路電源電圧ＤＶＤＤと第３基準電圧発生回路Ｒｅｆ＿Ｇｅｎ３から生成される基準電圧とがそれぞれ供給され、差動増幅器ＤＡ４の出力端子はＮチャネルＭＯＳトランジスタＭｎ１のゲートに供給される。ＮチャネルＭＯＳトランジスタＭｎ１のソースとドレインとは、接地電位とパワーオンリセット回路２１２４４の抵抗Ｒｐと容量Ｃｐの共通接続ノードとにそれぞれ接続されている。
図６に示した実施の形態１による入力電圧検出回路２１２４に追加されたパワーオンリセット補助回路２１２４Ｘにおいて、第３基準電圧発生回路Ｒｅｆ＿Ｇｅｎ３と差動増幅器ＤＡ３とＮチャネルＭＯＳトランジスタＭｎ１とは、ＵＳＢ給電の優先順位よりワイヤレス給電の優先順位が高く設定された場合でのワイヤレス給電の停電を検出する。尚、制御ロジック回路２１２４５の内部で、ＵＳＢ給電の優先順位よりワイヤレス給電の優先順位が高く設定されたものである。
図６に示した実施の形態１による入力電圧検出回路２１２４に追加されたパワーオンリセット補助回路２１２４Ｘにおいて、第４基準電圧発生回路Ｒｅｆ＿Ｇｅｎ４と差動増幅器ＤＡ４とＮチャネルＭＯＳトランジスタＭｎ２とは、ワイヤレス給電の優先順位よりＵＳＢ給電の優先順位が高く設定された場合でのＵＳＢ給電の停電を検出する。尚、制御ロジック回路２１２４５の内部で、ワイヤレス給電の優先順位よりＵＳＢ給電の優先順位が高く設定されたものである。
図６に示した実施の形態１による入力電圧検出回路２１２４のその他の構成に関しては、図４に示した本発明の比較参考例による入力電圧検出回路２１２４と同一であるので説明を省略する。
《実施の形態１の入力電圧検出回路の各部の波形》
図７は、図６に示す実施の形態１による入力電圧検出回路２１２４の動作を説明するための入力電圧検出回路２１２４の各部の波形を示す図である。
図７に示した図６の実施の形態１による入力電圧検出回路２１２４の各部の波形においては、期間Ｔ２と期間Ｔ３との切り替わりタイミングまでの波形は、図５に示した図４の本発明の比較参考例による入力電圧検出回路２１２４の各部の波形と同一であるので説明を省略する。
すなわち、図７に示すように期間Ｔ２と期間Ｔ３との切り替わりタイミングにおいて、高い方の優先順序に設定された第１入力電圧１の供給端子Ｔ１のワイヤレス給電の電源電圧の停電が発生する。この停電直後のタイミングにおいて、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはオン状態とオフ状態とにそれぞれ設定されている。従って、停電による第１入力電圧１の供給端子Ｔ１のワイヤレス給電の電源電圧の低下が、オン状態のＰチャネルＭＯＳトランジスタＭｐ１を介して、電圧比較・選択回路２１２４３の第１ノードＮｏｄｅ１に伝達されるものとなる。一方、電圧比較・選択回路２１２４３の第２ノードＮｏｄｅ２は接地電位であるので、電圧比較・選択回路２１２４３は第２ノードＮｏｄｅ２と比較して高レベルである第１ノードＮｏｄｅ１に伝達された第１入力電圧１の供給端子Ｔ１のワイヤレス給電の電源電圧の低下を出力電圧Ｖｃｃとして出力する。
従って、電圧比較・選択回路２１２４３の出力電圧Ｖｃｃの低下に応答して、第２バッファ回路ＢＡ２のデジタル回路電源電圧ＤＶＤＤが低下するので、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐの端子電圧Ｖｃと第３バッファ回路のパワーオンリセット信号ＰＯＲとが若干低下する。その結果、パワーオンリセット補助回路２１２４Ｘの差動増幅器ＤＡ３の反転入力端子−のデジタル回路電源電圧ＤＶＤＤが非反転入力端子＋に供給される第３基準電圧発生回路Ｒｅｆ＿Ｇｅｎ３の基準電圧よりも低レベルとなるので、差動増幅器ＤＡ３の出力信号がローレベルからハイレベルに変化する。
従って、パワーオンリセット補助回路２１２４ＸのＮチャネルＭＯＳトランジスタＭｎ１がオフ状態からオン状態となるので、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐがオン状態のＮチャネルＭＯＳトランジスタＭｎ１を介して接地電位に放電される。その結果、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐの端子電圧Ｖｃと第３バッファ回路のパワーオンリセット信号ＰＯＲが接地電位であるローレベルに変化するので、ローレベルのパワーオンリセット信号ＰＯＲの反転リセット入力端子／Ｒｅｓｅｔへの供給により制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６とがリセットされる。従って、パワーオンリセット期間が再開されて、入力電圧選択スイッチ制御ロジック回路２１２４６の出力信号に応答してゲート駆動回路２１２４９の第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇの両者はローレベルに設定される。その結果、入力電圧選択スイッチ２１２４２に含まれたＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２の両者は、オン状態に制御される。
その結果、ワイヤレス給電の停電の期間Ｔ３においては、第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の高レベルの電源電圧が、入力電圧選択スイッチ２１２４２でオン状態に制御されたＰチャネルＭＯＳトランジスタＭｐ２を介して、電圧比較・選択回路２１２４３の第２ノードＮｏｄｅ２に伝達されるものとなる。一方、電圧比較・選択回路２１２４３の第１ノードＮｏｄｅ１は接地電位であるので、電圧比較・選択回路２１２４３は第１ノードＮｏｄｅ１と比較して高レベルである第２ノードＮｏｄｅ２に伝達された第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の高レベルの電源電圧を出力電圧Ｖｃｃとして出力する。
従って、電圧比較・選択回路２１２４３の高レベルの出力電圧Ｖｃｃに応答して、第２バッファ回路ＢＡ２のデジタル回路電源電圧ＤＶＤＤも上昇するので、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐの端子電圧Ｖｃが上昇する。
時定数回路の抵抗Ｒｐと容量Ｃｐの充電によるパワーオンリセット期間が開始される。時定数回路の容量Ｃｐの端子電圧Ｖｃが第３バッファ回路ＢＡ３のしきい値電圧に対応する検出しきい値電圧に到達すると、パワーオンリセット信号ＰＯＲがローレベルからハイレベルに変化して制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６のパワーオンリセット動作が終了される。
再開されたパワーオンリセット動作の終了により期間Ｔ４では、入力電圧検出回路２１２４８はローレベルの電圧検出出力信号Ｖｄｅｔ１とハイレベルの電圧検出出力信号Ｖｄｅｔ２とを生成するものである。従って、入力電圧選択スイッチ制御ロジック回路２１２４６とゲート駆動回路２１２４９による制御によって、第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとはハイレベルとローレベルにそれぞれ設定される。従って、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはオフ状態とオン状態とにそれぞれ制御されるので、ワイヤレス給電はオフ状態に制御され、ＵＳＢ給電はオン状態に制御されて、停電に応答して複数の電源から使用電源を再度選択する自動選択が実行されるものである。
図８は、図２に示した実施の形態１による半導体集積回路２１２の入力電圧検出回路２１２４の制御ロジック回路２１２４５の内部でワイヤレス給電の優先順位よりＵＳＢ給電の優先順位が高く設定された場合のＵＳＢ給電の停電での入力電圧検出回路２１２４の各部の波形を示す図である。
図８に示すように、期間Ｔ１では、最初に第２入力電圧２の供給端子Ｔ２への電源電圧の供給により第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の電源電圧の上昇が開始される。ＵＳＢ給電の電源電圧が検出しきい値電圧に到達すると、入力電圧検出回路２１２４８の電圧検出出力信号Ｖｄｅｔ２がローレベルからハイレベルに変化する。
ＵＳＢ電源電圧の上昇に応答して、電圧比較・選択回路２１２４３の出力電圧Ｖｃｃの上昇が開始される。更に電圧比較・選択回路２１２４３の出力電圧Ｖｃｃの上昇に応答して、第２バッファ回路ＢＡ２から生成されるデジタル回路電源電圧ＤＶＤＤの上昇が開始される。このデジタル回路電源電圧ＤＶＤＤが第２基準電圧発生回路Ｒｅｆ＿Ｇｅｎ２の基準電圧ＶＢＢに対応する検出しきい値電圧に到達すると、パワーオンリセット回路２１２４４の差動増幅器ＤＡ２の出力がローレベルからハイレベルに変化して、時定数回路の抵抗Ｒｐと容量Ｃｐの充電によるパワーオンリセット期間が開始される。時定数回路の容量Ｃｐの端子電圧Ｖｃが第３バッファ回路ＢＡ３のしきい値電圧に対応する検出しきい値電圧に到達すると、パワーオンリセット信号ＰＯＲがローレベルからハイレベルに変化して、制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６のパワーオンリセット動作が終了される。
パワーオンリセット動作の終了によって期間Ｔ２では、入力電圧検出回路２１２４８は入力電圧検出回路２１２４８のローレベルの電圧検出出力信号Ｖｄｅｔ１とハイレベルの電圧検出出力信号Ｖｄｅｔ２とに応答するものである。従って、入力電圧選択スイッチ制御ロジック回路２１２４６とゲート駆動回路２１２４９による制御によって、第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとはハイレベルとローレベルにそれぞれ設定される。従って、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはオフ状態とオン状態とにそれぞれ制御されるので、ワイヤレス給電はオフ状態に制御され、ＵＳＢ給電はオン状態に制御され、使用電源の自動選択が実行される。
この状態で、期間Ｔ２の最後に第１入力電圧１の供給端子Ｔ１の電源電圧の供給によって、第１入力電圧１の供給端子Ｔ１のワイヤレス給電の電源電圧の上昇が開始される。その結果、ワイヤレス給電の電源電圧の上昇が検出しきい値電圧に到達すると、入力電圧検出回路２１２４８の電圧検出出力信号Ｖｄｅｔ１が、ローレベルからハイレベルに変化する。
期間Ｔ２の最後のタイミングでは、入力電圧検出回路２１２４８からはハイレベルの両方の電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２が生成されている。しかし、制御ロジック回路２１２４５の内部ではワイヤレス給電の優先順位よりＵＳＢ給電の優先順位が高く設定されているので、期間Ｔ２の最後のタイミングではゲート駆動回路２１２４９からハイレベルの第１ゲート駆動出力信号Ｍｐ１＿Ｇとローレベルの第２ゲート駆動出力信号Ｍｐ２＿Ｇが生成されている。その結果、入力電圧選択スイッチ２１２４２では、ＰチャネルＭＯＳトランジスタＭｐ２はオン状態に維持される一方、ＰチャネルＭＯＳトランジスタＭｐ１はオフ状態に維持されているので、第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の電源電圧が電圧比較・選択回路２１２４３からの出力電圧Ｖｃｃとして選択される。
しかし、図８に示したように期間Ｔ２と期間Ｔ３との切り替わりタイミングにおいて、高い方の優先順序に設定された第１入力電圧１の供給端子Ｔ１のＵＳＢ給電の電源電圧の停電が発生する。この停電の直後のタイミングにおいて、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはオフ状態とオン状態とにそれぞれ設定されている。従って、停電による第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の電源電圧の低下が、オン状態のＰチャネルＭＯＳトランジスタＭｐ２を介して、電圧比較・選択回路２１２４３の第２ノードＮｏｄｅ２に伝達されるものとなる。一方、電圧比較・選択回路２１２４３の第１ノードＮｏｄｅ１は接地電位であるので、電圧比較・選択回路２１２４３は第１ノードＮｏｄｅ１と比較して高レベルである第２ノードＮｏｄｅ２に伝達された第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の電源電圧の低下を出力電圧Ｖｃｃとして出力する。
従って、電圧比較・選択回路２１２４３の出力電圧Ｖｃｃの低下に応答して、第２バッファ回路ＢＡ２のデジタル回路電源電圧ＤＶＤＤが低下するので、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐの端子電圧Ｖｃと第３バッファ回路のパワーオンリセット信号ＰＯＲとが若干低下する。その結果、パワーオンリセット補助回路２１２４Ｘの差動増幅器ＤＡ４の反転入力端子−のデジタル回路電源電圧ＤＶＤＤが非反転入力端子＋に供給される第４基準電圧発生回路Ｒｅｆ＿Ｇｅｎ４の基準電圧よりも低レベルとなるので、差動増幅器ＤＡ４の出力信号がローレベルからハイレベルに変化する。
従って、パワーオンリセット補助回路２１２４ＸのＮチャネルＭＯＳトランジスタＭｎ２がオフ状態からオン状態となるので、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐがオン状態のＮチャネルＭＯＳトランジスタＭｎ２を介して接地電位に放電される。その結果、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐの端子電圧Ｖｃと第３バッファ回路のパワーオンリセット信号ＰＯＲが接地電位であるローレベルに変化するので、ローレベルのパワーオンリセット信号ＰＯＲの反転リセット入力端子／Ｒｅｓｅｔへの供給により制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６とがリセットされる。従って、パワーオンリセット期間が再開されて、入力電圧選択スイッチ制御ロジック回路２１２４６の出力信号に応答してゲート駆動回路２１２４９の第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇの両者はローレベルに設定される。その結果、入力電圧選択スイッチ２１２４２に含まれたＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２の両者は、オン状態に制御される。
従って、ワイヤレス給電の停電の期間Ｔ３においては、第１入力電圧１の供給端子Ｔ１のワイヤレス給電の高レベルの電源電圧が、入力電圧選択スイッチ２１２４２でオン状態に制御されたＰチャネルＭＯＳトランジスタＭｐ１を介して、電圧比較・選択回路２１２４３の第１ノードＮｏｄｅ１に伝達されるものとなる。一方、電圧比較・選択回路２１２４３の第２ノードＮｏｄｅ２は接地電位であるので、電圧比較・選択回路２１２４３は第２ノードＮｏｄｅ２と比較して高レベルである第１ノードＮｏｄｅ１に伝達された第１入力電圧１の供給端子Ｔ１のワイヤレス給電の高レベルの電源電圧を出力電圧Ｖｃｃとして出力する。
従って、電圧比較・選択回路２１２４３の高レベルの出力電圧Ｖｃｃに応答して、第２バッファ回路ＢＡ２のデジタル回路電源電圧ＤＶＤＤも上昇するので、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐの端子電圧Ｖｃが上昇する。
時定数回路の抵抗Ｒｐと容量Ｃｐの充電によるパワーオンリセット期間が開始される。時定数回路の容量Ｃｐの端子電圧Ｖｃが第３バッファ回路ＢＡ３のしきい値電圧に対応する検出しきい値電圧に到達すると、パワーオンリセット信号ＰＯＲがローレベルからハイレベルに変化して制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６のパワーオンリセット動作が終了される。
再開されたパワーオンリセット動作の終了により期間Ｔ４では、入力電圧検出回路２１２４８はハイレベルの電圧検出出力信号Ｖｄｅｔ１とローレベルの電圧検出出力信号Ｖｄｅｔ２とを生成するものである。従って、入力電圧選択スイッチ制御ロジック回路２１２４６とゲート駆動回路２１２４９による制御によって、第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとはローレベルとハイレベルにそれぞれ設定される。従って、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはオン状態とオフ状態とにそれぞれ制御されるので、ＵＳＢ給電はオフ状態に制御され、ワイヤレス給電はオン状態に制御されて、停電に応答して複数の電源から使用電源を再度選択する自動選択が実行されるものである。
《複数の電源からの使用電源の自動選択動作》
図９は、図２と図４とに示した実施の形態１による半導体集積回路２１２による複数の電源から使用電源を自動選択する動作を示す図である。
図９のステップＳ９００に示すように、第１入力電圧１の供給端子Ｔ１と第２入力電圧２の供給端子Ｔ２とに電源電圧が供給される以前の初期設定状態では、ゲート駆動回路２１２４９の第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとはともにローレベルに設定される。その結果、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とは、ともにオン状態に制御される。
次のステップＳ９０１では、第１入力電圧１の供給端子Ｔ１と第２入力電圧２の供給端子Ｔ２との少なくともいずれか一方に電源電圧が供給される。すなわち、第１入力電圧１の供給端子Ｔ１に送電回路１のワイヤレス給電の電源電圧とＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧とが供給されるか、または第２入力電圧２の供給端子Ｔ２にはＵＳＢ接続インターフェース２３のＵＳＢ電源電圧が供給される。
次のステップＳ９０２では、ステップＳ９０１での電源供給に応答して、デジタル回路電源電圧ＤＶＤＤが立ち上がるので、パワーオンリセット回路２１２４４によるパワーオンリセット動作が実行される。
ステップＳ９０２でのパワーオンリセット動作が終了すると、次のステップＳ９０３において複数の電源電圧の電圧検出が実行される。すなわち、ステップＳ９０３では、入力電圧検出回路２１２４８は第１入力電圧１の供給端子Ｔ１のワイヤレス給電またはＡＣ−ＤＣ変換の電源電圧の電圧レベルと第２入力電圧２の供給端子Ｔ２のＵＳＢ電源電圧の電圧レベルを検出する。その結果、入力電圧検出回路２１２４８から２ビットの電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２が生成され、電圧検出出力信号Ｖｄｅｔ１は第１入力電圧１の供給端子Ｔ１へのワイヤレス給電またはＡＣ−ＤＣ変換の電源電圧の供給有無の検出結果を示し、また電圧検出出力信号Ｖｄｅｔ２は第２入力電圧２の供給端子Ｔ２へのＵＳＢ電源電圧の供給有無の検出結果を示すものである。
上述したステップＳ９０３の複数の電源電圧の電圧検出において、第１入力電圧１の供給端子Ｔ１の電源電圧の供給のみが検出されて、第２入力電圧２の供給端子Ｔ２の電源電圧の供給が検出されない場合には、ステップＳ９０４に移行する。
すなわち、ステップＳ９０４のワイヤレス給電のみの検出に応答して、その次のステップＳ９０５では、ゲート駆動回路２１２４９は、第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとをそれぞれローレベルとハイレベルとに設定する。従って、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とは、それぞれオン状態とオフ状態とに制御されるので、ワイヤレス給電の初期動作が開始される。更にこのステップＳ９０５では、制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオン状態に制御する一方、スイッチＳＷ３をオフ状態に制御する。従って、第１入力電圧１の供給端子Ｔ１からのワイヤレス給電の供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。
上述したステップＳ９０３の複数の電源電圧の電圧検出において、第２入力電圧２の供給端子Ｔ２の電源電圧の供給のみが検出されて、第１入力電圧１の供給端子Ｔ１の電源電圧の供給が検出されない場合には、ステップＳ９０６に移行する。
すなわち、ステップＳ９０６のＵＳＢ給電のみの検出に応答して、その次のステップＳ９０７では、ゲート駆動回路２１２４９は、第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとをそれぞれハイレベルとローレベルとに設定する。従って、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とは、それぞれオフ状態とオン状態とに制御されるので、ＵＳＢ給電の初期動作が開始される。更にこのステップＳ９０７では、制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオフ状態に制御する一方、スイッチＳＷ３をオン状態に制御する。従って、第２入力電圧２の供給端子Ｔ２からのＵＳＢ給電の供給電圧が、スイッチＳＷ３とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。
上述したステップＳ９０３の複数の電源電圧の電圧検出において、第１入力電圧１の供給端子Ｔ１の電源電圧の供給と第２入力電圧２の供給端子Ｔ２の電源電圧の供給との両者が検出された場合には、ステップＳ９０８に移行する。
すなわち、ステップＳ９０８のワイヤレス給電とＵＳＢ給電の両者の検出に応答して、その次のステップＳ９０９では、ゲート駆動回路２１２４９はＵＳＢ給電よりもワイヤレス給電を優先するために第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇをそれぞれローレベルとハイレベルとに設定する。従って、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とは、それぞれオン状態とオフ状態とに制御されるので、ワイヤレス給電の初期動作が開始される。更にこのステップＳ９０９では、制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオン状態に制御する一方、スイッチＳＷ３をオフ状態に制御する。従って、第１入力電圧１の供給端子Ｔ１からのワイヤレス給電の供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。このように、ステップＳ９０９においてＵＳＢ給電よりもワイヤレス給電を優先する理由は、図１に示した送電側アンテナコイル１３と受電側アンテナコイル２５とを介しての受電回路２からのワイヤレス給電の電流駆動能力の方が、一般的にはＵＳＢ接続インターフェース２３の電流駆動能力よりも高いためのである。
図９に示すステップＳ９０５でのワイヤレス給電の初期動作の後に、次のステップＳ９１０において第２入力電圧２の供給端子Ｔ２へのＵＳＢ接続インターフェース２３のＵＳＢ電源電圧が供給される。その結果、このステップＳ９１０においてワイヤレス給電の検出の後にＵＳＢ給電の検出が追加されるものである。
ステップＳ９１０のＵＳＢ給電の追加検出の後の次のステップＳ９１１では、ステップＳ９０９と全く同様に、ゲート駆動回路２１２４９はＵＳＢ給電よりもワイヤレス給電を優先するために第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとをそれぞれローレベルとハイレベルとに設定する。従って、ステップＳ９１１では、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはそれぞれオン状態とオフ状態とに制御されるので、ワイヤレス給電の継続動作が開始される。更に、このステップＳ９１１では、制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオン状態に維持する一方、スイッチＳＷ３をオフ状態に維持する。従って、第１入力電圧１の供給端子Ｔ１からのワイヤレス給電の供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。このようにステップＳ９１１においてもＵＳＢ給電よりもワイヤレス給電を優先する理由は、図１に示した送電側アンテナコイル１３と受電側アンテナコイル２５とを介しての受電回路２からのワイヤレス給電の電流駆動能力の方が、一般的にはＵＳＢ接続インターフェース２３の電流駆動能力よりも高いためのである。
図９に示すステップＳ９０７でのＵＳＢ給電の初期動作の後に、次のステップＳ９１２において第１入力電圧１の供給端子Ｔ１への送電回路１のワイヤレス給電の電源電圧が供給される。その結果、このステップＳ９１２においてＵＳＢ給電の検出の後にワイヤレス給電の検出が追加されるものである。
ステップＳ９１２のワイヤレス給電の追加検出の後の次のステップＳ９１３では、ゲート駆動回路２１２４９はＵＳＢ給電よりもワイヤレス給電を優先するために第１ゲート駆動出力信号Ｍｐ１＿Ｇをハイレベルからローレベルに変更して第２ゲート駆動出力信号Ｍｐ２＿Ｇをローレベルからハイレベルに変更する。その結果、ステップＳ９１３では、ＵＳＢ給電からワイヤレス給電への切り替え動作が実行される。このステップＳ９１３では、制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオフ状態からオン状態に変更する一方、スイッチＳＷ３をオン状態からオフ状態に変更する。その結果、第１入力電圧１の供給端子Ｔ１からのワイヤレス給電の供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用されるようになる。このようにステップＳ９１３でもＵＳＢ給電よりもワイヤレス給電を優先する理由は、図１に示した送電側アンテナコイル１３と受電側アンテナコイル２５とを介しての受電回路２からのワイヤレス給電の電流駆動能力の方が、一般的にはＵＳＢ接続インターフェース２３の電流駆動能力よりも高いためのである。
図９に示すステップＳ９０９でのワイヤレス給電の初期動作の後に、次のステップＳ９１４において第２入力電圧２の供給端子Ｔ２へのＵＳＢ接続インターフェース２３のＵＳＢ電源電圧が供給される。その結果、このステップＳ９１４においてワイヤレス給電の検出の後にＵＳＢ給電の再検出が追加されるものである。
ステップＳ９１４でのＵＳＢ給電の再検出の後の次のステップＳ９１５では、ステップＳ９０９と全く同様に、ゲート駆動回路２１２４９はＵＳＢ給電よりもワイヤレス給電を優先するために第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとをそれぞれローレベルとハイレベルとに設定する。従って、ステップＳ９１５では、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはそれぞれオン状態とオフ状態とに制御されるので、ワイヤレス給電の継続動作が開始される。更に、このステップＳ９１５では、制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオン状態に維持する一方、スイッチＳＷ３をオフ状態に維持する。従って、第１入力電圧１の供給端子Ｔ１からのワイヤレス給電の供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。このようにステップＳ９１１においてもＵＳＢ給電よりもワイヤレス給電を優先する理由は、図１に示した送電側アンテナコイル１３と受電側アンテナコイル２５とを介しての受電回路２からのワイヤレス給電の電流駆動能力の方が、一般的にはＵＳＢ接続インターフェース２３の電流駆動能力よりも高いためのである。
更に、図９に示すようにステップＳ９１１とステップＳ９１３とステップＳ９１５のいずれかの後のステップＳ９１６において、図６に示した実施の形態１による入力電圧検出回路２１２４は、ワイヤレス給電とＵＳＢ給電の一方と他方とがそれぞれ電源遮断状態と電源供給継続の状態であることを検出する。
ステップＳ９１６の検出結果に応答して、次のステップＳ９１７において、図６に示した実施の形態１による入力電圧検出回路２１２４は、電源供給継続となっている他方の給電電源を使用して、外部端子ＳＹＳ(Ｔ４)を介してのシステム供給と外部端子ＢＡＴ(Ｔ３)を介しての２次電池２６の充電と実行する。
［実施の形態２］
《使用電圧のその他の自動選択動作》
図１０は、図２と図４とに示す実施の形態２による半導体集積回路２１２による複数の電源から使用電源を自動選択する動作を示す図である。
図９に示した実施の形態１による複数の電源からの使用電源の自動選択動作は、図２と図４に示した実施の形態２による半導体集積回路２１２の内部で略完全に実行可能であると言う利点を有する一方、自動選択の自由度が低いと言う問題を有するものであった。すなわち、多機能携帯電話やダブレットＰＣ等のバッテリー動作の携帯電子機器は、使用者の種々の趣向に対応するために、複数の電源からの使用電源の自動選択動作の自由度を向上することが必要とされたものである。
図１０に示す実施の形態２による複数の電源からの使用電源の自動選択動作は、図２と図４に示した実施の形態２による半導体集積回路２１２に接続される受電側システム３の不揮発性メモリ等へのプログラムにより自由度の向上を可能とするものである。すなわち、受電側システム３のアプリケーションプロセッサやベースバンドプロセッサにはフラッシュメモリ等の不揮発性メモリが接続されるので、この不揮発性メモリを使用して複数の電源からの使用電源の自動選択動作の自由度を向上するが可能となる。
実施の形態２による図１０に示したステップＳ９００乃至ステップＳ９１４の各ステップの動作内容は、実施の形態１による図８で説明したステップＳ９００乃至ステップＳ９１４の各ステップの動作内容と全く同一であるので、その説明を省略する。
図１０に示したステップＳ９１０のＵＳＢ給電の追加検出の後に、次のステップＳ１０００においてこのステップＳ９１０のＵＳＢ給電の追加検出の情報が半導体集積回路２１２から外部インターフェース２１２５を介して受電側システム３のアプリケーションプロセッサやベースバンドプロセッサに通知される。
ステップＳ１０００の受電側システム３への通知の後に、次のステップＳ１００１では受電側システム３のアプリケーションプロセッサやベースバンドプロセッサ等からＵＳＢ給電とワイヤレス給電との間の切り替えの有無を示す指示情報が出力される。
ステップＳ１００１でワイヤレス給電からＵＳＢ給電への切り替えを示す指示情報が出力された場合には、次のステップＳ１００２ではゲート駆動回路２１２４９は第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとをそれぞれハイレベルとローレベルとに設定する。従って、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とは、それぞれオフ状態とオン状態とに制御されるので、ワイヤレス給電からＵＳＢ給電への切替動作が実行される。更にこのステップＳ１００２では、制御ロジック回路２１２４５は、図２に示した実施の形態２による半導体集積回路２１２の内部のスイッチＳＷ２をオン状態からオフ状態に変更する一方、スイッチＳＷ３をオフ状態からオン状態に変更する。従って、第２入力電圧２の供給端子Ｔ２からのＵＳＢ給電の供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０を介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。
一方、ステップＳ１００１にてワイヤレス給電からＵＳＢ給電への非切り替えを示す非切り替え指示情報が出力された場合には、処理はステップＳ９０５に戻されてゲート駆動回路２１２４９は第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとをそれぞれローレベルとハイレベルとに維持する。従って、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはそれぞれオン状態とオフ状態とに維持されるので、ワイヤレス給電の初期動作が維持される。更にこのステップＳ９０５では、制御ロジック回路２１２４５は図２に示した実施の形態２による半導体集積回路２１２の内部のスイッチＳＷ２をオン状態に維持する一方、スイッチＳＷ３をオフ状態に維持する。従って、第１入力電圧１の供給端子Ｔ１からのワイヤレス給電の供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。
図１０に示したステップＳ９１２のワイヤレス給電の追加検出の後に、次のステップＳ１００３ではこのステップＳ９１２のワイヤレス給電の追加検出の情報が半導体集積回路２１２から外部インターフェース２１２５を介して受電側システム３のアプリケーションプロセッサやベースバンドプロセッサに通知される。
ステップＳ１００３の受電側システム３への通知の後に、次のステップＳ１００４では受電側システム３のアプリケーションプロセッサやベースバンドプロセッサ等からＵＳＢ給電とワイヤレス給電との間の切り替えの有無を示す指示情報が出力される。
ステップＳ１００４でＵＳＢ給電からワイヤレス給電への切り替えを示す指示情報が出力された場合には、次のステップＳ１００５ではゲート駆動回路２１２４９は第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇをそれぞれローレベルとハイレベルとに設定する。従って、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とは、それぞれオン状態とオフ状態とに制御されるので、ＵＳＢ給電からワイヤレス給電への切替動作が実行される。更にこのステップＳ１００５では、制御ロジック回路２１２４５は、図２に示した実施の形態２による半導体集積回路２１２の内部のスイッチＳＷ２をオフ状態からオン状態に変更する一方、スイッチＳＷ３をオン状態からオフ状態に変更する。従って、第１入力電圧１の供給端子Ｔ１からのワイヤレス給電の供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０を介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。
一方、ステップＳ１００４にてＵＳＢ給電からワイヤレス給電への非切り替えを示す非切り替え指示情報が出力された場合には、処理はステップＳ９０７に戻されてゲート駆動回路２１２４９は第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとをそれぞれハイレベルとローレベルとに維持する。従って、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはそれぞれオフ状態とオン状態とに維持されるので、ＵＳＢ給電の初期動作が維持される。更にこのステップＳ９０７では、制御ロジック回路２１２４５は図２に示した実施の形態２による半導体集積回路２１２の内部のスイッチＳＷ２をオフ状態に維持する一方、スイッチＳＷ３をオン状態に維持する。従って、第２入力電圧２の供給端子Ｔ２からのＵＳＢ給電の供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。
図１０に示したステップＳ９１４のＵＳＢ給電の追加検出の後に、次のステップＳ１００６ではステップＳ９１４のＵＳＢ給電の追加検出の情報が半導体集積回路２１２から外部インターフェース２１２５を介して受電側システム３のアプリケーションプロセッサやベースバンドプロセッサに通知される。
ステップＳ１００６の受電側システム３への通知の後に、次のステップＳ１００７では受電側システム３のアプリケーションプロセッサやベースバンドプロセッサ等からＵＳＢ給電とワイヤレス給電との間の切り替えの有無を示す指示情報が出力される。
ステップＳ１００７でワイヤレス給電からＵＳＢ給電への切り替えを示す指示情報が出力された場合には、次のステップＳ１００８ではゲート駆動回路２１２４９は第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとをそれぞれハイレベルとローレベルとに設定する。従って、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とは、それぞれオフ状態とオン状態に制御されるので、ワイヤレス給電からＵＳＢ給電への切替動作が実行される。更にこのステップＳ１００８では、制御ロジック回路２１２４５は、図２に示した実施の形態２による半導体集積回路２１２の内部のスイッチＳＷ２をオン状態からオフ状態に変更する一方、スイッチＳＷ３をオフ状態からオン状態に変更する。従って、第２入力電圧２の供給端子Ｔ２からのＵＳＢ給電の供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０を介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。
一方、ステップＳ１００７にてワイヤレス給電からＵＳＢ給電への非切り替えを示す非切り替え指示情報が出力された場合には、処理はステップＳ９０９に戻されてゲート駆動回路２１２４９は第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとをそれぞれローレベルとハイレベルとに維持する。従って、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはそれぞれオン状態とオフ状態とに維持されるので、ワイヤレス給電の初期動作が維持される。更にこのステップＳ９０９では、制御ロジック回路２１２４５は図２に示した実施の形態２による半導体集積回路２１２の内部のスイッチＳＷ２をオン状態に維持する一方、スイッチＳＷ３をオフ状態に維持する。従って、第１入力電圧１の供給端子Ｔ１からのワイヤレス給電の供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。
更に、図１０に示すようにステップＳ１００２とステップＳ１００５とステップＳ１００８のいずれかの後のステップＳ１００９では、図６に示した実施の形態２による入力電圧検出回路２１２４は、ワイヤレス給電とＵＳＢ給電の一方と他方とがそれぞれ電源遮断状態と電源供給継続の状態であることを検出する。
ステップＳ１００９の検出結果に応答して、次のステップＳ１０１０において、図６に示した実施の形態１による入力電圧検出回路２１２４は、電源供給継続となっている他方の給電電源を使用して、外部端子ＳＹＳ(Ｔ４)を介してのシステム供給と外部端子ＢＡＴ(Ｔ３)を介しての２次電池２６の充電と実行する。
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、本半導体集積回路が搭載される電子機器は、多機能携帯電話やタブレットＰＣ等のような携帯型パーソナルコンピュータに限定されるものではなく、デジタルビデオカメラやデジタルスチルカメラや携帯音楽プレイヤーや携帯ＤＶＤプレイヤー等に適用することが可能である。
更に、本半導体集積回路が搭載される電子機器は、ＲＦＩＤカードを内蔵することで自動改札システム、電子マネー等の機能を有する携帯電話に適用することが可能である。
１…送電回路
２…受電回路
３…受電側システム
１０…ＡＣアダプタ
１１…マイクロコントローラユニット(ＭＣＵ)
１１１…認証処理機能
１１２…暗号処理機能
１２…送電制御回路
１２１…整流回路
１２２…ＲＦドライバ１２２
１３…送電側アンテナコイル
２１…受電制御回路
２１１…整流回路
２２…マイクロコントローラユニット(ＭＣＵ)
２２１…認証処理機能
２２２…暗号処理機能
２３…ＵＳＢ接続インターフェース
２４…ＡＣ電源接続インターフェース２４
２５…受電側アンテナコイル
２６…２次電池
２１２…半導体集積回路
Ｔ１〜Ｔ１０…端子
Ｄ１、Ｄ２…ショットキーダイオード
２１２１…降圧ＤＣ−ＤＣコンバータ
２１２２…リニア・レギュレータ
２１２３…ＵＳＢ種別検出回路
２１２４…入力電圧検出回路
２１２５…外部インターフェース
２１２６…内蔵レギュレータ
２１２７…ゲート駆動制御回路
Ｍｐ０…ＰチャネルＭＯＳトランジスタ
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４…スイッチ
Ｌ１…インダクター
Ｃ１…容量
２１２４１…リニア・レギュレータ
２１２４２…入力電圧選択スイッチ
２１２４３…電圧比較・選択回路
２１２４Ｘ…パワーオンリセット補助回路２１２４Ｘ
Ｒｅｆ＿Ｇｅｎ１…第１基準電圧発生回路
Ｒｅｆ＿Ｇｅｎ２…第２基準電圧発生回路
Ｒｅｆ＿Ｇｅｎ３…第３基準電圧発生回路
Ｒｅｆ＿Ｇｅｎ４…第４基準電圧発生回路
ＤＡ１…差動増幅器
ＤＡ２…差動増幅器
ＤＡ３…差動増幅器
ＤＡ４…差動増幅器
ＢＡ１…第１バッファ回路
ＢＡ２…第２バッファ回路
２１２４４…パワーオンリセット回路
２１２４５…制御ロジック回路
２１２４６…入力電圧選択スイッチ制御ロジック回路
２１２４７…クロック発生回路
２１２４８…入力電圧検出回路
２１２４９…ゲート駆動回路
２１２８…アナログ回路
Ｍｎ１、Ｍｎ２…ＮチャネルＭＯＳトランジスタ

Claims (20)

  1. 半導体集積回路は、第１の電源電圧が供給可能である第１供給端子と、第２の電源電圧が供給可能である第２供給端子と、前記第１供給端子と前記第２供給端子とに接続された入力電圧選択回路と、第１電源スイッチと、第２電源スイッチとを具備して、
    前記入力電圧選択回路は、パワーオンリセット回路と入力電圧検出回路と制御回路とパワーオンリセット補助回路とを含み、
    前記パワーオンリセット回路は、前記第１供給端子への前記第１の電源電圧と前記第２供給端子への前記第２の電源電圧とのうちの少なくともいずれか一方の供給開始に応答して、パワーオンリセット信号を生成するパワーオンリセット動作を開始し、
    前記パワーオンリセット動作の終了時に前記第１と第２のいずれかの電源電圧の前記第１と第２のいずれかの供給端子への供給を前記入力電圧検出回路が検出する場合には、その検出に応答した前記制御回路は前記第１および第２の電源スイッチのうちの供給が検出された供給端子に対応する電源スイッチをオン状態に制御して、
    前記パワーオンリセット動作の終了時に前記第１および第２の電源電圧の両者の前記第１および第２の供給端子の両者への供給を前記入力電圧検出回路が検出する場合には、その検出に応答した前記制御回路は前記第１および第２の電源スイッチのうちの事前に設定された優先順位の高い優先順位を持った電源スイッチをオン状態に制御して、
    前記高い優先順位を持った前記電源スイッチが前記オン状態に制御された後に、前記パワーオンリセット補助回路は前記第１および第２の電源電圧のうちの前記高い優先順位を持った前記電源スイッチに供給された電源電圧の停電を検出するものであり、
    前記パワーオンリセット補助回路による前記停電の検出結果に応答して、前記パワーオンリセット回路は前記パワーオンリセット動作終了後に再度前記パワーオンリセット信号を生成する他のパワーオンリセット動作を実行するものであり、
    前記パワーオンリセット回路の前記他のパワーオンリセット動作の終了時において、前記制御回路は前記第１および第２の電源スイッチのうち前記事前に設定された優先順位の低い優先順位を持った電源スイッチをオン状態に制御する
    半導体集積回路。
  2. 請求項１において、
    前記第１供給端子への前記第１の電源電圧の供給と前記第２供給端子への前記第２の電源電圧の供給とに応答して、前記パワーオンリセット回路は、前記パワーオンリセット信号を生成して、
    前記入力電圧検出回路は前記第１供給端子への前記第１の電源電圧の前記供給に応答して第１電圧検出出力信号を生成して、前記入力電圧検出回路は前記第２供給端子への前記第２の電源電圧の前記供給に応答して第２電圧検出出力信号を生成して、
    前記制御回路は、前記パワーオンリセット信号と前記第１電圧検出出力信号と前記第２電圧検出出力信号とに応答して、前記第１電源スイッチと前記第２電源スイッチとを制御して、
    前記パワーオンリセット動作の終了に応答する前記パワーオンリセット信号のレベル変化のタイミングでは、前記入力電圧検出回路は前記第１供給端子への前記第１の電源電圧の前記供給と前記第２供給端子への前記第２の電源電圧の前記供給とを検出して、
    前記レベル変化の前記タイミングで、前記入力電圧検出回路が前記第１供給端子への前記第１の電源電圧の前記供給を検出するが前記第２供給端子への前記第２の電源電圧の前記供給を検出しない第１の場合には、前記パワーオンリセット動作終了の後に前記制御回路は前記第１電源スイッチと前記第２電源スイッチとをそれぞれオン状態とオフ状態に制御して、
    前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチとがそれぞれ前記オン状態と前記オフ状態に制御されることにより、前記オン状態に制御された前記第１電源スイッチは前記第１供給端子に供給される前記第１の電源電圧を負荷に供給して、
    前記レベル変化の前記タイミングで、前記入力電圧検出回路が前記第２供給端子への前記第２の電源電圧の前記供給を検出するが前記第１供給端子への前記第１の電源電圧の前記供給を検出しない第２の場合には、前記パワーオンリセット動作終了の後に前記制御回路は前記第１電源スイッチと前記第２電源スイッチとをそれぞれオフ状態とオン状態に制御して、
    前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチとがそれぞれ前記オフ状態と前記オン状態に制御されることにより、前記オン状態に制御された前記第２電源スイッチは前記第２供給端子に供給される前記第２の電源電圧を前記負荷に供給して、
    前記レベル変化の前記タイミングで、前記入力電圧検出回路が前記第１供給端子への前記第１の電源電圧の前記供給と前記第２供給端子への前記第２の電源電圧の前記供給とを検出する第３の場合には、前記パワーオンリセット動作終了の後に前記制御回路は前記第１電源スイッチと前記第２電源スイッチの一方と他方をそれぞれオン状態とオフ状態に制御して、
    前記第３の場合に、前記制御回路に前記事前に設定された優先順位に従って前記第１電源スイッチと前記第２電源スイッチの前記一方と前記他方とがそれぞれ前記オン状態と前記オフ状態に制御され、
    前記高い優先順位を持った前記電源スイッチである前記オン状態に制御された前記一方は、前記第１供給端子または前記第２供給端子に供給される前記第１の電源電圧または前記第２の電源電圧を前記負荷に供給する
    半導体集積回路。
  3. 請求項２において、
    前記パワーオンリセット補助回路は、第１と第２の基準電圧発生回路と第１と第２の差動増幅器と第１と第２のＮチャネルＭＯＳトランジスタとを含むものであり、
    前記第２供給端子に供給される前記第２の電源電圧が動作電源電圧として前記第１の基準電圧発生回路と前記第１の差動増幅器とに供給され、前記第１の基準電圧発生回路から生成される第１の基準電圧が前記第１の差動増幅器の非反転入力端子に供給され、前記第１の差動増幅器の反転入力端子は前記第１供給端子に供給される前記第１の電源電圧に応答して、
    前記第１の差動増幅器の出力信号によって前記第１のＮチャネルＭＯＳトランジスタのゲートが駆動され、前記第１のＮチャネルＭＯＳトランジスタのソースとドレインとは接地電位と前記パワーオンリセット回路とにそれぞれ接続され、
    前記第１供給端子に供給される前記第１の電源電圧が動作電源電圧として前記第２の基準電圧発生回路と前記第２の差動増幅器とに供給され、前記第２の基準電圧発生回路から生成される第２の基準電圧が前記第２の差動増幅器の非反転入力端子に供給され、前記第２の差動増幅器の反転入力端子は前記第２供給端子に供給される前記第２の電源電圧に応答して、
    前記第２の差動増幅器の出力信号によって前記第２のＮチャネルＭＯＳトランジスタのゲートが駆動され、前記第２のＮチャネルＭＯＳトランジスタのソースとドレインとは前記接地電位と前記パワーオンリセット回路とにそれぞれ接続され、
    前記第２供給端子の前記第２の電源電圧が前記第１の基準電圧発生回路と前記第１の差動増幅器とに前記動作電源電圧として供給される状態の前記第１供給端子に供給される前記第１の電源電圧の停電による前記第１の電源電圧の低下に応答して、前記第１の差動増幅器の前記出力信号は前記第１のＮチャネルＭＯＳトランジスタをオフ状態からオン状態に制御するものであり、
    前記第１供給端子に供給される前記第１の電源電圧の前記停電によって前記第１のＮチャネルＭＯＳトランジスタがオン状態に制御されることに応答して、前記パワーオンリセット回路は前記他のパワーオンリセット動作を実行するものであり、
    前記第１供給端子の前記第１の電源電圧が前記第２の基準電圧発生回路と前記第２の差動増幅器とに前記動作電源電圧として供給される状態の前記第２供給端子に供給される前記第２の電源電圧の停電による前記第２の電源電圧の低下に応答して、前記第２の差動増幅器の前記出力信号は前記第２のＮチャネルＭＯＳトランジスタをオフ状態からオン状態に制御するものであり、
    前記第２供給端子に供給される前記第２の電源電圧の前記停電によって前記第２のＮチャネルＭＯＳトランジスタがオン状態に制御されることに応答して、前記パワーオンリセット回路は前記他のパワーオンリセット動作を実行する
    半導体集積回路。
  4. 請求項３において、
    前記半導体集積回路は、前記負荷としての第１外部負荷と第２外部負荷とに前記第１の電源電圧または前記第２の電源電圧をそれぞれ供給する第１外部出力端子と第２外部出力端子を更に具備して、
    前記半導体集積回路は、前記第１外部出力端子と前記第２外部出力端子との間に接続された出力ＰチャネルＭＯＳトランジスタを更に具備して、
    前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチのいずれかがオン状態に制御される場合には、前記制御回路により前記出力ＰチャネルＭＯＳトランジスタがオン状態に制御され、
    前記出力ＰチャネルＭＯＳトランジスタが前記オン状態に制御されることによって、前記第２外部負荷に前記第１の電源電圧または前記第２の電源電圧が前記出力ＰチャネルＭＯＳトランジスタと前記第２外部出力端子とを介して供給可能とされた
    半導体集積回路。
  5. 請求項４において、
    前記第１外部出力端子は、能動デバイスとしての他の半導体集積回路である前記第１外部負荷に前記第１の電源電圧または前記第２の電源電圧を供給することが可能なように構成されたものであり、
    前記出力ＰチャネルＭＯＳトランジスタと前記第２外部出力端子とは、バッテリーである前記第２外部負荷に前記第１の電源電圧または前記第２の電源電圧を供給することが可能なように構成された
    半導体集積回路。
  6. 請求項３において、
    前記入力電圧選択回路は、入力電圧選択スイッチと、ゲート駆動回路とを更に含み、
    前記入力電圧選択スイッチは第１入力ＰチャネルＭＯＳトランジスタと第２入力ＰチャネルＭＯＳトランジスタを含み、前記第１入力ＰチャネルＭＯＳトランジスタのソースが前記第１供給端子と接続され、前記第２入力ＰチャネルＭＯＳトランジスタのソースが前記第２供給端子と接続され、
    前記パワーオンリセット回路のパワーオンリセット期間において、前記ゲート駆動回路は、前記入力電圧選択スイッチの前記第１入力ＰチャネルＭＯＳトランジスタと前記第２入力ＰチャネルＭＯＳトランジスタとの両者をオン状態に制御して、
    前記パワーオンリセット期間において、前記第１入力ＰチャネルＭＯＳトランジスタのドレインもしくは前記第２入力ＰチャネルＭＯＳトランジスタのドレインから、前記パワーオンリセット回路に供給される動作電圧が生成される
    半導体集積回路。
  7. 請求項６において、
    前記第１の場合には、前記ゲート駆動回路は、前記入力電圧選択スイッチの前記第１入力ＰチャネルＭＯＳトランジスタと前記第２入力ＰチャネルＭＯＳトランジスタをオン状態とオフ状態とにそれぞれ制御して、
    前記第２の場合には、前記ゲート駆動回路は、前記入力電圧選択スイッチの前記第１入力ＰチャネルＭＯＳトランジスタと前記第２入力ＰチャネルＭＯＳトランジスタをオン状態とオフ状態とにそれぞれ制御して、
    前記第３の場合には、前記制御回路に事前に設定された前記優先順位に従って、前記ゲート駆動回路は、前記入力電圧選択スイッチの前記第１入力ＰチャネルＭＯＳトランジスタと前記第２入力ＰチャネルＭＯＳトランジスタの一方と他方をオン状態とオフ状態とにそれぞれ制御する
    半導体集積回路。
  8. 請求項７において、
    前記入力電圧選択回路は、第１入力端子と第２入力端子と出力端子を持つ電圧比較・選択回路を更に含み、
    前記電圧比較・選択回路の前記第１入力端子は、前記入力電圧選択スイッチの前記第１入力ＰチャネルＭＯＳトランジスタの前記ドレインに接続され、
    前記電圧比較・選択回路の前記第２入力端子は、前記入力電圧選択スイッチの前記第２入力ＰチャネルＭＯＳトランジスタの前記ドレインに接続され、
    前記電圧比較・選択回路の前記出力端子から、前記パワーオンリセット回路に供給される前記動作電圧が生成され、
    前記電圧比較・選択回路は前記第１入力端子の電圧と前記第２入力端子の電圧を比較して高い電圧を選択することにより、当該高い電圧を前記出力端子から前記パワーオンリセット回路に供給される前記動作電圧として出力する
    半導体集積回路。
  9. 請求項３において、
    前記第１の場合の発生により、前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチとがそれぞれ前記オン状態と前記オフ状態に制御された後に、前記入力電圧検出回路が前記第２供給端子への前記第２の電源電圧の供給を検出する第４の場合が発生して、
    前記第４の場合の発生に応答して、前記第３の場合と同様に前記制御回路は、前記制御回路に事前に設定された前記優先順位に従って前記第１電源スイッチと前記第２電源スイッチの前記一方と前記他方とをそれぞれ前記オン状態と前記オフ状態に制御して、
    前記第２の場合の発生により、前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチとがそれぞれ前記オフ状態と前記オン状態に制御された後に、前記入力電圧検出回路が前記第１供給端子への前記第１の電源電圧の供給を検出する第５の場合が発生して、
    前記第５の場合の発生に応答して、前記第３の場合と同様に前記制御回路は、前記制御回路に事前に設定された前記優先順位に従って前記第１電源スイッチと前記第２電源スイッチの前記一方と前記他方とをそれぞれ前記オン状態と前記オフ状態に制御して、
    前記第３の場合の発生により、前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチの前記一方と前記他方とがそれぞれ前記オン状態と前記オフ状態に制御された後に、前記入力電圧検出回路が前記第２供給端子への前記第２の電源電圧の供給を検出する第６の場合が発生して、
    前記第６の場合の発生に応答して、前記第３の場合と同様に前記制御回路は、前記制御回路に事前に設定された前記優先順位に従って前記第１電源スイッチと前記第２電源スイッチの前記一方と前記他方とをそれぞれ前記オン状態と前記オフ状態に制御する
    半導体集積回路。
  10. 請求項３において、
    前記第１の場合の発生により、前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチとがそれぞれ前記オン状態と前記オフ状態に制御された後に、前記入力電圧検出回路が前記第２供給端子への前記第２の電源電圧の供給を検出する第４の場合が発生して、
    前記第４の場合の発生に応答して、前記半導体集積回路は前記第１外部負荷としての前記他の半導体集積回路に前記第４の場合の発生を通知することが可能とされ、
    前記第４の場合の前記発生の第１の通知に応答して、前記他の半導体集積回路から前記半導体集積回路に供給される第１の指示に従って、前記制御回路は前記第１電源スイッチと前記第２電源スイッチとを制御するものであり、
    前記第１の指示に従って、前記制御回路は、前記第１電源スイッチと前記第２電源スイッチとをそれぞれオン状態とオフ状態に制御するか、もしくは前記第１電源スイッチと前記第２電源スイッチとをそれぞれオフ状態とオン状態に制御して、
    前記第２の場合の発生により、前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチとがそれぞれ前記オフ状態と前記オン状態に制御された後に、前記入力電圧検出回路が前記第１供給端子への前記第１の電源電圧の供給を検出する第５の場合が発生して、
    前記第５の場合の発生に応答して、前記半導体集積回路は前記第１外部負荷としての前記他の半導体集積回路に前記第５の場合の発生を通知することが可能とされ、
    前記第５の場合の前記発生の第２の通知に応答して、前記他の半導体集積回路から前記半導体集積回路に供給される第２の指示に従って、前記制御回路は前記第１電源スイッチと前記第２電源スイッチとを制御するものであり、
    前記第２の指示に従って、前記制御回路は、前記第１電源スイッチと前記第２電源スイッチとをそれぞれオフ状態とオン状態とに制御するか、もしくは前記第１電源スイッチと前記第２電源スイッチとをそれぞれオン状態とオフ状態に制御して、
    前記第３の場合の発生により、前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチの前記一方と前記他方とがそれぞれ前記オン状態と前記オフ状態とに制御された後に、前記入力電圧検出回路が前記第２供給端子への前記第２の電源電圧の供給を検出する第６の場合が発生して、
    前記第６の場合の発生に応答して、前記半導体集積回路は前記第１外部負荷としての前記他の半導体集積回路に前記第６の場合の発生を通知することが可能とされ、
    前記第６の場合の前記発生の第３の通知に応答して、前記他の半導体集積回路から前記半導体集積回路に供給される第３の指示に従って、前記制御回路は前記第１電源スイッチと前記第２電源スイッチとを制御するものであり、
    前記第３の指示に従って、前記制御回路は、前記第１電源スイッチと前記第２電源スイッチとをそれぞれオン状態とオフ状態とに制御するか、もしくは前記第１電源スイッチと前記第２電源スイッチとをそれぞれオフ状態とオン状態に制御する
    半導体集積回路。
  11. 請求項３において、
    前記半導体集積回路は、前記第１供給端子と前記第１電源スイッチとの間に並列接続された降圧ＤＣ−ＤＣコンバータとリニア・レギュレータを更に具備して、
    前記リニア・レギュレータは、前記第１供給端子への前記第１の電源電圧の前記供給による電源投入直後に即座動作するシリーズレギュレータとして動作するものであり、
    前記降圧ＤＣ−ＤＣコンバータは、前記リニア・レギュレータよりも高い電力効率を有するスイッチングレギュレータとして動作する
    半導体集積回路。
  12. 請求項１１において、
    前記第１供給端子に第１ショットキーダイオードを介してワイヤレス給電の電源電圧と第２ショットキーダイオードを介してＡＣ電源接続インターフェースのＡＣ−ＤＣ変換電源電圧とが供給可能なように、前記第１供給端子が構成されたものであり、
    前記第２供給端子にＵＳＢ接続インターフェースのＵＳＢ電源電圧が供給可能なように、前記第２供給端子が構成された
    半導体集積回路。
  13. 第１の電源電圧が供給可能である第１供給端子と、第２の電源電圧が供給可能である第２供給端子と、前記第１供給端子と前記第２供給端子とに接続された入力電圧選択回路と、第１電源スイッチと、第２電源スイッチとを具備する半導体集積回路の動作方法であって、
    前記入力電圧選択回路は、パワーオンリセット回路と入力電圧検出回路と制御回路とパワーオンリセット補助回路とを含み、
    前記パワーオンリセット回路は、前記第１供給端子への前記第１の電源電圧と前記第２供給端子への前記第２の電源電圧とのうちの少なくともいずれか一方の供給開始に応答して、パワーオンリセット信号を生成するパワーオンリセット動作を開始し、
    前記パワーオンリセット動作の終了時に前記第１と第２のいずれかの電源電圧の前記第１と第２のいずれかの供給端子への供給を前記入力電圧検出回路が検出する場合には、その検出に応答した前記制御回路は前記第１および第２の電源スイッチのうちの供給が検出された供給端子に対応する電源スイッチをオン状態に制御して、
    前記パワーオンリセット動作の終了時に前記第１および第２の電源電圧の両者の前記第１および第２の供給端子の両者への供給を前記入力電圧検出回路が検出する場合には、その検出に応答した前記制御回路は前記第１および第２の電源スイッチのうちの事前に設定された優先順位の高い優先順位を持った電源スイッチをオン状態に制御して、
    前記高い優先順位を持った前記電源スイッチが前記オン状態に制御された後に、前記パワーオンリセット補助回路は前記第１および第２の電源電圧のうちの前記高い優先順位を持った前記電源スイッチに供給された電源電圧の停電を検出するものであり、
    前記パワーオンリセット補助回路による前記停電の検出結果に応答して、前記パワーオンリセット回路は前記パワーオンリセット動作終了後に再度前記パワーオンリセット信号を生成する他のパワーオンリセット動作を実行するものであり、
    前記パワーオンリセット回路の前記他のパワーオンリセット動作の終了時において、前記制御回路は前記第１および第２の電源スイッチのうち前記事前に設定された優先順位の低い優先順位を持った電源スイッチをオン状態に制御する
    半導体集積回路の動作方法。
  14. 請求項１３において、
    前記第１供給端子への前記第１の電源電圧の供給と前記第２供給端子への前記第２の電源電圧の供給とに応答して、前記パワーオンリセット回路は、前記パワーオンリセット信号を生成して、
    前記入力電圧検出回路は前記第１供給端子への前記第１の電源電圧の前記供給に応答して第１電圧検出出力信号を生成して、前記入力電圧検出回路は前記第２供給端子への前記第２の電源電圧の前記供給に応答して第２電圧検出出力信号を生成して、
    前記制御回路は、前記パワーオンリセット信号と前記第１電圧検出出力信号と前記第２電圧検出出力信号とに応答して、前記第１電源スイッチと前記第２電源スイッチとを制御して、
    前記パワーオンリセット動作の終了に応答する前記パワーオンリセット信号のレベル変化のタイミングでは、前記入力電圧検出回路は前記第１供給端子への前記第１の電源電圧の前記供給と前記第２供給端子への前記第２の電源電圧の前記供給とを検出して、
    前記レベル変化の前記タイミングで、前記入力電圧検出回路が前記第１供給端子への前記第１の電源電圧の前記供給を検出するが前記第２供給端子への前記第２の電源電圧の前記供給を検出しない第１の場合には、前記パワーオンリセット動作終了の後に前記制御回路は前記第１電源スイッチと前記第２電源スイッチとをそれぞれオン状態とオフ状態に制御して、
    前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチとがそれぞれ前記オン状態と前記オフ状態に制御されることにより、前記オン状態に制御された前記第１電源スイッチは前記第１供給端子に供給される前記第１の電源電圧を負荷に供給して、
    前記レベル変化の前記タイミングで、前記入力電圧検出回路が前記第２供給端子への前記第２の電源電圧の前記供給を検出するが前記第１供給端子への前記第１の電源電圧の前記供給を検出しない第２の場合には、前記パワーオンリセット動作終了の後に前記制御回路は前記第１電源スイッチと前記第２電源スイッチとをそれぞれオフ状態とオン状態に制御して、
    前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチとがそれぞれ前記オフ状態と前記オン状態に制御されることにより、前記オン状態に制御された前記第２電源スイッチは前記第２供給端子に供給される前記第２の電源電圧を前記負荷に供給して、
    前記レベル変化の前記タイミングで、前記入力電圧検出回路が前記第１供給端子への前記第１の電源電圧の前記供給と前記第２供給端子への前記第２の電源電圧の前記供給とを検出する第３の場合には、前記パワーオンリセット動作終了の後に前記制御回路は前記第１電源スイッチと前記第２電源スイッチの一方と他方をそれぞれオン状態とオフ状態に制御して、
    前記第３の場合に、前記制御回路に前記事前に設定された優先順位に従って前記第１電源スイッチと前記第２電源スイッチの前記一方と前記他方とがそれぞれ前記オン状態と前記オフ状態に制御され、
    前記高い優先順位を持った前記電源スイッチである前記オン状態に制御された前記一方は、前記第１供給端子または前記第２供給端子に供給される前記第１の電源電圧または前記第２の電源電圧を前記負荷に供給する
    半導体集積回路の動作方法。
  15. 請求項１４において、
    前記パワーオンリセット補助回路は、第１と第２の基準電圧発生回路と第１と第２の差動増幅器と第１と第２のＮチャネルＭＯＳトランジスタとを含むものであり、
    前記第２供給端子に供給される前記第２の電源電圧が動作電源電圧として前記第１の基準電圧発生回路と前記第１の差動増幅器とに供給され、前記第１の基準電圧発生回路から生成される第１の基準電圧が前記第１の差動増幅器の非反転入力端子に供給され、前記第１の差動増幅器の反転入力端子は前記第１供給端子に供給される前記第１の電源電圧に応答して、
    前記第１の差動増幅器の出力信号によって前記第１のＮチャネルＭＯＳトランジスタのゲートが駆動され、前記第１のＮチャネルＭＯＳトランジスタのソースとドレインとは接地電位と前記パワーオンリセット回路とにそれぞれ接続され、
    前記第１供給端子に供給される前記第１の電源電圧が動作電源電圧として前記第２の基準電圧発生回路と前記第２の差動増幅器とに供給され、前記第２の基準電圧発生回路から生成される第２の基準電圧が前記第２の差動増幅器の非反転入力端子に供給され、前記第２の差動増幅器の反転入力端子は前記第２供給端子に供給される前記第２の電源電圧に応答して、
    前記第２の差動増幅器の出力信号によって前記第２のＮチャネルＭＯＳトランジスタのゲートが駆動され、前記第２のＮチャネルＭＯＳトランジスタのソースとドレインとは前記接地電位と前記パワーオンリセット回路とにそれぞれ接続され、
    前記第２供給端子の前記第２の電源電圧が前記第１の基準電圧発生回路と前記第１の差動増幅器とに前記動作電源電圧として供給される状態の前記第１供給端子に供給される前記第１の電源電圧の停電による前記第１の電源電圧の低下に応答して、前記第１の差動増幅器の前記出力信号は前記第１のＮチャネルＭＯＳトランジスタをオフ状態からオン状態に制御するものであり、
    前記第１供給端子に供給される前記第１の電源電圧の前記停電によって前記第１のＮチャネルＭＯＳトランジスタがオン状態に制御されることに応答して、前記パワーオンリセット回路は前記他のパワーオンリセット動作を実行するものであり、
    前記第１供給端子の前記第１の電源電圧が前記第２の基準電圧発生回路と前記第２の差動増幅器とに前記動作電源電圧として供給される状態の前記第２供給端子に供給される前記第２の電源電圧の停電による前記第２の電源電圧の低下に応答して、前記第２の差動増幅器の前記出力信号は前記第２のＮチャネルＭＯＳトランジスタをオフ状態からオン状態に制御するものであり、
    前記第２供給端子に供給される前記第２の電源電圧の前記停電によって前記第２のＮチャネルＭＯＳトランジスタがオン状態に制御されることに応答して、前記パワーオンリセット回路は前記他のパワーオンリセット動作を実行する
    半導体集積回路の動作方法。
  16. 請求項１５において、
    前記半導体集積回路は、前記負荷としての第１外部負荷と第２外部負荷とに前記第１の電源電圧または前記第２の電源電圧をそれぞれ供給する第１外部出力端子と第２外部出力端子を更に具備して、
    前記半導体集積回路は、前記第１外部出力端子と前記第２外部出力端子との間に接続された出力ＰチャネルＭＯＳトランジスタを更に具備して、
    前記パワーオンリセット動作終了の後に前記第１電源スイッチと前記第２電源スイッチのいずれかがオン状態に制御される場合には、前記制御回路により前記出力ＰチャネルＭＯＳトランジスタがオン状態に制御され、
    前記出力ＰチャネルＭＯＳトランジスタが前記オン状態に制御されることによって、前記第２外部負荷に前記第１の電源電圧または前記第２の電源電圧が前記出力ＰチャネルＭＯＳトランジスタと前記第２外部出力端子とを介して供給可能とされた
    半導体集積回路の動作方法。
  17. 請求項１６において、
    前記第１外部出力端子は、能動デバイスとしての他の半導体集積回路である前記第１外部負荷に前記第１の電源電圧または前記第２の電源電圧を供給することが可能なように構成されたものであり、
    前記出力ＰチャネルＭＯＳトランジスタと前記第２外部出力端子とは、バッテリーである前記第２外部負荷に前記第１の電源電圧または前記第２の電源電圧を供給することが可能なように構成された
    半導体集積回路の動作方法。
  18. 請求項１５において、
    前記入力電圧選択回路は、入力電圧選択スイッチと、ゲート駆動回路とを更に含み、
    前記入力電圧選択スイッチは第１入力ＰチャネルＭＯＳトランジスタと第２入力ＰチャネルＭＯＳトランジスタを含み、前記第１入力ＰチャネルＭＯＳトランジスタのソースが前記第１供給端子と接続され、前記第２入力ＰチャネルＭＯＳトランジスタのソースが前記第２供給端子と接続され、
    前記パワーオンリセット回路のパワーオンリセット期間において、前記ゲート駆動回路は、前記入力電圧選択スイッチの前記第１入力ＰチャネルＭＯＳトランジスタと前記第２入力ＰチャネルＭＯＳトランジスタとの両者をオン状態に制御して、
    前記パワーオンリセット期間において、前記第１入力ＰチャネルＭＯＳトランジスタのドレインもしくは前記第２入力ＰチャネルＭＯＳトランジスタのドレインから、前記パワーオンリセット回路に供給される動作電圧が生成される
    半導体集積回路の動作方法。
  19. 請求項１８において、
    前記第１の場合には、前記ゲート駆動回路は、前記入力電圧選択スイッチの前記第１入力ＰチャネルＭＯＳトランジスタと前記第２入力ＰチャネルＭＯＳトランジスタをオン状態とオフ状態とにそれぞれ制御して、
    前記第２の場合には、前記ゲート駆動回路は、前記入力電圧選択スイッチの前記第１入力ＰチャネルＭＯＳトランジスタと前記第２入力ＰチャネルＭＯＳトランジスタをオン状態とオフ状態とにそれぞれ制御して、
    前記第３の場合には、前記制御回路に事前に設定された前記優先順位に従って、前記ゲート駆動回路は、前記入力電圧選択スイッチの前記第１入力ＰチャネルＭＯＳトランジスタと前記第２入力ＰチャネルＭＯＳトランジスタの一方と他方をオン状態とオフ状態とにそれぞれ制御する
    半導体集積回路の動作方法。
  20. 請求項１９において、
    前記入力電圧選択回路は、第１入力端子と第２入力端子と出力端子を持つ電圧比較・選択回路を更に含み、
    前記電圧比較・選択回路の前記第１入力端子は、前記入力電圧選択スイッチの前記第１入力ＰチャネルＭＯＳトランジスタの前記ドレインに接続され、
    前記電圧比較・選択回路の前記第２入力端子は、前記入力電圧選択スイッチの前記第２入力ＰチャネルＭＯＳトランジスタの前記ドレインに接続され、
    前記電圧比較・選択回路の前記出力端子から、前記パワーオンリセット回路に供給される前記動作電圧が生成され、
    前記電圧比較・選択回路は前記第１入力端子の電圧と前記第２入力端子の電圧を比較して高い電圧を選択することにより、当該高い電圧を前記出力端子から前記パワーオンリセット回路に供給される前記動作電圧として出力する
    半導体集積回路の動作方法。
JP2012120697A 2012-05-28 2012-05-28 半導体集積回路およびその動作方法 Expired - Fee Related JP5885589B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012120697A JP5885589B2 (ja) 2012-05-28 2012-05-28 半導体集積回路およびその動作方法
US13/899,596 US9362742B2 (en) 2012-05-28 2013-05-22 Semiconductor integrated circuit and operating method thereof
KR20130059714A KR20130133139A (ko) 2012-05-28 2013-05-27 반도체 집적 회로 및 그 동작 방법
CN201310202439.8A CN103457310B (zh) 2012-05-28 2013-05-28 半导体集成电路及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012120697A JP5885589B2 (ja) 2012-05-28 2012-05-28 半導体集積回路およびその動作方法

Publications (2)

Publication Number Publication Date
JP2013247551A JP2013247551A (ja) 2013-12-09
JP5885589B2 true JP5885589B2 (ja) 2016-03-15

Family

ID=49621034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012120697A Expired - Fee Related JP5885589B2 (ja) 2012-05-28 2012-05-28 半導体集積回路およびその動作方法

Country Status (4)

Country Link
US (1) US9362742B2 (ja)
JP (1) JP5885589B2 (ja)
KR (1) KR20130133139A (ja)
CN (1) CN103457310B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8874477B2 (en) 2005-10-04 2014-10-28 Steven Mark Hoffberg Multifactorial optimization system and method
US10475024B1 (en) 2012-10-15 2019-11-12 Square, Inc. Secure smart card transactions
CN103208850B (zh) * 2013-04-12 2016-01-13 惠州Tcl移动通信有限公司 可变充电电压的usb充电系统、充电器及智能终端
DE102013009802B3 (de) * 2013-06-12 2014-10-30 Audi Ag Verfahren zur Überprüfung der Spannungsfreiheit einer Leistungselektronikbaueinheit eines Kraftfahrzeugs
KR101984076B1 (ko) 2013-10-31 2019-05-31 주식회사 솔루엠 전원 공급 장치, 디바이스, 전원 공급 시스템 및 이의 제어 방법
US9444281B2 (en) 2014-01-03 2016-09-13 Apple Inc. Unified high power and low power battery charger
CN103997101B (zh) * 2014-06-12 2019-07-09 青岛海信移动通信技术股份有限公司 一种充电电路及一种电子设备
US9760740B1 (en) 2014-06-23 2017-09-12 Square, Inc. Terminal case with integrated dual reader stack
US9870491B1 (en) * 2014-08-01 2018-01-16 Square, Inc. Multiple battery management
US10753982B2 (en) 2014-12-09 2020-08-25 Square, Inc. Monitoring battery health of a battery used in a device
JP6491520B2 (ja) * 2015-04-10 2019-03-27 ローム株式会社 リニア電源回路
US9960596B2 (en) 2015-04-15 2018-05-01 Qualcomm Incorporated Automatic voltage switching circuit for selecting a higher voltage of multiple supply voltages to provide as an output voltage
CN106611995B (zh) * 2015-10-23 2019-04-16 光宝电子(广州)有限公司 具有主动电压调整的不断电电源供电方法及设备
CN105703469A (zh) * 2016-03-07 2016-06-22 合肥联宝信息技术有限公司 多电源电子设备的电源管理装置和供电/充电管理方法
JP6610439B2 (ja) * 2016-05-31 2019-11-27 株式会社オートネットワーク技術研究所 電源装置
US10523041B2 (en) * 2016-07-07 2019-12-31 Integrated Device Technology, Inc. Battery management integrated circuit
JP7071090B2 (ja) * 2017-10-31 2022-05-18 キヤノン株式会社 受電装置、受電装置の制御方法、およびプログラム
US11086377B2 (en) * 2018-04-29 2021-08-10 Oracle International Corporation Load line compensation in power monitoring
JP6802826B2 (ja) * 2018-09-13 2020-12-23 矢崎総業株式会社 車両電源装置
KR102627594B1 (ko) * 2018-09-18 2024-01-22 삼성전자주식회사 복수의 입력 전압에 기초하여 전압을 출력하는 전자 회로
CN109412255B (zh) * 2018-10-22 2021-11-19 宁波三星智能电气有限公司 一种低损耗高可靠性的双路电源切换电路
JP7124661B2 (ja) * 2018-11-15 2022-08-24 富士通株式会社 電源装置及び通信装置
KR20210039609A (ko) * 2019-10-02 2021-04-12 삼성전자주식회사 제어 동작하는 전자 장치 및 그 전자 장치가 제어 동작하는 방법
CN112089096B (zh) * 2020-10-09 2024-03-19 西安稳先半导体科技有限责任公司 一种电子烟以及用于电子烟的烟弹和安全电路
US11985014B2 (en) * 2022-06-03 2024-05-14 Renesas Electronics America Inc. Digital demodulation for wireless power

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3351557B2 (ja) * 1992-09-09 2002-11-25 ソニー株式会社 電源装置
JP4150373B2 (ja) 2004-12-22 2008-09-17 株式会社リコー パワースイッチｉｃ及びパワースイッチ制御方法
JP4854604B2 (ja) * 2007-06-20 2012-01-18 ルネサスエレクトロニクス株式会社 半導体集積回路、それを搭載したカードおよびその動作方法
US20090189450A1 (en) * 2008-01-30 2009-07-30 Micrel, Incorporated Dual-channel load switch circuits, devices including a dual-channel load switch circuit and methods of switching load channels
JP5295657B2 (ja) 2008-06-27 2013-09-18 ルネサスエレクトロニクス株式会社 半導体集積回路、半導体集積回路を実装したｉｃカードおよびその動作方法
JP5338387B2 (ja) * 2009-03-05 2013-11-13 ミツミ電機株式会社 電源切換え装置
JP5628022B2 (ja) 2009-12-28 2014-11-19 パナソニック株式会社 電子機器及び給電制御方法
JP5902998B2 (ja) * 2012-05-28 2016-04-13 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法

Also Published As

Publication number Publication date
US9362742B2 (en) 2016-06-07
JP2013247551A (ja) 2013-12-09
CN103457310A (zh) 2013-12-18
US20130313903A1 (en) 2013-11-28
CN103457310B (zh) 2017-05-17
KR20130133139A (ko) 2013-12-06

Similar Documents

Publication Publication Date Title
JP5885589B2 (ja) 半導体集積回路およびその動作方法
JP5902998B2 (ja) 半導体集積回路およびその動作方法
JP5998025B2 (ja) 半導体集積回路およびその動作方法
JP2014107971A (ja) 半導体集積回路およびその動作方法
KR102295182B1 (ko) 직류-직류 변환 회로 및 그것을 포함하는 전력 관리 칩 패키지
US9917512B2 (en) Power supply, electronic device including the same, and power supply method thereof
CN107332313B (zh) 电子设备及其充电方法
JP5912513B2 (ja) 充電回路およびそれを利用した電子機器
US20160020621A1 (en) Bidirectional voltage converter for multi-cell series batteries
US20060152192A1 (en) Electronic device and adaptor used therewith
JP5912514B2 (ja) 電子機器
KR100972271B1 (ko) 집적 회로 및 그것을 이용한 신호 처리 장치
JP6053280B2 (ja) 充電回路およびそれを利用した電子機器
CN100373296C (zh) 电子设备
JP2014041406A (ja) 半導体集積回路およびその動作方法
JP2018157680A (ja) 制御装置、受電装置、受電用制御システム、電子機器及び無接点電力伝送システム
JP6922291B2 (ja) 制御装置、受電装置、受電用制御システム、電子機器及び無接点電力伝送システム
EP4329171A1 (en) Power management chip, electronic device having the same, and operating method thereof
CN214674403U (zh) 一种充放电电路与电子设备
CN112737057A (zh) 一种充放电电路与电子设备
CN117477898A (zh) 电源管理集成电路、具有其的电子设备以及其操作方法
CN116131611A (zh) 包括双向开关转换器的充电器集成电路以及电子装置
WO2008032395A1 (fr) Dispositif d'interface, alimentation électrique et procédé de commande d'interface

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160209

R150 Certificate of patent or registration of utility model

Ref document number: 5885589

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees