JP5338387B2

JP5338387B2 - 電源切換え装置

Info

Publication number: JP5338387B2
Application number: JP2009051704A
Authority: JP
Inventors: 大祐花輪; 治川越; 富幸永井; 仁之田淵
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2009-03-05
Filing date: 2009-03-05
Publication date: 2013-11-13
Anticipated expiration: 2029-03-05
Also published as: CN101826794A; EP2226939A2; JP2010207008A; US20100225169A1; CN101826794B; KR20100100577A; US8183715B2

Description

本発明は、直流電圧を伝達するトランジスタの逆流防止技術さらには複数の直流電源のいずれか１つからの直流電圧を選択して負荷へ供給する電源切換え装置における逆流防止技術に関し、例えば電池またはＡＣアダプタからの直流電圧を選択する電源切換え用ＩＣ（半導体集積回路）に利用して有効な技術に関する。

ゲーム機や携帯音楽プレーヤ等の携帯用電子機器の電源には、電池が広く使用されている。かかる携帯用電子機器においては、電池残量が減少すると動作が停止される。そこで、ユーザは電池を交換せずにＡＣアダプタを接続して操作を継続することがあるが、このような場合、内部回路にとっては、電池からの電源電圧の代わりにＡＣアダプタからの直流電圧を使用して動作するのが、安定性という観点からは望ましい。

そこで、従来より、複数の直流電源のいずれか１つの直流電圧を選択して負荷へ供給する機能を有する電源切換え装置が提供されている。かかる電源切換え装置における切換えスイッチには、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ；以下ＭＯＳトランジスタと称する）のようなトランジスタが使用される。

ＭＯＳＦＥＴにはＰチャネル形とＮチャネル形とがあるが、電源切換え装置において、ＮチャネルＭＯＳＦＥＴを直流電圧の伝達／遮断用のスイッチ素子として使用すると、スイッチＭＯＳＦＥＴは、オン状態でソースおよびドレインの電位が電源電圧に近い状態でチャネルが導通されるため、ゲート電圧を電源電圧よりも高くしないとオン抵抗が大きくなって損失が多くなることからチャージポンプを設ける必要があり、その分回路規模が大きくなるという課題がある。

一方、ＰチャネルＭＯＳＦＥＴを直流電圧の伝達／遮断用のスイッチ素子として使用した場合には、接地電位をゲート端子に印加することでチャネルを導通させることができるためチャージポンプが不要になるが、ＰチャネルＭＯＳＦＥＴはホールをキャリアとするため、同一サイズの場合には電子をキャリアとするＮチャネルＭＯＳＦＥＴよりもオン抵抗が大きくなる。そのため、サイズの大きな素子を使用しなければならず、スイッチ素子の占有面積が大きくなり、それによるチップサイズの増加量はチャージポンプを省くことによるチップサイズの減少量よりも大きいので、トータルで考えた場合にもチップサイズが増大するという課題がある。

また、Ｐチャネル形とＮチャネル形のいずれのＭＯＳＦＥＴをスイッチ素子として使用する場合にも、オフ状態の間にソース・ドレイン領域と基体との間に存在する寄生ダイオードを通して逆流が流れるのを防止するための工夫が必要になる。従来、伝達／遮断用のスイッチ素子としてＰチャネルＭＯＳＦＥＴを使用した電源装置（レギュレータ）において、基体（ウェル領域）に入力電圧または出力電圧のうち高い方の電圧を基板バイアス電圧として印加することで、逆方向電流を防止するようにした発明が提案されている（特許文献１，特許文献２）。

特開昭６３−３０７５１０号公報特開２００４−２８０７０４号公報

しかしながら、特許文献１および２に記載の発明における逆流防止技術は、いずれもＰチャネルＭＯＳＦＥＴを使用する場合のものであり、入力電圧または出力電圧のうち高い方の電圧を基板バイアス電圧として印加することで逆流を有効に防止することができる。本発明者らは、電圧伝達／遮断用のスイッチ素子としてＮチャネルＭＯＳＦＥＴを使用する場合の逆流防止について検討した。

ＮチャネルＭＯＳＦＥＴは基体がＰチャネルであるため、ソースと基体（バックゲート）とを接続してオフ状態のときに寄生ダイオードを通して入力端子から出力端子へ電流が流れないようにしておくと、出力電圧が入力電圧よりも高くなった時にオフ状態でも、図５（Ａ）のように、寄生ダイオードを通して逆流が流れしまう。そこで、入力電圧または出力電圧のうち低い方の電圧を基板バイアス電圧として印加することも考えられる。

しかし、低い方の電圧を基体に印加するには入力電圧または出力電圧のいずれが低いか検出する回路が必要であり、電源切換え装置ではスイッチＭＯＳＦＥＴが少なくとも２つあるので、複数の電圧検出回路を設けなくてはならず、回路規模が増大してしまう。そこで、図５（Ｂ）のように、ＮチャネルＭＯＳＦＥＴの基体に、回路の中で最も電位の低い接地電位を常時印加しておくことを考えた。

このように、ＭＯＳＦＥＴの基体に接地電位を印加しておけば、ソース側またはドレイン側のいずれの電位が高くなっても逆流は流れないので、切り替え回路も不要になる。しかしながら、ＮチャネルＭＯＳＦＥＴの基体に常時接地電位を印加するようにした場合には、ＦＥＴをオンにしたときに、基板バイアス効果によってしきい値電圧が高くなり、オン抵抗が増加して損失が増大してしまうとともにオフしにくくなる（完全オフ状態になるのが遅れる）という課題があることが分かった。

この発明は上記のような課題に着目してなされたもので、その目的とするところは、入力端子と出力端子との間に設けられた電圧伝達／遮断用のスイッチ素子としてＮチャネルＭＯＳＦＥＴを使用する電源切換え装置において、入力電圧よりも出力電圧の方が高くなったとしても逆流が流れないとともに、基板バイアス効果によってスイッチ素子のしきい値電圧が高くなりオン抵抗が増加して損失が増大するのを回避できるようにすることにある。

この発明の他の目的は、入力端子と出力端子との間に設けられた電圧伝達／遮断用のスイッチ素子としてＮチャネルＭＯＳＦＥＴを使用する電源切換え装置において、回路規模をそれほど増大させることなく入力電圧よりも出力電圧の方が高くなった場合の逆流を防止できるようにすることにある。

上記目的を達成するため、この発明は、電圧入力端子と出力端子との間に接続され前記電圧入力端子と出力端子との間の導通状態を制御するＮチャネル形のスイッチＭＯＳトランジスタの逆流防止回路において、前記スイッチＭＯＳトランジスタの基体と接地点との間に接続された第１のＭＯＳトランジスタと、前記スイッチＭＯＳトランジスタの基体と接地点よりも高い所定の定電位点との間に接続された第２のＭＯＳトランジスタと、を備え、前記スイッチＭＯＳトランジスタがオン状態にされる間、該スイッチＭＯＳトランジスタの基体に接地点よりも高い所定の定電位が印加され、前記スイッチＭＯＳトランジスタがオフ状態にされる間、該スイッチＭＯＳトランジスタの基体に接地電位が印加されるように構成したものである。

より具体的には、電圧入力端子と出力端子との間に接続され前記電圧入力端子と出力端子との間の導通状態を制御するＮチャネル形のスイッチＭＯＳトランジスタの逆流防止回路において、前記スイッチＭＯＳトランジスタの基体と接地点との間に接続された第１のＭＯＳトランジスタと、前記スイッチＭＯＳトランジスタの基体と前記出力端子または前記電圧入力端子との間に接続された第２のＭＯＳトランジスタと、を備え、前記スイッチＭＯＳトランジスタがオン状態にされる間、前記第１のＭＯＳトランジスタがオフ状態にされ、前記第２のＭＯＳトランジスタがオン状態にされ、前記スイッチＭＯＳトランジスタがオフ状態にされる間、前記第１のＭＯＳトランジスタがオン状態にされ、前記第２のＭＯＳトランジスタがオフ状態にされるように構成した。

上記した手段によれば、入力電圧よりも出力電圧の方が高くなったとしても逆流が流れないとともに、基板バイアス効果によってスイッチＭＯＳトランジスタのしきい値電圧が高くなってオン抵抗が増加し損失が増大するのを回避することができる。

ここで、望ましくは、前記第１のＭＯＳトランジスタはＮチャネル形ＭＯＳトランジスタであり、前記第２のＭＯＳトランジスタはＰチャネル形ＭＯＳトランジスタであり、前記第１及び第２のＭＯＳトランジスタのゲート端子には、前記スイッチＭＯＳトランジスタのゲート端子に印加される制御信号と逆相の信号が印加されるように構成する。これにより、スイッチＭＯＳトランジスタの基体に印加する電位を選択的に供給するＭＯＳトランジスタを制御する信号が簡単に得られ、回路規模の増大を抑制できる。

また、本出願の他の発明は、第１の直流電圧が入力される第１の電圧入力端子と出力端子との間に接続され前記第１の電圧入力端子と出力端子との間の導通状態を制御するＮチャネル形の第１スイッチＭＯＳトランジスタと、第２の直流電圧が入力される第２の電圧入力端子と出力端子との間に接続され前記第２の電圧入力端子と出力端子との間の導通状態を制御するＮチャネル形の第２スイッチＭＯＳトランジスタと、前記第１スイッチＭＯＳトランジスタに対応して設けられた第１の逆流防止回路と、前記第１の電圧入力端子の電圧および前記第２の電圧入力端子の電圧に応じて前記第１及び第２スイッチＭＯＳトランジスタのゲート端子に印加される制御信号を生成する制御回路と、を備え、前記第１の電圧入力端子または前記第２の電圧入力端子のいずれかの電圧を選択して前記出力端子へ供給する電源切換え装置において、前記第１の逆流防止回路は、前記第１スイッチＭＯＳトランジスタの基体と接地点との間に接続された第１のＭＯＳトランジスタと、前記第１スイッチＭＯＳトランジスタの基体と前記出力端子または前記電圧入力端子との間に接続された第２のＭＯＳトランジスタと、を備え、前記第１スイッチＭＯＳトランジスタがオン状態にされる間、前記第１のＭＯＳトランジスタがオフ状態にされ、前記第２のＭＯＳトランジスタがオン状態にされ、前記第１スイッチＭＯＳトランジスタがオフ状態にされる間、前記第１のＭＯＳトランジスタがオン状態にされ、前記第２のＭＯＳトランジスタがオフ状態にされるように構成したものである。

ここで、望ましくは、前記第２スイッチＭＯＳトランジスタに対応して設けられた第２の逆流防止回路をさらに備え、前記第２の逆流防止回路は、前記第２スイッチＭＯＳトランジスタの基体と接地点との間に接続された第３のＭＯＳトランジスタと、前記第２スイッチＭＯＳトランジスタの基体と前記出力端子または前記電圧入力端子との間に接続された第４のＭＯＳトランジスタと、を備え、前記第２スイッチＭＯＳトランジスタがオン状態にされる間、前記第３のＭＯＳトランジスタがオフ状態にされ、前記第４のＭＯＳトランジスタがオン状態にされ、前記第２スイッチＭＯＳトランジスタがオフ状態にされる間、前記第３のＭＯＳトランジスタがオン状態にされ、前記第４のＭＯＳトランジスタがオフ状態にされるように構成する。これにより、電圧入力端子と出力端子との間に接続された２つのスイッチＭＯＳトランジスタを備えた電源切換え装置において、両方のスイッチＭＯＳトランジスタの逆流を防止することができる。

また、望ましくは、前記第１のＭＯＳトランジスタおよび前記第３のＭＯＳトランジスタはＮチャネル形ＭＯＳトランジスタであり、前記第２のＭＯＳトランジスタおよび前記第４のＭＯＳトランジスタはＰチャネル形ＭＯＳトランジスタであり、前記第１及び第２のＭＯＳトランジスタのゲート端子には、前記第１スイッチＭＯＳトランジスタのゲート端子に印加される第１制御信号と逆相の信号が印加され、前記第３及び第４のＭＯＳトランジスタのゲート端子には、前記第２スイッチＭＯＳトランジスタのゲート端子に印加される第２制御信号と逆相の信号が印加されるように構成する。これにより、スイッチＭＯＳトランジスタの基体に印加する電位を選択的に供給するＭＯＳトランジスタを制御する信号が簡単に得られ、回路規模の増大を抑制できる。

さらに、望ましくは、前記第１の電圧入力端子または前記第２の電圧入力端子に入力された直流電圧を昇圧する昇圧回路を備え、前記第１制御信号およびその逆相の信号と第２制御信号およびその逆相の信号は、ハイレベルが前記昇圧回路で昇圧された電圧の電位であるように構成する。これにより、スイッチＭＯＳトランジスタがオンされたときの抵抗を減らすことができる。

本発明によると、入力端子と出力端子との間に設けられた電圧伝達／遮断用のスイッチ素子としてＮチャネルＭＯＳＦＥＴを使用する電源切換え装置において、入力電圧よりも出力電圧の方が高くなったとしても逆流が流れないとともに、基板バイアス効果によってスイッチ素子のしきい値電圧が高くなりオン抵抗が増加して損失が増大するのを回避できる。また、回路規模をそれほど増大させることなく入力電圧よりも出力電圧の方が高くなったと場合の逆流を防止できるようになるという効果がある。

本発明を適用して好適な電源切換え装置の一実施形態を示す概略構成図である。本発明に係る電源切換え装置における基体電位切換え回路の一実施例を示す回路図である。（Ａ）は図２の基体電位切換え回路におけるスイッチＭＯＳトランジスタがオン状態の基板電位伝達ルートを示す回路説明図、（Ｂ）は図２の基体電位切換え回路におけるスイッチＭＯＳトランジスタがオフ状態の基板電位伝達ルートを示す回路説明図である。図２の基体電位切換え回路の変形例を示す回路図である。（Ａ），（Ｂ）は本発明に先立って検討したＮチャネル形ＭＯＳＦＥＴにおける逆流防止対策の例を示す回路説明図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。

図１は、本発明を適用した電源切換え装置の一実施形態の概略構成を示す。この実施形態では、特に限定されるものではないが、電源切換え装置を構成する各素子は１つの半導体チップ上に形成されて半導体集積回路（電源切換え用ＩＣ）として構成されている。

図１に示されているように、この実施形態の電源切換え用ＩＣ１０は、ＡＣアダプタのような外部直流電源２１からの直流電圧が入力される第１電圧入力端子ＶＩＮ１と、アルカリ電池のような一次電池２２が接続される第２電圧入力端子ＶＩＮ２と、負荷が接続される出力端子ＯＵＴと、前記第１電圧入力端子ＶＩＮ１と出力端子ＯＵＴとの間に設けられたＮチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ；以下ＭＯＳトランジスタと称する）からなる第１スイッチＭＯＳトランジスタＱ１と、前記第２電圧入力端子ＶＩＮ２と出力端子ＯＵＴとの間に設けられたＮチャネルＭＯＳＦＥＴからなる第２スイッチＭＯＳトランジスタＱ２とを備えている。

また、電源切換え用ＩＣ１０は、入力端子ＶＩＮ１とＶＩＮ２の電圧を監視して前記スイッチＭＯＳトランジスタＱ１，Ｑ２をオン、オフ制御する制御信号Ｓ１，Ｓ２を生成する制御回路１１と、該制御回路１１から出力される制御信号Ｓ１，Ｓ２のハイレベルを入力電圧以上に持ち上げてオン抵抗を小さくするためのチャージポンプ１２と、スイッチＭＯＳトランジスタＱ１およびＱ２の基体電位をＱ１，Ｑ２のオン、オフ状態に応じて切り換える基体電位切換え回路１３ａ，１３ｂとを備えている。

上記基体電位切換え回路１３ａは制御信号Ｓ１をインバータＩＮＶ１で反転した信号によって、また基体電位切換え回路１３ｂは制御信号Ｓ２をインバータＩＮＶ２で反転した信号によって制御される。これらのインバータＩＮＶ１，ＩＮＶ２にも上記チャージポンプ１２で昇圧された電圧が、電源電圧として供給されるように構成されている。

この実施形態では、上記制御回路１１は、入力端子ＶＩＮ１にのみ直流電圧が入力されている場合には、スイッチＭＯＳトランジスタＱ１をオンさせ、Ｑ２をオフさせる制御信号Ｓ１，Ｓ２を出力し、入力端子ＶＩＮ２にのみ直流電圧が入力されている場合には、スイッチＭＯＳトランジスタＱ１をオフさせ、Ｑ２をオンさせる制御信号Ｓ１，Ｓ２を出力する。

さらに、制御回路１１は、入力端子ＶＩＮ１とＶＩＮ２に同時に直流電圧が入力されている場合には、スイッチＭＯＳトランジスタＱ１をオンさせ、Ｑ２をオフさせる制御信号Ｓ１，Ｓ２を出力することによって、外部直流電源としてのＡＤアダプタ２１の直流電圧を優先して出力端子ＯＵＴへ伝達するように構成されている。かかる制御を可能にするため、制御回路１１には、入力端子ＶＩＮ１とＶＩＮ２に、ＡＤアダプタ２１からの電圧または電池２２からの電圧が印加されているか否かを検出する検出回路が設けられている。

図２には、上記基体電位切換え回路１３ａと１３ｂの具体的な回路例が示されている。

同図に示されているように、基体電位切換え回路１３ａ（１３ｂ）は、出力端子ＯＵＴと接地点との間に直列に接続されたＰチャネルＭＯＳトランジスタＭ１およびＮチャネルＭＯＳトランジスタＭ２とからなり、Ｍ１，Ｍ２のゲート端子に、制御信号Ｓ１（Ｓ２）を反転するインバータＩＮＶ１（ＩＮＶ２）の出力が印加されている。また、トランジスタＭ１，Ｍ２の共通ドレインにスイッチＭＯＳトランジスタＱ１（Ｑ２）の基体（バックゲート）が接続されている。

これにより、スイッチＭＯＳトランジスタＱ１（Ｑ２）が制御信号Ｓ１（Ｓ２）によってオン状態にされるときは、基体電位切換え回路１３ａ（１３ｂ）のＰチャネルＭＯＳトランジスタＭ１がオン状態にされて、図３（Ａ）に太線で示すように、出力端子ＯＵＴ側の電圧がＱ１（Ｑ２）の基体に印加される。その結果、基板バイアス効果によるしきい値電圧の変化が無く、オン抵抗の増加を防止することができる。

一方、スイッチＭＯＳトランジスタＱ１（Ｑ２）が制御信号Ｓ１（Ｓ２）によってオフ状態にされるときは、基体電位切換え回路１３ａ（１３ｂ）のＮチャネルＭＯＳトランジスタＭ２がオン状態にされて、図３（Ｂ）に太線で示すように、接地電位がＱ１（Ｑ２）の基体に印加される。その結果、仮に出力端子ＯＵＴ側の電圧が入力端子ＶＩＮ側の電圧よりも高くなったとしても、基体とソース、ドレイン領域との間に存在する寄生ダイオードを通して逆流が流れるのを防止することができる。

図４は、前記実施形態における基体電位切換え回路１３ａ（１３ｂ）の変形例を示す。この変形例は、ＰチャネルＭＯＳトランジスタＭ１のソース端子を、出力端子ＯＵＴではなく入力端子ＶＩＮに接続し、スイッチＭＯＳトランジスタＱ１（Ｑ２）がオン状態にされるときに、入力端子ＶＩＮ側の電圧がＱ１（Ｑ２）の基体に印加されるように構成したものである。このように構成しても図２の実施例の基体電位切換え回路と同様、基板バイアス効果によるしきい値電圧の変化を無くし、オン抵抗の増加を防止することができるという利点がある。

ただし、図４のように、ＰチャネルＭＯＳトランジスタＭ１のソース端子を入力端子ＶＩＮに接続しておくと、例えばスイッチＭＯＳトランジスタＱ１（Ｑ２）がオフ状態にされているときに、インバータＩＮＶ１（ＩＮＶ２）の出力にノイズが乗って誤ってＭ１がオンされて入力端子から寄生ダイオードを通して出力端子ＯＵＴ側へ電流が流れるようなことも考えられるので、図２の実施例のように、ＰチャネルＭＯＳトランジスタＭ１のソース端子を、出力端子ＯＵＴに接続しておく方が望ましい。

以上本発明の一実施形態について述べたが、本発明は上記実施形態に限定されることなく、本発明の技術的思想に基づいて各種の変更が可能である。例えば、図１の実施形態の電源切換え装置では、２つの直流入力端子を設けたものを説明したが、３つ以上の直流入力端子を設けた電源切換え装置に適用することも可能である。

また、前記実施形態の電源切換え装置においては、スイッチＭＯＳトランジスタＱ１，Ｑ２の基体電位切換え回路１３ａ，１３ｂの制御信号を生成するインバータＩＮＶ１，ＩＮＶ２を設けているが、Ｑ１，Ｑ２が同時にオン状態になることはないので、Ｑ１のゲート制御信号Ｓ１をＭ２のゲート端子に印加し、Ｑ２のゲート制御信号Ｓ２をＭ１のゲート端子に印加することで、インバータＩＮＶ１，ＩＮＶ２を省略することも可能である。

さらに、図１の実施形態において、入力端子ＶＩＮ１またはＶＩＮ２に電圧のうちいずれか一方が、他方の電圧よりも常に高いような場合には、基体電位切換え回路１３ａと１３ｂのうち、入力電圧の低い方に接続されているスイッチＭＯＳトランジスタに対応した基体電位切換え回路のみ設け、他方の基体電位切換え回路は省略するように構成することも可能である。

また、以上の説明では、本発明を電源切換え装置に適用した例を説明したが、本発明にそれに限定されるものではなく、シリーズレギュレータのような直流電源回路にも利用することができる。

１０電源切換え装置（電源切換え用ＩＣ）
１１制御回路
１２チャージポンプ
１３ａ，１３ｂ基体電位切換え回路
２１外部直流電源（ＡＣアダプタ）
２２一次電池
Ｑ１，Ｑ２ＮチャネルＭＯＳＦＥＴからなるスイッチＭＯＳトランジスタ
Ｍ１，Ｍ２基体電位切換え回路を構成するＭＯＳトランジスタ

Claims

第１の直流電圧が入力される第１の電圧入力端子と出力端子との間に接続され前記第１の電圧入力端子と出力端子との間の導通状態を制御するＮチャネル形の第１スイッチＭＯＳトランジスタと、
第２の直流電圧が入力される第２の電圧入力端子と出力端子との間に接続され前記第２の電圧入力端子と出力端子との間の導通状態を制御するＮチャネル形の第２スイッチＭＯＳトランジスタと、
前記第１スイッチＭＯＳトランジスタに対応して設けられた第１の逆流防止回路と、
前記第１の電圧入力端子の電圧および前記第２の電圧入力端子の電圧に応じて前記第１及び第２スイッチＭＯＳトランジスタのゲート端子に印加される制御信号を生成する制御回路と、を備え、前記第１の電圧入力端子または前記第２の電圧入力端子のいずれかの電圧を選択して前記出力端子へ供給する電源切換え装置であって、
前記第１の逆流防止回路は、前記第１スイッチＭＯＳトランジスタの基体と接地点との間に接続された第１のＭＯＳトランジスタと、
前記第１スイッチＭＯＳトランジスタの基体と前記出力端子または前記電圧入力端子との間に接続された第２のＭＯＳトランジスタと、を備え、
前記第１のＭＯＳトランジスタはＮチャネル形ＭＯＳトランジスタであり、前記第２のＭＯＳトランジスタはＰチャネル形ＭＯＳトランジスタであり、
前記第１及び第２のＭＯＳトランジスタのゲート端子には、前記第１スイッチＭＯＳトランジスタのゲート端子に印加される第１制御信号と逆相の信号が印加され、
前記第１スイッチＭＯＳトランジスタがオン状態にされる間、前記第１のＭＯＳトランジスタがオフ状態にされ、前記第２のＭＯＳトランジスタがオン状態にされ、
前記第１スイッチＭＯＳトランジスタがオフ状態にされる間、前記第１のＭＯＳトランジスタがオン状態にされ、前記第２のＭＯＳトランジスタがオフ状態にされるように構成されていることを特徴とする電源切換え装置。
前記第２スイッチＭＯＳトランジスタに対応して設けられた第２の逆流防止回路をさらに備え、
前記第２の逆流防止回路は、前記第２スイッチＭＯＳトランジスタの基体と接地点との間に接続された第３のＭＯＳトランジスタと、
前記第２スイッチＭＯＳトランジスタの基体と前記出力端子または前記電圧入力端子との間に接続された第４のＭＯＳトランジスタと、を備え、
前記第３のＭＯＳトランジスタはＮチャネル形ＭＯＳトランジスタであり、前記第４のＭＯＳトランジスタはＰチャネル形ＭＯＳトランジスタであり、
前記第３及び第４のＭＯＳトランジスタのゲート端子には、前記第２スイッチＭＯＳトランジスタのゲート端子に印加される第２制御信号と逆相の信号が印加され
前記第２スイッチＭＯＳトランジスタがオン状態にされる間、前記第３のＭＯＳトランジスタがオフ状態にされ、前記第４のＭＯＳトランジスタがオン状態にされ、
前記第２スイッチＭＯＳトランジスタがオフ状態にされる間、前記第３のＭＯＳトランジスタがオン状態にされ、前記第４のＭＯＳトランジスタがオフ状態にされるように構成されていることを特徴とする請求項１に記載の電源切換え装置。
前記第１の電圧入力端子または前記第２の電圧入力端子に入力された直流電圧を昇圧する昇圧回路を備え、前記第１制御信号およびその逆相の信号は、ハイレベルが前記昇圧回路で昇圧された電圧の電位であることを特徴とする請求項１に記載の電源切換え装置。
前記第１の電圧入力端子または前記第２の電圧入力端子に入力された直流電圧を昇圧する昇圧回路を備え、前記第１制御信号およびその逆相の信号と第２制御信号およびその逆相の信号は、ハイレベルが前記昇圧回路で昇圧された電圧の電位であることを特徴とする請求項２に記載の電源切換え装置。