JP3696470B2 - Ｄｃ−ｄｃ変換回路、電源選択回路、および機器装置 - Google Patents
Ｄｃ−ｄｃ変換回路、電源選択回路、および機器装置 Download PDFInfo
- Publication number
- JP3696470B2 JP3696470B2 JP2000044091A JP2000044091A JP3696470B2 JP 3696470 B2 JP3696470 B2 JP 3696470B2 JP 2000044091 A JP2000044091 A JP 2000044091A JP 2000044091 A JP2000044091 A JP 2000044091A JP 3696470 B2 JP3696470 B2 JP 3696470B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- power source
- power
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/10—Arrangements incorporating converting means for enabling loads to be operated at will from different kinds of power supplies, e.g. from ac or dc
Description
【０００１】
【発明の属する技術分野】
本発明は、ＤＣ電圧を別のＤＣ電圧に変換するＤＣ−ＤＣ変換回路、複数の電源のうちの１つの電源を選択する電源選択回路、およびＤＣ−ＤＣ変換回路を備えた機器装置に関する。
【０００２】
【従来の技術】
ノートパソコン等の携帯型電子機器装置の多くは、商用の電源から得た電力で動作するほか、電池が搭載され、その電池でも動作するように構成されている。
【０００３】
そのように構成された機器装置には、通常、商用電源から得た電力と電池から得た電力との何れを機器装置の動作に用いるかを切り換える回路が組み込まれている（例えば、特開平９−１８２２８８号公報、特開平９−３０８１０２号公報参照）。ここに知られている回路は、商用電源から得た電力がその機器装置に供給されてきているときは、優先的にそちらの電力を使用し、商用電源からの電力供給が停止したことを検知して電池からの電力供給に切り替えるタイプのものである。その他、商用電源から得た電力の方が電池よりも一般的に電圧が高いことを利用し、複数の電力のうちの電圧が最も高い電力から電力供給を受けるように構成された電源切替回路も知られている。
【０００４】
【発明が解決しようとする課題】
ところで、電池の電圧は放電が進むにつれて一般的には徐々に低下していくため、機器装置には、その内部で使用される電力の電圧を一定に保つためＤＣ−ＤＣ変換回路が備えられている。
【０００５】
図７は、リニアレギュレータの第一例を示す回路図である。リニアレギュレータは、ＤＣ−ＤＣ変換回路の一種であり、一般的に広く使用されているものである。
【０００６】
このリニアレギュレータ１０は１つのＬＳＩに搭載されたものであり、その入力端子ＩＮからは電圧Ｖｉｎの電力が入力され、このリニアレギュレータ１０ではその入力電圧Ｖｉｎよりも低い出力電圧Ｖｏｕｔ（Ｖｉｎ＞Ｖｏｕｔ）の電力に変換されて、出力端子ＯＵＴから出力電圧Ｖｏｕｔの電力が出力される構成となっている。
【０００７】
入力端子ＩＮと出力端子ＯＵＴとの間には、出力電圧調整用のＮＰＮトランジスタ１１が配置されており、入力端子ＩＮとそのＮＰＮトランジスタ１１のベースとの間には定電流源１２が配置されている、この定電流源１２から出力された電流はＮＰＮトランジスタ１１のベース電流として流れるほか、さらにもう１つのＮＰＮトランジスタ１３のコレクタ電流として流れる。このＮＰＮトランジスタ１３のエミッタは、接地端子ＧＮＤに接続され、その接地端子ＧＮＤは接地されている。出力端子ＯＵＴの電圧Ｖｏｕｔは、２つの抵抗１４，１５で分圧された形で差動増幅器１６のプラス入力端子に入力され、差動増幅器１６のマイナス入力端子には、基準電圧源１７により生成された基準電圧が入力されている。その差動増幅器１６の出力端子は、ＮＰＮトランジスタ１３のベースに接続されている。
【０００８】
ここで、出力端子ＯＵＴの電圧Ｖｏｕｔがあらかじめ設定されたある基準の出力電圧よりも高い電圧に偏倚すると差動増幅器１６の出力電圧が高まり、ＮＰＮトランジスタ１３に流れるコレクタ電流が増加し、定電流源１２から流出した電流のうちＮＰＮトランジスタ１３のコレクタ電流として使われる分が増え、その結果出力電圧調整用のＮＰＮトランジスタ１１のベース電流が減り、出力端子ＯＵＴの電圧Ｖｏｕｔが低下する。
【０００９】
一方、これとは逆に、出力端子ＯＵＴの電圧Ｖｏｕｔがあらかじめ設定されたある基準の出力よりも低い電圧に偏倚すると、差動増幅器１６の出力電圧が低下し、ＮＰＮトランジスタ１３に流れるコレクタ電流が減少し、その分トランジスタ１１の電流が増え、出力端子ＯＵＴの電圧Ｖｏｕｔが高まる。
【００１０】
このような制御により、出力端子からは、一定の出力電圧Ｖｏｕｔの電力が出力される。
【００１１】
図８は、リニアレギュレータの第二例を示す回路図である。図７に示す第１例との相違点について説明する。
【００１２】
この図８に示すリニアレギュレータ１０’には、図７に示すリニアレギュレータ１０における出力電圧調整用のＮＰＮトランジスタ１１に代えて、出力電圧調整用としてＰＮＰトランジスタ１８が備えられており、それに伴って、２つの抵抗１４，１５で分圧された形の、出力端子ＯＵＴの電圧Ｖｏｕｔが差動増幅器１６のマイナス入力端子に入力され、基準電圧源１７は、その差動増幅器１６のプラス入力端子に接続されている。
【００１３】
ここで、出力端子ＯＵＴの電圧Ｖｏｕｔがあらかじめ設定されたある基準の出力電圧よりも高い電圧に偏倚すると差動増幅器１６の出力電圧が低下し、ＮＰＮトランジスタに流れるコレクタ電流が減少し、定電流源から流出する電流は一定であることからコレクタ電流が減少した分はＰＮＰトランジスタ１８のベース電流が減少し、このＰＮＰトランジスタ２１のベース電流の減少に伴って、出力端子ＯＵＴの電圧Ｖｏｕｔが低下する。
【００１４】
一方、これとは逆に、出力端子ＯＵＴの電圧Ｖｏｕｔがあらかじめ設定されたある基準の出力電圧よりも低い電圧に偏倚すると差動増幅器１６の出力電圧が上昇し、ＮＰＮトランジスタに流れるコレクタ電流が増加し、定電流源から流出する電流は一定であることからコレクタ電流が増加した分はＰＮＰトランジスタ１８のベース電流が増加し、このＰＮＰトランジスタ２１のベース電流の増加に伴って、出力端子ＯＵＴの電圧Ｖｏｕｔが上昇する。
【００１５】
図８に示すリニアレギュレータ１０’では、このような制御により、出力端子ＯＵＴから、一定の電圧Ｖｏｕｔの電力が出力される。
【００１６】
図９は、リニアレギュレータの第三例を示す回路図である。
【００１７】
図８に示す第二例との相違点は、図８に示す出力電圧調整用のＰＮＰトランジスタ２１に代わり、ＰチャンネルＭＯＳトランジスタ１９が配置されている点である。回路動作は、図８に示す第二例の場合と同一であり重複説明は省略する。
【００１８】
図１０は、スイッチングレギュレータの一例を示す回路図である。スイッチングレギュレータも、ＤＣ−ＤＣ変換回路の一種であり、一般的に広く使用されているものである。
【００１９】
このスイッチングレギュレータの入力端子ＩＮからは電圧Ｖｉｎの電力が入力され、第１および第２の出力端子ＯＵＴ１，ＯＵＴ２のうちの第２の出力端子ＯＵＴ２からは出力電圧Ｖｏｕｔ（ここでは降圧型を対象にしており、したがってＶｉｎ＞Ｖｏｕｔ）の電力が出力される。２つの出力端子ＯＵＴ１，ＯＵＴ２の間には、外付けのコイル３１が接続され、第２の出力端子ＯＵＴ２とグランドとの間には外付けのコンデンサ３２が接続されている。
【００２０】
このスイッチングレギュレータ２０の、外付けされたコイル３１およびコンデンサ３２を除く部分は１つのＬＳＩに搭載されている。
【００２１】
入力端子ＩＮと第１の出力端子ＯＵＴ１との間には、ＰチャンネルＭＯＳトランジスタ２１が配置されており、そのゲートには、ＰＷＭ比較器２６の出力が接続されている。このＰＷＭ比較器２６には、差動増幅器２４の出力と三角波発振器２７の出力が入力されている。ＰＷＭ比較器２６の作用については後述する。
【００２２】
差動増幅器２４のプラス入力端子には、第２の出力端子ＯＵＴ２の電圧Ｖｏｕｔが２つの抵抗２２，２３で分圧された形で入力され、差動増幅器２４のマイナス入力端子には、基準電圧源２５で生成された基準電圧が入力されている。また、第１の出力端子ＯＵＴ１とグランド端子ＧＮＤとの間には第１の出力端子ＯＵＴ１側がカソード、グランド端子ＧＮＤ側がアノードのダイオードが接続されている。グランド端子ＧＮＤは接地されている。
【００２３】
ここで、ＰＷＭ比較器２６は、差動増幅器２４の出力電圧と、三角波発振器２７から出力される三角波形信号とを比較し、差動増幅器２４の出力電圧の方が三角波形よりも低い電圧にあるときに‘Ｈ’レベル、差動増幅器２４の出力電圧の方が三角波形よりも高い電圧にあるときに‘Ｌ’レベルのパルス信号を生成するものであり、ＭＯＳトランジスタ２１のゲートにはそのパルス信号が入力され、そのＭＯＳトランジスタ２１はそのパルス信号のＨ’レベル，‘Ｌ’レベルの変化に従ってそれぞれ、オフ、オンとなる。すなわち、この、ＭＯＳトランジスタ２１は入力電圧Ｖｉｎを三角波形の繰り返し周波数と同じ繰り返し周波数でスイッチングする。
【００２４】
ダイオード２８、コイル３１、およびコンデンサ３２はスイッチング後の入力電圧Ｖｉｎを平滑化してＶｏｕｔを生成する役割りを担っている。
【００２５】
出力電圧Ｖｏｕｔが設定された電圧よりも僅かに上昇すると、差動増幅器２４の出力電圧が低くなり、ＰＷＭ比較器２６で生成されるパルス信号のパルス幅（‘Ｌ’レベルのパルス幅）が僅かに狭まって出力電圧Ｖｏｕｔが低下する。これとは逆に、出力電圧Ｖｏｕｔが下がると、差動増幅器２４の出力電圧が高くなり、ＰＷＭ比較器２６で生成されるパルス信号のパルス幅（‘Ｌ’レベルのパルス幅）が広がり、出力電圧Ｖｏｕｔが上昇する。このスイッチングレギュレータ２０では、このようにして一定電圧Ｖｏｕｔの電力が出力されるように制御される。
【００２６】
ここで、例えばパソコン等の電子機器装置内には複数の異なるＤＣ電圧それぞれで動作する回路部分が存在することが多く、そのような機器装置内には、それぞれ別々の電圧の電力を出力する複数のＤＣ−ＤＣ変換回路が備えられている。ＤＣ−ＤＣ変換回路は、ＤＣ電圧の変換の際にかなり無駄に電力を消費し、消費電力の増大化を招き、電池の消耗を早めたり機器装置の温度上昇を招くなど弊害がある。例えば図７〜図９に示すリニアレギュレータ方式のＤＣ−ＤＣ変換回路の場合、１６Ｖの入力電圧から３．３Ｖの出力電圧に変換するには、変換効率は２０％となり、残りの８０％は全て電力損失となる。特に、内部で複数の異なるＤＣ電圧が使用され、それら複数の異なるＤＣ電圧を作るために複数のＤＣ−ＤＣ変換回路を必要とする機器装置においては、ＤＣ−ＤＣ変換回路における変換効率をいかに向上させるかが問題となる。
【００２７】
本発明は、上記事情に鑑み、変換効率の高いＤＣ−ＤＣ変換回路、既存のＤＣ−ＤＣ変換回路を使って変換効率の高い電圧変換を行なわせるための電源選択回路、およびそのような変換効率の良いＤＣ−ＤＣ変換回路を内蔵した機器装置を提供することを目的とする。
【００２８】
【課題を解決するための手段】
上記目的を達成する本発明のＤＣ−ＤＣ変換回路のうちの第１のＤＣ−ＤＣ変換回路は、複数の入力端子を有し、これら複数の入力端子それぞれから複数のＤＣ電源それぞれが入力され、これら複数のＤＣ電源のうちの、電圧が所定電圧以上であることを条件に最低の電圧のＤＣ電源を選択する電源選択部と、出力端子を有し、電源選択部で選択されたＤＣ電源の電圧を、その電圧よりも低い所定の電圧に変換して出力端子から出力する降圧型のレギュレータ部とを備えたことを特徴とする。
【００２９】
前述したように、リニアレギュレータ方式のＤＣ−ＤＣ変換回路の場合、１６Ｖを３．３Ｖに変換するには変換効率は２０％であるが、５Ｖの電源が存在する場合、その５Ｖの電源を使って３．３Ｖに変換する時の変換効率は６６％となる。このように、出力電圧にできるだけ近い入力電圧から出力電圧を得ることにより、変換効率を大きく改善することができる。できるだけ低い入力電圧を使った方が効率が上がるのは、リニアレギュレータ方式のみでなくスイッチングレギュレータ方式の場合も同様である。
【００３０】
本発明の第１のＤＣ−ＤＣ変換回路は、この原理を利用したものである。
【００３１】
すなわち、電源選択部では、入力された複数のＤＣ電源のうち最低の電圧のＤＣ電源を選択してレギュレータ部に渡す。ただし、最低の電圧とは言っても、電源が接続されていない、あるいはその接続された電源が機能しておらず０Ｖにあるのを最低の電圧として検知するのを防止するため、所定電圧以上であることを条件とする。レギュレータ部では、このようにして選択されたＤＣ電源の電圧をその電圧よりも低いＤＣ電圧に変換して出力する。こうすることにより、そのときの電源の状況に応じて最適な電源が選択された高効率の電圧変換が可能となる。
【００３２】
また、本発明のＤＣ−ＤＣ変換回路のうちの第２のＤＣ−ＤＣ変換回路は、所定の第１のＤＣ電源が入力される第１の入力端子と、第１のＤＣ電源の電圧よりも低い電圧の第２のＤＣ電源が入力される第２の入力端子とを有し、第２の入力端子から入力された第２のＤＣ電源の電圧が所定電圧以上であるか否かに応じて、それぞれ、第２の入力端子から入力された第２のＤＣ電源を、および第１の入力端子から入力された第１のＤＣ電源を、選択する電源選択部と、出力端子を有し電源選択部で選択されたＤＣ電源の電圧をその電圧よりも低い所定の電圧に変換して出力端子から出力する降圧型のレギュレータ部とを備えたことを特徴とする。
【００３３】
第１の入力端子から入力される第１のＤＣ電源と比べ第２の入力端子から入力される第２のＤＣ電源の電圧の方が低いＤＣ電源であることが定まっている場合、あるいは結線上そのように構成されている場合は、上記の本発明の第１のＤＣ−ＤＣ変換回路の考え方を踏襲しつつ、電源選択部を上記のように簡略化することができる。
【００３４】
ここで、本発明の第１および第２のＤＣ−ＤＣ変換回路のいずれにおいても、上記レギュレータ部は、リニアレギュレータからなるものであってもよい。この場合に、電源選択部、およびリニアレギュレータで構成されるレギュレータ部が、１チップの集積回路内に構成されてなることが好ましい。あるいは、出力電圧調整用のトランジスタを外付けする場合は、電源選択部、およびリニアレギュレータで構成されるレギュレータ部のうちの外付けされる出力電圧調整用トランジスタを除く部分が、１チップの集積回路内に構成されてなることが好ましい。
【００３５】
また、本発明の第１および第２のＤＣ−ＤＣ変換回路のいずれにおいても、上記レギュレータ部は、スイッチングレギュレータからなるものであってもよい。この場合、電源選択部、およびスイッチングレギュレータで構成されるレギュレータ部のうちの外付けされる電圧平滑化回路部分を除く部分が、１チップの集積回路内に構成されてなることが好ましい。
【００３６】
１チップの集積回路内に構成することで、一層の安定動作、コストダウン、省スペースを実現することができる。
【００３７】
また、上記目的を達成する本発明の電源選択回路のうちの第１の電源選択回路は、複数のＤＣ電源それぞれが入力される複数の入力端子と、それら複数の入力端子に接続された複数のＤＣ電源の中から、電圧が所定電圧以上であることを条件に最低の電圧のＤＣ電源を選択する電源選択部と、電源選択部で選択されたＤＣ電源を出力する出力端子とを備えたことを特徴とする。
【００３８】
また、本発明の電源選択回路のうちの第２の電源選択回路は、所定の第１のＤＣ電源およびその第１のＤＣ電源の電圧よりも低い第２の電圧の第２のＤＣ電源がそれぞれ入力される第１および第２の入力端子と、第２の入力端子から入力された第２の電源の電圧が所定電圧以上であるか否かに応じて、それぞれ、第２の入力端子から入力された第２のＤＣ電源を、および第１の入力端子から入力された第１のＤＣ電源を選択する電源選択部と、電源選択部で選択されたＤＣ電源を出力する出力端子とを備えたことを特徴とする。
【００３９】
本発明の第１および第２の電源選択回路は、それぞれ、本発明の第１および第２のＤＣ−ＤＣ変換回路の各電源選択部に相当するものであり、これら第１および第２の電源選択回路の後段に、本発明の第１および第２のＤＣ−ＤＣ変換回路のレギュレータ部に相当するＤＣ−ＤＣ変換回路を接続して、そのＤＣ−ＤＣ変換回路に高効率のＤＣ−ＤＣ変換を行なわせることができる。
【００４０】
また、上記目的を達成する本発明の機器装置は、電力の供給を受けて動作する機器装置において、
所定の第１のＤＣ電源の第１のＤＣ電圧を、その第１の電圧よりも低い所定の第２のＤＣ電圧に変換して出力する降圧型の第１のＤＣ−ＤＣコンバータ、
第１のＤＣ−ＤＣコンバータで得られた第２のＤＣ電圧の電力の供給を受けて動作する第１の動作回路、
ＤＣ電圧の供給を受けそのＤＣ電圧よりも低い所定の第３のＤＣ電圧に変換して出力する降圧型のレギュレータ部と、上記第１のＤＣ電源と上記第１のＤＣ−ＤＣコンバータの出力との双方が入力され、第１のＤＣ−ＤＣコンバータの出力が所定電圧以上であるか否かに応じて、それぞれ、第１のＤＣ−ＤＣコンバータの出力を、および第１のＤＣ電源を、上記レギュレータ部に伝達する電源選択部とを有する第２のＤＣ−ＤＣコンバータ、および
第２のＤＣ−ＤＣコンバータで得られた第２のＤＣ電圧の電力の供給を受けて動作する第２の動作回路を備えたことを特徴とする。
【００４１】
本発明の機器装置は、内部に第１のＤＣ−ＤＣコンバータと第２のＤＣ−ＤＣコンバータとの２つのＤＣ−ＤＣコンバータを備え、より低いＤＣ電圧を出力する第２のＤＣ−ＤＣコンバータを本発明の第１あるいは第２のＤＣ−ＤＣ変換回路の構成としたことにより、全体として効率のよいＤＣ−ＤＣ変換が行なわれ、消費電力の低減化、機器装置の温度上昇の抑制が実現できる。
【００４２】
ここで、機器装置内部では電源系統等はあらかじめ配線されているのが一般的であり、したがって上記第２のＤＣ−ＤＣコンバータとして本発明の第２のＤＣ−ＤＣ変換回路の構成を用いることができるのが一般的であるが、本発明の第１のＤＣ−ＤＣ変換回路を採用してもよい。そのときには、上記の第２のＤＣ−ＤＣコンバータの電源選択部は、第１のＤＣ−ＤＣコンバータの出力が所定電圧未満である場合において、第１のＤＣ電源も所定電圧未満であったときは、第１のＤＣ−ＤＣコンバータの出力をレギュレータ部に伝達する経路と、第１のＤＣ電源をレギュレータ部に伝達する経路との双方を遮断するものとなる。
【００４３】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【００４４】
図１は、本発明の電源選択回路の第１実施形態を含む、本発明のＤＣ−ＤＣ変換回路の第１実施形態の回路図である。
【００４５】
図１に示すＤＣ−ＤＣ変換回路１００は、入力選択回路１１０とリニアレギュレータ部１０とから構成される。ここでは、このＤＣ−ＤＣ変換回路１００は、その全体が１つのＬＳＩチップ１９０内に搭載されている。入力選択回路１１０は、本発明の電源選択回路の一実施形態でもある。
【００４６】
この入力選択回路１１０には、ＤＣ電源がそれぞれ接続される２つの入力端子ＩＮ１，ＩＮ２が備えられており、ここでは、各入力端子ＩＮ１，ＩＮ２から、入力電圧Ｖｉｎ１，Ｖｉｎ２が入力されるものとする。
【００４７】
各入力端子ＩＮ１，ＩＮ２と、入力選択回路１１０からリニアレギュレータ部１０への信号受け渡しのためのノードＴＭＬ（入力選択回路１１０をリニアレギュレータ部１０とは切り離された回路として構成する（例えば入力選択回路１１０のみを１つのＬＳＩに搭載する）場合は、そのノードＴＭＬは入力選択回路１１０の出力端子となる）との間に、入力端子ＩＮ１，ＩＮ２側がアノードの各ダイオード１１１，１１２と、各ＰチャンネルＭＯＳトランジスタ１１３，１１４が配置されている。また各ＰチャンネルＭＯＳトランジスタ１１３，１１４の各入力側と各ゲートは各抵抗１１５，１１６を介して接続されている。また、各ＰチャンネルＭＯＳトランジスタ１１３，１１４のゲートとグランド端子ＧＮＤとの間には各ＮチャンネルＭＯＳトランジスタ１１７，１１８が配置されている。グランド端子ＧＮＤは接地されている。
【００４８】
また、この入力選択回路には、第１、第２および第３のコンパレータ１２１，１２２，１２３と１つの基準電圧源１２４が備えられており、第１のコンパレータ１２１には、そのプラス入力端子にダイオード１１１のカソード、そのマイナス入力端子に基準電圧源１２４が接続され、第２のコンパレータ１２２には、プラス入力端子５にダイオード１１２のカソード、マイナス入力端子にダイオード１１１のカソードが接続され、第３のコンパレータ１２３には、そのプラス入力端子に基準電圧源１２４、マイナス入力端子にダイオード１１２のカソードが接続されている。
【００４９】
それら３つのコンパレータ１２１，１２２，１２３の出力は、ＡＮＤゲート１３１とＯＲゲート１３２とからなる第１の論理回路１３３を経てＮチャンネルＭＯＳトランジスタ１１７に伝達され、また、ＯＲゲート１３４とＮＡＮＤゲート１３５とからなる第２の論理回路１３６を経由してもう１つのＮチャンネルＭＯＳトランジスタ１１８のゲートに伝達される。
【００５０】
ここで、第１のコンパレータ１２１は、第１の入力端子ＩＮ１の電圧Ｖｉｎ１と基準電圧源１２４の電圧を比較し、第１の入力端子ＩＮ１の電圧Ｖｉｎ１の方が基準電圧源１２４の電圧よりも高い電圧であるか否かが判定される。換言すると、第１の入力端子ＩＮ１に電源がきちんと接続されているか否かが判定される。
【００５１】
これと同様に、第３のコンパレータ１２３は、第２の入力端子ＩＮ２の電圧Ｖｉｎ２と基準電圧源１２４の電圧を比較し、第２の入力端子ＩＮ２の電圧Ｖｉｎ２の方が基準電圧源１２４の電圧よりも高い電圧であるか否かが判定される。これも、第２の入力端子ＩＮ２に電源がきちんと接続されているか否かの判定である。
【００５２】
第２のコンパレータ１２２は、第１のコンパレータ１２１および第３のコンパレータ１２３とは異なり、２つの入力端子ＩＮ１，ＩＮ２のそれぞれの電圧Ｖｉｎ１，Ｖｉｎ２の相互を比較している。
【００５３】
入力端子ＩＮ１の電圧Ｖｉｎ１が基準電圧以上の電圧であって、かつＶｉｎ１＜Ｖｉｎ２のときは、第１の論理回路１３３から、‘Ｈ’レベルの信号が出力されてＮＭＯＳトランジスタ１１７が導通状態となり、ＰＭＯＳトランジスタ１１３のゲートがグランド側の電位に引き下げられてそのＰＭＯＳトランジスタ１１３が導通状態となり、第１の入力端子ＩＮ１の電圧Ｖｉｎ１がノードＴＭＬを経てリニアレギュレータ部１０に伝達される。このとき、第２の論理回路１３６の出力（ＮＭＯＳトランジスタ１１８のゲート）は‘Ｌ’レベルとなってＮＭＯＳトランジスタ１１８は遮断状態となり、ＰＭＯＳトランジスタ１１４も遮断状態となり、第２の入力端子ＩＮ２の電圧Ｖｉｎ２の、リニアレギュレータ部１０への伝達は行なわれない。
【００５４】
ここで、一例として、Ｖｉｎ１＝５．０Ｖ、Ｖｉｎ２＝１６．０Ｖとすると、リニアレギュレータ部１０が３．３Ｖの電圧を出力するものである場合、入力選択回路１１０では、Ｖｉｎ１＝５．０Ｖが選択されるため、リニアレギュレータ部１０の効率は６６％となる。
【００５５】
また、これとは逆に、Ｖｉｎ２＜Ｖｉｎ１のときは、Ｖｉｎ２が基準電圧以上の電圧であることを条件として、第１の論理回路１３３の出力が‘Ｌ’レベル、第２の論理回路１３６の出力が‘Ｈ’レベルとなる。これにより、ＮＭＯＳトランジスタ１１７およびＰＭＯＳトランジスタ１１３が遮断状態となって、リニアレギュレータ部１０へのＶｉｎ１の伝達が阻止されるとともに、ＮＭＯＳトランジスタ１１８およびＰＭＯＳトランジスタ１１４が導通状態となってＶｉｎ２がリニアレギュレータ部１０に伝達される。この場合、一例として、Ｖｉｎ１＝１６．０Ｖ、Ｖｉｎ２＝５．０Ｖとし、リニアレギュレータ部１０が３．３Ｖの電圧を出力するものであるとすると、入力選択回路１１０ではＶｉｎ２＝５．０Ｖが選択されるため、リニアレギュレータ部の効率は６６％となる。
【００５６】
また、Ｖｉｎ１は基準電圧以上であるが、Ｖｉｎ２が基準電圧未満である（典型的には入力端子ＩＮ２が電源から外れている）ときは、第１のコンバータ１２１は‘Ｈ’レベルの信号、第２のコンバータ１２２は‘Ｌ’レベルの信号、第３のコンバータ１２３は‘Ｈ’レベルの信号を出力し、その結果、第１の論理回路１３３からは‘Ｈ’レベルの信号、第２の論理回路１３６からは‘Ｌ’レベルの信号が出力され、ＮＭＯＳトランジスタ１１７が導通状態となってＰＭＯＳトランジスタ１１３も導通状態となり、一方、ＮＭＯＳトランジスタ１１８は遮断状態となってＰＭＯＳトランジスタ１１４も遮断状態となる。したがって、この場合、リニアレギュレータ部１０へは、第１の入力端子ＩＮ１から入力された電圧Ｖｉｎ１が伝達される。リニアレギュレータ部１０が３．３Ｖの電圧を出力するものである場合、そのリニアレギュレータ部１０の効率は、Ｖｉｎ１＝５．０Ｖの場合は６６％、Ｖｉｎ１＝１６．０Ｖの場合は２０％となる。
【００５７】
一方、これとは逆に、Ｖｉｎ１が基準電圧未満であって（典型的には入力端子ＩＮ１が電源から外れている）、Ｖｉｎ２が基準電圧以上であるときは、第１のコンパレータ１２１からは‘Ｌ’レベルの信号、第２のコンパレータ１２２からは‘Ｈ’レベルの信号、第３のコンパレータ１２３からは‘Ｌ’レベルの信号がそれぞれ出力され、その結果、第１の論理回路１３３からは‘Ｌ’レベルの信号、第２の論理回路１３６からは‘Ｈ’レベルの信号が出力される。したがって、ＮＭＯＳトランジスタ１１７は遮断状態となってＰＭＯＳトランジスタ１１３も遮断状態となり、一方、ＮＭＯＳトランジスタ１１８は導通状態となってＰＭＯＳトランジスタ１１４も導通状態となる。したがって、リニアレギュレータ部１０へは、第２の入力端子ＩＮ２から入力された電圧Ｖｉｎ２が伝達される。リニアレギュレータ部１０が３．３Ｖの電圧を出力するものである場合において、Ｖｉｎ２＝５．０Ｖの場合、リニアレギュレータ部１０の効率は６６％、Ｖｉｎ２＝１６．０Ｖの場合、リニアレギュレータ部１０の効率は２０％となる。
【００５８】
リニアレギュレータ部１０は、図７に示すリニアレギュレータと同一の構成であり、図７を参照して説明した原理により、２つの入力端子ＩＮ１，ＩＮ２の各電圧Ｖｉｎ１，Ｖｉｎ２のいずれよりも低い、安定した出力電圧Ｖｏｕｔ（Ｖｏｕｔ＜Ｖｉｎ１，Ｖｉｎ２）、例えばＶｏｕｔ＝３．３Ｖを生成して出力端子ＯＵＴから出力する。
【００５９】
このようにして、この図１に示すＤＣ−ＤＣ変換回路１００の場合、２つの入力各電圧Ｖｉｎ１，Ｖｉｎ２のうち、基準電圧以上であることを条件として、電圧の小さい方がリニアレギュレータ部１０に伝達されて出力電圧Ｖｏｕｔの生成に使用されるため、変換効率の良いＤＣ−ＤＣ変換が行なわれる。
【００６０】
図２は、本発明の電源選択回路の第２実施形態を含む、本発明のＤＣ−ＤＣ変換回路の第２実施形態の回路図である。
【００６１】
図２に示すＤＣ−ＤＣ変換回路２００は、図１に示す第１実施形態の入力選択回路１１０よりも簡易化された入力選択回路２１０と、図１に示す第１実施形態のリニアレギュレータ部１０と同一構成のリニアレギュレータ部１０を備えている。ここでは、図１に示す第１実施形態の場合と同様、このＤＣ−ＤＣ変換回路２００は、その全体が１つのＬＳＩチップ２９０内に搭載されている。
【００６２】
この図２に示すＤＣ−ＤＣ変換回路２００は、各入力端子ＩＮ１，ＩＮ２からＶｉｎ１＞Ｖｉｎ２であることが保証された状態にある各入力電圧Ｖｉｎ１，Ｖｉｎ２が入力されることを予定した回路である。このＶｉｎ１＞Ｖｉｎ２であることの保証は、例えば接続コネクタの型式を異なるものとしたり、機器装置内部等ではあらかじめ固定的に配線されていること等により実現される。
【００６３】
２つの入力端子ＩＮ１，ＩＮ２のうちの第１の入力端子ＩＮ１と、入力選択回路２１０とリニアレギュレータ部１０との間を結ぶノードＴＭＬ（入力選択回路（本発明にいう電源選択回路の一例）をリニアレギュレータ部１０とは切り離された回路として構成する（例えば入力選択回路２１０のみを１つのＬＳＩチップに搭載する）場合は、そのノードＴＭＬは入力選択回路２１０の出力端子となる）との間に、入力端子ＩＮ１側がアノードのダイオード２１１と、ＰＭＯＳトランジスタ２１３が配置されている。そのＰＭＯＳトランジスタ２１３の、ダイオード２１１側とそのゲートは、抵抗２１５を介して接続されている。またそのＰＭＯＳトランジスタ２１３のゲートとグランド端子ＧＮＤとの間にはＮＭＯＳトランジスタ２１７が配置されている。グランド端子ＧＮＤは接地されている。
【００６４】
また、もう一方の入力端子ＩＮ２と、ノードＴＭＬとの間には、入力端子２側がアノードのダイオード２１２が配置されており、そのダイオード２１２のカソードはコンパレータ２２１のマイナス入力端子にも接続されている。さらにここには基準電圧源２２４が備えられておりその基準電圧源２２４はコンパレータ２２１のプラス入力端子に接続されている。そのコンパレータ２２１の出力は、ＮＭＯＳトランジスタ２１７のゲートに接続されている。
【００６５】
ここで、コンパレータ２２１では、第２の入力端子ＩＮ２の電圧Ｖｉｎ２と基準電圧源２２４で得られた基準電圧とが比較される。これは、第２の入力端子ＩＮ２に電源がきちんと接続されているか否かの判定である。
【００６６】
Ｖｉｎ２が基準電圧よりも高いときは、コンパレータ２２１の出力は‘Ｌ’レベルとなってＮＭＯＳトランジスタ２１７が遮断状態となり、これによりＰＭＯＳトランジスタ２１３も遮断状態となって、第１の入力端子ＩＮ１の電圧Ｖｉｎ１がリニアレギュレータ部１０に伝達されるのが阻止され、リニアレギュレータ部１０には、第２の入力端子ＩＮ２の電圧Ｖｉｎ２が伝達される。一方、第２の入力端子ＩＮ２の電圧が、例えば第２の入力端子に電源が接続されていない、あるいは第２の入力端子に接続された電源がオフ状態にあるなど、基準電圧よりも低い電圧（典型的には０Ｖ）のときは、コンパレータ２２１の出力が‘Ｈ’レベルとなってＮＭＯＳトランジスタ２１７が導通状態となり、したがってＰＭＯＳトランジスタ２１３も導通状態となり、第１の入力端子ＩＮ１の電圧Ｖｉｎ１がリニアレギュレータ部１０に伝達される。
【００６７】
このように、この図２の入力選択回路２１０は、Ｖｉｎ１＞Ｖｉｎ２の条件が保証されている場合に有効な回路であって、Ｖｉｎ２が有効なときはＶｉｎ２がリニアレギュレータ部１０に伝達され、Ｖｉｎ２が無効（０Ｖ等）のときはＶｉｎ１がリニアレギュレータ部１０に伝達される。
【００６８】
リニアレギュレータ部１０は、図１に示すリニアレギュレータ部と同一の構成であり、各電圧Ｖｉｎ１，Ｖｉｎ２のいずれよりも低い安定した出力電圧Ｖｏｕｔを生成して出力端子ＯＵＴから出力する。
【００６９】
このようにして、この図２に示すＤＣ−ＤＣ変換回路２００の場合も、２つの入力電圧Ｖｉｎ１，Ｖｉｎ２（Ｖｉｎ１＞Ｖｉｎ２）のうち、Ｖｉｎ２が有効のときはＶｉｎ２がリニアレギュレータ部１０に伝達されて出力電圧Ｖｏｕｔの生成に使用され、効率変換の良いＤＣ−ＤＣ変換が行なわれる。
【００７０】
図３は、本発明のＤＣ−ＤＣ変換回路の第３の実施形態の回路図である。図２に示す第２実施形態との相違点について説明する。
【００７１】
この図３に示すＤＣ−ＤＣ変換回路３００の、図２に示す第２実施形態との相違点は、リニアレギュレータ部１０を構成する出力電圧調整部のＮＰＮトランジスタ１１を除く部分が１つのＬＳＩチップ３９０に搭載されており、ＮＰＮトランジスタ１１が外付けされている点である。このため、ＬＳＩチップ３９０は、図２の第２実施形態の出力端子ＯＵＴに相当する出力端子ＯＵＴ３のほか２つの出力端子ＯＵＴ１，ＯＵＴ２を必要としている。
【００７２】
回路動作上は、図２の第２実施形態と同一であるため重複説明は省略するが、トランジスタ１１が外付けされている理由は、このＤＣ−ＤＣ変換回路３００が二次側（出力端子の先）でかなりの大電力を消費することができるよう、大電流容量の仕様のものであって、トランジスタ１１としてそれに耐えることができるレベルのものを使用する必要があることから、そのトランジスタ１１が大型のトランジスタとなり、また例えば放熱フィン等を取り付けて放熱する必要があるなど、ＬＳＩチップに内蔵するには不向きなトランジスタだからである。
【００７３】
このように、リニアレギュレータ方式のＤＣ−ＤＣ変換回路において、出力電圧調整用のトランジスタは外付けされる場合もある。
【００７４】
図４は、本発明のＤＣ−ＤＣ変換回路の第４の実施形態の回路図である。
【００７５】
この図４に示すＤＣ−ＤＣ変換回路４００は、図１にも示した本発明の電源選択回路の第１実施形態である入力選択回路１１０と、図１０に示したスイッチングレギュレータと同一のスイッチングレギュレータ部２０とからなる。これらの入力選択回路１１０とスイッチングレギュレータ部２０の回路動作はいずれも説明済であるため、ここでの説明は省略する。この図４に示すＤＣ−ＤＣ変換回路は、スイッチングレギュレータ部２０を構成するコイル３１とコンデンサ３２を除いて１つのＬＳＩチップ４９０に搭載されている。コイル３１およびコンデンサ３２はかなり大型のものであり、ＬＳＩチップ内に搭載するのはなじまないからである。
【００７６】
入力選択回路１１０では、２つの入力端子ＩＮ１，ＩＮ２から２つの入力電圧Ｖｉｎ１，Ｖｉｎ２（Ｖｉｎ１とＶｉｎ２はいずれが低い電圧であってもよい）が入力され、それら２つの入力電圧Ｖｉｎ１，Ｖｉｎ２のうち、基準電圧以上であることを条件として低い方の電圧がスイッチングレギュレータ部２０に入力される。スイッチングレギュレータ部２０はＶｉｎ１，Ｖｉｎ２のいずれよりも低い出力電圧Ｖｏｕｔを生成して出力する降圧型のものであるため、より低い入力電圧（ただし当然ながら出力電圧Ｖｏｕｔ以上）を基にして出力電圧Ｖｏｕｔを生成した方が変換効率がよい。このように、この図４に示す実施形態においても、Ｖｉｎ１，Ｖｉｎ２のうちの低い方の電圧を入力して出力電圧Ｖｏｕｔを生成する方式が採用されており、効率のよいＤＣ−ＤＣ変換を実現している。
【００７７】
図５は、本発明のＤＣ−ＤＣ変換回路の第５実施形態の回路図である。
【００７８】
図５に示すＤＣ−ＤＣ変換回路５００は、図２に示した、本発明の電源選択回路の第２実施形態である入力選択回路２１０と、図４に示したスイッチングレギュレータ部２０と同一のスイッチングレギュレータ部２０とからなる。これらの入力選択回路２１０およびスイッチングレギュレータ部２０の回路動作はいずれも説明済であるため、ここでの説明は省略する。この図５に示すＤＣ−ＤＣ変換回路は、図４の第４実施形態と同様、スイッチングレギュレータ部２０を構成するコイル３１とコンデンサ３２を除いて、１つのＬＳＩチップ５９０に搭載されている。
【００７９】
入力選択回路１１０では、２つの入力端子ＩＮ１，ＩＮ２双方に電源が接続される場合は必ずＶｉｎ１＞Ｖｉｎ２を満足することが保証されたものであり、これを満足する限りにおいて、Ｖｉｎ２が所定の基準電圧以上の電圧である場合にＶｉｎ２がスイッチングレギュレータ部２０に伝達され、Ｖｉｎ２が基準電圧以下の電圧である場合にＶｉｎ１がスイッチングレギュレータ部２０に伝達される。したがってスイッチングレギュレータ部２０では、全体として高効率のＤＣ−ＤＣ変換が行なわれる。
【００８０】
図６は、本発明の機器装置の一実施形態を示したブロック図である。
【００８１】
この機器装置６００は、例えばノートパソコン等であり、外部のＡＣアダプタ（図示せず）において商用電源から生成された１６．０ＶのＤＣ電力と、内蔵電池６１１からの１２〜９ＶのＤＣ電力が、それぞれ各ダイオード６１２，６１３を経由して入力される。ＡＣアダプタからのＤＣ電力の方が１６．０Ｖであって電池の電圧（１２〜９Ｖ）よりも高いので、ＡＣアダプタからＤＣ電力が入力されているときはダイオード６１３の作用により電池から電力は流出しない。ＡＣアダプタからの電力入力が無くなり、かつこの機器装置が動作しているときは、電池６１１から電力が供給される。ＡＣアダプタからの電力あるいは電池６１１からの電力は、ＤＣ−ＤＣコンパレータ６１４（本発明にいう第１のＤＣ−ＤＣコンバータの一例）とレギュレータ６１５（本発明の第２のＤＣ−ＤＣコンバータの一例）に入力される。
【００８２】
ＤＣ−ＤＣコンパレータ６１４は入力された電力を基に５．０Ｖの電力を生成して第１の動作回路６１６に供給するものであり、この第１の動作回路６１６は、ＤＣ−ＤＣコンバータ６１４で生成された５．０Ｖの電力により駆動されて動作する。このＤＣ−ＤＣコンバータ６１４には、そのＤＣ−ＤＣコンバータの動作をオン／オフするための制御信号（オン／オフ信号）が入力され、第１の動作回路６１６を動作させる必要がないときは省電力化のためにＤＣ−ＤＣコンバータ６１４自体の動作も停止している。
【００８３】
レギュレータ６１５には、ＡＣアダプタあるいは電池６１１からの電力のほか、ＤＣ−ＤＣコンバータ６１４で生成された５．０Ｖの電力が入力され、このレギュレータ６１５ではそれら入力された２つの電力のうちの電圧の低い方の電力を基に、３．３Ｖの電力が生成される。レギュレータ６１５で生成された３．３Ｖの電力は、第２の動作回路６１７に供給され、第２の動作回路６１７は、そのレギュレータ６１５から供給され３．３Ｖの電力で動作する。この第２の動作回路６１７は、無停電で動作させつづけておく必要のある回路等から構成されている。
【００８４】
レギュレータ６１５には、前述した本発明のＤＣ−ＤＣ変換回路の各種実施形態のうちのいずれれを採用してもよいが、機器装置内に組み込まれるものであるためあらかじめ配線されることから、例えば典型的には、図２に示すＤＣ−ＤＣ変換回路画採用される。
【００８５】
ＤＣ−ＤＣコンバータ６１４が動作していて、レギュレータ６１５に、ＤＣ−ＤＣコンバータ６１４からの５．０Ｖの電力が入力されているときは、レギュレータ６１５では、その５．０Ｖの電力を基にして３．３Ｖの電力が生成され、ＤＣ−ＤＣコンバータ６１４の動作が停止すると、レギュレータ６１５は、ＡＣアダプタからの１６．０Ｖの電力、あるいはＡＣアダプタが接続されていないときは電池６１１からの１２〜９Ｖの電力を基に３．３Ｖの電力を生成する。
【００８６】
このように、レギュレータ６１５は、ＤＣ−ＤＣコンバータ６１４が動作してるときはそこで生成された５．０Ｖの電力から３．３Ｖの電力を生成するように構成されているため、レギュレータ６１５で、ＤＣ−ＤＣコンバータが動作しているか否かにかかわらずＡＣアダプタあるいは電池からの電力を使うようにした場合と比べ省電力化が実現する。
【００８７】
尚、レギュレータ６１５として、例えば図１に示すＤＣ−ＤＣ変換回路を採用してもよい。この場合、配線にあたってＤＣ−ＤＣコンバータ６１４の入力と出力を２つの入力端子のいずれに接続してもよく、配線作業が容易となり、かつそれら２本の配線を取り違えるという配線ミスが本質的に防止されることになる。
【００８８】
【発明の効果】
以上説明したように、本発明によれば高効率のＤＣ−ＤＣ変換を行なうことができる。
【図面の簡単な説明】
【図１】本発明の電源選択回路の第１実施形態を含む、本発明のＤＣ−ＤＣ変換回路の第１実施形態の回路図である。
【図２】本発明の電源選択回路の第２実施形態を含む、本発明のＤＣ−ＤＣ変換回路の第２実施形態の回路図である。
【図３】本発明のＤＣ−ＤＣ変換回路の第３の実施形態の回路図である。
【図４】本発明のＤＣ−ＤＣ変換回路の第４の実施形態の回路図である。
【図５】本発明のＤＣ−ＤＣ変換回路の第５実施形態の回路図である。
【図６】である。
【図７】リニアレギュレータの第一例を示す回路図である。
【図８】リニアレギュレータの第二例を示す回路図である。
【図９】リニアレギュレータの第三例を示す回路図である。
【図１０】スイッチングレギュレータの一例を示す回路図である。
【符号の説明】
１０，１０’，１０’’ リニアレギュレータ
１１ ＮＰＮトランジスタ
１２ 定電流源
１３ ＮＰＮトランジスタ
１４，１５ 抵抗
１６ 差動増幅器
１７ 基準電圧源
１８ ＰＮＰトランジスタ
１９ ＰチャンネルＭＯＳトランジスタ
２０ スイッチングレギュレータ
２１ ＮＰＮトランジスタ
２２，２３ 抵抗
２４ 差動増幅器
２５ 基準電圧源
２６ ＰＷＭ比較器
２７ 三角波発振器
２８ ダイオード
３１ コイル
３２ コンデンサ
１００，２００，３００，４００，５００ ＤＣ−ＤＣ変換回路
１１０ 入力選択回路
１１１，１１２ ダイオード
１１３，１１４ ＰチャンネルＭＯＳトランジスタ
１１５，１１６ 抵抗
１１７，１１８ ＮチャンネルＭＯＳトランジスタ
１２１，１２２，１２３ コンパレータ
１２４ 基準電圧源
１３１ ＡＮＤゲート
１３２ ＯＲゲート
１３３ 第１の論理回路
１３４ ＯＲゲート
１３５ ＮＡＮＤゲート
１３６ 第２の論理回路
１９０，２９０，３９０，４９０，５９０ ＬＳＩチップ
２１０ 入力選択回路
２１１，２１２ ダイオード
２１３ ＰＭＯＳトランジスタ
２１５ 抵抗
２１７ ＮＭＯＳトランジスタ
２２１ コンパレータ
２２４ 基準電圧源
６００ 機器装置
６１１ 内蔵電池
６１２，６１３ ダイオード
６１４ ＤＣ−ＤＣコンパレータ
６１５ レギュレータ
６１６ 第１の動作回路
６１７ 第２の動作回路
ＩＮ１，ＩＮ２ 入力端子
ＯＵＴ，ＯＵＴ１，ＯＵＴ２，ＯＵＴ３ 出力端子
【発明の属する技術分野】
本発明は、ＤＣ電圧を別のＤＣ電圧に変換するＤＣ−ＤＣ変換回路、複数の電源のうちの１つの電源を選択する電源選択回路、およびＤＣ−ＤＣ変換回路を備えた機器装置に関する。
【０００２】
【従来の技術】
ノートパソコン等の携帯型電子機器装置の多くは、商用の電源から得た電力で動作するほか、電池が搭載され、その電池でも動作するように構成されている。
【０００３】
そのように構成された機器装置には、通常、商用電源から得た電力と電池から得た電力との何れを機器装置の動作に用いるかを切り換える回路が組み込まれている（例えば、特開平９−１８２２８８号公報、特開平９−３０８１０２号公報参照）。ここに知られている回路は、商用電源から得た電力がその機器装置に供給されてきているときは、優先的にそちらの電力を使用し、商用電源からの電力供給が停止したことを検知して電池からの電力供給に切り替えるタイプのものである。その他、商用電源から得た電力の方が電池よりも一般的に電圧が高いことを利用し、複数の電力のうちの電圧が最も高い電力から電力供給を受けるように構成された電源切替回路も知られている。
【０００４】
【発明が解決しようとする課題】
ところで、電池の電圧は放電が進むにつれて一般的には徐々に低下していくため、機器装置には、その内部で使用される電力の電圧を一定に保つためＤＣ−ＤＣ変換回路が備えられている。
【０００５】
図７は、リニアレギュレータの第一例を示す回路図である。リニアレギュレータは、ＤＣ−ＤＣ変換回路の一種であり、一般的に広く使用されているものである。
【０００６】
このリニアレギュレータ１０は１つのＬＳＩに搭載されたものであり、その入力端子ＩＮからは電圧Ｖｉｎの電力が入力され、このリニアレギュレータ１０ではその入力電圧Ｖｉｎよりも低い出力電圧Ｖｏｕｔ（Ｖｉｎ＞Ｖｏｕｔ）の電力に変換されて、出力端子ＯＵＴから出力電圧Ｖｏｕｔの電力が出力される構成となっている。
【０００７】
入力端子ＩＮと出力端子ＯＵＴとの間には、出力電圧調整用のＮＰＮトランジスタ１１が配置されており、入力端子ＩＮとそのＮＰＮトランジスタ１１のベースとの間には定電流源１２が配置されている、この定電流源１２から出力された電流はＮＰＮトランジスタ１１のベース電流として流れるほか、さらにもう１つのＮＰＮトランジスタ１３のコレクタ電流として流れる。このＮＰＮトランジスタ１３のエミッタは、接地端子ＧＮＤに接続され、その接地端子ＧＮＤは接地されている。出力端子ＯＵＴの電圧Ｖｏｕｔは、２つの抵抗１４，１５で分圧された形で差動増幅器１６のプラス入力端子に入力され、差動増幅器１６のマイナス入力端子には、基準電圧源１７により生成された基準電圧が入力されている。その差動増幅器１６の出力端子は、ＮＰＮトランジスタ１３のベースに接続されている。
【０００８】
ここで、出力端子ＯＵＴの電圧Ｖｏｕｔがあらかじめ設定されたある基準の出力電圧よりも高い電圧に偏倚すると差動増幅器１６の出力電圧が高まり、ＮＰＮトランジスタ１３に流れるコレクタ電流が増加し、定電流源１２から流出した電流のうちＮＰＮトランジスタ１３のコレクタ電流として使われる分が増え、その結果出力電圧調整用のＮＰＮトランジスタ１１のベース電流が減り、出力端子ＯＵＴの電圧Ｖｏｕｔが低下する。
【０００９】
一方、これとは逆に、出力端子ＯＵＴの電圧Ｖｏｕｔがあらかじめ設定されたある基準の出力よりも低い電圧に偏倚すると、差動増幅器１６の出力電圧が低下し、ＮＰＮトランジスタ１３に流れるコレクタ電流が減少し、その分トランジスタ１１の電流が増え、出力端子ＯＵＴの電圧Ｖｏｕｔが高まる。
【００１０】
このような制御により、出力端子からは、一定の出力電圧Ｖｏｕｔの電力が出力される。
【００１１】
図８は、リニアレギュレータの第二例を示す回路図である。図７に示す第１例との相違点について説明する。
【００１２】
この図８に示すリニアレギュレータ１０’には、図７に示すリニアレギュレータ１０における出力電圧調整用のＮＰＮトランジスタ１１に代えて、出力電圧調整用としてＰＮＰトランジスタ１８が備えられており、それに伴って、２つの抵抗１４，１５で分圧された形の、出力端子ＯＵＴの電圧Ｖｏｕｔが差動増幅器１６のマイナス入力端子に入力され、基準電圧源１７は、その差動増幅器１６のプラス入力端子に接続されている。
【００１３】
ここで、出力端子ＯＵＴの電圧Ｖｏｕｔがあらかじめ設定されたある基準の出力電圧よりも高い電圧に偏倚すると差動増幅器１６の出力電圧が低下し、ＮＰＮトランジスタに流れるコレクタ電流が減少し、定電流源から流出する電流は一定であることからコレクタ電流が減少した分はＰＮＰトランジスタ１８のベース電流が減少し、このＰＮＰトランジスタ２１のベース電流の減少に伴って、出力端子ＯＵＴの電圧Ｖｏｕｔが低下する。
【００１４】
一方、これとは逆に、出力端子ＯＵＴの電圧Ｖｏｕｔがあらかじめ設定されたある基準の出力電圧よりも低い電圧に偏倚すると差動増幅器１６の出力電圧が上昇し、ＮＰＮトランジスタに流れるコレクタ電流が増加し、定電流源から流出する電流は一定であることからコレクタ電流が増加した分はＰＮＰトランジスタ１８のベース電流が増加し、このＰＮＰトランジスタ２１のベース電流の増加に伴って、出力端子ＯＵＴの電圧Ｖｏｕｔが上昇する。
【００１５】
図８に示すリニアレギュレータ１０’では、このような制御により、出力端子ＯＵＴから、一定の電圧Ｖｏｕｔの電力が出力される。
【００１６】
図９は、リニアレギュレータの第三例を示す回路図である。
【００１７】
図８に示す第二例との相違点は、図８に示す出力電圧調整用のＰＮＰトランジスタ２１に代わり、ＰチャンネルＭＯＳトランジスタ１９が配置されている点である。回路動作は、図８に示す第二例の場合と同一であり重複説明は省略する。
【００１８】
図１０は、スイッチングレギュレータの一例を示す回路図である。スイッチングレギュレータも、ＤＣ−ＤＣ変換回路の一種であり、一般的に広く使用されているものである。
【００１９】
このスイッチングレギュレータの入力端子ＩＮからは電圧Ｖｉｎの電力が入力され、第１および第２の出力端子ＯＵＴ１，ＯＵＴ２のうちの第２の出力端子ＯＵＴ２からは出力電圧Ｖｏｕｔ（ここでは降圧型を対象にしており、したがってＶｉｎ＞Ｖｏｕｔ）の電力が出力される。２つの出力端子ＯＵＴ１，ＯＵＴ２の間には、外付けのコイル３１が接続され、第２の出力端子ＯＵＴ２とグランドとの間には外付けのコンデンサ３２が接続されている。
【００２０】
このスイッチングレギュレータ２０の、外付けされたコイル３１およびコンデンサ３２を除く部分は１つのＬＳＩに搭載されている。
【００２１】
入力端子ＩＮと第１の出力端子ＯＵＴ１との間には、ＰチャンネルＭＯＳトランジスタ２１が配置されており、そのゲートには、ＰＷＭ比較器２６の出力が接続されている。このＰＷＭ比較器２６には、差動増幅器２４の出力と三角波発振器２７の出力が入力されている。ＰＷＭ比較器２６の作用については後述する。
【００２２】
差動増幅器２４のプラス入力端子には、第２の出力端子ＯＵＴ２の電圧Ｖｏｕｔが２つの抵抗２２，２３で分圧された形で入力され、差動増幅器２４のマイナス入力端子には、基準電圧源２５で生成された基準電圧が入力されている。また、第１の出力端子ＯＵＴ１とグランド端子ＧＮＤとの間には第１の出力端子ＯＵＴ１側がカソード、グランド端子ＧＮＤ側がアノードのダイオードが接続されている。グランド端子ＧＮＤは接地されている。
【００２３】
ここで、ＰＷＭ比較器２６は、差動増幅器２４の出力電圧と、三角波発振器２７から出力される三角波形信号とを比較し、差動増幅器２４の出力電圧の方が三角波形よりも低い電圧にあるときに‘Ｈ’レベル、差動増幅器２４の出力電圧の方が三角波形よりも高い電圧にあるときに‘Ｌ’レベルのパルス信号を生成するものであり、ＭＯＳトランジスタ２１のゲートにはそのパルス信号が入力され、そのＭＯＳトランジスタ２１はそのパルス信号のＨ’レベル，‘Ｌ’レベルの変化に従ってそれぞれ、オフ、オンとなる。すなわち、この、ＭＯＳトランジスタ２１は入力電圧Ｖｉｎを三角波形の繰り返し周波数と同じ繰り返し周波数でスイッチングする。
【００２４】
ダイオード２８、コイル３１、およびコンデンサ３２はスイッチング後の入力電圧Ｖｉｎを平滑化してＶｏｕｔを生成する役割りを担っている。
【００２５】
出力電圧Ｖｏｕｔが設定された電圧よりも僅かに上昇すると、差動増幅器２４の出力電圧が低くなり、ＰＷＭ比較器２６で生成されるパルス信号のパルス幅（‘Ｌ’レベルのパルス幅）が僅かに狭まって出力電圧Ｖｏｕｔが低下する。これとは逆に、出力電圧Ｖｏｕｔが下がると、差動増幅器２４の出力電圧が高くなり、ＰＷＭ比較器２６で生成されるパルス信号のパルス幅（‘Ｌ’レベルのパルス幅）が広がり、出力電圧Ｖｏｕｔが上昇する。このスイッチングレギュレータ２０では、このようにして一定電圧Ｖｏｕｔの電力が出力されるように制御される。
【００２６】
ここで、例えばパソコン等の電子機器装置内には複数の異なるＤＣ電圧それぞれで動作する回路部分が存在することが多く、そのような機器装置内には、それぞれ別々の電圧の電力を出力する複数のＤＣ−ＤＣ変換回路が備えられている。ＤＣ−ＤＣ変換回路は、ＤＣ電圧の変換の際にかなり無駄に電力を消費し、消費電力の増大化を招き、電池の消耗を早めたり機器装置の温度上昇を招くなど弊害がある。例えば図７〜図９に示すリニアレギュレータ方式のＤＣ−ＤＣ変換回路の場合、１６Ｖの入力電圧から３．３Ｖの出力電圧に変換するには、変換効率は２０％となり、残りの８０％は全て電力損失となる。特に、内部で複数の異なるＤＣ電圧が使用され、それら複数の異なるＤＣ電圧を作るために複数のＤＣ−ＤＣ変換回路を必要とする機器装置においては、ＤＣ−ＤＣ変換回路における変換効率をいかに向上させるかが問題となる。
【００２７】
本発明は、上記事情に鑑み、変換効率の高いＤＣ−ＤＣ変換回路、既存のＤＣ−ＤＣ変換回路を使って変換効率の高い電圧変換を行なわせるための電源選択回路、およびそのような変換効率の良いＤＣ−ＤＣ変換回路を内蔵した機器装置を提供することを目的とする。
【００２８】
【課題を解決するための手段】
上記目的を達成する本発明のＤＣ−ＤＣ変換回路のうちの第１のＤＣ−ＤＣ変換回路は、複数の入力端子を有し、これら複数の入力端子それぞれから複数のＤＣ電源それぞれが入力され、これら複数のＤＣ電源のうちの、電圧が所定電圧以上であることを条件に最低の電圧のＤＣ電源を選択する電源選択部と、出力端子を有し、電源選択部で選択されたＤＣ電源の電圧を、その電圧よりも低い所定の電圧に変換して出力端子から出力する降圧型のレギュレータ部とを備えたことを特徴とする。
【００２９】
前述したように、リニアレギュレータ方式のＤＣ−ＤＣ変換回路の場合、１６Ｖを３．３Ｖに変換するには変換効率は２０％であるが、５Ｖの電源が存在する場合、その５Ｖの電源を使って３．３Ｖに変換する時の変換効率は６６％となる。このように、出力電圧にできるだけ近い入力電圧から出力電圧を得ることにより、変換効率を大きく改善することができる。できるだけ低い入力電圧を使った方が効率が上がるのは、リニアレギュレータ方式のみでなくスイッチングレギュレータ方式の場合も同様である。
【００３０】
本発明の第１のＤＣ−ＤＣ変換回路は、この原理を利用したものである。
【００３１】
すなわち、電源選択部では、入力された複数のＤＣ電源のうち最低の電圧のＤＣ電源を選択してレギュレータ部に渡す。ただし、最低の電圧とは言っても、電源が接続されていない、あるいはその接続された電源が機能しておらず０Ｖにあるのを最低の電圧として検知するのを防止するため、所定電圧以上であることを条件とする。レギュレータ部では、このようにして選択されたＤＣ電源の電圧をその電圧よりも低いＤＣ電圧に変換して出力する。こうすることにより、そのときの電源の状況に応じて最適な電源が選択された高効率の電圧変換が可能となる。
【００３２】
また、本発明のＤＣ−ＤＣ変換回路のうちの第２のＤＣ−ＤＣ変換回路は、所定の第１のＤＣ電源が入力される第１の入力端子と、第１のＤＣ電源の電圧よりも低い電圧の第２のＤＣ電源が入力される第２の入力端子とを有し、第２の入力端子から入力された第２のＤＣ電源の電圧が所定電圧以上であるか否かに応じて、それぞれ、第２の入力端子から入力された第２のＤＣ電源を、および第１の入力端子から入力された第１のＤＣ電源を、選択する電源選択部と、出力端子を有し電源選択部で選択されたＤＣ電源の電圧をその電圧よりも低い所定の電圧に変換して出力端子から出力する降圧型のレギュレータ部とを備えたことを特徴とする。
【００３３】
第１の入力端子から入力される第１のＤＣ電源と比べ第２の入力端子から入力される第２のＤＣ電源の電圧の方が低いＤＣ電源であることが定まっている場合、あるいは結線上そのように構成されている場合は、上記の本発明の第１のＤＣ−ＤＣ変換回路の考え方を踏襲しつつ、電源選択部を上記のように簡略化することができる。
【００３４】
ここで、本発明の第１および第２のＤＣ−ＤＣ変換回路のいずれにおいても、上記レギュレータ部は、リニアレギュレータからなるものであってもよい。この場合に、電源選択部、およびリニアレギュレータで構成されるレギュレータ部が、１チップの集積回路内に構成されてなることが好ましい。あるいは、出力電圧調整用のトランジスタを外付けする場合は、電源選択部、およびリニアレギュレータで構成されるレギュレータ部のうちの外付けされる出力電圧調整用トランジスタを除く部分が、１チップの集積回路内に構成されてなることが好ましい。
【００３５】
また、本発明の第１および第２のＤＣ−ＤＣ変換回路のいずれにおいても、上記レギュレータ部は、スイッチングレギュレータからなるものであってもよい。この場合、電源選択部、およびスイッチングレギュレータで構成されるレギュレータ部のうちの外付けされる電圧平滑化回路部分を除く部分が、１チップの集積回路内に構成されてなることが好ましい。
【００３６】
１チップの集積回路内に構成することで、一層の安定動作、コストダウン、省スペースを実現することができる。
【００３７】
また、上記目的を達成する本発明の電源選択回路のうちの第１の電源選択回路は、複数のＤＣ電源それぞれが入力される複数の入力端子と、それら複数の入力端子に接続された複数のＤＣ電源の中から、電圧が所定電圧以上であることを条件に最低の電圧のＤＣ電源を選択する電源選択部と、電源選択部で選択されたＤＣ電源を出力する出力端子とを備えたことを特徴とする。
【００３８】
また、本発明の電源選択回路のうちの第２の電源選択回路は、所定の第１のＤＣ電源およびその第１のＤＣ電源の電圧よりも低い第２の電圧の第２のＤＣ電源がそれぞれ入力される第１および第２の入力端子と、第２の入力端子から入力された第２の電源の電圧が所定電圧以上であるか否かに応じて、それぞれ、第２の入力端子から入力された第２のＤＣ電源を、および第１の入力端子から入力された第１のＤＣ電源を選択する電源選択部と、電源選択部で選択されたＤＣ電源を出力する出力端子とを備えたことを特徴とする。
【００３９】
本発明の第１および第２の電源選択回路は、それぞれ、本発明の第１および第２のＤＣ−ＤＣ変換回路の各電源選択部に相当するものであり、これら第１および第２の電源選択回路の後段に、本発明の第１および第２のＤＣ−ＤＣ変換回路のレギュレータ部に相当するＤＣ−ＤＣ変換回路を接続して、そのＤＣ−ＤＣ変換回路に高効率のＤＣ−ＤＣ変換を行なわせることができる。
【００４０】
また、上記目的を達成する本発明の機器装置は、電力の供給を受けて動作する機器装置において、
所定の第１のＤＣ電源の第１のＤＣ電圧を、その第１の電圧よりも低い所定の第２のＤＣ電圧に変換して出力する降圧型の第１のＤＣ−ＤＣコンバータ、
第１のＤＣ−ＤＣコンバータで得られた第２のＤＣ電圧の電力の供給を受けて動作する第１の動作回路、
ＤＣ電圧の供給を受けそのＤＣ電圧よりも低い所定の第３のＤＣ電圧に変換して出力する降圧型のレギュレータ部と、上記第１のＤＣ電源と上記第１のＤＣ−ＤＣコンバータの出力との双方が入力され、第１のＤＣ−ＤＣコンバータの出力が所定電圧以上であるか否かに応じて、それぞれ、第１のＤＣ−ＤＣコンバータの出力を、および第１のＤＣ電源を、上記レギュレータ部に伝達する電源選択部とを有する第２のＤＣ−ＤＣコンバータ、および
第２のＤＣ−ＤＣコンバータで得られた第２のＤＣ電圧の電力の供給を受けて動作する第２の動作回路を備えたことを特徴とする。
【００４１】
本発明の機器装置は、内部に第１のＤＣ−ＤＣコンバータと第２のＤＣ−ＤＣコンバータとの２つのＤＣ−ＤＣコンバータを備え、より低いＤＣ電圧を出力する第２のＤＣ−ＤＣコンバータを本発明の第１あるいは第２のＤＣ−ＤＣ変換回路の構成としたことにより、全体として効率のよいＤＣ−ＤＣ変換が行なわれ、消費電力の低減化、機器装置の温度上昇の抑制が実現できる。
【００４２】
ここで、機器装置内部では電源系統等はあらかじめ配線されているのが一般的であり、したがって上記第２のＤＣ−ＤＣコンバータとして本発明の第２のＤＣ−ＤＣ変換回路の構成を用いることができるのが一般的であるが、本発明の第１のＤＣ−ＤＣ変換回路を採用してもよい。そのときには、上記の第２のＤＣ−ＤＣコンバータの電源選択部は、第１のＤＣ−ＤＣコンバータの出力が所定電圧未満である場合において、第１のＤＣ電源も所定電圧未満であったときは、第１のＤＣ−ＤＣコンバータの出力をレギュレータ部に伝達する経路と、第１のＤＣ電源をレギュレータ部に伝達する経路との双方を遮断するものとなる。
【００４３】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【００４４】
図１は、本発明の電源選択回路の第１実施形態を含む、本発明のＤＣ−ＤＣ変換回路の第１実施形態の回路図である。
【００４５】
図１に示すＤＣ−ＤＣ変換回路１００は、入力選択回路１１０とリニアレギュレータ部１０とから構成される。ここでは、このＤＣ−ＤＣ変換回路１００は、その全体が１つのＬＳＩチップ１９０内に搭載されている。入力選択回路１１０は、本発明の電源選択回路の一実施形態でもある。
【００４６】
この入力選択回路１１０には、ＤＣ電源がそれぞれ接続される２つの入力端子ＩＮ１，ＩＮ２が備えられており、ここでは、各入力端子ＩＮ１，ＩＮ２から、入力電圧Ｖｉｎ１，Ｖｉｎ２が入力されるものとする。
【００４７】
各入力端子ＩＮ１，ＩＮ２と、入力選択回路１１０からリニアレギュレータ部１０への信号受け渡しのためのノードＴＭＬ（入力選択回路１１０をリニアレギュレータ部１０とは切り離された回路として構成する（例えば入力選択回路１１０のみを１つのＬＳＩに搭載する）場合は、そのノードＴＭＬは入力選択回路１１０の出力端子となる）との間に、入力端子ＩＮ１，ＩＮ２側がアノードの各ダイオード１１１，１１２と、各ＰチャンネルＭＯＳトランジスタ１１３，１１４が配置されている。また各ＰチャンネルＭＯＳトランジスタ１１３，１１４の各入力側と各ゲートは各抵抗１１５，１１６を介して接続されている。また、各ＰチャンネルＭＯＳトランジスタ１１３，１１４のゲートとグランド端子ＧＮＤとの間には各ＮチャンネルＭＯＳトランジスタ１１７，１１８が配置されている。グランド端子ＧＮＤは接地されている。
【００４８】
また、この入力選択回路には、第１、第２および第３のコンパレータ１２１，１２２，１２３と１つの基準電圧源１２４が備えられており、第１のコンパレータ１２１には、そのプラス入力端子にダイオード１１１のカソード、そのマイナス入力端子に基準電圧源１２４が接続され、第２のコンパレータ１２２には、プラス入力端子５にダイオード１１２のカソード、マイナス入力端子にダイオード１１１のカソードが接続され、第３のコンパレータ１２３には、そのプラス入力端子に基準電圧源１２４、マイナス入力端子にダイオード１１２のカソードが接続されている。
【００４９】
それら３つのコンパレータ１２１，１２２，１２３の出力は、ＡＮＤゲート１３１とＯＲゲート１３２とからなる第１の論理回路１３３を経てＮチャンネルＭＯＳトランジスタ１１７に伝達され、また、ＯＲゲート１３４とＮＡＮＤゲート１３５とからなる第２の論理回路１３６を経由してもう１つのＮチャンネルＭＯＳトランジスタ１１８のゲートに伝達される。
【００５０】
ここで、第１のコンパレータ１２１は、第１の入力端子ＩＮ１の電圧Ｖｉｎ１と基準電圧源１２４の電圧を比較し、第１の入力端子ＩＮ１の電圧Ｖｉｎ１の方が基準電圧源１２４の電圧よりも高い電圧であるか否かが判定される。換言すると、第１の入力端子ＩＮ１に電源がきちんと接続されているか否かが判定される。
【００５１】
これと同様に、第３のコンパレータ１２３は、第２の入力端子ＩＮ２の電圧Ｖｉｎ２と基準電圧源１２４の電圧を比較し、第２の入力端子ＩＮ２の電圧Ｖｉｎ２の方が基準電圧源１２４の電圧よりも高い電圧であるか否かが判定される。これも、第２の入力端子ＩＮ２に電源がきちんと接続されているか否かの判定である。
【００５２】
第２のコンパレータ１２２は、第１のコンパレータ１２１および第３のコンパレータ１２３とは異なり、２つの入力端子ＩＮ１，ＩＮ２のそれぞれの電圧Ｖｉｎ１，Ｖｉｎ２の相互を比較している。
【００５３】
入力端子ＩＮ１の電圧Ｖｉｎ１が基準電圧以上の電圧であって、かつＶｉｎ１＜Ｖｉｎ２のときは、第１の論理回路１３３から、‘Ｈ’レベルの信号が出力されてＮＭＯＳトランジスタ１１７が導通状態となり、ＰＭＯＳトランジスタ１１３のゲートがグランド側の電位に引き下げられてそのＰＭＯＳトランジスタ１１３が導通状態となり、第１の入力端子ＩＮ１の電圧Ｖｉｎ１がノードＴＭＬを経てリニアレギュレータ部１０に伝達される。このとき、第２の論理回路１３６の出力（ＮＭＯＳトランジスタ１１８のゲート）は‘Ｌ’レベルとなってＮＭＯＳトランジスタ１１８は遮断状態となり、ＰＭＯＳトランジスタ１１４も遮断状態となり、第２の入力端子ＩＮ２の電圧Ｖｉｎ２の、リニアレギュレータ部１０への伝達は行なわれない。
【００５４】
ここで、一例として、Ｖｉｎ１＝５．０Ｖ、Ｖｉｎ２＝１６．０Ｖとすると、リニアレギュレータ部１０が３．３Ｖの電圧を出力するものである場合、入力選択回路１１０では、Ｖｉｎ１＝５．０Ｖが選択されるため、リニアレギュレータ部１０の効率は６６％となる。
【００５５】
また、これとは逆に、Ｖｉｎ２＜Ｖｉｎ１のときは、Ｖｉｎ２が基準電圧以上の電圧であることを条件として、第１の論理回路１３３の出力が‘Ｌ’レベル、第２の論理回路１３６の出力が‘Ｈ’レベルとなる。これにより、ＮＭＯＳトランジスタ１１７およびＰＭＯＳトランジスタ１１３が遮断状態となって、リニアレギュレータ部１０へのＶｉｎ１の伝達が阻止されるとともに、ＮＭＯＳトランジスタ１１８およびＰＭＯＳトランジスタ１１４が導通状態となってＶｉｎ２がリニアレギュレータ部１０に伝達される。この場合、一例として、Ｖｉｎ１＝１６．０Ｖ、Ｖｉｎ２＝５．０Ｖとし、リニアレギュレータ部１０が３．３Ｖの電圧を出力するものであるとすると、入力選択回路１１０ではＶｉｎ２＝５．０Ｖが選択されるため、リニアレギュレータ部の効率は６６％となる。
【００５６】
また、Ｖｉｎ１は基準電圧以上であるが、Ｖｉｎ２が基準電圧未満である（典型的には入力端子ＩＮ２が電源から外れている）ときは、第１のコンバータ１２１は‘Ｈ’レベルの信号、第２のコンバータ１２２は‘Ｌ’レベルの信号、第３のコンバータ１２３は‘Ｈ’レベルの信号を出力し、その結果、第１の論理回路１３３からは‘Ｈ’レベルの信号、第２の論理回路１３６からは‘Ｌ’レベルの信号が出力され、ＮＭＯＳトランジスタ１１７が導通状態となってＰＭＯＳトランジスタ１１３も導通状態となり、一方、ＮＭＯＳトランジスタ１１８は遮断状態となってＰＭＯＳトランジスタ１１４も遮断状態となる。したがって、この場合、リニアレギュレータ部１０へは、第１の入力端子ＩＮ１から入力された電圧Ｖｉｎ１が伝達される。リニアレギュレータ部１０が３．３Ｖの電圧を出力するものである場合、そのリニアレギュレータ部１０の効率は、Ｖｉｎ１＝５．０Ｖの場合は６６％、Ｖｉｎ１＝１６．０Ｖの場合は２０％となる。
【００５７】
一方、これとは逆に、Ｖｉｎ１が基準電圧未満であって（典型的には入力端子ＩＮ１が電源から外れている）、Ｖｉｎ２が基準電圧以上であるときは、第１のコンパレータ１２１からは‘Ｌ’レベルの信号、第２のコンパレータ１２２からは‘Ｈ’レベルの信号、第３のコンパレータ１２３からは‘Ｌ’レベルの信号がそれぞれ出力され、その結果、第１の論理回路１３３からは‘Ｌ’レベルの信号、第２の論理回路１３６からは‘Ｈ’レベルの信号が出力される。したがって、ＮＭＯＳトランジスタ１１７は遮断状態となってＰＭＯＳトランジスタ１１３も遮断状態となり、一方、ＮＭＯＳトランジスタ１１８は導通状態となってＰＭＯＳトランジスタ１１４も導通状態となる。したがって、リニアレギュレータ部１０へは、第２の入力端子ＩＮ２から入力された電圧Ｖｉｎ２が伝達される。リニアレギュレータ部１０が３．３Ｖの電圧を出力するものである場合において、Ｖｉｎ２＝５．０Ｖの場合、リニアレギュレータ部１０の効率は６６％、Ｖｉｎ２＝１６．０Ｖの場合、リニアレギュレータ部１０の効率は２０％となる。
【００５８】
リニアレギュレータ部１０は、図７に示すリニアレギュレータと同一の構成であり、図７を参照して説明した原理により、２つの入力端子ＩＮ１，ＩＮ２の各電圧Ｖｉｎ１，Ｖｉｎ２のいずれよりも低い、安定した出力電圧Ｖｏｕｔ（Ｖｏｕｔ＜Ｖｉｎ１，Ｖｉｎ２）、例えばＶｏｕｔ＝３．３Ｖを生成して出力端子ＯＵＴから出力する。
【００５９】
このようにして、この図１に示すＤＣ−ＤＣ変換回路１００の場合、２つの入力各電圧Ｖｉｎ１，Ｖｉｎ２のうち、基準電圧以上であることを条件として、電圧の小さい方がリニアレギュレータ部１０に伝達されて出力電圧Ｖｏｕｔの生成に使用されるため、変換効率の良いＤＣ−ＤＣ変換が行なわれる。
【００６０】
図２は、本発明の電源選択回路の第２実施形態を含む、本発明のＤＣ−ＤＣ変換回路の第２実施形態の回路図である。
【００６１】
図２に示すＤＣ−ＤＣ変換回路２００は、図１に示す第１実施形態の入力選択回路１１０よりも簡易化された入力選択回路２１０と、図１に示す第１実施形態のリニアレギュレータ部１０と同一構成のリニアレギュレータ部１０を備えている。ここでは、図１に示す第１実施形態の場合と同様、このＤＣ−ＤＣ変換回路２００は、その全体が１つのＬＳＩチップ２９０内に搭載されている。
【００６２】
この図２に示すＤＣ−ＤＣ変換回路２００は、各入力端子ＩＮ１，ＩＮ２からＶｉｎ１＞Ｖｉｎ２であることが保証された状態にある各入力電圧Ｖｉｎ１，Ｖｉｎ２が入力されることを予定した回路である。このＶｉｎ１＞Ｖｉｎ２であることの保証は、例えば接続コネクタの型式を異なるものとしたり、機器装置内部等ではあらかじめ固定的に配線されていること等により実現される。
【００６３】
２つの入力端子ＩＮ１，ＩＮ２のうちの第１の入力端子ＩＮ１と、入力選択回路２１０とリニアレギュレータ部１０との間を結ぶノードＴＭＬ（入力選択回路（本発明にいう電源選択回路の一例）をリニアレギュレータ部１０とは切り離された回路として構成する（例えば入力選択回路２１０のみを１つのＬＳＩチップに搭載する）場合は、そのノードＴＭＬは入力選択回路２１０の出力端子となる）との間に、入力端子ＩＮ１側がアノードのダイオード２１１と、ＰＭＯＳトランジスタ２１３が配置されている。そのＰＭＯＳトランジスタ２１３の、ダイオード２１１側とそのゲートは、抵抗２１５を介して接続されている。またそのＰＭＯＳトランジスタ２１３のゲートとグランド端子ＧＮＤとの間にはＮＭＯＳトランジスタ２１７が配置されている。グランド端子ＧＮＤは接地されている。
【００６４】
また、もう一方の入力端子ＩＮ２と、ノードＴＭＬとの間には、入力端子２側がアノードのダイオード２１２が配置されており、そのダイオード２１２のカソードはコンパレータ２２１のマイナス入力端子にも接続されている。さらにここには基準電圧源２２４が備えられておりその基準電圧源２２４はコンパレータ２２１のプラス入力端子に接続されている。そのコンパレータ２２１の出力は、ＮＭＯＳトランジスタ２１７のゲートに接続されている。
【００６５】
ここで、コンパレータ２２１では、第２の入力端子ＩＮ２の電圧Ｖｉｎ２と基準電圧源２２４で得られた基準電圧とが比較される。これは、第２の入力端子ＩＮ２に電源がきちんと接続されているか否かの判定である。
【００６６】
Ｖｉｎ２が基準電圧よりも高いときは、コンパレータ２２１の出力は‘Ｌ’レベルとなってＮＭＯＳトランジスタ２１７が遮断状態となり、これによりＰＭＯＳトランジスタ２１３も遮断状態となって、第１の入力端子ＩＮ１の電圧Ｖｉｎ１がリニアレギュレータ部１０に伝達されるのが阻止され、リニアレギュレータ部１０には、第２の入力端子ＩＮ２の電圧Ｖｉｎ２が伝達される。一方、第２の入力端子ＩＮ２の電圧が、例えば第２の入力端子に電源が接続されていない、あるいは第２の入力端子に接続された電源がオフ状態にあるなど、基準電圧よりも低い電圧（典型的には０Ｖ）のときは、コンパレータ２２１の出力が‘Ｈ’レベルとなってＮＭＯＳトランジスタ２１７が導通状態となり、したがってＰＭＯＳトランジスタ２１３も導通状態となり、第１の入力端子ＩＮ１の電圧Ｖｉｎ１がリニアレギュレータ部１０に伝達される。
【００６７】
このように、この図２の入力選択回路２１０は、Ｖｉｎ１＞Ｖｉｎ２の条件が保証されている場合に有効な回路であって、Ｖｉｎ２が有効なときはＶｉｎ２がリニアレギュレータ部１０に伝達され、Ｖｉｎ２が無効（０Ｖ等）のときはＶｉｎ１がリニアレギュレータ部１０に伝達される。
【００６８】
リニアレギュレータ部１０は、図１に示すリニアレギュレータ部と同一の構成であり、各電圧Ｖｉｎ１，Ｖｉｎ２のいずれよりも低い安定した出力電圧Ｖｏｕｔを生成して出力端子ＯＵＴから出力する。
【００６９】
このようにして、この図２に示すＤＣ−ＤＣ変換回路２００の場合も、２つの入力電圧Ｖｉｎ１，Ｖｉｎ２（Ｖｉｎ１＞Ｖｉｎ２）のうち、Ｖｉｎ２が有効のときはＶｉｎ２がリニアレギュレータ部１０に伝達されて出力電圧Ｖｏｕｔの生成に使用され、効率変換の良いＤＣ−ＤＣ変換が行なわれる。
【００７０】
図３は、本発明のＤＣ−ＤＣ変換回路の第３の実施形態の回路図である。図２に示す第２実施形態との相違点について説明する。
【００７１】
この図３に示すＤＣ−ＤＣ変換回路３００の、図２に示す第２実施形態との相違点は、リニアレギュレータ部１０を構成する出力電圧調整部のＮＰＮトランジスタ１１を除く部分が１つのＬＳＩチップ３９０に搭載されており、ＮＰＮトランジスタ１１が外付けされている点である。このため、ＬＳＩチップ３９０は、図２の第２実施形態の出力端子ＯＵＴに相当する出力端子ＯＵＴ３のほか２つの出力端子ＯＵＴ１，ＯＵＴ２を必要としている。
【００７２】
回路動作上は、図２の第２実施形態と同一であるため重複説明は省略するが、トランジスタ１１が外付けされている理由は、このＤＣ−ＤＣ変換回路３００が二次側（出力端子の先）でかなりの大電力を消費することができるよう、大電流容量の仕様のものであって、トランジスタ１１としてそれに耐えることができるレベルのものを使用する必要があることから、そのトランジスタ１１が大型のトランジスタとなり、また例えば放熱フィン等を取り付けて放熱する必要があるなど、ＬＳＩチップに内蔵するには不向きなトランジスタだからである。
【００７３】
このように、リニアレギュレータ方式のＤＣ−ＤＣ変換回路において、出力電圧調整用のトランジスタは外付けされる場合もある。
【００７４】
図４は、本発明のＤＣ−ＤＣ変換回路の第４の実施形態の回路図である。
【００７５】
この図４に示すＤＣ−ＤＣ変換回路４００は、図１にも示した本発明の電源選択回路の第１実施形態である入力選択回路１１０と、図１０に示したスイッチングレギュレータと同一のスイッチングレギュレータ部２０とからなる。これらの入力選択回路１１０とスイッチングレギュレータ部２０の回路動作はいずれも説明済であるため、ここでの説明は省略する。この図４に示すＤＣ−ＤＣ変換回路は、スイッチングレギュレータ部２０を構成するコイル３１とコンデンサ３２を除いて１つのＬＳＩチップ４９０に搭載されている。コイル３１およびコンデンサ３２はかなり大型のものであり、ＬＳＩチップ内に搭載するのはなじまないからである。
【００７６】
入力選択回路１１０では、２つの入力端子ＩＮ１，ＩＮ２から２つの入力電圧Ｖｉｎ１，Ｖｉｎ２（Ｖｉｎ１とＶｉｎ２はいずれが低い電圧であってもよい）が入力され、それら２つの入力電圧Ｖｉｎ１，Ｖｉｎ２のうち、基準電圧以上であることを条件として低い方の電圧がスイッチングレギュレータ部２０に入力される。スイッチングレギュレータ部２０はＶｉｎ１，Ｖｉｎ２のいずれよりも低い出力電圧Ｖｏｕｔを生成して出力する降圧型のものであるため、より低い入力電圧（ただし当然ながら出力電圧Ｖｏｕｔ以上）を基にして出力電圧Ｖｏｕｔを生成した方が変換効率がよい。このように、この図４に示す実施形態においても、Ｖｉｎ１，Ｖｉｎ２のうちの低い方の電圧を入力して出力電圧Ｖｏｕｔを生成する方式が採用されており、効率のよいＤＣ−ＤＣ変換を実現している。
【００７７】
図５は、本発明のＤＣ−ＤＣ変換回路の第５実施形態の回路図である。
【００７８】
図５に示すＤＣ−ＤＣ変換回路５００は、図２に示した、本発明の電源選択回路の第２実施形態である入力選択回路２１０と、図４に示したスイッチングレギュレータ部２０と同一のスイッチングレギュレータ部２０とからなる。これらの入力選択回路２１０およびスイッチングレギュレータ部２０の回路動作はいずれも説明済であるため、ここでの説明は省略する。この図５に示すＤＣ−ＤＣ変換回路は、図４の第４実施形態と同様、スイッチングレギュレータ部２０を構成するコイル３１とコンデンサ３２を除いて、１つのＬＳＩチップ５９０に搭載されている。
【００７９】
入力選択回路１１０では、２つの入力端子ＩＮ１，ＩＮ２双方に電源が接続される場合は必ずＶｉｎ１＞Ｖｉｎ２を満足することが保証されたものであり、これを満足する限りにおいて、Ｖｉｎ２が所定の基準電圧以上の電圧である場合にＶｉｎ２がスイッチングレギュレータ部２０に伝達され、Ｖｉｎ２が基準電圧以下の電圧である場合にＶｉｎ１がスイッチングレギュレータ部２０に伝達される。したがってスイッチングレギュレータ部２０では、全体として高効率のＤＣ−ＤＣ変換が行なわれる。
【００８０】
図６は、本発明の機器装置の一実施形態を示したブロック図である。
【００８１】
この機器装置６００は、例えばノートパソコン等であり、外部のＡＣアダプタ（図示せず）において商用電源から生成された１６．０ＶのＤＣ電力と、内蔵電池６１１からの１２〜９ＶのＤＣ電力が、それぞれ各ダイオード６１２，６１３を経由して入力される。ＡＣアダプタからのＤＣ電力の方が１６．０Ｖであって電池の電圧（１２〜９Ｖ）よりも高いので、ＡＣアダプタからＤＣ電力が入力されているときはダイオード６１３の作用により電池から電力は流出しない。ＡＣアダプタからの電力入力が無くなり、かつこの機器装置が動作しているときは、電池６１１から電力が供給される。ＡＣアダプタからの電力あるいは電池６１１からの電力は、ＤＣ−ＤＣコンパレータ６１４（本発明にいう第１のＤＣ−ＤＣコンバータの一例）とレギュレータ６１５（本発明の第２のＤＣ−ＤＣコンバータの一例）に入力される。
【００８２】
ＤＣ−ＤＣコンパレータ６１４は入力された電力を基に５．０Ｖの電力を生成して第１の動作回路６１６に供給するものであり、この第１の動作回路６１６は、ＤＣ−ＤＣコンバータ６１４で生成された５．０Ｖの電力により駆動されて動作する。このＤＣ−ＤＣコンバータ６１４には、そのＤＣ−ＤＣコンバータの動作をオン／オフするための制御信号（オン／オフ信号）が入力され、第１の動作回路６１６を動作させる必要がないときは省電力化のためにＤＣ−ＤＣコンバータ６１４自体の動作も停止している。
【００８３】
レギュレータ６１５には、ＡＣアダプタあるいは電池６１１からの電力のほか、ＤＣ−ＤＣコンバータ６１４で生成された５．０Ｖの電力が入力され、このレギュレータ６１５ではそれら入力された２つの電力のうちの電圧の低い方の電力を基に、３．３Ｖの電力が生成される。レギュレータ６１５で生成された３．３Ｖの電力は、第２の動作回路６１７に供給され、第２の動作回路６１７は、そのレギュレータ６１５から供給され３．３Ｖの電力で動作する。この第２の動作回路６１７は、無停電で動作させつづけておく必要のある回路等から構成されている。
【００８４】
レギュレータ６１５には、前述した本発明のＤＣ−ＤＣ変換回路の各種実施形態のうちのいずれれを採用してもよいが、機器装置内に組み込まれるものであるためあらかじめ配線されることから、例えば典型的には、図２に示すＤＣ−ＤＣ変換回路画採用される。
【００８５】
ＤＣ−ＤＣコンバータ６１４が動作していて、レギュレータ６１５に、ＤＣ−ＤＣコンバータ６１４からの５．０Ｖの電力が入力されているときは、レギュレータ６１５では、その５．０Ｖの電力を基にして３．３Ｖの電力が生成され、ＤＣ−ＤＣコンバータ６１４の動作が停止すると、レギュレータ６１５は、ＡＣアダプタからの１６．０Ｖの電力、あるいはＡＣアダプタが接続されていないときは電池６１１からの１２〜９Ｖの電力を基に３．３Ｖの電力を生成する。
【００８６】
このように、レギュレータ６１５は、ＤＣ−ＤＣコンバータ６１４が動作してるときはそこで生成された５．０Ｖの電力から３．３Ｖの電力を生成するように構成されているため、レギュレータ６１５で、ＤＣ−ＤＣコンバータが動作しているか否かにかかわらずＡＣアダプタあるいは電池からの電力を使うようにした場合と比べ省電力化が実現する。
【００８７】
尚、レギュレータ６１５として、例えば図１に示すＤＣ−ＤＣ変換回路を採用してもよい。この場合、配線にあたってＤＣ−ＤＣコンバータ６１４の入力と出力を２つの入力端子のいずれに接続してもよく、配線作業が容易となり、かつそれら２本の配線を取り違えるという配線ミスが本質的に防止されることになる。
【００８８】
【発明の効果】
以上説明したように、本発明によれば高効率のＤＣ−ＤＣ変換を行なうことができる。
【図面の簡単な説明】
【図１】本発明の電源選択回路の第１実施形態を含む、本発明のＤＣ−ＤＣ変換回路の第１実施形態の回路図である。
【図２】本発明の電源選択回路の第２実施形態を含む、本発明のＤＣ−ＤＣ変換回路の第２実施形態の回路図である。
【図３】本発明のＤＣ−ＤＣ変換回路の第３の実施形態の回路図である。
【図４】本発明のＤＣ−ＤＣ変換回路の第４の実施形態の回路図である。
【図５】本発明のＤＣ−ＤＣ変換回路の第５実施形態の回路図である。
【図６】である。
【図７】リニアレギュレータの第一例を示す回路図である。
【図８】リニアレギュレータの第二例を示す回路図である。
【図９】リニアレギュレータの第三例を示す回路図である。
【図１０】スイッチングレギュレータの一例を示す回路図である。
【符号の説明】
１０，１０’，１０’’ リニアレギュレータ
１１ ＮＰＮトランジスタ
１２ 定電流源
１３ ＮＰＮトランジスタ
１４，１５ 抵抗
１６ 差動増幅器
１７ 基準電圧源
１８ ＰＮＰトランジスタ
１９ ＰチャンネルＭＯＳトランジスタ
２０ スイッチングレギュレータ
２１ ＮＰＮトランジスタ
２２，２３ 抵抗
２４ 差動増幅器
２５ 基準電圧源
２６ ＰＷＭ比較器
２７ 三角波発振器
２８ ダイオード
３１ コイル
３２ コンデンサ
１００，２００，３００，４００，５００ ＤＣ−ＤＣ変換回路
１１０ 入力選択回路
１１１，１１２ ダイオード
１１３，１１４ ＰチャンネルＭＯＳトランジスタ
１１５，１１６ 抵抗
１１７，１１８ ＮチャンネルＭＯＳトランジスタ
１２１，１２２，１２３ コンパレータ
１２４ 基準電圧源
１３１ ＡＮＤゲート
１３２ ＯＲゲート
１３３ 第１の論理回路
１３４ ＯＲゲート
１３５ ＮＡＮＤゲート
１３６ 第２の論理回路
１９０，２９０，３９０，４９０，５９０ ＬＳＩチップ
２１０ 入力選択回路
２１１，２１２ ダイオード
２１３ ＰＭＯＳトランジスタ
２１５ 抵抗
２１７ ＮＭＯＳトランジスタ
２２１ コンパレータ
２２４ 基準電圧源
６００ 機器装置
６１１ 内蔵電池
６１２，６１３ ダイオード
６１４ ＤＣ−ＤＣコンパレータ
６１５ レギュレータ
６１６ 第１の動作回路
６１７ 第２の動作回路
ＩＮ１，ＩＮ２ 入力端子
ＯＵＴ，ＯＵＴ１，ＯＵＴ２，ＯＵＴ３ 出力端子
Claims (8)
- 所定の第１のＤＣ電源が入力される第１の入力端子と、該第１のＤＣ電源の電圧よりも低い電圧の第２のＤＣ電源が入力される第２の入力端子とを有し、該第２の入力端子から入力された第２のＤＣ電源の電圧が所定電圧以上であるか否かに応じて、それぞれ、前記第２の入力端子から入力された第２のＤＣ電源を、および第１の入力端子から入力された第１のＤＣ電源を、選択する電源選択部と、前記電源選択部で選択されたＤＣ電源の電圧を該電圧よりも低い所定の電圧に変換して出力端子から出力する降圧型のレギュレータ部とを備えたことを特徴とするＤＣ−ＤＣ変換回路。
- 前記レギュレータ部が、リニアレギュレータからなることを特徴とする請求項１記載のＤＣ−ＤＣ変換回路。
- 前記電源選択部、およびリニアレギュレータで構成される前記レギュレータ部が、１チップの集積回路内に構成されてなることを特徴とする請求項２記載のＤＣ−ＤＣ変換回路。
- 前記電源選択部、およびリニアレギュレータで構成される前記レギュレータ部のうちの外付けされる出力電圧調整用トランジスタを除く部分が、１チップの集積回路内に構成されてなることを特徴とする請求項２記載のＤＣ−ＤＣ変換回路。
- 前記レギュレータ部が、スイッチングレギュレータからなることを特徴とする請求項２記載のＤＣ−ＤＣ変換回路。
- 前記電源選択部、およびスイッチングレギュレータで構成される前記レギュレータ部のうちの外付けされる電圧平滑化回路部分を除く部分が、１チップの集積回路内に構成されてなることを特徴とする請求項５記載のＤＣ−ＤＣ変換回路。
- 所定の第１のＤＣ電源および該第１のＤＣ電源の電圧よりも低い第２の電圧の第２のＤＣ電源がそれぞれ入力される第１および第２の入力端子と、前記第２の入力端子から入力された第２の電源の電圧が所定電圧以上であるか否かに応じて、それぞれ、前記第２の入力端子から入力された第２のＤＣ電源を、および前記第１の入力端子から入力された第１のＤＣ電源を選択する電源選択部と、前記電源選択部で選択されたＤＣ電源を出力する出力端子とを備えたことを特徴とする電源選択回路。
- 電力の供給を受けて動作する機器装置において、
所定の第１のＤＣ電源の第１のＤＣ電圧を、該第１の電圧よりも低い所定の第２のＤＣ電圧に変換して出力する降圧型の第１のＤＣ−ＤＣコンバータ、
前記第１のＤＣ−ＤＣコンバータで得られた前記第２のＤＣ電圧の電力の供給を受けて動作する第１の動作回路、
ＤＣ電圧の供給を受けて該ＤＣ電圧よりも低い所定の第３のＤＣ電圧に変換して出力する降圧型のレギュレータ部と、前記第１のＤＣ電源と前記第１のＤＣ−ＤＣコンバータの出力との双方が入力され、該第１のＤＣ−ＤＣコンバータの出力が所定電圧以上であるか否かに応じて、それぞれ、前記第１のＤＣ−ＤＣコンバータの出力を、および前記第１のＤＣ電源を、前記レギュレータ部に伝達する電源選択部とを有する第２のＤＣ−ＤＣコンバータ、および
前記第２のＤＣ−ＤＣコンバータで得られた前記第２のＤＣ電圧の電力の供給を受けて動作する第２の動作回路を備えたことを特徴とする機器装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044091A JP3696470B2 (ja) | 2000-02-22 | 2000-02-22 | Ｄｃ−ｄｃ変換回路、電源選択回路、および機器装置 |
| US09/690,023 US6404076B1 (en) | 2000-02-22 | 2000-10-17 | DC-DC converter circuit selecting lowest acceptable input source |
| DE60029741T DE60029741T2 (de) | 2000-02-22 | 2000-11-10 | Gleichstrom-Gleichstromwandlerschaltung, Stromversorgungsauswahlschaltung und Gerät |
| EP00310022A EP1128532B1 (en) | 2000-02-22 | 2000-11-10 | DC-DC converter circuit, power supply selection circuit, and apparatus |
| US10/097,832 US6566766B2 (en) | 2000-02-22 | 2002-03-15 | DC-DC converter circuit, power supply selection circuit, and apparatus |
| US10/385,573 US7148587B2 (en) | 2000-02-22 | 2003-03-12 | DC-DC converter circuit, power supply selection circuit, and apparatus useful for increasing conversion efficiency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044091A JP3696470B2 (ja) | 2000-02-22 | 2000-02-22 | Ｄｃ−ｄｃ変換回路、電源選択回路、および機器装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001236131A JP2001236131A (ja) | 2001-08-31 |
| JP3696470B2 true JP3696470B2 (ja) | 2005-09-21 |
Family
ID=18566911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000044091A Expired - Fee Related JP3696470B2 (ja) | 2000-02-22 | 2000-02-22 | Ｄｃ−ｄｃ変換回路、電源選択回路、および機器装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US6404076B1 (ja) |
| EP (1) | EP1128532B1 (ja) |
| JP (1) | JP3696470B2 (ja) |
| DE (1) | DE60029741T2 (ja) |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3696470B2 (ja) * | 2000-02-22 | 2005-09-21 | 富士通株式会社 | Ｄｃ−ｄｃ変換回路、電源選択回路、および機器装置 |
| US6646424B2 (en) * | 2001-12-21 | 2003-11-11 | Micrel, Incorporated | Apparatus for converting voltage with regulator |
| JP3686042B2 (ja) * | 2002-02-06 | 2005-08-24 | 株式会社リコー | 直流安定化電源装置 |
| US6801027B2 (en) | 2002-09-26 | 2004-10-05 | Itt Manufacturing Enterprises, Inc. | Power conversion in variable load applications |
| JP3852399B2 (ja) * | 2002-11-29 | 2006-11-29 | 株式会社リコー | 電源切替回路 |
| EP1439443B9 (de) * | 2003-01-14 | 2016-01-20 | Infineon Technologies AG | Schaltung zur Spannungsversorgung und Verfahren zur Erzeugung einer Versorgungsspannung |
| US7031463B2 (en) * | 2003-02-14 | 2006-04-18 | Arris International, Inc. | Resistive feed rail generation in a power supply |
| US6969972B2 (en) * | 2003-06-06 | 2005-11-29 | Texas Instruments Incorporated | Architecture for switching between an external and internal power source |
| JP4458457B2 (ja) * | 2003-07-04 | 2010-04-28 | 株式会社リコー | 半導体装置 |
| TWI228859B (en) * | 2003-09-30 | 2005-03-01 | Nat Univ Chung Cheng | An integrating dc-to-dc electric energy converter with dual inputs of high and low voltage sources |
| US7064534B2 (en) * | 2003-10-27 | 2006-06-20 | Stmicroelectronics, Inc. | Regulator circuitry and method |
| JP4259999B2 (ja) * | 2003-11-18 | 2009-04-30 | 株式会社リコー | 電源切換回路 |
| DE112005000388T5 (de) * | 2004-02-17 | 2007-02-08 | Agere Systems, Inc. | Vielseitiger und intelligenter Leistungssteller |
| JP3876894B2 (ja) * | 2004-05-24 | 2007-02-07 | 船井電機株式会社 | 電源装置 |
| JP4328290B2 (ja) * | 2004-12-28 | 2009-09-09 | 富士通マイクロエレクトロニクス株式会社 | 電源回路、半導体集積回路装置、電子機器及び電源回路の制御方法 |
| KR100909960B1 (ko) * | 2004-12-28 | 2009-07-29 | 삼성전자주식회사 | 다중 인터페이스 카드에서의 전원전압 제어장치 및 방법 |
| US7763994B2 (en) * | 2005-01-25 | 2010-07-27 | Panasonic Corporation | Power source system |
| JP2006238608A (ja) * | 2005-02-25 | 2006-09-07 | Cosmo Design Co Ltd | 電源回路 |
| US7709976B2 (en) * | 2005-07-19 | 2010-05-04 | Linear Technology Corporation | Dual-input DC-DC converter with integrated ideal diode function |
| JP4556795B2 (ja) * | 2005-07-25 | 2010-10-06 | 株式会社デンソー | 電源回路 |
| JP2007097326A (ja) * | 2005-09-29 | 2007-04-12 | Fujitsu Ltd | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法 |
| JP4822941B2 (ja) * | 2006-06-12 | 2011-11-24 | 株式会社東芝 | 電源電圧制御回路および半導体集積回路 |
| KR101260307B1 (ko) * | 2006-09-04 | 2013-05-03 | 삼성전자주식회사 | 전원공급장치 |
| US7675282B2 (en) | 2006-10-10 | 2010-03-09 | Infineon Technologies Ag | Dual mode chip card voltage regulation circuit and method |
| US20080118798A1 (en) * | 2006-11-17 | 2008-05-22 | Gallagher Emerson R | Fuel cell system apparatus |
| USRE45568E1 (en) * | 2006-12-19 | 2015-06-16 | Anand Kumar Chavakula | Multi-power charger and battery backup system |
| US7893657B2 (en) * | 2006-12-19 | 2011-02-22 | Anand Kumar Chavakula | Multi-power charger and battery backup system |
| US7705557B2 (en) * | 2007-03-30 | 2010-04-27 | Broadcom Corporation | Smart battery charging and power management circuit with optional power source selection based on load current |
| TWI369848B (en) * | 2008-02-15 | 2012-08-01 | Chimei Innolux Corp | Switching power supply circuit |
| US20090212635A1 (en) * | 2008-02-21 | 2009-08-27 | Mv Circuit Design Inc. | Charge coupling and decoupling circuit |
| JP4666010B2 (ja) | 2008-06-12 | 2011-04-06 | セイコーエプソン株式会社 | 負荷駆動回路及びインクジェットプリンター |
| CN101625588B (zh) * | 2008-07-08 | 2011-03-23 | 鸿富锦精密工业（深圳）有限公司 | Pwm控制器供电电路 |
| US7808127B2 (en) * | 2008-08-04 | 2010-10-05 | Triune Ip Llc | Multile input channel power control circuit |
| US20100109440A1 (en) * | 2008-10-31 | 2010-05-06 | Honeywell International Inc. | Single fault tolerant isolated dual bus power input circuits and systems |
| JP5338387B2 (ja) * | 2009-03-05 | 2013-11-13 | ミツミ電機株式会社 | 電源切換え装置 |
| JP5110018B2 (ja) * | 2009-03-26 | 2012-12-26 | 株式会社デンソー | 電源回路 |
| JP5481926B2 (ja) * | 2009-05-18 | 2014-04-23 | 富士通セミコンダクター株式会社 | 電源制御装置、電源装置、及び電源制御方法 |
| CN101989812B (zh) * | 2009-07-31 | 2013-06-26 | 晨星软件研发(深圳)有限公司 | 直流电源转换电路及方法 |
| TWI404315B (zh) * | 2009-08-10 | 2013-08-01 | Mstar Semiconductor Inc | 直流電源轉換電路及方法 |
| US8877032B2 (en) * | 2009-11-02 | 2014-11-04 | Dan Prokop | Generation of chemical reagents for various process functions utilizing an agitated liquid and electrically conductive environment and an electro chemical cell |
| CN102081418B (zh) * | 2009-12-01 | 2014-07-09 | 鸿富锦精密工业（深圳）有限公司 | 线性稳压电路 |
| TW201121220A (en) * | 2009-12-10 | 2011-06-16 | Delta Electronics Inc | DC-to-DC converting apparatus with communication function for vehicle |
| JP2011211767A (ja) * | 2010-03-29 | 2011-10-20 | Toshiba Corp | 半導体集積回路装置 |
| CN102130492B (zh) * | 2010-07-31 | 2015-05-27 | 华为技术有限公司 | 电源选择装置和方法 |
| US8866341B2 (en) * | 2011-01-10 | 2014-10-21 | Infineon Technologies Ag | Voltage regulator |
| US9256239B2 (en) * | 2011-03-17 | 2016-02-09 | Watlow Electric Manufacturing Company | Voltage controlling circuit |
| US9329649B2 (en) * | 2012-11-21 | 2016-05-03 | Stmicroelectronics S.R.L. | Dual input single output regulator for an inertial sensor |
| US9507394B2 (en) * | 2013-03-29 | 2016-11-29 | Peregrine Semiconductor Corporation | Integrated circuit with internal supply override |
| JP2015216719A (ja) | 2014-05-08 | 2015-12-03 | 富士通株式会社 | 給電装置、給電制御方法、及び、基地局装置 |
| US9735614B2 (en) * | 2014-05-18 | 2017-08-15 | Nxp Usa, Inc. | Supply-switching system |
| JP6421624B2 (ja) * | 2015-01-29 | 2018-11-14 | 株式会社ソシオネクスト | 降圧電源回路および集積回路 |
| US10516294B2 (en) * | 2015-02-09 | 2019-12-24 | Eaton Intelligent Power Limited | Uninterruptible constant current regulator |
| JP6769130B2 (ja) * | 2016-06-22 | 2020-10-14 | セイコーエプソン株式会社 | 電源回路、回路装置、表示装置及び電子機器 |
| CN107769524A (zh) * | 2017-11-09 | 2018-03-06 | 杰华特微电子（杭州）有限公司 | 供电电路及开关电源 |
| US10671105B2 (en) * | 2018-03-06 | 2020-06-02 | Texas Instruments Incorporated | Multi-input voltage regulator |
| JP7221098B2 (ja) * | 2019-03-19 | 2023-02-13 | 株式会社ミツバ | 電源供給回路 |
| JP6838123B1 (ja) * | 2019-10-29 | 2021-03-03 | レノボ・シンガポール・プライベート・リミテッド | 情報処理装置、及び電源制御方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4860188A (en) * | 1988-05-02 | 1989-08-22 | Texas Instruments Incorporated | Redundant power supply control |
| JPH0511868A (ja) | 1991-07-05 | 1993-01-22 | Sony Corp | 電源回路 |
| US5319536A (en) * | 1991-12-17 | 1994-06-07 | International Business Machines Corporation | Power system for parallel operation of AC/DC convertrs |
| US5254878A (en) * | 1991-12-31 | 1993-10-19 | Raytheon Company | Voltage regulated power supply providing a constant output voltage |
| JP3566745B2 (ja) * | 1994-01-25 | 2004-09-15 | 新日本製鐵株式会社 | 電圧変換装置 |
| FR2728407B1 (fr) * | 1994-12-16 | 1997-03-14 | Sgs Thomson Microelectronics | Circuit de selection d'une tension d'alimentation d'un regulateur de tension |
| JPH08289483A (ja) * | 1995-04-18 | 1996-11-01 | Rohm Co Ltd | 電源回路 |
| US5627416A (en) * | 1995-07-21 | 1997-05-06 | Itt Corporation | Multi-voltage IC card host |
| JPH09182288A (ja) | 1995-12-28 | 1997-07-11 | Oki Electric Ind Co Ltd | Ｄｃ−ｄｃコンバータの入力回路 |
| JPH09188288A (ja) | 1996-01-05 | 1997-07-22 | Sumino Seisakusho:Kk | クラッチ装置及び補助動力装置付き自転車 |
| JPH09308102A (ja) | 1996-05-13 | 1997-11-28 | Nec Corp | 電源オア回路 |
| FR2755316B1 (fr) * | 1996-10-25 | 1999-01-15 | Sgs Thomson Microelectronics | Regulateur de tension a selection automatique d'une tension d'alimentation la plus elevee |
| US5805439A (en) * | 1997-03-31 | 1998-09-08 | International Business Machines Corporation | DC-to-DC auto switch circuit |
| JPH10309045A (ja) * | 1997-05-07 | 1998-11-17 | Sony Corp | 予備電源装置 |
| JPH10333759A (ja) | 1997-05-28 | 1998-12-18 | Chinon Ind Inc | 定電圧電源装置 |
| JP3696470B2 (ja) * | 2000-02-22 | 2005-09-21 | 富士通株式会社 | Ｄｃ−ｄｃ変換回路、電源選択回路、および機器装置 |
-
2000
- 2000-02-22 JP JP2000044091A patent/JP3696470B2/ja not_active Expired - Fee Related
- 2000-10-17 US US09/690,023 patent/US6404076B1/en not_active Expired - Lifetime
- 2000-11-10 DE DE60029741T patent/DE60029741T2/de not_active Expired - Fee Related
- 2000-11-10 EP EP00310022A patent/EP1128532B1/en not_active Expired - Lifetime
-
2002
- 2002-03-15 US US10/097,832 patent/US6566766B2/en not_active Expired - Lifetime
-
2003
- 2003-03-12 US US10/385,573 patent/US7148587B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE60029741D1 (de) | 2006-09-14 |
| EP1128532A2 (en) | 2001-08-29 |
| US6404076B1 (en) | 2002-06-11 |
| US7148587B2 (en) | 2006-12-12 |
| US20020093317A1 (en) | 2002-07-18 |
| US20030168916A1 (en) | 2003-09-11 |
| US6566766B2 (en) | 2003-05-20 |
| EP1128532A3 (en) | 2002-11-27 |
| EP1128532B1 (en) | 2006-08-02 |
| JP2001236131A (ja) | 2001-08-31 |
| DE60029741T2 (de) | 2006-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3696470B2 (ja) | Ｄｃ−ｄｃ変換回路、電源選択回路、および機器装置 | |
| JP5222725B2 (ja) | 集積された理想的なダイオード機能を有する二入力ｄｃ／ｄｃ変換器 | |
| US8508963B2 (en) | Step-down switching regulator capable of providing high-speed response with compact structure | |
| KR100749510B1 (ko) | 스위칭 레귤레이터, 이것을 포함하는 전원 회로 및 이차전지의 충전 회로 | |
| JP3357338B2 (ja) | バックコンバータ | |
| EP3044864B1 (en) | Bidirectional dc converter with two inputs and buck function in forward direction and boost function in reveress direction | |
| JP4756138B2 (ja) | 低電圧トランジスタを使用する高電圧電力スイッチ | |
| US6917240B2 (en) | Reconfigurable topology for switching and charge pump negative polarity regulators | |
| US7802113B2 (en) | MCU with on-chip boost converter controller | |
| US8085014B2 (en) | Dual power switch with activation control and voltage regulator using same | |
| JP2006288062A (ja) | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路、及びｄｃ−ｄｃコンバータの制御方法 | |
| JP3637904B2 (ja) | 電源回路 | |
| JP4285036B2 (ja) | 電源装置の逆流防止回路 | |
| CN109217679B (zh) | 一种控制器ic及其应用 | |
| JP2018113767A (ja) | 回生電流検出回路、チャージ電流検出回路、モータ電流検出システム | |
| JP2007201595A (ja) | ドライブ装置 | |
| JP2013025695A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP5290649B2 (ja) | 電源回路および電池内蔵型機器 | |
| JP6651577B2 (ja) | 半導体装置、それを用いたｄｃ／ｄｃコンバータ、電源装置、電源アダプタ、電子機器 | |
| JP4530709B2 (ja) | 一定電圧を供給可能な電源回路 | |
| CN117811183A (zh) | 应用于多电源系统的供电电路 | |
| JP2020137360A (ja) | 電力変換装置 | |
| JP2020137362A (ja) | 電力変換装置 | |
| JP2010226939A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050629 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3696470 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |