JP6838123B1 - 情報処理装置、及び電源制御方法 - Google Patents

情報処理装置、及び電源制御方法 Download PDF

Info

Publication number
JP6838123B1
JP6838123B1 JP2019196099A JP2019196099A JP6838123B1 JP 6838123 B1 JP6838123 B1 JP 6838123B1 JP 2019196099 A JP2019196099 A JP 2019196099A JP 2019196099 A JP2019196099 A JP 2019196099A JP 6838123 B1 JP6838123 B1 JP 6838123B1
Authority
JP
Japan
Prior art keywords
power supply
voltage
supply
voltage power
generation unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019196099A
Other languages
English (en)
Other versions
JP2021071755A (ja
Inventor
裕大 田上
裕大 田上
英志 塚本
英志 塚本
陽一 小指
陽一 小指
允博 ▲高▼瀬
允博 ▲高▼瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Singapore Pte Ltd
Original Assignee
Lenovo Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Singapore Pte Ltd filed Critical Lenovo Singapore Pte Ltd
Priority to JP2019196099A priority Critical patent/JP6838123B1/ja
Priority to US16/746,642 priority patent/US11054892B2/en
Application granted granted Critical
Publication of JP6838123B1 publication Critical patent/JP6838123B1/ja
Publication of JP2021071755A publication Critical patent/JP2021071755A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0063—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with circuits adapted for supplying loads from the battery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0068—Battery or charger load switching, e.g. concurrent charging and load supply
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)

Abstract

【課題】低消費電力状態における消費電力を低減する。【解決手段】情報処理装置は、少なくともバッテリから供給される電力に基づく所定の供給電圧の供給電圧電源から、所定の供給電圧よりも低い第１の電圧を生成し、当該第１の電圧を第１電圧電源として出力する第１電源生成部と、第１の電圧よりも低く、少なくともシステムを起動する際に用いられる第２の電圧を生成し、当該第２の電圧を第２電圧電源として出力する第２電源生成部と、第１電源生成部が第１電圧電源を出力した場合に、供給電圧電源から切り替えて第１電圧電源を第２電源生成部に供給し、第２電源生成部において、第１電圧電源から第２電圧電源を生成させる電源切替部とを備える。【選択図】図２

Description

本発明は、情報処理装置、及び電源制御方法に関する。
近年、ノートＰＣ（Notebook Personal Computer）などの情報処理装置では、ＯＳ（Operating System）やアプリケーションのイベントドリブンにより復帰可能な低消費電力状態（例えば、Ｓ０ｉｘ状態）を設ける技術が知られている。例えば、Ｗｉｎｄｏｗｓ１０（Ｗｉｎｄｏｗｓは登録商標）では、このようなＳ０ｉｘ状態を利用したモダンスタンバイ（Modern Standby）を搭載しており、モダンスタンバイにより、表示などを停止した低消費電力を実現しつつ、バックグラウンドで所定の処理を実行することを可能にしている。
また、ノートＰＣなどの情報処理装置において、状態に応じて電源の供給源を切り替える技術が知られている（例えば、特許文献１を参照）。
特開２０１４−１６０３２６号公報
しかしながら、従来の情報処理装置では、例えば、内蔵するバッテリの電力で動作させる場合に、上述したモダンスタンバイ（Ｓ０ｉｘ状態）などの低消費電力状態における稼働時間を延ばすために、さらに消費電力を低減することが求められている。
本発明は、上記問題を解決すべくなされたもので、その目的は、低消費電力状態における消費電力を低減することができる情報処理装置、及び電源制御方法を提供することにある。
上記問題を解決するために、本発明の一態様は、少なくともバッテリから供給される電力に基づく所定の供給電圧の供給電圧電源から、前記所定の供給電圧よりも低い第１の電圧を生成し、当該第１の電圧を第１電圧電源として出力する第１電源生成部と、前記第１の電圧よりも低く、少なくともシステムを起動する際に用いられる第２の電圧を生成し、当該第２の電圧を第２電圧電源として出力する第２電源生成部と、前記第１電源生成部が前記第１電圧電源を出力した場合に、前記供給電圧電源から切り替えて前記第１電圧電源を前記第２電源生成部に供給し、前記第２電源生成部において、前記第１電圧電源から前記第２電圧電源を生成させる電源切替部と、前記第２電圧電源で動作し、前記システムを起動する起動要求を受信した場合に、前記第１電源生成部に前記第１電圧電源を出力させる電源管理部と、前記システムのメイン処理を実行するメイン制御部とは異なるサブ制御部であって、前記システムの低消費電力状態の制御を行うサブ制御部とを備え、前記サブ制御部は、前記第１電圧電源の出力が開始された後に、前記電源切替部に対して、前記第２電源生成部に供給する電源を、前記供給電圧電源から前記第１電圧電源に切り替えさせる制御を行い、前記第１電圧電源の出力を停止させる場合に、前記電源切替部に対して、前記第２電源生成部に供給する電源を、前記第１電圧電源から前記供給電圧電源に切り替えさせる制御を行った後に、前記電源管理部に前記第１電圧電源の停止要求を出力し、前記電源管理部は、前記第１電圧電源の停止要求に応じて、第１電源生成部に前記第１電圧電源の出力を停止させる情報処理装置である。
また、本発明の一態様は、上記の情報処理装置において、前記電源切替部は、前記第１電源生成部が前記第１電圧電源の出力を停止している場合に、前記供給電圧電源を前記第２電源生成部に供給し、前記第２電源生成部において、前記供給電圧電源から前記第２電圧電源を生成させるようにしてもよい。
また、本発明の一態様は、上記の情報処理装置において、前記供給電圧電源には、前記バッテリから供給される電力と、外部電源から供給される電力とのいずれかに基づく前記所定の電圧が供給されており、前記電源管理部は、前記外部電源から電力が供給されている場合に、第１電源生成部に前記第１電圧電源を常時出力させるようにしてもよい。
また、本発明の一態様は、上記の情報処理装置において、前記電源切替部は、制御端子の状態に応じて、前記供給電圧電源の電源線と、前記第２電源生成部に電源を供給する電源出力線との接続を制御するスイッチ素子と、前記第１電圧電源から前記電源出力線に順方向に接続されたダイオードとを備えるようにしてもよい。
また、本発明の一態様は、少なくともバッテリから供給される電力に基づく所定の供給電圧の供給電圧電源から、前記所定の供給電圧よりも低い第１の電圧を生成し、当該第１の電圧を第１電圧電源として出力する第１電源生成部と、前記第１の電圧よりも低く、少なくともシステムを起動する際に用いられる第２の電圧を生成し、当該第２の電圧を第２電圧電源として出力する第２電源生成部と、前記第２電圧電源で動作し、前記システムを起動する起動要求を受信した場合に、前記第１電源生成部に前記第１電圧電源を出力させる電源管理部と、前記システムのメイン処理を実行するメイン制御部とは異なるサブ制御部であって、前記システムの低消費電力状態の制御を行うサブ制御部とを備える情報処理装置の電源制御方法であって、電源切替部が、前記第１電源生成部が前記第１電圧電源を出力した場合に、前記供給電圧電源から切り替えて前記第１電圧電源を前記第２電源生成部に供給し、前記第２電源生成部において、前記第１電圧電源から前記第２電圧電源を生成させ、前記サブ制御部が、前記第１電圧電源の出力が開始された後に、前記電源切替部に対して、前記第２電源生成部に供給する電源を、前記供給電圧電源から前記第１電圧電源に切り替えさせる制御を行い、前記サブ制御部が、前記第１電圧電源の出力を停止させる場合に、前記電源切替部に対して、前記第２電源生成部に供給する電源を、前記第１電圧電源から前記供給電圧電源に切り替えさせる制御を行った後に、前記電源管理部に前記第１電圧電源の停止要求を出力し、前記電源管理部が、前記第１電圧電源の停止要求に応じて、第１電源生成部に前記第１電圧電源の出力を停止させる電源制御方法である。
本発明の上記態様によれば、低消費電力状態における消費電力を低減することができる。
本実施形態によるノートＰＣの機能構成の一例を示すブロック図である。 本実施形態における電源回路部の構成例を示すブロック図である。 本実施形態における電源切替部の構成例を示す図である。 本実施形態における電源切替部の切り換え動作を示す図である。 本実施形態における電源回路部の動作の一例を示すタイミングチャートである。 本実施形態におけるエンベデッドコントローラの動作の一例を示すフローチャートである。 本実施形態における電源管理部の動作の一例を示すフローチャートである。 本実施形態によるノートＰＣのシステム状態に対する電源状態の一例を示す図である。
以下、本発明の一実施形態による情報処理装置、及び電源制御方法について、図面を参照して説明する。
図１は、第１の実施形態によるノートＰＣ１の主要なハードウェア構成の一例を示す図である。なお、本実施形態において、情報処理装置の一例として、ノートＰＣ１について説明する。
図１に示すように、ノートＰＣ１は、ＣＰＵ１１と、メインメモリ１２と、ビデオサブシステム１３と、表示部１４と、チップセット２１と、ＢＩＯＳメモリ２２と、ＨＤＤ２３と、オーディオシステム２４と、ＷＬＡＮカード２５と、ＵＳＢコネクタ２６と、カメラ２７と、エンベデッドコントローラ３１と、入力部３２と、電源回路部３３と、バッテリ３４とを備える。
なお、本実施形態において、ＣＰＵ１１と、チップセット２１とは、メイン制御部１０に対応する。
ＣＰＵ（Central Processing Unit）１１は、プログラム制御により種々の演算処理を実行し、ノートＰＣ１全体を制御している。
メインメモリ１２は、ＣＰＵ１１の実行プログラムの読み込み領域として、又は、実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。メインメモリ１２は、例えば、複数個のＤＲＡＭ（Dynamic Random Access Memory）チップで構成される。この実行プログラムには、ＯＳ、周辺機器類をハードウェア操作するための各種ドライバ、各種サービス／ユーティリティ、アプリケーションプログラム等が含まれる。
ビデオサブシステム１３は、画像表示に関連する機能を実現するためのサブシステムであり、ビデオコントローラを含んでいる。このビデオコントローラは、ＣＰＵ１１からの描画命令を処理し、処理した描画情報をビデオメモリに書き込むとともに、ビデオメモリからこの描画情報を読み出して、表示部１４に描画データ（表示データ）として出力する。
表示部１４は、例えば、液晶ディスプレイであり、ビデオサブシステム１３から出力された描画データ（表示データ）に基づく表示画面を表示する。
チップセット２１は、ＵＳＢ（Universal Serial Bus）、シリアルＡＴＡ（AT Attachment）、ＳＰＩ（Serial Peripheral Interface）バス、ＰＣＩ（Peripheral Component Interconnect）バス、ＰＣＩ−Ｅｘｐｒｅｓｓバス、及びｅＳＰＩ（Embedded Serial Peripheral Interface）バス（又はＬＰＣ（Low Pin Count）バス）などのコントローラを備えており複数のデバイスが接続される。図１では、デバイスの例示として、ＢＩＯＳメモリ２２と、ＨＤＤ２３と、オーディオシステム２４と、ＷＬＡＮカード２５と、ＵＳＢコネクタ２６と、カメラ２７とが、チップセット２１に接続されている。
ＢＩＯＳ（Basic Input Output System）メモリ２２は、例えば、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）やフラッシュＲＯＭなどの電気的に書き換え可能な不揮発性メモリで構成される。ＢＩＯＳメモリ２２は、ＢＩＯＳ、及びエンベデッドコントローラ３１などを制御するためのシステムファームウェアなどを記憶する。
ＨＤＤ（Hard Disk Drive）２３（不揮発性記憶装置の一例）は、ＯＳ、各種ドライバ、各種サービス／ユーティリティ、アプリケーションプログラム、及び各種データを記憶する。
オーディオシステム２４は、音データの記録、再生、出力を行う。
ＷＬＡＮ（Wireless Local Area Network）カード２５は、ワイヤレス（無線）ＬＡＮにより、ネットワークに接続して、データ通信を行う。ＷＬＡＮカード２５は、例えば、ネットワークからのデータを受信した際に、データを受信したことを示すイベントトリガを発生する。
ＵＳＢコネクタ２６は、ＵＳＢを利用した周辺機器類を接続するためのコネクタである。
カメラ２７は、例えば、Ｗｅｂカメラであり、画像を撮像する。カメラ２７は、ＵＳＢインターフェースによりチップセット２１と接続されている。
エンベデッドコントローラ３１（サブ制御部の一例）は、ノートＰＣ１のシステム状態に関わらず、各種デバイス（周辺装置やセンサ等）を監視し制御するワンチップマイコン（One-Chip Microcomputer）である。エンベデッドコントローラ３１は、システムのメイン処理を実行するメイン制御部１０とは異なるサブ制御部であって、システムの低消費電力状態の制御を行う。エンベデッドコントローラ３１は、電源回路部３３を制御する電源管理機能を有している。
なお、エンベデッドコントローラ３１は、不図示のＣＰＵ、ＲＯＭ、ＲＡＭなどで構成されるとともに、複数チャネルのＡ／Ｄ入力端子、Ｄ／Ａ出力端子、タイマ、及びデジタル入出力端子を備えている。エンベデッドコントローラ３１には、それらの入出力端子を介して、例えば、入力部３２、及び電源回路部３３などが接続されており、エンベデッドコントローラ３１は、これらの動作を制御する。本実施形態におけるエンベデッドコントローラ３１の機能の詳細については、図２を参照して後述する。
エンベデッドコントローラ３１は、ＡＣＰＩ（Advanced Configuration and Power Interface）仕様に規定されたシステム状態（例えば、Ｓ０状態〜Ｓ５状態）に応じて、電源回路部３３を制御する。ここで、Ｓ０状態は、最もアクティブな状態であり、通常の稼動状態（通常動作状態）である。また、Ｓ３状態は、スリープ状態であり、Ｓ４状態は、ハイバネーション状態（休止状態）である。また、Ｓ５状態は、ソフトウェアによりメイン制御部１０等の電源をオフ状態にしたシャットダウン状態（電源断状態）である。
本実施形態において、システムの低消費電力状態には、Ｓ０ｉｘ状態、Ｓ３状態、Ｓ４状態などが含まれる。
なお、本実施形態のＣＰＵ１１は、迅速にＳ０状態に復帰可能な低消費電力状態であるＳ０ｉｘ状態に対応しており、エンベデッドコントローラ３１は、このＳ０ｉｘ状態を利用した待機モード（例えば、モダンスタンバイモード）に対応した電源回路部３３の制御を実行する。ここで、Ｓ０ｉｘ状態は、ＡＣＰＩ仕様に規定されているＳ０状態の拡張状態であって、Ｓ０状態よりも消費電力を低減したＳ０ｉｘ状態である。Ｓ０ｉｘ状態では、表示部１４の表示などを停止した低消費電力を実現しつつ、バックグラウンドで所定の処理を実行することを可能である。
入力部３２は、例えば、キーボードなどの、ポインティング・デバイス、タッチパッドなどの入力デバイスである。
電源回路部３３は、例えば、ＤＣ／ＤＣコンバータ、充放電ユニットなどを含んでおり、ＡＣ／ＤＣアダプタ、又はバッテリ３４から供給される直流電圧を、ノートＰＣ１を動作させるために必要な複数の電圧に変換する。また、電源回路部３３は、エンベデッドコントローラ３１からの制御に基づいて、ノートＰＣ１の各部に電力を供給する。なお、電源回路部３３の詳細な構成については、図２を参照して後述する。
バッテリ３４は、例えば、リチウムイオン電池であり、ＡＣ／ＤＣアダプタによる外部電源が供給されている場合に、外部電源により充電され、外部電源が供給されていない場合に、当該バッテリ３４の出力電力を、ノートＰＣ１の動作電源として出力する。
次に、図２を参照して、本実施形態における電源回路部３３の詳細な構成ぬついて説明する。
図２は、本実施形態における電源回路部３３の構成例を示すブロック図である。
図２に示すように、電源回路部３３は、バッテリ３４と、エンベデッドコントローラ３１と接続されるとともに、充放電制御部３３１と、ＬＤＯ（Low Drop Out）３３２と、電源管理部３３３と、ＤＣ／ＤＣコンバータ３３４と、電源切替部４０とを備える。
充放電制御部３３１は、充放電ユニットであり、外部電源によるバッテリ３４の充放電を制御するとともに、ＡＣ／ＤＣアダプタなどが接続されて外部電源が供給されている場合に、外部電源に基づく所定の供給電圧（例えば、２０Ｖ系の電圧）のＶＲＥＧＩＮ２０電源（供給電圧電源）を、電源切替部４０などノートＰＣ１の各部に供給する。また、充放電制御部３３１は、外部電源が供給されていない場合に、バッテリ３４から供給される電力に基づく２０Ｖ系の電圧のＶＲＥＧＩＮ２０電源を、電源切替部４０などノートＰＣ１の各部に供給する。
ＤＣ／ＤＣコンバータ３３４（第１電源生成部の一例）は、例えば、ＶＲＥＧＩＮ２０電源から、２０Ｖ系の電圧よりも低い５Ｖ系の電圧（第１の電圧）を生成し、当該５Ｖ系の電圧をＶＣＣ５Ｍ電源（第１電圧電源）として、ノートＰＣ１の各部に出力する。また、ＤＣ／ＤＣコンバータ３３４は、ＶＲＥＧＩＮ２０電源から、２０Ｖ系の電圧よりも低い３Ｖ系の電圧を生成し、当該３Ｖ系の電圧をＶＣＣ３Ｍ電源として、ノートＰＣ１の各部に出力する。
ＤＣ／ＤＣコンバータ３３４は、後述する電源管理部３３３からのＶＣＣＭ＿ＯＮ信号により、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の出力及び停止が制御される。また、ＤＣ／ＤＣコンバータ３３４は、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の出力が所定の閾値以上の電圧になった場合に、パワーグッド信号（ＰＷＲ＿ＧＤ信号）にＨｉｇｈ状態を出力する。
ＬＤＯ３３２（第２電源生成部の一例）は、電圧降下型のレギュレータであり、後述する電源切替部４０が出力するＶＯＵＴ電源から、５Ｖ系の電圧よりも低い３Ｖ系の電圧（第２の電圧）を生成し、当該３Ｖ系の電圧をＶＣＣ３ＳＷ電源（第２電圧電源）として出力する。ここで、ＶＣＣ３ＳＷ電源の３Ｖ系の電圧は、少なくともシステムを起動する際に用いられる。ＬＤＯ３３２は、例えば、ＶＣＣ３ＳＷ電源を電源管理部３３３に供給する。なお、ＬＤＯ３３２は、電源の状態、及びシステム状態に関わらず、常時、３Ｖ系の電圧を、ＶＣＣ３ＳＷ電源として出力する。
電源管理部３３３は、例えば、ＰＭＨ（Power Management Hub）であり、各種電源の出力及び停止を管理する。電源管理部３３３は、ノートＰＣ１が外部電源の供給を受けているか否かを、ＥＸＴＰＷＲ信号により取得し、外部電源の供給を受けているか否かに応じて、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源を停止するか否かの処理を変更する。
電源管理部３３３は、例えば、ＥＸＴＰＷＲ信号がＨｉｇｈ状態である場合に、外部電源の供給を受けていると判定し、ＶＣＣＭ＿ＯＮ信号をＨｉｇｈ状態にして、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源を常時出力させる。
なお、ＥＸＴＰＷＲ信号は、ノートＰＣ１にＡＣ／ＤＣアダプタが接続され、外部電源が供給されていることを検出するセンサ（不図示）の出力信号である。
また、電源管理部３３３は、例えば、ＥＸＴＰＷＲ信号がＬｏｗ状態である場合に、外部電源の供給を受けいないと判定し、システム状態に応じて、ＶＣＣＭ＿ＯＮ信号をＬｏｗ状態にして、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の出力を停止させる。
電源管理部３３３は、ＶＣＣ３ＳＷ電源で動作し、ＥＸＴＰＷＲ信号がＬｏｗ状態であり、且つ、システムを起動する起動要求を受信した場合に、ＤＣ／ＤＣコンバータ３３４にＶＣＣ５Ｍ電源を出力させる。電源管理部３３３は、例えば、起動スイッチ３２１が押下されて、起動要求として、ＰＷＲ＿ＳＷ信号がＨｉｇｈ状態になった場合に、ＶＣＣＭ＿ＯＮ信号をＨｉｇｈ状態にして、ＤＣ／ＤＣコンバータ３３４に対して、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源を出力させる。
また、電源管理部３３３は、ＥＸＴＰＷＲ信号がＬｏｗ状態であり、且つ、エンベデッドコントローラ３１からＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の停止要求を受信した場合に、ＶＣＣＭ＿ＯＮ信号をＬｏｗ状態にして、ＤＣ／ＤＣコンバータ３３４に対して、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の出力を停止させる。
電源切替部４０は、ＤＣ／ＤＣコンバータ３３４がＶＣＣ５Ｍ電源を出力した場合に、ＶＲＥＧＩＮ２０電源から切り替えてＶＣＣ５Ｍ電源をＬＤＯ３３２に供給し、ＬＤＯ３３２において、ＶＣＣ５Ｍ電源からＶＣＣ３ＳＷ電源を生成させる。また、電源切替部４０は、ＤＣ／ＤＣコンバータ３３４がＶＣＣ５Ｍ電源の出力を停止している場合に、ＶＲＥＧＩＮ２０電源をＬＤＯ３３２に供給し、ＬＤＯ３３２において、ＶＲＥＧＩＮ２０電源からＶＣＣ３ＳＷ電源を生成させる。
電源切替部４０は、例えば、エンベデッドコントローラ３１がＰＧＰＩＯ信号をＨｉｇｈ状態にした場合に、ＶＯＵＴ電源（ＶＯＵＴ信号）として、ＶＣＣ５Ｍ電源をＬＤＯ３３２に出力する。また、電源切替部４０は、例えば、エンベデッドコントローラ３１がＰＧＰＩＯ信号をＬｏｗ状態にした場合に、ＶＯＵＴ電源（ＶＯＵＴ信号）として、ＶＲＥＧＩＮ２０電源をＬＤＯ３３２に出力する。
なお、電源切替部４０の詳細な構成については、図３を参照して後述する。
また、図２に示すように、エンベデッドコントローラ３１は、ＤＣ／ＤＣコンバータ３３４からＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源が供給され、これらの電源で動作する。エンベデッドコントローラ３１は、電源回路部３３の制御として、例えば、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の出力がＤＣ／ＤＣコンバータ３３４から開始されると、動作を開始し、ＶＣＣ５Ｍ電源の出力が開始された後に、電源切替部４０に対して、ＬＤＯ３３２に供給する電源を、ＶＲＥＧＩＮ２０電源からＶＣＣ５Ｍ電源に切り替えさせる制御を行う。具体的には、エンベデッドコントローラ３１は、この場合、ＰＧＰＩＯ信号をＨｉｇｈ状態にする。
また、エンベデッドコントローラ３１は、システムからＳ４状態（ハイバネーション状態）又はＳ５状態（シャットダウン状態）に遷移させる要求を受信した場合など、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の出力を停止させる場合に、電源切替部４０に対して、ＬＤＯ３３２に供給する電源を、ＶＣＣ５Ｍ電源からＶＲＥＧＩＮ２０電源に切り替えさせる制御を行う。具体的には、エンベデッドコントローラ３１は、この場合、ＰＧＰＩＯ信号をＬｏｗ状態にする。そして、エンベデッドコントローラ３１は、ＶＣＣ５Ｍ電源からＶＲＥＧＩＮ２０電源に切り替えさせる制御を行った後に、電源管理部３３３にＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の停止要求を出力する。
次に、図３を参照して、本実施形態における電源切替部４０の詳細な構成について説明する。
図３は、本実施形態における電源切替部４０の構成例を示す図である。
図３に示すように、電源切替部４０は、抵抗（４１、４３、４４、４９）と、ＮＭＯＳＦＥＴ（N-channel Metal-Oxide-Semiconductor field-Effect Transistor）（４２、４５）と、ＰＭＯＳＦＥＴ（P-channel MOSFET）４６と、ダイオード（４７、４８）とを備える。
抵抗４１は、ＶＲＥＧＩＮ２０電源線と、ノードＮ１との間に接続され、ＶＲＥＧＩＮ２０電源によるプルアップ抵抗として機能する。抵抗４１は、ＮＭＯＳＦＥＴ４２がＯＦＦ状態（オフ状態）である場合に、ノードＮ１をＨｉｇｈ状態にする。ここで、ＶＲＥＧＩＮ２０電源は、ＶＲＥＧＩＮ２０電源の電源線を示す。また、ＶＲＥＧＩＮ２０電源には、充放電制御部３３１によって、バッテリ３４から供給される電力と、外部電源から供給される電力とのいずれかに基づく所定の電圧が供給されている。
ＮＭＯＳＦＥＴ４２は、ソース端子がグランド線に、ドレイン端子がノードＮ１に、ゲート端子がＰＧＰＩＯ信号線に、それぞれ接続されている。ＮＭＯＳＦＥＴ４２は、ＰＧＰＩＯ信号線がＨｉｇｈ状態になった場合に、ＯＮ状態（オン状態）になり、ノードＮ１をＬｏｗ状態にする。また、ＮＭＯＳＦＥＴ４２は、ＰＧＰＩＯ信号線がＬｏｗ状態になった場合に、ＯＦＦ状態になり、上述した抵抗４１のプルアップ機能により、ノードＮ１をＨｉｇｈ状態にする。
抵抗４３は、ＰＧＰＩＯ信号線とグランド線との間に接続され、プルダウン抵抗として機能する。なお、ＰＧＰＩＯ信号線は、エンベデッドコントローラ３１と接続されておいり、抵抗４３は、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源が停止して、エンベデッドコントローラ３１の動作が停止した場合に、ＰＧＰＩＯ信号線をＬｏｗ状態にする。
抵抗４４は、ＶＲＥＧＩＮ２０電源線と、ノードＮ２との間に接続され、ＶＲＥＧＩＮ２０電源によるプルアップ抵抗として機能する。抵抗４４は、ＮＭＯＳＦＥＴ４５がＯＦＦ状態である場合に、ノードＮ２をＨｉｇｈ状態にする。
ＮＭＯＳＦＥＴ４５は、ソース端子がグランド線に、ドレイン端子がノードＮ２に、ゲート端子がノードＮ１に、それぞれ接続されている。ＮＭＯＳＦＥＴ４５は、ノードＮ１がＨｉｇｈ状態になった場合に、ＯＮ状態になり、ノードＮ２をＬｏｗ状態にする。また、ＮＭＯＳＦＥＴ４５は、ノードＮ１がＬｏｗ状態になった場合に、ＯＦＦ状態になり、上述した抵抗４４のプルアップ機能により、ノードＮ２をＨｉｇｈ状態にする。
ＰＭＯＳＦＥＴ４６（スイッチ素子の一例）は、ソース端子がＶＲＥＧＩＮ２０電源線に、ドレイン端子がノードＮ３に、ゲート端子（制御端子）がノードＮ２に、それぞれ接続されている。ＰＭＯＳＦＥＴ４６は、ゲート端子（制御端子）の状態に応じて、ＶＲＥＧＩＮ２０電源線と、ＬＤＯ３３２に電源を供給するＶＯＵＴ信号線（電源出力線）との接続を制御する。ＰＭＯＳＦＥＴ４６は、ノードＮ２がＨｉｇｈ状態になった場合に、ＯＦＦ状態になり、ＶＲＥＧＩＮ２０電源線とノードＮ３（ＶＯＵＴ信号線）との間を電気的に遮断（非導通状態に）する。また、ＰＭＯＳＦＥＴ４６は、ノードＮ２がＬｏｗ状態になった場合に、ＯＮ状態になり、ＶＲＥＧＩＮ２０電源線とノードＮ３（ＶＯＵＴ信号線）との間を電気的に接続（導通状態に）する。
ダイオード４７は、アノード端子がＶＣＣ５Ｍ電源線に、カソード端子がノードＮ３に、それぞれ接続されている。ここで、ＶＣＣ５Ｍ電源線は、ＶＣＣ５Ｍ電源の電源線を示す。ダイオード４７は、ＶＣＣ５Ｍ電源からノードＮ３（ＶＯＵＴ信号線）に順方向に接続されている。すなわち、ダイオード４７は、ノードＮ３の電圧が、ＶＣＣ５Ｍ電源の電圧（５Ｖ系の電圧）より低い場合に、ＯＮ状態になり、ノードＮ３にＶＣＣ５Ｍ電源を供給する。また、ダイオード４７は、ノードＮ３の電圧が、ＶＣＣ５Ｍ電源の電圧（５Ｖ系の電圧）よりも高いＶＲＥＧＩＮ２０電源の電圧（２０Ｖ系の電圧）である場合に、ＯＦＦ状態になり、ノードＮ３にＶＣＣ５Ｍ電源の供給を遮断する。
ダイオード４８は、アノード端子がノードＮ３に、カソード端子がＶＯＵＴ信号線に、それぞれ接続されている。ダイオード４８は、電源切替部４０の出力が逆流するのを防止する。
抵抗４９は、ＶＯＵＴ信号線とグランド線との間に接続され、プルダウン抵抗として機能する。なお、ＶＯＵＴ信号線は、ＬＤＯ３３２と接続されておいり、ＬＤＯ３３２に、ＶＲＥＧＩＮ２０電源とＶＣＣ５Ｍ電源とのいずれかの電源を供給するＶＯＵＴ信号の電源線である。
次に、図面を参照して、本実施形態によるノートＰＣ１の動作について説明する。
まず、図３及び図４を参照して、本実施形態における電源切替部４０の動作について説明する。
図４は、本実施形態における電源切替部４０の切り換え動作を示す図である。
図３及び図４に示すように、エンベデッドコントローラ３１が、ＰＧＰＩＯ信号をＬｏｗ状態にすると、ＮＭＯＳＦＥＴ４２がオフ状態になり、ノードＮ１が、抵抗４１により、Ｈｉｇｈ状態になる。また、ノードＮ１が、Ｈｉｇｈ状態になると、ＮＭＯＳＦＥＴ４５がオン状態になり、ノードＮ２が、Ｌｏｗ状態になる。また、ノードＮ２が、Ｌｏｗ状態になると、ＰＭＯＳＦＥＴ４６がオン状態になり、ノードＮ３にＶＲＥＧＩＮ２０電源が供給され、ダイオード４８を介してＶＯＵＴ信号線に、ＶＲＥＧＩＮ２０電源が出力される。この場合、ダイオード４７は、オフ状態になる。このように、電源切替部４０は、ＰＧＰＩＯ信号をＬｏｗ状態である場合に、ＶＯＵＴ信号線に、ＶＲＥＧＩＮ２０電源を出力する（図４参照）。
また、エンベデッドコントローラ３１が、ＰＧＰＩＯ信号をＨｉｇｈ状態にすると、ＮＭＯＳＦＥＴ４２がオン状態になり、ノードＮ１が、Ｌｏｗ状態になる。また、ノードＮ１が、Ｌｏｗ状態になると、ＮＭＯＳＦＥＴ４５がオフ状態になり、ノードＮ２が、抵抗４４により、Ｈｉｇｈ状態になる。また、ノードＮ２が、Ｈｉｇｈ状態になると、ＰＭＯＳＦＥＴ４６がオフ状態になる。この場合、ノードＮ３には、ダイオード４７を介して、ＶＣＣ５Ｍ電源が供給され、ダイオード４８を介してＶＯＵＴ信号線に、ＶＣＣ５Ｍ電源が出力される。このように、電源切替部４０は、ＰＧＰＩＯ信号をＨｉｇｈ状態である場合に、ＶＯＵＴ信号線に、ＶＣＣ５Ｍ電源を出力する（図４参照）。
次に、図２及び図５を参照して、本実施形態における電源回路部３３の動作について説明する。
図５は、本実施形態における電源回路部３３の動作の一例を示すタイミングチャートである。
図５において、波形Ｗ１〜波形Ｗ５の各波形は、上から順に、ＰＷＲ＿ＳＷ信号、ＶＣＣＭ＿ＯＮ信号、ＶＣＣ５Ｍ電源（又はＶＣＣ３Ｍ電源）、ＰＧＰＩＯ信号、及びＶＯＵＴ信号のそれぞれの電圧波形を示している。また、システム状態は、システムの状態を示している。また、横軸は、時間を示している。
なお、図５に示す例では、ＥＸＴＰＷＲ信号は、外部電源が接続されていない状態（外部電源が供給されていない状態）を示しているものとする。
また、図５に示す例では、初期状態のシステム状態が、Ｓ５状態（シャットダウン状態）であり、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源は、停止状態である。そのため、エンベデッドコントローラ３１は、動作を停止しており、ＰＧＰＩＯ信号は、Ｌｏｗ状態となる。その結果、ＶＯＵＴ信号線には、ＶＲＥＧＩＮ２０電源の電圧（例えば、１８Ｖ）が出力されている。
時刻Ｔ１において、起動スイッチ３２１が押下されて、ＰＷＲ＿ＳＷ信号がＨｉｇｈ状態になると（波形Ｗ１参照）、時刻Ｔ２において、電源管理部３３３は、ＶＣＣＭ＿ＯＮ信号をＨｉｇｈ状態にする（波形Ｗ２参照）。これにより、ＤＣ／ＤＣコンバータ３３４が、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の出力を開始する（波形Ｗ３参照）。ＤＣ／ＤＣコンバータ３３４がＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源を出力すると、エンベデッドコントローラ３１が動作を開始し、システム状態がＳ０状態（通常稼働状態）に移行するとともに、時刻Ｔ３において、ＰＧＰＩＯ信号をＨｉｇｈ状態にする（波形Ｗ４）。
これにより、電源切替部４０が、ＶＲＥＧＩＮ２０電源からＶＣＣ５Ｍ電源に切り替えて、ＶＯＵＴ信号に、例えば、５Ｖを出力する（波形Ｗ５参照）。このように、Ｓ０状態において、電源切替部４０は、ＶＣＣ５Ｍ電源の電圧をＶＯＵＴ信号に出力し、ＬＤＯ３３２は、ＶＣＣ５Ｍ電源の電圧からＶＣＣ３ＳＷ電源を生成する。
なお、Ｓ０状態の他に、Ｓ０ｘｉ状態（モダンスタンバイモード）、Ｓ３状態（スリープ状態）においても、同様に、電源切替部４０は、ＶＣＣ５Ｍ電源の電圧をＶＯＵＴ信号に出力する。
次に、時刻Ｔ４において、メイン制御部１０からエンベデッドコントローラ３１にＳ４状態（ハイバネーション状態）又はＳ５状態（シャットダウン状態）の移行要求があった場合に、エンベデッドコントローラ３１は、ＰＧＰＩＯ信号をＬｏｗ状態にする（波形Ｗ４）。これにより、電源切替部４０が、ＶＣＣ５Ｍ電源からＶＲＥＧＩＮ２０電源に切り替えて、ＶＯＵＴ信号に、例えば、１８Ｖを出力する（波形Ｗ５参照）。
このように、電源切替部４０は、ＶＲＥＧＩＮ２０電源の電圧をＶＯＵＴ信号に出力し、ＬＤＯ３３２は、ＶＲＥＧＩＮ２０電源の電圧からＶＣＣ３ＳＷ電源を生成する。
次に、時刻Ｔ５において、エンベデッドコントローラ３１は、電源管理部３３３にＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の停止要求を出力し、電源管理部３３３は、ＶＣＣＭ＿ＯＮ信号をＬｏｗ状態にする（波形Ｗ２参照）。これにより、ＤＣ／ＤＣコンバータ３３４が、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の出力を停止する（波形Ｗ３参照）とともに、エンベデッドコントローラ３１が動作を停止する。これにより、システム状態が、Ｓ４状態又はＳ５状態に移行される。
次に、時刻Ｔ６において、再び起動スイッチ３２１が押下されて、ＰＷＲ＿ＳＷ信号がＨｉｇｈ状態になると（波形Ｗ１参照）、時刻Ｔ７において、電源管理部３３３は、ＶＣＣＭ＿ＯＮ信号をＨｉｇｈ状態にする（波形Ｗ２参照）。これにより、ＤＣ／ＤＣコンバータ３３４が、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の出力を開始する（波形Ｗ３参照）。ＤＣ／ＤＣコンバータ３３４がＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源を出力すると、エンベデッドコントローラ３１が動作を開始し、システム状態がＳ０状態（通常稼働状態）に移行するとともに、時刻Ｔ８において、ＰＧＰＩＯ信号をＨｉｇｈ状態にする（波形Ｗ４）。
これにより、電源切替部４０が、再び、ＶＲＥＧＩＮ２０電源からＶＣＣ５Ｍ電源に切り替えて、ＶＯＵＴ信号に、例えば、５Ｖを出力する（波形Ｗ５参照）。
このように、電源切替部４０は、再びＶＣＣ５Ｍ電源の電圧をＶＯＵＴ信号に出力し、ＬＤＯ３３２は、ＶＣＣ５Ｍ電源の電圧からＶＣＣ３ＳＷ電源を生成する。
次に、図６を参照して、本実施形態におけるエンベデッドコントローラ３１の動作について説明する。
図６は、本実施形態におけるエンベデッドコントローラ３１の動作の一例を示すフローチャートである。
図６に示すように、エンベデッドコントローラ３１は、ＤＣ／ＤＣコンバータ３３４がＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源が供給されると、動作を開始し、ＰＧＰＩＯ信号をＨｉｇｈ状態にする（ステップＳ１０１）。これにより、電源切替部４０が、ＶＲＥＧＩＮ２０電源からＶＣＣ５Ｍ電源に切り替えてＶＯＵＴ信号に出力して、ＬＤＯ３３２が、ＶＣＣ５Ｍ電源からＶＣＣ３ＳＷ電源を生成する。
次に、エンベデッドコントローラ３１は、Ｓ４状態、又はＳ５状態の移行要求を受信したか否かを判定する（ステップＳ１０２）。エンベデッドコントローラ３１は、例えば、メイン制御部１０や起動スイッチ３２１から（ハイバネーション状態）、又はＳ５状態（シャットダウン状態）の移行要求を受信したか否かを判定する。エンベデッドコントローラ３１は、Ｓ４状態、又はＳ５状態の移行要求を受信した場合（ステップＳ１０２：ＹＥＳ）に、処理をステップＳ１０３に進める。また、エンベデッドコントローラ３１は、Ｓ４状態、及びＳ５状態のいずれの移行要求も受信していない場合（ステップＳ１０２：ＮＯ）に、処理をステップＳ１０２に戻す。
ステップＳ１０３において、エンベデッドコントローラ３１は、ＰＧＰＩＯ信号をＨｉｇｈ状態にする。これにより、電源切替部４０が、ＶＣＣ５Ｍ電源からＶＲＥＧＩＮ２０電源に切り替えてＶＯＵＴ信号に出力して、ＬＤＯ３３２が、ＶＲＥＧＩＮ２０電源からＶＣＣ３ＳＷ電源を生成する。
次に、エンベデッドコントローラ３１は、ＶＣＣＭ系の停止要求を電源管理部３３３に出力する（ステップＳ１０４）。エンベデッドコントローラ３１は、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の停止要求を電源管理部３３３に出力する。これにより、電源管理部３３３は、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の出力を停止させ、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の出力の停止により、エンベデッドコントローラ３１の動作も停止する。
次に、図７を参照して、本実施形態における電源管理部３３３の動作について説明する。
図７は、本実施形態における電源管理部３３３の動作の一例を示すフローチャートである。
図７に示すように、電源管理部３３３は、まず、ノートＰＣ１に外部電源が供給されているか否かを判定する（ステップＳ２０１）。電源管理部３３３は、例えば、ＥＸＴＰＷＲ信号に基づいて、ノートＰＣ１に外部電源が供給されているか否かを判定する。電源管理部３３３は、外部電源が供給されている場合（ステップＳ２０１：ＹＥＳ）に、処理をステップＳ２０３に進める。また、電源管理部３３３は、外部電源が供給されていない場合（ステップＳ２０１：ＮＯ）に、処理をステップＳ２０２に進める。
ステップＳ２０２において、電源管理部３３３は、起動スイッチ３２１の押下、又はＳ４状態の解除要求があるか否かを判定する。電源管理部３３３は、例えば、起動スイッチ３２１によりＰＷＲ＿ＳＷ信号がＨｉｇｈ状態になった場合や、エンベデッドコントローラ３１からＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の出力要求を受信した場合に、起動スイッチ３２１の押下、又はＳ４状態の解除要求があると判定する。電源管理部３３３は、起動スイッチ３２１の押下、又はＳ４状態の解除要求がある場合（ステップＳ２０２：ＹＥＳ）に、処理をステップＳ２０３に進める。また、電源管理部３３３は、起動スイッチ３２１の押下及びＳ４状態の解除要求のいずれもない場合（ステップＳ２０２：ＮＯ）に、処理をステップＳ２０１に戻す。
ステップＳ２０３において、電源管理部３３３は、ＶＣＣＭ＿ＯＮ信号をＨｉｇｈ状態にする。これにより、ＤＣ／ＤＣコンバータ３３４が、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の出力を開始する。
次に、電源管理部３３３は、ノートＰＣ１に外部電源が供給されているか否かを判定する（ステップＳ２０４）。電源管理部３３３は、外部電源が供給されている場合（ステップＳ２０４：ＹＥＳ）に、処理をステップＳ２０３に戻す。また、電源管理部３３３は、外部電源が供給されていない場合（ステップＳ２０４：ＮＯ）に、処理をステップＳ２０５に進める。
ステップＳ２０５において、電源管理部３３３は、ＶＣＣＭ系の停止要求を受信したか否かを判定する。電源管理部３３３は、例えば、エンベデッドコントローラ３１からＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の停止要求を受信したか否かを判定する。電源管理部３３３は、ＶＣＣＭ系の停止要求を受信した場合（ステップＳ２０５：ＹＥＳ）に、処理をステップＳ２０６に進める。また、電源管理部３３３は、ＶＣＣＭ系の停止要求を受信していない場合（ステップＳ２０５：ＮＯ）に、処理をステップＳ２０４に戻す。
ステップＳ２０６において、電源管理部３３３は、ＶＣＣＭ＿ＯＮ信号をＬｏｗ状態にする。これにより、ＤＣ／ＤＣコンバータ３３４が、ＶＣＣ５Ｍ電源及びＶＣＣ３Ｍ電源の出力を停止する。ステップＳ２０６の処理後に、電源管理部３３３は、処理をステップＳ２０１に戻す。
このように、電源管理部３３３は、外部電源から電力が供給されている場合に、ＤＣ／ＤＣコンバータ３３４にＶＣＣ５Ｍ電源を常時出力させる。
ここで、図８を参照して、本実施形態におけるシステム状態に対する電源状態について説明する。
図８は、本実施形態によるノートＰＣ１のシステム状態に対する電源状態の一例を示す図である。
図８において、供給電源の状態における“バッテリ”は、ノートＰＣ１がバッテリ３４から供給される電力により動作しているＤＣモードを示しており、“外部電源”は、ＡＣ／ＤＣアダプタによる外部電源から供給される電力により動作しているＡＣモードを示している。また、各電源において“ＯＮ”は、当該電源が供給されている状態を示し、“ＯＦＦ”は、当該電源の供給が停止されている状態を示している。
本実施形態によるノートＰＣ１では、供給電源の状態が“バッテリ”（ＤＣモード）である場合には、ＶＲＥＧＩＮ２０電源及びＶＣＣ３ＳＷ電源は、常に供給される。また、ＶＣＣ３Ｍ電源及びＶＣＣ５Ｍ電源は、Ｓ０状態、Ｓ０ｘｉ状態、及びＳ３状態において供給され、Ｓ４状態及びＳ５状態において供給が停止される。
また、本実施形態によるノートＰＣ１では、供給電源の状態が“外部電源”（ＡＣモード）である場合には、ＶＲＥＧＩＮ２０電源、ＶＣＣ３ＳＷ電源、ＶＣＣ３Ｍ電源、及びＶＣＣ５Ｍ電源は、システム状態に関わらず常に供給される。
以上説明したように、本実施形態によるノートＰＣ１（情報処理装置）は、ＤＣ／ＤＣコンバータ３３４（第１電源生成部）と、ＬＤＯ３３２（第２電源生成部）と、電源切替部４０とを備える。ＤＣ／ＤＣコンバータ３３４は、少なくともバッテリ３４から供給される電力に基づく２０Ｖ系の電圧（所定の供給電圧）のＶＲＥＧＩＮ２０電源（供給電圧電源）から、２０Ｖ系の電圧よりも低い５Ｖ系の電圧（第１の電圧）を生成し、当該５Ｖ系の電圧をＶＣＣ５Ｍ電源（第１電圧電源）として出力する。ＬＤＯ３３２は、５Ｖ系の電圧よりも低く、少なくともシステムを起動する際に用いられる３Ｖ系の電圧（第２の電圧）を生成し、当該３Ｖ系の電圧をＶＣＣ３ＳＷ電源（第２電圧電源）として出力する。電源切替部４０は、ＤＣ／ＤＣコンバータ３３４がＶＣＣ５Ｍ電源を出力した場合に、ＶＲＥＧＩＮ２０電源から切り替えてＶＣＣ５Ｍ電源をＬＤＯ３３２に供給し、ＬＤＯ３３２において、ＶＣＣ５Ｍ電源からＶＣＣ３ＳＷ電源を生成させる。
これにより、本実施形態によるノートＰＣ１では、例えば、Ｓ０ｘｉ状態（モダンスタンバイモード）やＳ３状態（スリープ状態）などの低消費電力状態において、ＤＣ／ＤＣコンバータ３３４がＶＣＣ５Ｍ電源を出力しているため、電源切替部４０が、ＶＲＥＧＩＮ２０電源から切り替えてＶＣＣ５Ｍ電源をＬＤＯ３３２に供給し、ＬＤＯ３３２において、ＶＣＣ５Ｍ電源からＶＣＣ３ＳＷ電源を生成させる。ここで、ＬＤＯ３３２は、入力電圧と出力電圧との差が大きい程、変換ロスが大きく消費電力が大きくなる。そのため、本実施形態によるノートＰＣ１は、ＶＣＣ５Ｍ電源からＶＣＣ３ＳＷ電源を生成させることで、ＬＤＯ３３２の消費電力を低減することができる。よって、本実施形態によるノートＰＣ１は、低消費電力状態における消費電力を低減することができる。
また、本実施形態によるノートＰＣ１は、低消費電力状態における消費電力を低減することができるため、例えば、低消費電力状態におけるバッテリ３４の稼働時間（動作時間）を伸ばすことが可能になる。
例えば、本実施形態によるノートＰＣ１では、ＶＣＣ５Ｍ電源からＶＣＣ３ＳＷ電源を生成させることで、例えば、Ｓ０ｘｉ状態（モダンスタンバイモード）において、約１０ｍＷ（ミリワット）の消費電力の低減が可能である。これにより、本実施形態によるノートＰＣ１では、例えば、Ｓ０ｘｉ状態（モダンスタンバイモード）において、約１日分の稼働時間を延長可能である。
また、本実施形態では、電源切替部４０は、ＤＣ／ＤＣコンバータ３３４がＶＣＣ５Ｍ電源の出力を停止している場合に、ＶＲＥＧＩＮ２０電源をＬＤＯ３３２に供給し、ＬＤＯ３３２において、ＶＲＥＧＩＮ２０電源からＶＣＣ３ＳＷ電源を生成させる。
これにより、本実施形態によるノートＰＣ１は、例えば、Ｓ４状態（ハイバネーション状態）、及びＳ５状態（シャットダウン状態）などのように、ＤＣ／ＤＣコンバータ３３４がＶＣＣ５Ｍ電源の出力を停止している場合に、ＶＲＥＧＩＮ２０電源からＶＣＣ３ＳＷ電源を生成させるので、ＶＣＣ３ＳＷ電源を安定して供給することができる。
また、本実施形態によるノートＰＣ１は、ＶＣＣ３ＳＷ電源で動作し、システムを起動する起動要求（例えば、ＰＷＲ＿ＳＷ信号がＨｉｇｈ状態になるなど）を受信した場合に、ＤＣ／ＤＣコンバータ３３４にＶＣＣ５Ｍ電源を出力させる電源管理部３３３を備える。
これにより、本実施形態によるノートＰＣ１は、ＶＣＣ３ＳＷ電源で動作する電源管理部３３３を備えることで、システムを起動する際に、メイン制御部１０及びエンベデッドコントローラ３１を動作させずに、ＤＣ／ＤＣコンバータ３３４にＶＣＣ５Ｍ電源を出力させることができる。そのため、本実施形態によるノートＰＣ１は、例えば、Ｓ４状態（ハイバネーション状態）、及びＳ５状態（シャットダウン状態）において、さらに消費電力を低減することができる。
また、本実施形態によるノートＰＣ１は、システムのメイン処理を実行するメイン制御部１０とは異なるサブ制御部であって、システムの低消費電力状態の制御を行うエンベデッドコントローラ３１（サブ制御部）を備える。エンベデッドコントローラ３１は、ＶＣＣ５Ｍ電源の出力が開始された後に、電源切替部４０に対して、ＬＤＯ３３２に供給する電源を、ＶＲＥＧＩＮ２０電源からＶＣＣ５Ｍ電源に切り替えさせる制御を行う。また、エンベデッドコントローラ３１は、ＶＣＣ５Ｍ電源の出力を停止させる場合に、電源切替部４０に対して、ＬＤＯ３３２に供給する電源を、ＶＣＣ５Ｍ電源からＶＲＥＧＩＮ２０電源に切り替えさせる制御を行った後に、電源管理部３３３にＶＣＣ５Ｍ電源の停止要求を出力する。電源管理部３３３は、ＶＣＣ５Ｍ電源の停止要求に応じて、ＤＣ／ＤＣコンバータ３３４にＶＣＣ５Ｍ電源の出力を停止させる。
これにより、電源切替部４０が、ＬＤＯ３３２に供給する電源を、ＶＣＣ５Ｍ電源とＶＲＥＧＩＮ２０電源とで切り替える際に、ＶＣＣ３ＳＷ電源の出力が中断しないように安全にエンベデッドコントローラ３１へのＶＣＣ５Ｍ電源の供給を停止することができる。
また、本実施形態では、ＶＲＥＧＩＮ２０電源には、バッテリ３４から供給される電力と、外部電源から供給される電力とのいずれかに基づく所定の電圧が供給されている。電源管理部３３３は、外部電源から電力が供給されている場合に、ＤＣ／ＤＣコンバータ３３４にＶＣＣ５Ｍ電源を常時出力させる。
これにより、本実施形態によるノートＰＣ１は、外部電源から電力が供給されている場合に、常に、エンベデッドコントローラ３１を動作させることができる。
また、本実施形態では、電源切替部４０は、制御端子の状態に応じて、ＶＲＥＧＩＮ２０電源の電源線と、ＬＤＯ３３２に電源を供給するＶＯＵＴ信号線（電源出力線）との接続を制御するＰＭＯＳＦＥＴ４６（スイッチ素子）と、ＶＣＣ５Ｍ電源からＶＯＵＴ信号線に順方向に接続されたダイオード４７とを備える。
これにより、本実施形態によるノートＰＣ１は、ＶＲＥＧＩＮ２０電源からの供給と、ＶＣＣ５Ｍ電源からの供給とが同時にＯＦＦ状態になることがないため、ＶＣＣ３ＳＷ電源の出力が中断することを防止することができる。
また、本実施形態による電源制御方法は、ＤＣ／ＤＣコンバータ３３４と、ＬＤＯ３３２とを備えるノートＰＣ１の電源制御方法であって、電源切替ステップを含む。ここで、ＤＣ／ＤＣコンバータ３３４は、少なくともバッテリ３４から供給される電力に基づく２０Ｖ系の電圧のＶＲＥＧＩＮ２０電源から、２０Ｖ系の電圧よりも低い５Ｖ系の電圧を生成し、当該５Ｖ系の電圧をＶＣＣ５Ｍ電源として出力する。ＬＤＯ３３２は、５Ｖ系の電圧よりも低く、少なくともシステムを起動する際に用いられる３Ｖ系の電圧を生成し、当該３Ｖ系の電圧をＶＣＣ３ＳＷ電源として出力する。電源切替ステップにおいて、電源切替部４０が、ＤＣ／ＤＣコンバータ３３４がＶＣＣ５Ｍ電源を出力した場合に、ＶＲＥＧＩＮ２０電源から切り替えてＶＣＣ５Ｍ電源をＬＤＯ３３２に供給し、ＬＤＯ３３２において、ＶＣＣ５Ｍ電源からＶＣＣ３ＳＷ電源を生成させる。
これにより、本実施形態による電源制御方法は、上述した本実施形態によるノートＰＣ１と同様の効果を奏し、低消費電力状態における消費電力を低減することができる。また、本実施形態による電源制御方法は、低消費電力状態における消費電力を低減することができるため、例えば、低消費電力状態におけるバッテリ３４の稼働時間（動作時間）を伸ばすことが可能になる。
なお、本発明は、上記の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、上記の実施形態において、情報処理装置がノートＰＣ１である例を説明したが、これに限定されるものではなく、例えば、タブレット端末装置、デスクトップＰＣなどの他の情報処理装置であってもよい。
また、上記の実施形態において、電源切替部４０は、上述した図３に示す構成に限定されるものではなく、他の構成により実現されてもよい。例えば、ダイオード４７は、カソード端子がノードＮ３（すなわち、ダイオード４８のアノード端子）に接続される例を説明したが、これに限定されるものではない。ダイオード４７は、カソード端子がダイオード４８のカソード端子に接続されるようにしてもよい。
また、電源切替部４０が、ダイオード４８を備えない構成であってもよい。
また、上記の実施形態において、電源回路部３３は、上述した図２に示す構成に限定されるものではなく、他の構成により実現されてもよい。例えば、電源管理部３３３が、ＬＤＯ３３２及びＤＣ／ＤＣコンバータ３３４の一部又は全部を含むようにしてもよいし。電源回路部３３が備える構成の一部、又は全部を集積回路として実現してもよい。
また、エンベデッドコントローラ３１が、電源回路部３３の一部の構成を備えるようにしてもよい。
なお、上述したノートＰＣ１が備える各構成は、内部に、コンピュータシステムを有している。そして、上述したノートＰＣ１が備える各構成の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより上述したノートＰＣ１が備える各構成における処理を行ってもよい。ここで、「記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行する」とは、コンピュータシステムにプログラムをインストールすることを含む。ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。
また、「コンピュータシステム」は、インターネットやＷＡＮ、ＬＡＮ、専用回線等の通信回線を含むネットワークを介して接続された複数のコンピュータ装置を含んでもよい。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。このように、プログラムを記憶した記録媒体は、ＣＤ−ＲＯＭ等の非一過性の記録媒体であってもよい。
また、記録媒体には、当該プログラムを配信するために配信サーバからアクセス可能な内部又は外部に設けられた記録媒体も含まれる。なお、プログラムを複数に分割し、それぞれ異なるタイミングでダウンロードした後にノートＰＣ１が備える各構成で合体される構成や、分割されたプログラムのそれぞれを配信する配信サーバが異なっていてもよい。さらに「コンピュータ読み取り可能な記録媒体」とは、ネットワークを介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、上述した機能の一部を実現するためのものであってもよい。さらに、上述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であってもよい。
また、上述した機能の一部又は全部を、ＬＳＩ（Large Scale Integration）等の集積回路として実現してもよい。上述した各機能は個別にプロセッサ化してもよいし、一部、又は全部を集積してプロセッサ化してもよい。また、集積回路化の手法はＬＳＩに限らず専用回路、又は汎用プロセッサで実現してもよい。また、半導体技術の進歩によりＬＳＩに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。
１ ノートＰＣ
１０ メイン制御部
１１ ＣＰＵ
１２ メインメモリ
１３ ビデオサブシステム
１４ 表示部
２１ チップセット
２２ ＢＩＯＳメモリ
２３ ＨＤＤ
２４ オーディオシステム
２５ ＷＬＡＮカード
２６ ＵＳＢコネクタ
２７ カメラ
３１ エンベデッドコントローラ（ＥＣ）
３２ 入力部
３３ 電源回路部
３４ バッテリ
４０ 電源切替部
４１、４３、４４、４９ 抵抗
４２、４５ ＮＭＯＳＦＥＴ
４６ ＰＭＯＳＦＥＴ
４７、４８ ダイオード
３２１ 起動スイッチ
３３１ 充放電制御部
３３２ ＬＤＯ
３３３ 電源管理部
３３４ ＤＣ／ＤＣコンバータ

Claims (5)

  1. 少なくともバッテリから供給される電力に基づく所定の供給電圧の供給電圧電源から、前記所定の供給電圧よりも低い第１の電圧を生成し、当該第１の電圧を第１電圧電源として出力する第１電源生成部と、
    前記第１の電圧よりも低く、少なくともシステムを起動する際に用いられる第２の電圧を生成し、当該第２の電圧を第２電圧電源として出力する第２電源生成部と、
    前記第１電源生成部が前記第１電圧電源を出力した場合に、前記供給電圧電源から切り替えて前記第１電圧電源を前記第２電源生成部に供給し、前記第２電源生成部において、前記第１電圧電源から前記第２電圧電源を生成させる電源切替部と、
    前記第２電圧電源で動作し、前記システムを起動する起動要求を受信した場合に、前記第１電源生成部に前記第１電圧電源を出力させる電源管理部と、
    前記システムのメイン処理を実行するメイン制御部とは異なるサブ制御部であって、前記システムの低消費電力状態の制御を行うサブ制御部と
    を備え、
    前記サブ制御部は、
    前記第１電圧電源の出力が開始された後に、前記電源切替部に対して、前記第２電源生成部に供給する電源を、前記供給電圧電源から前記第１電圧電源に切り替えさせる制御を行い、
    前記第１電圧電源の出力を停止させる場合に、前記電源切替部に対して、前記第２電源生成部に供給する電源を、前記第１電圧電源から前記供給電圧電源に切り替えさせる制御を行った後に、前記電源管理部に前記第１電圧電源の停止要求を出力し、
    前記電源管理部は、前記第１電圧電源の停止要求に応じて、第１電源生成部に前記第１電圧電源の出力を停止させる
    情報処理装置。
  2. 前記電源切替部は、前記第１電源生成部が前記第１電圧電源の出力を停止している場合に、前記供給電圧電源を前記第２電源生成部に供給し、前記第２電源生成部において、前記供給電圧電源から前記第２電圧電源を生成させる
    請求項１に記載の情報処理装置。
  3. 前記供給電圧電源には、前記バッテリから供給される電力と、外部電源から供給される電力とのいずれかに基づく前記所定の電圧が供給されており、
    前記電源管理部は、前記外部電源から電力が供給されている場合に、第１電源生成部に前記第１電圧電源を常時出力させる
    請求項１又は請求項２に記載の情報処理装置。
  4. 前記電源切替部は、
    制御端子の状態に応じて、前記供給電圧電源の電源線と、前記第２電源生成部に電源を供給する電源出力線との接続を制御するスイッチ素子と、
    前記第１電圧電源から前記電源出力線に順方向に接続されたダイオードと
    を備える請求項１から請求項３のいずれか一項に記載の情報処理装置。
  5. 少なくともバッテリから供給される電力に基づく所定の供給電圧の供給電圧電源から、前記所定の供給電圧よりも低い第１の電圧を生成し、当該第１の電圧を第１電圧電源として出力する第１電源生成部と、前記第１の電圧よりも低く、少なくともシステムを起動する際に用いられる第２の電圧を生成し、当該第２の電圧を第２電圧電源として出力する第２電源生成部と、前記第２電圧電源で動作し、前記システムを起動する起動要求を受信した場合に、前記第１電源生成部に前記第１電圧電源を出力させる電源管理部と、前記システムのメイン処理を実行するメイン制御部とは異なるサブ制御部であって、前記システムの低消費電力状態の制御を行うサブ制御部とを備える情報処理装置の電源制御方法であって、
    電源切替部が、前記第１電源生成部が前記第１電圧電源を出力した場合に、前記供給電圧電源から切り替えて前記第１電圧電源を前記第２電源生成部に供給し、前記第２電源生成部において、前記第１電圧電源から前記第２電圧電源を生成させ、
    前記サブ制御部が、前記第１電圧電源の出力が開始された後に、前記電源切替部に対して、前記第２電源生成部に供給する電源を、前記供給電圧電源から前記第１電圧電源に切り替えさせる制御を行い、
    前記サブ制御部が、前記第１電圧電源の出力を停止させる場合に、前記電源切替部に対して、前記第２電源生成部に供給する電源を、前記第１電圧電源から前記供給電圧電源に切り替えさせる制御を行った後に、前記電源管理部に前記第１電圧電源の停止要求を出力し、
    前記電源管理部が、前記第１電圧電源の停止要求に応じて、第１電源生成部に前記第１電圧電源の出力を停止させる
    電源制御方法。
JP2019196099A 2019-10-29 2019-10-29 情報処理装置、及び電源制御方法 Active JP6838123B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019196099A JP6838123B1 (ja) 2019-10-29 2019-10-29 情報処理装置、及び電源制御方法
US16/746,642 US11054892B2 (en) 2019-10-29 2020-01-17 Information processing apparatus and power source control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019196099A JP6838123B1 (ja) 2019-10-29 2019-10-29 情報処理装置、及び電源制御方法

Publications (2)

Publication Number Publication Date
JP6838123B1 true JP6838123B1 (ja) 2021-03-03
JP2021071755A JP2021071755A (ja) 2021-05-06

Family

ID=74673591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019196099A Active JP6838123B1 (ja) 2019-10-29 2019-10-29 情報処理装置、及び電源制御方法

Country Status (2)

Country Link
US (1) US11054892B2 (ja)
JP (1) JP6838123B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023162555A1 (ja) * 2022-02-22 2023-08-31 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置およびホスト－スレーブシステム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0251335A (ja) * 1988-08-11 1990-02-21 Kubota Ltd バッテリ電源装置
JPH0654457A (ja) * 1992-07-31 1994-02-25 Alps Electric Co Ltd 電源供給回路
JP2001236131A (ja) * 2000-02-22 2001-08-31 Fujitsu Ltd Ｄｃ−ｄｃ変換回路、電源選択回路、および機器装置
WO2018061590A1 (ja) * 2016-09-27 2018-04-05 ブラザー工業株式会社 電源回路及び感熱式印刷装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090077393A1 (en) * 2005-04-27 2009-03-19 Matsushita Electric Industrial Co., Ltd. Card-type electronic device and host device
US8363435B2 (en) * 2010-03-12 2013-01-29 Microchip Technology Incorporated Digital device with boot strap circuit stimulator
JP2014160326A (ja) 2013-02-19 2014-09-04 Nec Corp 供給電源切り替え機能付装置、供給電源切り替え方法および供給電源切り替えプログラム
US9846616B2 (en) * 2014-05-16 2017-12-19 Dell Products L.P. Boot recovery system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0251335A (ja) * 1988-08-11 1990-02-21 Kubota Ltd バッテリ電源装置
JPH0654457A (ja) * 1992-07-31 1994-02-25 Alps Electric Co Ltd 電源供給回路
JP2001236131A (ja) * 2000-02-22 2001-08-31 Fujitsu Ltd Ｄｃ−ｄｃ変換回路、電源選択回路、および機器装置
WO2018061590A1 (ja) * 2016-09-27 2018-04-05 ブラザー工業株式会社 電源回路及び感熱式印刷装置

Also Published As

Publication number Publication date
JP2021071755A (ja) 2021-05-06
US11054892B2 (en) 2021-07-06
US20210124411A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
US8479031B2 (en) System switching unit having a switch to switch on/off a channel for data interaction between a first system and the bus interface of a second system according to the operation state of the second system
JP4601330B2 (ja) 電子機器及びその制御方法、情報処理装置、並びにコンピュータ・プログラム
US7882383B2 (en) System on a chip with RTC power supply
US20080010514A1 (en) Backup power supply and desktop computer and method for protecting the data thereof
JPH11161385A (ja) コンピュータシステムおよびそのシステムステート制御方法
JP6409240B1 (ja) 情報処理装置、制御方法、及びプログラム
KR101815239B1 (ko) 스위칭 소자를 이용한 컴퓨터 시스템의 대기전력 최적화 장치 및 방법
KR20120014801A (ko) 컴퓨터 시스템 및 그 제어방법
US7383452B2 (en) Electronic device and method for initiating powering-up of a processor in the electronic device
US20160320828A1 (en) Power supplying method, power supplying system, and electronic device
JP6982647B2 (ja) 情報処理装置、及び制御方法
CA2541889C (en) Device and method for powering a peripheral device
KR101495181B1 (ko) 휴대용 단말기 및 그의 열관리 방법
US9317092B2 (en) Universal serial bus chargers and charging management methods
JP6838123B1 (ja) 情報処理装置、及び電源制御方法
CN111406254A (zh) 从易失性存储器到非易失性存储器的可配置数据刷新
JP5281625B2 (ja) コンピュータのリセット方法およびコンピュータ
JP6797991B1 (ja) 電子機器、及び稼働情報の出力方法
JP6918995B2 (ja) 情報処理装置、及び制御方法
JP6812399B2 (ja) 電子機器、制御方法、及びプログラム
JP6808793B1 (ja) 情報処理装置
JP7559159B1 (ja) 情報処理装置
JP7260571B2 (ja) 情報処理装置、及び制御方法
CN112783806B (zh) 一种ssd数据存储下电控制装置及方法
JP2013254512A (ja) 情報処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210210

R150 Certificate of patent or registration of utility model

Ref document number: 6838123

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250