JP7260571B2 - 情報処理装置、及び制御方法 - Google Patents

情報処理装置、及び制御方法 Download PDF

Info

Publication number
JP7260571B2
JP7260571B2 JP2021011149A JP2021011149A JP7260571B2 JP 7260571 B2 JP7260571 B2 JP 7260571B2 JP 2021011149 A JP2021011149 A JP 2021011149A JP 2021011149 A JP2021011149 A JP 2021011149A JP 7260571 B2 JP7260571 B2 JP 7260571B2
Authority
JP
Japan
Prior art keywords
power
input
unit
voltage
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021011149A
Other languages
English (en)
Other versions
JP2022114735A (ja
Inventor
茉央 中林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Personal Computers Ltd
Original Assignee
NEC Personal Computers Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Personal Computers Ltd filed Critical NEC Personal Computers Ltd
Priority to JP2021011149A priority Critical patent/JP7260571B2/ja
Publication of JP2022114735A publication Critical patent/JP2022114735A/ja
Application granted granted Critical
Publication of JP7260571B2 publication Critical patent/JP7260571B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Power Sources (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Description

本発明は、情報処理装置、及び制御方法に関する。
クラムシェル型のノートPC(Personal Computer)のような小型・薄型化が要求される情報処理装置の場合、これに適用できる小型・薄型化に適したフラットパネルディスプレイの要求が徐々に増大している。近年、従来の液晶ディスプレイのみではなく、より薄型化に適したOLED(Organic Light Emitting Diode)ディスプレイを搭載したノートPCも製品化されている(例えば、特許文献1参照)。
特開2019-079786号公報
例えば、2セルのリチウムイオン電池を搭載したノートPCの場合、リチウムイオン電池の放電電圧が6~9Vであるのに対し、OLEDの電力要件が8~20Vであるため、昇圧回路が必要になる。一方、ノートPCのCPUやメモリなどの複数の電子部品が実装されたマザーボードへは、このリチウムイオン電池と外部電源(ACアダプタなど)とのそれぞれから供給される電圧のいずれかを充電回路で変換した後、DC/DCコンバータで複数の電源系統の電圧に変換してから供給される。従来、OLEDディスプレイへも同様に、充電回路で変換された電圧を昇圧してから供給されていた。
しかしながら、充電回路で変換された電圧を昇圧してからへ供給する構成では二重に電圧変換が行われるため、電力効率が低下してしまう。
本発明は、上記した事情に鑑みてなされたもので、ディスプレイへ供給する電力の効率を向上した情報処理装置、及び制御方法を提供することを目的の一つとする。
本発明は上記の課題を解決するためになされたものであり、本発明の第1態様に係る情報処理装置は、外部電源から供給される電力が入力される入力部と、前記入力部に入力される電力により充電された電力を放電可能な二次電池と、前記二次電池への充電と前記二次電池からの放電を制御するとともに、前記入力部に入力される電力と前記二次電池から放電される電力とを所定の電圧に変換して選択的に出力する充電制御部と、前記充電制御部から出力される電力の電圧を複数の電源系統のそれぞれの電圧に変換して供給する電圧変換部と、前記二次電池から放電される電力の電圧を昇圧する昇圧部と、前記昇圧部により昇圧された電力と前記入力部に入力された電力とのそれぞれが逆流防止回路を介して選択的に供給される表示部と、を備える。
上記情報処理装置において、前記二次電池から放電される電圧の範囲は、前記表示部へ供給する電圧の範囲に対して相対的に低くてもよい。
上記情報処理装置において、前記表示部は、OLED(Organic Light Emitting Diode)ディスプレイを含んで構成されてもよい。
上記情報処理装置は、前記昇圧部は、前記二次電池に設けられている基板に実装されてもよい。
上記情報処理装置において、前記二次電池は、2セルのリチウムイオン電池であってもよい。
上記情報処理装置において、前記入力部に入力された電力を前記表示部へ供給する経路に前記逆流防止回路としてMOSFET(Metal Oxide Semiconductor Field Effect Transistor)が挿入されており、
前記外部電源から前記入力部へ電力が供給されている場合に前記MOSFETをオンに制御し、前記外部電源から前記入力部へ電力が供給されない場合には前記MOSFETをオフに制御する制御部、をさらに備えてもよい。
また、本発明の第2態様に係る、外部電源から供給される電力が入力される入力部と、前記入力部に入力される電力により充電された電力を放電可能な二次電池とを備える情報処理装置における制御方法は、前記二次電池への充電と前記二次電池からの放電を制御するとともに、前記入力部に入力される電力と前記二次電池から放電される電力とを所定の電圧に変換して選択的に出力するステップと、前記出力される電力の電圧を複数の電源系統のそれぞれの電圧に変換して供給するステップと、前記二次電池から放電される電力の電圧を昇圧するステップと、前記昇圧された電力と前記入力部に入力された電力とのそれぞれが逆流防止回路を介して選択的に表示部へ供給するステップと、を含む。
本発明の上記態様によれば、ディスプレイへ供給する電力の効率を向上することができる。
実施形態に係る情報処理装置の外観を示す斜視図。 実施形態に係る情報処理装置の第2筐体内部を模式的に示した平面図。 実施形態に係る情報処理装置のハードウェア構成の一例を示すブロック図。 実施形態に係る電源構成の一例を示すブロック図。 実施形態に係るOLED用電源の制御タイミングの一例を示すタイミングチャート。 実施形態に係るOLED用電源の制御処理の一例を示すフローチャート。
以下、図面を参照しながら本発明の実施形態について説明する。
図1は、本実施形態に係る情報処理装置の外観を示す斜視図である。図示する情報処理装置10は、OLED(Organic Light Emitting Diode)ディスプレイを表示部14として搭載したクラムシェル型のノートPC(Personal Computer)である。また、情報処理装置10は、例えば、リチウムイオン電池をバッテリとして内蔵している。情報処理装置10は、バッテリから供給される電圧をOLEDに必要な電圧に昇圧する昇圧回路を当該バッテリ内の基板に実装し、ディスプレイへ供給する電力の効率を向上させている。以下、情報処理装置10の構成について詳しく説明する。
情報処理装置10は、第1筐体101、第2筐体102、及びヒンジ機構103を備えている。第1筐体101及び第2筐体102は、略四角形の板状(例えば、平板状)の筐体である。第1筐体101の側面の一つと第2筐体102の側面の一つとがヒンジ機構103を介して結合(連結)されており、ヒンジ機構103がなす回転軸の周りに第1筐体101と第2筐体102とが相対的に回動可能である。第1筐体101と第2筐体102との回転軸の周りの開き角θが略0°の状態が、第1筐体101と第2筐体102とが重なり合って閉じた状態(「閉状態」と称する)である。閉状態において第1筐体101と第2筐体102との互いに対面する側の面を、それぞれの「内面」と呼び、内面に対して反対側の面を「外面」と称する。開き角θとは、第1筐体101の内面と第2筐体102の内面とがなす角とも言うことができる。閉状態に対して第1筐体101と第2筐体102とが開いた状態のことを「開状態」と称する。開状態とは、開き角θが予め設定された閾値(例えば、10°)より大きくなるまで、第1筐体101と第2筐体102とが相対的に回動された状態である。
第1筐体101の内面には、表示部14が設けられている。また、第2筐体102の内面には操作部32が設けられている。図示する例において、操作部32は、物理的なキーボードである。なお、操作部32は、タッチパッドを含んでもよいし、ソフトウェアキーボードを含んでもよい。ソフトウェアキーボードの場合には、第2筐体102の内面にも表示部が設けられている構成となる。
閉状態では、表示部14が視認できない状態、且つ操作部32への操作ができない状態となる。一方、開状態では、表示部14が視認可能な状態、且つキーボードへの操作が可能な状態(即ち、情報処理装置10を使用可能な状態)となる。ユーザが情報処理装置10を使用する際の一般的な使用形態では、一例として90°≦開き角θ≦180°の範囲内となる開状態であることが多い。
図2は、情報処理装置10の第2筐体102の内部を模式的に示した平面図である。第2筐体102の内部には、マザーボードMB、記憶媒体23、オーディオシステム24、及びバッテリ34などが配置されている。マザーボードMBには、例えば、CPU(Central Processing Unit)11、メインメモリ12、ビデオサブシステム13、チップセット21、BIOS(Basic Input Output System)メモリ22、通信デバイス25、エンベデッドコントローラ31、及び電源回路33などが実装されている。
バッテリ34は、例えば、2個のセルを使用した2セルのリチウムイオン電池(二次電池)である。バッテリ34の内部には、2個のセルを含む電池セル341とバッテリ基板BBとが設けられている。バッテリ基板は、例えばBMU(Battery Monitoring Unit)基板である。BMU基板には、電池セル341の各セルの状態の監視や保護などの制御を行うためのCPUやメモリ、電池セル341の状態を検出するセンサからの信号を受け取るA/D変換器、さらにはOLEDに供給する電圧に昇圧する昇圧回路などの電子部品が実装されている。
次に、図3を参照して、情報処理装置10の主要なハードウェア構成について説明する。図3は、情報処理装置10のハードウェア構成の一例を示すブロック図である。
情報処理装置10は、CPU11と、メインメモリ12と、ビデオサブシステム13と、表示部14と、チップセット21と、BIOSメモリ22と、記憶媒体23と、オーディオシステム24と、通信デバイス25と、USBコネクタ26と、エンベデッドコントローラ31と、操作部32と、電源回路33と、バッテリ34と、加速度センサ37とを備える。
CPU11は、プログラム制御により種々の演算処理を実行し、情報処理装置10全体を制御する。例えば、CPU11は、OS(Operating System)やBIOSのプログラムに基づく処理を実行する。なお、CPU11は、複数のCPUを含んで構成されてもよい。また、CPU11は、GPUを含んで構成されてもよい。
メインメモリ12は、CPU11の実行プログラムの読み込み領域として、又は、実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。メインメモリ12は、例えば、複数個のDRAM(Dynamic Random Access Memory)チップで構成される。この実行プログラムには、OS、周辺機器類をハードウェア操作するための各種ドライバ、各種サービス/ユーティリティ、アプリケーションプログラム等が含まれる。
ビデオサブシステム13は、画像表示に関連する機能を実現するためのサブシステムであり、ビデオコントローラを含んでいる。このビデオコントローラは、CPU11からの描画命令を処理し、処理した描画情報をビデオメモリに書き込むとともに、ビデオメモリからこの描画情報を読み出して、表示部14に描画データ(表示データ)として出力する。
表示部14は、例えば、OLEDディスプレイを含んで構成されている。表示部14は、ビデオサブシステム13から出力された描画データ(表示データ)に基づく画像を表示画面に表示する。
チップセット21は、USB(Universal Serial Bus)、シリアルATA(AT Attachment)、SPI(Serial Peripheral Interface)バス、PCI(Peripheral Component Interconnect)バス、PCI-Expressバス、及びLPC(Low Pin Count)バスなどのコントローラを備えており複数のデバイスが接続される。例えば、複数のデバイスとして、後述するBIOSメモリ22と、記憶媒体23と、オーディオシステム24と、通信デバイス25と、USBコネクタ26と、エンベデッドコントローラ31とが含まれる。
BIOSメモリ22は、例えば、EEPROM(Electrically Erasable Programmable Read Only Memory)やフラッシュROMなどの電気的に書き換え可能な不揮発性メモリで構成される。BIOSメモリ22は、BIOS、及びエンベデッドコントローラ31などを制御するためのシステムファームウェアなどを記憶する。
記憶媒体23は、HDD(Hard Disk Drive)、SSD(Solid State Drive)、などを含んで構成される。例えば、記憶媒体23は、OS、各種ドライバ、各種サービス/ユーティリティ、アプリケーションプログラム、及び各種データを記憶する。
オーディオシステム24は、不図示のマイク及びスピーカが接続され、音データの記録、再生、出力を行う。なお、マイク及びスピーカは、一例として、情報処理装置10に内蔵されている。
通信デバイス25は、無線LAN(Local Area Network)または有線LAにより通信ネットワークに接続して、データ通信を行う。なお、通信デバイス25は、Bluetooth(登録商標)などの近距離無線通信に対応するデバイスを含んで構成されてもよい。
USBコネクタ26は、USBに対応した周辺機器類を接続するためのコネクタである。例えば、USBコネクタ26は、USB Type-Cに準拠したコネクタである。USBコネクタ26は、USBによるデータ通信に対応する機器との接続のみではなく、USB Power Delivery(パワーデリバリー)に対応している。ACアダプタなどの外部電源をUSBコネクタ26に接続することにより、当該ACアダプタから供給される電力がUSBコネクタ26に入力される。ACアダプタは、商用電源から入力される交流電力から情報処理装置10で規定されている直流電力に変換して出力する外部電源の一例である。ACアダプタの出力電圧は、例えば、9~20Vである。
操作部32は、例えば、キーボードや、タッチパッドなどのポインティング・デバイスなどの入力デバイスである。例えば、操作部32は、図1に示すように、第2筐体102の内面にキーボードとして配置されている。操作部32は、ユーザの操作により入力された操作情報(例えば、キーボードに対して操作されたキーを示す操作信号)をエンベデッドコントローラ31へ出力する。
電源回路33は、USBコネクタ26に接続されたACアダプタなどの外部電源から供給される直流電圧、又はバッテリ34から供給(放電)される直流電圧を、情報処理装置10を動作させるために必要な複数の電圧に変換する。また、電源回路33は、USBコネクタ26に接続されたACアダプタなどの外部電源から供給される直流電圧をバッテリ34へ充電する制御を行う。バッテリ34は、ACアダプタなどの外部電源から供給される直流電圧(電力)により充電された電力を放電可能な二次電池である。電源回路33の詳細については図4を用いて後述する。
加速度センサ37は、例えば、3軸加速度センサであり、情報処理装置10の動きに応じた加速度を検出する。なお、加速度センサ37は、3軸に限られるもではなく、例えば2軸の加速度センサでもよい。例えば、加速度センサ37は、図2に示す第1筐体101と第2筐体102のいずれか一方又は両方に配置され、情報処理装置10の向き(姿勢)の検出に利用される。
また、2つの加速度センサ37(37A、37B)のうち、一方の加速度センサ37Aを第1筐体101の内部に配置し、他方の加速度センサ37Bを第2筐体102の内部に配置してもよい。情報処理装置10は、第1筐体101の向きに応じた加速度センサ37Aのセンサ出力と、第2筐体102の向きに応じた加速度センサ37Bのセンサ出力とに基づいて開状態、閉状態、開き角θ等を検出してもよい。
なお、情報処理装置10は、加速度センサ37に代えて又は加えて、ジャイロセンサ、傾斜センサ、地磁気センサなどを用いてもよい。また、情報処理装置10は、開状態及び閉状態の検出にホールセンサを用いてもよい。
エンベデッドコントローラ31は、情報処理装置10のシステムの状態に関わらず、各種デバイス(周辺装置やセンサ等)を監視して制御するワンチップマイコン(One-Chip Microcomputer)である。エンベデッドコントローラ31は、不図示のCPU、ROM、RAM、複数チャネルのA/D入力端子、D/A出力端子、タイマ、及びデジタル入出力端子を備える。エンベデッドコントローラ31のデジタル入出力端子には、例えば、操作部32、電源回路33、及び加速度センサ37などが接続されており、エンベデッドコントローラ31は、これらの動作を制御する。
(電源構成の詳細)
次に、本実施形態における電源構成について説明する。
図4は、本実施形態にかかる電源構成の一例を示すブロック図である。電源回路33は、PD(Power Delivery)コントローラ331と、充電制御回路332(充電制御部の一例)と、DC/DCコンバータ333と、スイッチSW1と、スイッチSW2とを備えている。
PDコントローラ331は、USB PD(Power Delivery)に対応している。PDコントローラ331は、USBコネクタ26に接続された外部機器50への給電を制御する。また、PDコントローラ331は、USBコネクタ26に接続されたACアダプタから供給される電力を受け取り、充電制御回路332へ出力する。
充電制御回路332は、バッテリ34への充電とバッテリ34からの放電を制御する。例えば、充電制御回路332は、バッテリ34が満充電圧未満の場合には、USBコネクタ26に接続されたACアダプタから供給される電力をバッテリ34へ充電する。また、USBコネクタ26に接続されたACアダプタから供給される電力を所定の電圧に変換して、DC/DCコンバータ333へ出力する。一方、USBコネクタ26にACアダプタが接続されていない場合には、ACアダプタからの給電が無いことを検出し、バッテリ34から供給(放電)される電力を所定の電圧に変換して、DC/DCコンバータ333へ出力する。つまり、充電制御回路332は、USBコネクタ26に入力される電力とバッテリ34から放電される電力とを所定の電圧に変換して選択的にDC/DCコンバータ333へ出力する。
また、充電制御回路332は、USBコネクタ26に接続されたACアダプタから電力が供給される信号線の電圧を監視することにより、ACアダプタの接続の有無を検出する。例えば、充電制御回路332は、ACアダプタがUSBコネクタ26に非接続の状態から挿入された場合、ACアダプタから供給される電圧が予め設定された第1の閾値以上になったことを検出することに応じてACアダプタが接続されたと判定する。また、ACアダプタがUSBコネクタ26に接続されている状態から抜去された場合、ACアダプタから供給される電圧が予め設定された第2の閾値未満となったことを検出することに応じてACアダプタが非接続になったと判定する。第1の閾値は、第2の閾値より高い電圧に設定されており、接続と非接続との判定にはヒステリシス特性が設けられている。充電制御回路332は、ACアダプタが接続されたと判定した場合に「High」非接続の場合には「Low」に制御するACアダプタ接続検出信号「AC_DET」をエンベデッドコントローラ31へ出力する。
DC/DCコンバータ333(電圧変換部の一例)は、充電制御回路332から出力される電力の電圧を、情報処理装置10を動作させるために必要な複数の電源系統のそれぞれの電圧に変換して各部へ供給する。例えば、供給先となるのは、主として、CPU11、メインメモリ12、ビデオサブシステム13、チップセット21、BIOSメモリ22、通信デバイス25、及びエンベデッドコントローラ31などのマザーボードMBに実装されている各電子部品や回路である。
また、バッテリ34は、2セルのリチウムイオン電池であり放電電圧が6~9Vであるのに対し、表示部14のOLEDの電力要件が8~20Vである。そのため、バッテリ34から表示部14への給電経路は独立の電源系統として昇圧回路342(昇圧部の一例)を設けている。昇圧回路342は、上述したDC/DCコンバータ333とは異なり、充電制御回路332を介さずにバッテリ34の出力に直接的に接続している。
バッテリ34から供給される電力は、昇圧回路342でOLEDの電力要件に応じた電圧変換を行った後、スイッチSW1を介して表示部14へ供給される。例えば、スイッチSW1は、逆流防止回路が含まれるMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。一方、ACアダプタからUSBコネクタ26を介して供給される電力は、スイッチSW2を介して表示部14へ供給される。例えば、スイッチSW2は、逆流防止回路が含まれるMOSFETである。エンベデッドコントローラ31は、充電制御回路332からACアダプタ接続検出信号「AC_DET」を取得し、ACアダプタの接続の有無に応じてスイッチSW1及びスイッチSW2を制御する。これにより、エンベデッドコントローラ31は、昇圧回路342により昇圧されたバッテリ34からの電力とUSBコネクタ26に入力されたACアダプタからの電力とのそれぞれが選択的に表示部14へ供給されるように制御する。
エンベデッドコントローラ31は、スイッチSW1のオンとオフとを制御する制御信号「AC_CNT1」と、スイッチSW2のオンとオフとを制御する制御信号「AC_CNT2」とを出力する。「AC_CNT1」は、スイッチSW1のゲート端子に接続される。「AC_CNT2」は、スイッチSW2のゲート端子に接続される。例えば、制御信号「AC_CNT1」がHighの場合にスイッチSW1がオンとなり、制御信号「AC_CNT1」がLowの場合にスイッチSW1がオフとなる。また、制御信号「AC_CNT2」がHighの場合にスイッチSW2がオンとなり、制御信号「AC_CNT2」がLowの場合にスイッチSW2がオフとなる。
このような回路構成とすることにより、情報処理装置10は、表示部14(OLED)へ供給する電力の変換効率を向上させることができる。例えば従来のように充電制御回路332の後段に昇圧回路342を設けた場合には、二重に電圧変換が行われるため電力変換効率が低下してしまうが、本実施形態では、バッテリ34の出力に直接的に昇圧回路342を接続しているため、表示部14へ供給する電力の効率を向上させることができる。例えば、本実施形態によれば、バッテリ34から供給される電力のうち表示部14(OLED)へ供給する分について約3%程度高効率で電力変換できるため、実使用上のバッテリ駆動時間を数%程度引き延ばすことができる。また、ACアダプタから供給される電力のうち表示部14(OLED)へ供給する分については、従来のように充電制御回路332の後段に昇圧回路342を設けた場合には、電力変換効率が約80%になるところ、本実施形態によれば電力を変換しないため、ほぼ100%の効率で供給することができる。
なお、スイッチSW1及びスイッチSW2は、マザーボードMBに実装されている。一方、昇圧回路342は、バッテリ34の内部に設けられたバッテリ基板BB(例えば、BMU基板)の余剰箇所に設けられている。これにより、液晶ディスプレイからOLEDディスプレイに仕様を変更した場合に、マザーボードMBの基板面積を増大させることなく、OLEDディスプレイ用の電源を設けることができる。また、昇圧回路342をバッテリ基板BBの余剰箇所に設けることにより、バッテリ34のサイズも大きくすることなく、通常のバッテリ電源の他に、OLEDディスプレイ用の電源を追加することができる。
次に、図5を参照して、OLEDへ供給する電源の制御タイミングについて説明する。
図5は、本実施形態に係るOLED用電源の制御タイミングの一例を示すタイミングチャートである。この図は、横軸を時間(t)として、上から順に、ACアダプタの接続状態、ACアダプタ接続検出信号「AC_DET」、スイッチSW1の制御信号「AC_CNT1」、スイッチSW2の制御信号「AC_CNT2」、及び表示部14(OLED)への給電の切り替えについて示している。
時刻t1以前は、ACアダプタが非接続であり、充電制御回路332は、ACアダプタ接続検出信号「AC_DET」をLow(非接続)に制御している。ここで、エンベデッドコントローラ31は、ACアダプタの接続状態にかかわらず、スイッチSW1の制御信号「AC_CNT1」をスイッチSW1がオンになるようにHighに制御する。そのため、「AC_CNT1」はプルアップされてもよい。一方、エンベデッドコントローラ31は、スイッチSW2の制御信号「AC_CNT2」をスイッチSW2がオフになるようにLowに制御している。そのため、ACアダプタから表示部14(OLED)への給電経路は、スイッチSW2で遮断されている。これにより、表示部14(OLED)へバッテリ34から給電されている。具体的には、バッテリ34から昇圧回路342及びスイッチSW1を介して表示部14(OLED)へ給電されている。
時刻t1において、ACアダプタがUSBコネクタ26に挿入されると、徐々にACアダプタからの電圧が上昇する。充電制御回路332は、ACアダプタから供給される電圧が予め設定された閾値以上になったことを検出した時刻t2において、ACアダプタが接続されたと判定し、「AC_DET」をLow(非接続)からHigh(接続)に制御する。エンベデッドコントローラ31は、「AC_DET」がLow(非接続)からHigh(接続)に切り替わったことに応じて、スイッチSW2の制御信号「AC_CNT2」をLowからHighに制御することにより、スイッチSW2をオフからオンに制御する。これにより、表示部14(OLED)への給電が、バッテリ34からの給電からACアダプタからの給電へ切り替わる。具体的には、USBコネクタ26に接続されたACアダプタからスイッチSW2を介して表示部14(OLED)へ給電される。
次に、時刻t3において、ACアダプタがUSBコネクタ26から抜去されると、徐々にACアダプタからの電圧が下降する。スイッチSW1はオンの状態であるため、ACアダプタからの電圧の下降にともない、バッテリ34からの給電に切り替わる。また、充電制御回路332は、ACアダプタから供給される電圧が予め設定された第2の閾値未満になったことを検出した時刻t4において、ACアダプタが非接続となったと判定し、「AC_DET」をHigh(接続)からLow(非接続)に制御する。エンベデッドコントローラ31は、「AC_DET」がHigh(接続)からLow(非接続)に切り替わったことに応じて、スイッチSW2の制御信号「AC_CNT2」をHighからLowに制御することにより、スイッチSW2をオンからオフに制御する。これにより、ACアダプタから表示部14(OLED)へ給電経路はスイッチSW2で遮断される。
次に、図6を参照して、エンベデッドコントローラ31が実行するOLED用電源の制御処理の動作について説明する。
図6は、本実施形態に係るOLED用電源の制御処理の一例を示すフローチャートである。
(ステップS101)エンベデッドコントローラ31は、充電制御回路332から出力される「AC_DET」に基づいて、ACアダプタがUSBコネクタ26に接続されているか否かを判定する。エンベデッドコントローラ31は、「AC_DET」がHighの場合に、ACアダプタが接続されていると判定する。一方、エンベデッドコントローラ31は、「AC_DET」がLowの場合に、ACアダプタが非接続であると判定する。エンベデッドコントローラ31は、ACアダプタが接続されていると判定した場合(YES)、ステップS109の処理に進む。一方、エンベデッドコントローラ31は、ACアダプタが非接続であると判定した場合(NO)、ステップS103の処理に進む。
(ステップS103)エンベデッドコントローラ31は、充電制御回路332から出力される「AC_DET」に基づいて、ACアダプタの挿入を監視する。エンベデッドコントローラ31は、充電制御回路332から出力される「AC_DET」を取得すると、ステップS105の処理へ進む。
(ステップS105)エンベデッドコントローラ31は、充電制御回路332か取得した「AC_DET」に基づいて、ACアダプタがUSBコネクタ26へ挿入されたか否かを判定する。エンベデッドコントローラ31は、「AC_DET」がLowからHighに切り替わった場合、ACアダプタが挿入されたと判定する。一方、エンベデッドコントローラ31は、「AC_DET」がLowのままである場合、ACアダプタが挿入されていないと判定する。エンベデッドコントローラ31は、ACアダプタが挿入されていないと判定した場合(NO)、ステップS103の処理に戻り、ACアダプタの挿入の監視を継続する。一方、エンベデッドコントローラ31は、ACアダプタが挿入されたと判定した場合(YES)、ステップS107の処理に進む。
(ステップS107)エンベデッドコントローラ31は、スイッチSW2の制御信号「AC_CNT2」をLowからHighに制御することにより、スイッチSW2をオフからオンに制御する。これにより、USBコネクタ26に接続されたACアダプタからスイッチSW2を介して表示部14(OLED)へ給電される。そして、ステップS109の処理に進む。
(ステップS109)エンベデッドコントローラ31は、充電制御回路332から出力される「AC_DET」に基づいて、ACアダプタの抜去を監視する。エンベデッドコントローラ31は、充電制御回路332から出力される「AC_DET」を取得すると、ステップS111の処理へ進む。
(ステップS111)エンベデッドコントローラ31は、充電制御回路332か取得した「AC_DET」に基づいて、ACアダプタがUSBコネクタ26から抜去されたか否かを判定する。エンベデッドコントローラ31は、「AC_DET」がHighからLowに切り替わった場合、ACアダプタが抜去されたと判定する。一方、エンベデッドコントローラ31は、「AC_DET」がHighのままである場合、ACアダプタが抜去されていないと判定する。エンベデッドコントローラ31は、ACアダプタが抜去されていないと判定した場合(NO)、ステップS109の処理に戻り、ACアダプタの抜去の監視を継続する。一方、エンベデッドコントローラ31は、ACアダプタが抜去されたと判定した場合(YES)、ステップS113の処理に進む。
(ステップS113)エンベデッドコントローラ31は、スイッチSW2の制御信号「AC_CNT2」をHighからLowに制御することにより、スイッチSW2をオンからオフに制御する。これにより、ACアダプタから表示部14(OLED)へ給電経路はスイッチSW2で遮断される。
以上説明したように、本実施形態に係る情報処理装置10は、外部電源(例えば、ACアダプタ)から供給される電力が入力されるUSBコネクタ26(入力部の一例)と、USBコネクタ26に入力される電力により充電された電力を放電可能なバッテリ34(二次電池の一例)とを備える。また、情報処理装置10は、バッテリ34への充電とバッテリ34からの放電を制御するとともに、USBコネクタ26に入力される電力とバッテリ34から放電される電力とを所定の電圧に変換して選択的に出力する充電制御回路332(充電制御部の一例)と、充電制御回路332から出力される電力の電圧を複数の電源系統のそれぞれの電圧に変換して供給するDC/DCコンバータ333(電圧変換部の一例)とを備える。さらに、情報処理装置10は、バッテリ34から放電される電力の電圧を昇圧する昇圧回路342(昇圧部の一例)と、昇圧回路342により昇圧された電力とUSBコネクタ26に入力された電力とのそれぞれが逆流防止回路を介して選択的に供給される表示部14とを備えている。
これにより、情報処理装置10は、例えば従来のように充電制御回路332の後段に昇圧回路342を設けた場合に比較して、表示部14へ供給する電力の効率を向上することができる。
ここで、バッテリ34から放電される電圧の範囲は、表示部14へ供給する電圧の範囲に対して相対的に低い。
これにより、情報処理装置10は、バッテリ34から放電される電圧を表示部14へ供給する電圧に効率よく変換して供給することができる。
例えば、表示部14は、OLEDディスプレイを含んで構成されている。これにより、情報処理装置10は、OLEDディスプレイを搭載した際の電力変換ロスを低減することにより、バッテリ駆動時間を延ばすことができる。
また、昇圧回路342は、バッテリ34に設けられている基板に実装されている。これにより、情報処理装置10は、マザーボードMBの基板面積を増大させることなく、OLEDディスプレイ用の電源を設けることができる。また、昇圧回路342をバッテリ基板BBの余剰箇所に設けることにより、バッテリ34のサイズも大きくすることなく、通常のバッテリ電源の他に、表示部14(OLEDディスプレイ)用の電源を追加することができる。
バッテリ34は、2セルのリチウムイオン電池である。これにより、情報処理装置10は、2セルのリチウムイオン電池の出力電圧で、OLEDディスプレイに必要な電力を効率よく生成して供給することができる。
また、USBコネクタ26に入力された電力を表示部14へ供給する経路に逆流防止回路としてMOSFET(例えば、スイッチSW2)が挿入されている。エンベデッドコントローラ31(制御部の一例)は、外部電源(例えば、ACアダプタ)からUSBコネクタ26へ電力が供給されている場合、すなわち外部電源が接続されている場合には、上記MOSFET(例えば、スイッチSW2)をオンに制御する。一方、エンベデッドコントローラ31は、外部電源からUSBコネクタ26へ電力が供給されない場合、すなわち外部電源が非接続の場合には、上記MOSFET(例えば、スイッチSW2)をオフに制御する。
これにより、情報処理装置10は、外部電源(例えば、ACアダプタ)から供給される電力とバッテリ34から供給される電力とを適切に切り替えて表示部14(OLEDディスプレイ)へ供給することができる。
また、本実施形態に係る制御方法は、外部電源(例えば、ACアダプタ)から供給される電力が入力されるUSBコネクタ26(入力部の一例)と、USBコネクタ26に入力される電力により充電された電力を放電可能なバッテリ34(二次電池の一例)とを備える情報処理装置10における制御方法である。この制御方法は、バッテリ34への充電とバッテリ34からの放電を制御するとともに、USBコネクタ26に入力される電力とバッテリ34から放電される電力とを所定の電圧に変換して選択的に出力するステップと、出力される電力の電圧を複数の電源系統のそれぞれの電圧に変換して供給するステップと、バッテリ34から放電される電力の電圧を昇圧するステップと、昇圧された電力とUSBコネクタ26に入力された電力とのそれぞれが逆流防止回路を介して選択的に表示部14へ供給するステップと、を含む。
これにより、情報処理装置10は、例えば従来のように充電制御回路332の後段に昇圧回路342を設けた場合に比較して、表示部14へ供給する電力の効率を向上することができる。
以上、図面を参照してこの発明の実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。例えば、上記の各実施形態で説明した構成は、任意に組み合わせてもよい。
なお、上記実施形態では、ACアダプタなどの外部電源がUSB Type-Cに準拠したUSBコネクタ26に接続される例を示したが、これに限られるものではない。例えば、ACアダプタなどの外部電源が外部電源専用の入力端子などに接続されてもよい。
また、表示部14は、OLEDディスプレイ以外のディスプレイに限定されるものではない。また、バッテリ34は、2セルのリチウムイオン電池に限定されるものではない。例えば、バッテリ34から放電される電圧の範囲が表示部14へ供給する電圧の範囲に対して相対的に低い関係であれば、バッテリ34のセル数や電池の種類、及び表示部14のディスプレイの種類が異なるものであっても、同様に適用することができる。
また、スイッチSW1及びスイッチSW2の制御は、エンベデッドコントローラ31以外の制御部が行ってもよい。
また、上述した情報処理装置10は、内部にコンピュータシステムを有している。そして、上述した情報処理装置10のそれぞれが備える各構成の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより上述した情報処理装置10のそれぞれが備える各構成における処理を行ってもよい。ここで、「記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行する」とは、コンピュータシステムにプログラムをインストールすることを含む。ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、インターネットやWAN、LAN、専用回線等の通信回線を含むネットワークを介して接続された複数のコンピュータ装置を含んでもよい。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。このように、プログラムを記憶した記録媒体は、CD-ROM等の非一過性の記録媒体であってもよい。
また、記録媒体には、当該プログラムを配信するために配信サーバからアクセス可能な内部又は外部に設けられた記録媒体も含まれる。なお、プログラムを複数に分割し、それぞれ異なるタイミングでダウンロードした後に情報処理装置10が備える各構成で合体される構成や、分割されたプログラムのそれぞれを配信する配信サーバが異なっていてもよい。さらに「コンピュータ読み取り可能な記録媒体」とは、ネットワークを介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ(RAM)のように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、上述した機能の一部を実現するためのものであってもよい。さらに、上述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であってもよい。
また、上述した実施形態における情報処理装置10が備える各機能の一部、または全部を、LSI(Large Scale Integration)等の集積回路として実現してもよい。各機能は個別にプロセッサ化してもよいし、一部、又は全部を集積してプロセッサ化してもよい。また、集積回路化の手法はLSIに限らず専用回路、または汎用プロセッサで実現してもよい。また、半導体技術の進歩によりLSIに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。
また、上述した実施形態では、情報処理装置10がノートPCである例を説明したが、タブレット型のPCであってもよい。また、情報処理装置10は、PCに限られるものではなく、スマートフォンやゲーム機などであってもよい。
10 情報処理装置、101 第1筐体、102 第2筐体、103 ヒンジ機構、11 CPU、12 メインメモリ、13 ビデオサブシステム、14 表示部、21 チップセット、22 BIOSメモリ、23 記憶媒体、24 オーディオシステム、25 通信デバイス、26 USBコネクタ、31 エンベデッドコントローラ、32 操作部、33 電源回路、34 バッテリ、37 加速度センサ、331 PDコントローラ、332 充電制御回路、333 DC/DCコンバータ、SW1 スイッチ、SW2 スイッチ、342 昇圧回路

Claims (7)

  1. 外部電源から供給される電力が入力される入力部と、
    前記入力部に入力される電力により充電された電力を放電可能な二次電池と、
    前記二次電池への充電と前記二次電池からの放電を制御するとともに、前記入力部に入力される電力と前記二次電池から放電される電力とを所定の電圧に変換して選択的に出力する充電制御部と、
    前記充電制御部から出力される電力の電圧を複数の電源系統のそれぞれの電圧に変換して供給する電圧変換部と、
    前記二次電池から放電される電力の電圧を昇圧する昇圧部と、
    前記昇圧部により昇圧された電力と前記入力部に入力された電力とのそれぞれが供給される逆流防止回路と、
    前記逆流防止回路を介して前記昇圧部により昇圧された電力と前記入力部に入力された電力とが選択的に供給される表示部と、
    前記昇圧部により昇圧された電力と前記入力部に入力された電力とのそれぞれが選択的に前記表示部へ供給されるように制御する制御部と、
    を備える情報処理装置。
  2. 前記二次電池から放電される電圧の範囲は、前記表示部へ供給する電圧の範囲に対して相対的に低い、
    請求項1に記載の情報処理装置。
  3. 前記表示部は、OLED(Organic Light Emitting Diode)ディスプレイを含んで構成されている、
    請求項1または請求項2に記載の情報処理装置。
  4. 前記昇圧部は、前記二次電池に設けられている基板に実装されている、
    請求項1から請求項3のいずれか一項に記載の情報処理装置。
  5. 前記二次電池は、2セルのリチウムイオン電池である、
    請求項1から請求項4のいずれか一項に記載の情報処理装置。
  6. 前記入力部に入力された電力を前記表示部へ供給する経路に前記逆流防止回路としてMOSFET(Metal Oxide Semiconductor Field Effect Transistor)が挿入されており、
    前記制御部は、
    前記外部電源から前記入力部へ電力が供給されている場合に前記MOSFETをオンに制御し、前記外部電源から前記入力部へ電力が供給されない場合には前記MOSFETをオフに制御する
    求項1から請求項5のいずれか一項に記載の情報処理装置。
  7. 外部電源から供給される電力が入力される入力部と、前記入力部に入力される電力により充電された電力を放電可能な二次電池と、前記二次電池から放電される電力の電圧を昇圧する昇圧部と、前記昇圧部により昇圧された電力と前記入力部に入力された電力とのそれぞれが供給される逆流防止回路と、前記逆流防止回路を介して前記昇圧部により昇圧された電力と前記入力部に入力された電力とが選択的に供給される表示部とを備える情報処理装置における制御方法であって、
    充電制御部が、前記二次電池への充電と前記二次電池からの放電を制御するとともに、前記入力部に入力される電力と前記二次電池から放電される電力とを所定の電圧に変換して選択的に出力するステップと、
    電圧変換部が、前記充電制御部から出力される電力の電圧を複数の電源系統のそれぞれの電圧に変換して供給するステップと、
    制御部が、前記昇圧部により昇圧された電力と前記入力部に入力された電力とのそれぞれが選択的に前記表示部へ供給されるように制御するステップと、
    を含む制御方法。
JP2021011149A 2021-01-27 2021-01-27 情報処理装置、及び制御方法 Active JP7260571B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021011149A JP7260571B2 (ja) 2021-01-27 2021-01-27 情報処理装置、及び制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021011149A JP7260571B2 (ja) 2021-01-27 2021-01-27 情報処理装置、及び制御方法

Publications (2)

Publication Number Publication Date
JP2022114735A JP2022114735A (ja) 2022-08-08
JP7260571B2 true JP7260571B2 (ja) 2023-04-18

Family

ID=82743139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021011149A Active JP7260571B2 (ja) 2021-01-27 2021-01-27 情報処理装置、及び制御方法

Country Status (1)

Country Link
JP (1) JP7260571B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007226096A (ja) 2006-02-27 2007-09-06 Kyocera Corp 画像表示装置およびその制御方法
JP2010148239A (ja) 2008-12-18 2010-07-01 Fujitsu Ltd 情報処理装置、情報処理システム、プログラム及び制御装置
JP2013109688A (ja) 2011-11-24 2013-06-06 Fujitsu Ltd 情報機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007226096A (ja) 2006-02-27 2007-09-06 Kyocera Corp 画像表示装置およびその制御方法
JP2010148239A (ja) 2008-12-18 2010-07-01 Fujitsu Ltd 情報処理装置、情報処理システム、プログラム及び制御装置
JP2013109688A (ja) 2011-11-24 2013-06-06 Fujitsu Ltd 情報機器

Also Published As

Publication number Publication date
JP2022114735A (ja) 2022-08-08

Similar Documents

Publication Publication Date Title
KR102577457B1 (ko) 전원 공급을 제어하는 전자 장치 및 방법
KR100947697B1 (ko) 전기 장치, 전기 장치의 주변 커넥터에 연결된 주변 장치를식별하기 위한 방법, 주변 버스를 통해 전기 장치에연결된 전원으로부터 전력 가용성을 결정하기 위한 방법 및버스 커넥터를 갖는 전기 장치에 의한 전력 이용을관리하기 위한 방법
US10042801B2 (en) System for detecting universal serial bus (USB) device and method thereof
US7562240B2 (en) Apparatus and method for selecting between operating modes for a multi-core processor
US20070120525A1 (en) Electronic device with auxiliary unit that is usable detached from main unit of electronic device
US20090119520A1 (en) Information processing apparatus
US20090160733A1 (en) Information processing device and display control method
US20100257380A1 (en) Data accessing apparatus and processing system using the same
JP2009151488A (ja) 情報処理装置
JP6982647B2 (ja) 情報処理装置、及び制御方法
CN112540664A (zh) 当电子装置与外部装置连接使用时降低功耗的方法
JP7260571B2 (ja) 情報処理装置、及び制御方法
US20060178171A1 (en) Audio/charging module and electronic system and porable electronic device thereof
US20150241937A1 (en) Electronic apparatus and method
JP6982649B2 (ja) 情報処理装置、及び制御方法
JP6838123B1 (ja) 情報処理装置、及び電源制御方法
JP6797991B1 (ja) 電子機器、及び稼働情報の出力方法
US11163354B2 (en) Information processing apparatus, and control method
US11775040B2 (en) Electronic device and method for receiving power from external electronic device
JP2022075183A (ja) 情報処理装置、及び制御方法
US20140215229A1 (en) Extension apparatus, system, and power supply method
JP2020140427A (ja) 情報処理装置
JP6830973B2 (ja) 情報処理装置、及び制御方法
JP2021196784A (ja) 情報処理装置、接続ケーブル、及び制御方法
JP2007236089A (ja) 情報処理装置及び充電制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230406

R150 Certificate of patent or registration of utility model

Ref document number: 7260571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150