JP2022075183A - 情報処理装置、及び制御方法 - Google Patents

情報処理装置、及び制御方法 Download PDF

Info

Publication number
JP2022075183A
JP2022075183A JP2020185803A JP2020185803A JP2022075183A JP 2022075183 A JP2022075183 A JP 2022075183A JP 2020185803 A JP2020185803 A JP 2020185803A JP 2020185803 A JP2020185803 A JP 2020185803A JP 2022075183 A JP2022075183 A JP 2022075183A
Authority
JP
Japan
Prior art keywords
information
component
setting information
bios
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020185803A
Other languages
English (en)
Other versions
JP7016399B1 (ja
Inventor
和哉 柴山
Kazuya Shibayama
雅裕 伊藤
Masahiro Ito
健 佐々木
Takeshi Sasaki
勇作 森重
Yusaku Morishige
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Singapore Pte Ltd
Original Assignee
Lenovo Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Singapore Pte Ltd filed Critical Lenovo Singapore Pte Ltd
Priority to JP2020185803A priority Critical patent/JP7016399B1/ja
Application granted granted Critical
Publication of JP7016399B1 publication Critical patent/JP7016399B1/ja
Publication of JP2022075183A publication Critical patent/JP2022075183A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stored Programmes (AREA)

Abstract

【課題】BIOSの容量増加を抑制しつつ、システム構成の追加及び変更に容易に対応する。【解決手段】ノートPC1は、BIOSのコードを記憶するコード領域43、可変設定領域41及び構成要素の設定情報を記憶する固定設定領域42を有し、製造初期状態において、可変設定領域にメイン基板に実装可能な構成要素の設定情報を記憶するBIOS記憶部40と、製造初期状態において、自装置が起動された場合に、メイン基板に実装されている構成要素を検出し、検出された構成要素の設定情報を可変設定領域から取得し、その設定情報を、固定設定領域に記憶させ、可変設定領域が記憶する全ての構成要素の設定情報を消去する初期化処理部101及び固定設定領域に構成要素の設定情報が記憶されている場合に、コード、変更可能な設定情報及び構成要素の設定情報に基づいて、BIOSの処理を実行するBIOS実行部102を備えるメイン制御部10と、を有する。【選択図】図2

Description

本発明は、情報処理装置、及び制御方法に関する。
パーソナルコンピュータ(PC)などの情報処理装置では、BIOS(Basic Input Output System)により、起動時の初期化処理やOS(Operating System)の読み込み、接続されている装置や機器に対する基本的な入出力制御などを行っている。
特開2016-58083号公報
ところで、ノートブック型パーソナルコンピュータ(以下ノートPCという)などの情報処理装置では、例えば、CPU(Central Processing Unit)やメインメモリが、マザーボードに直接実装される場合がある。このような情報処理装置では、CPUの種類やメインメモリの容量などのシステム構成が異なる複数の製品群をバリエーションとして用意することが一般的である。従来の情報処理装置では、このようなシステム構成が異なる全ての製品群に対応するために、BIOSは、全てのシステム構成に対応する設定情報を持つ必要があった。また、従来の情報処理装置では、新しいシステム構成に対応するためには、新しいシステム構成に対応させたBIOSを再設計し、既存のシステム構成の対応を含めて再評価する必要があった。
本発明は、上記問題を解決すべくなされたもので、その目的は、BIOSの容量増加を抑制しつつ、システム構成の追加及び変更に容易に対応することができる情報処理装置、及び制御方法を提供することにある。
上記問題を解決するために、本発明の一態様は、BIOS(Basic Input Output System)のプログラムコードを記憶するプログラムコード領域と、前記BIOSの変更可能な設定情報を記憶する可変設定領域と、メイン基板に脱着不可能に実装された構成要素の設定情報を記憶する固定設定領域とを有し、製造初期状態において、前記可変設定領域に、前記メイン基板に実装可能な前記構成要素の設定情報を記憶するBIOS記憶部と、前記製造初期状態において、自装置が起動された場合に、前記メイン基板に実装されている前記構成要素を検出し、検出された前記構成要素の設定情報を前記可変設定領域から取得し、取得した前記構成要素の設定情報を、前記固定設定領域に記憶させ、前記可変設定領域が記憶する全ての前記構成要素の設定情報を消去する初期化処理部と、前記固定設定領域に前記構成要素の設定情報が記憶されている場合に、前記プログラムコード領域が記憶する前記プログラムコードと、前記可変設定領域が記憶する前記変更可能な設定情報と、前記固定設定領域が記憶する前記構成要素の設定情報とに基づいて、前記BIOSの処理を実行するBIOS実行部とを備える情報処理装置である。
また、本発明の一態様は、上記の情報処理装置において、秘密付加情報を記憶する秘密付加情報記憶部を備え、前記初期化処理部は、前記可変設定領域から取得した前記構成要素の設定情報と、前記秘密付加情報記憶部が記憶する前記秘密付加情報とに基づいて、前記構成要素の設定情報の正当性を証明する第1ハッシュ値を生成し、前記構成要素の設定情報に前記第1ハッシュ値を付加して、前記固定設定領域に記憶させ、前記BIOS実行部は、前記固定設定領域が記憶する前記構成要素の設定情報と、前記秘密付加情報とに基づいて、第2ハッシュ値を生成し、当該第2ハッシュ値と、前記構成要素の設定情報に付加された前記第1ハッシュ値とが一致する場合に、前記BIOSの処理を実行するようにしてもよい。
また、本発明の一態様は、上記の情報処理装置において、前記製造初期状態において、前記可変設定領域には、秘密鍵データで所定の暗号方式により暗号化された前記構成要素の設定情報が記憶されており、前記プログラムコード領域は、前記秘密鍵データに対応する公開鍵データを記憶し、前記初期化処理部は、前記可変設定領域から取得した暗号化された前記構成要素の設定情報を、前記プログラムコード領域が記憶する前記公開鍵データで前記所定の暗号方式により復号して、前記固定設定領域に記憶させるようにしてもよい。
また、本発明の一態様は、上記の情報処理装置において、前記構成要素の設定情報を更新する場合に、前記秘密鍵データで前記所定の暗号方式により暗号化された前記構成要素の更新情報を取得して、前記可変設定領域に記憶させる更新情報取得部を備え、前記初期化処理部は、前記構成要素の設定情報を更新する場合に、前記可変設定領域から取得した暗号化された前記構成要素の更新情報を、前記公開鍵データで前記所定の暗号方式により復号して、復号した前記構成要素の更新情報に基づいて、前記固定設定領域が記憶する前記構成要素の更新情報に対応する前記構成要素の設定情報を更新するようにしてもよい。
また、本発明の一態様は、上記の情報処理装置において、前記構成要素の設定情報には、前記メイン基板に実装されたCPU(Central Processing Unit)の設定情報及びメインメモリの設定情報が含まれるようにしてもよい。
また、本発明の一態様は、BIOS(Basic Input Output System)のプログラムコードを記憶するプログラムコード領域と、前記BIOSの変更可能な設定情報を記憶する可変設定領域と、メイン基板に脱着不可能に実装された構成要素の設定情報を記憶する固定設定領域とを有し、製造初期状態において、前記可変設定領域に、前記メイン基板に実装可能な前記構成要素の設定情報を記憶するBIOS記憶部を備える情報処理装置の制御方法であって、初期化処理部が、前記製造初期状態において、自装置が起動された場合に、前記メイン基板に実装されている前記構成要素を検出し、検出された前記構成要素の設定情報を前記可変設定領域から取得し、取得した前記構成要素の設定情報を、前記固定設定領域に記憶させ、前記可変設定領域が記憶する全ての前記構成要素の設定情報を消去するステップと、BIOS実行部が、前記固定設定領域に前記構成要素の設定情報が記憶されている場合に、前記プログラムコード領域が記憶する前記プログラムコードと、前記可変設定領域が記憶する前記変更可能な設定情報と、前記固定設定領域が記憶する前記構成要素の設定情報とに基づいて、前記BIOSの処理を実行するステップとを含む制御方法である。
本発明の上記態様によれば、BIOSの容量増加を抑制しつつ、システム構成の追加及び変更に容易に対応することができる。
第1の実施形態によるノートPCの主要なハードウェア構成の一例を示す図である。 第1の実施形態によるノートPCの機能構成の一例を示すブロック図である。 第1の実施形態の製造初期状態におけるBIOSイメージの一例を示す図である。 第1の実施形態の初期化処理後におけるBIOSイメージの一例を示す図である。 第1の実施形態によるノートPCの動作の一例を示すフローチャートである。 第1の実施形態の製造初期状態における構成要素の設定情報を追加した場合のBIOSイメージの一例を示す図である。 第1の実施形態の製造初期状態におけるBIOSイメージの変形例を示す図である。 第1の実施形態によるノートPCの動作の変形例を示すフローチャートである。 第2の実施形態によるノートPCの機能構成の一例を示すブロック図である。 第2の実施形態の初期化処理後におけるBIOSイメージの一例を示す図である。 第2の実施形態のハッシュ値の生成処理の一例を示す図である。 第2の実施形態によるノートPCの動作の一例を示すフローチャートである。 第2の実施形態における構成要素の設定情報の更新処理を行う場合のBIOSイメージの一例を示す図である。 第2の実施形態の更新処理後におけるBIOSイメージの一例を示す図である。 第2の実施形態によるノートPCにおける構成要素の設定情報の更新処理の一例を示すフローチャートである。
以下、本発明の一実施形態による情報処理装置、及び制御方法について、図面を参照して説明する。
[第1の実施形態]
図1は、第1の実施形態によるノートPC1の主要なハードウェア構成の一例を示す図である。
図1に示すように、ノートPC1は、CPU11と、メインメモリ12と、ビデオサブシステム13と、表示部14と、チップセット21と、BIOSメモリ22と、HDD23と、オーディオシステム24と、WLANカード25と、USBコネクタ26と、エンベデッドコントローラ31と、入力部32と、電源回路33とを備える。
なお、本実施形態において、CPU11と、チップセット21とは、メイン制御部10に対応する。
CPU(Central Processing Unit)11は、プログラム制御により種々の演算処理を実行し、ノートPC1全体を制御している。
メインメモリ12は、CPU11の実行プログラムの読み込み領域として、又は、実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。メインメモリ12は、例えば、複数個のDRAM(Dynamic Random Access Memory)チップで構成される。この実行プログラムには、BIOS(Basic Input Output System)、OS(Operating System)、周辺機器類をハードウェア操作するための各種ドライバ、各種サービス/ユーティリティ、アプリケーションプログラム等が含まれる。
ビデオサブシステム13は、画像表示に関連する機能を実現するためのサブシステムであり、ビデオコントローラを含んでいる。このビデオコントローラは、CPU11からの描画命令を処理し、処理した描画情報をビデオメモリに書き込むとともに、ビデオメモリからこの描画情報を読み出して、表示部14に描画データ(表示データ)として出力する。
表示部14は、例えば、液晶ディスプレイであり、ビデオサブシステム13から出力された描画データ(表示データ)に基づく表示画面を表示する。
チップセット21は、USB(Universal Serial Bus)、シリアルATA(AT Attachment)、SPI(Serial Peripheral Interface)バス、PCI(Peripheral Component Interconnect)バス、PCI-Expressバス、及びLPC(Low Pin Count)バスなどのコントローラを備えており複数のデバイスが接続される。図1では、デバイスの例示として、BIOSメモリ22と、HDD23と、オーディオシステム24と、WLANカード25と、USBコネクタ26とが、チップセット21に接続されている。
BIOSメモリ22は、例えば、EEPROM(Electrically Erasable Programmable Read Only Memory)やフラッシュROMなどの電気的に書き換え可能な不揮発性メモリで構成される。BIOSメモリ22は、BIOS、及びエンベデッドコントローラ31などを制御するためのシステムファームウェアなどを記憶する。
HDD(Hard Disk Drive)23(不揮発性記憶装置の一例)は、OS、各種ドライバ、各種サービス/ユーティリティ、アプリケーションプログラム、及び各種データを記憶する。
オーディオシステム24は、音データの記録、再生、出力を行う。
WLAN(Wireless Local Area Network)カード25は、ワイヤレス(無線)LANにより、ネットワークに接続して、データ通信を行う。WLANカード25は、例えば、ネットワークからのデータを受信した際に、データを受信したことを示すイベントトリガを発生する。
USBコネクタ26は、USBを利用した周辺機器類を接続するためのコネクタである。
エンベデッドコントローラ31(サブ制御部の一例)は、ノートPC1のシステム状態に関わらず、各種デバイス(周辺装置やセンサ等)を監視し制御するワンチップマイコン(One-Chip Microcomputer)である。また、エンベデッドコントローラ31は、電源回路33を制御する電源管理機能を有している。なお、エンベデッドコントローラ31は、不図示のCPU、ROM、RAMなどで構成されるとともに、複数チャネルのA/D入力端子、D/A出力端子、タイマ、及びデジタル入出力端子を備えている。エンベデッドコントローラ31には、それらの入出力端子を介して、例えば、入力部32、及び電源回路33などが接続されており、エンベデッドコントローラ31は、これらの動作を制御する。
入力部32は、例えば、キーボードなどの、ポインティング・デバイス、タッチパッドなどの入力デバイスである。
電源回路33は、例えば、DC/DCコンバータ、充放電ユニット、電池ユニット、AC/DCアダプタなどを含んでおり、AC/DCアダプタ、又は電池ユニットから供給される直流電圧を、ノートPC1を動作させるために必要な複数の電圧に変換する。また、電源回路33は、エンベデッドコントローラ31からの制御に基づいて、ノートPC1の各部に電力を供給する。
なお、本実施形態において、例えば、CPU11と、メインメモリ12と、ビデオサブシステム13と、チップセット21と、BIOSメモリ22と、オーディオシステム24と、USBコネクタ26と、エンベデッドコントローラ31と、電源回路33とが、マザーボードと呼ばれるメイン基板に実装されている。これらの構成は、メイン基板に直接はんだ付けされており、メイン基板に脱着不可能に実装されているものとする。
また、本実施形態では、ノートPC1のシステム構成を構成するこれらの構成のうち、製品ラインナップ(製品バリエーション)により変更可能な構成を構成要素とし、BIOSのプログラムには、構成要素の設定情報を含む必要がある。
構成要素の設定情報には、例えば、CPU11の設定情報(CPU11のコア数などの種類、等)やメインメモリ12の設定情報(メモリの仕様、容量など)が含まれる。
次に、図2を参照して、本実施形態によるノートPC1の機能構成について説明する。
図2は、本実施形態によるノートPC1の機能構成の一例を示すブロック図である。
図2に示すように、ノートPC1は、メイン制御部10と、BIOS記憶部40とを備える。なお、図2において、本実施形態の発明に関する主要な機能構成のみを記載している。
BIOS記憶部40は、BIOSメモリ22によって実現される記憶部であり、BIOSのイメージデータを記憶する。BIOS記憶部40は、可変設定領域41と、固定設定領域42と、BIOSコード領域43とを有している。
可変設定領域41は、BIOSの変更可能な設定情報を記憶する領域であり、例えば、UEFI(Unified Extensible Firmware Interface)の可変情報であるBIOSセットアップメニューのパラメータを初期化処理後に記憶する。なお、初期化処理前である製造初期状態において、可変設定領域41には、製品ラインナップ(製品バリエーション)でメイン基板に実装可能な全ての構成要素の設定情報が記憶される。
固定設定領域42は、上述したメイン基板に脱着不可能に実装された構成要素の設定情報を記憶する。固定設定領域42は、例えば、CPU11の設定情報、メインメモリ12の設定情報などを初期化処理後に記憶する。
BIOSコード領域43(プログラムコード領域の一例)は、BIOSのプログラムコードを記憶する。なお、BIOSコード領域43に記憶されるBIOSのプログラムコードは、BIOSの全体のプログラムのうちの、UEFIの可変情報(可変設定領域41のデータ)や構成要素の設定情報(固定設定領域42のデータ)を除いた部分であり、製品ラインナップ(製品バリエーション)に依存せずに変更されない部分である。
ここで、図3及び図4を参照して、初期化処理前(製造初期状態)及び初期化処理後のBIOS記憶部40のBIOSイメージについて説明する。
図3は、本実施形態の製造初期状態におけるBIOSイメージの一例を示す図である。
図3に示すように、製造初期状態では、可変設定領域41に、製品ラインナップ(製品バリエーション)でシステム構成に搭載可能な全ての構成要素の設定情報が記憶されている。構成要素の設定情報DS1は、CPU11の設定情報であり、例えば、“CPU #A”、“CPU #B”、及び“CPU #C”などのCPU11の種類(CPU11のランク)に応じた設定情報である。
また、構成要素の設定情報DS2は、メインメモリ12の設定情報であり、例えば、“Memory 8GB”、及び“Memory 16GB”などのメインメモリ12の容量に応じた設定情報である。
また、製造初期状態では、固定設定領域42には、構成要素の設定情報は、記憶されていない情報である。
次に、図4は、本実施形態の初期化処理後におけるBIOSイメージの一例を示す図である。なお、図4に示す例は、メイン基板に実装された構成要素の設定情報が、“CPU #B”及び“Memory 8GB”であるシステム構成である。
図4に示すように、初期化処理後では、可変設定領域41から、全ての構成要素の設定情報が消去されて、可変設定領域41には、BIOSのセットアップメニューパラメータP1が記憶されている。
また、固定設定領域42には、当該ノートPC1のシステム構成の構成要素の設定情報DS3である“CPU #B”及び“Memory 8GB”が記憶されている。
図2の説明に戻り、メイン制御部10は、CPU11及びチップセット21に、BIOSメモリ22及びHDD23が記憶するプログラムを実行させることで実現される機能部であり、BIOS又はOSに基づくノートPC1の各種処理を実行する。
また、メイン制御部10は、初期化処理部101と、BIOS実行部102とを備える。
初期化処理部101は、製造初期状態において、BIOS記憶部40のBIOSイメージを、システム構成に応じて初期化する初期化処理を実行する。初期化処理部101は、製造初期状態において、ノートPC1(自装置)が起動された場合に、メイン基板に実装されている構成要素を検出し、検出された構成要素の設定情報を可変設定領域41から取得し、取得した構成要素の設定情報を、固定設定領域42に記憶させ、可変設定領域41が記憶する全ての構成要素の設定情報を消去する。初期化処理部101は、製造初期状態において、ノートPC1が最初に起動された場合に、ノートPC1のシステム構成に応じて、例えば、図3に示すBIOSイメージから、図4に示すBIOSイメージに変更する初期化処理を実行する。
BIOS実行部102は、固定設定領域42に構成要素の設定情報が記憶されている場合に、BIOSコード領域43が記憶するプログラムコードと、可変設定領域41が記憶する変更可能な設定情報と、固定設定領域42が記憶する構成要素の設定情報とに基づいて、BIOSの処理を実行する。ここで、BIOSの処理には、例えば、BIOSコード領域43が記憶するプログラムコードのチェック、各周辺機器などのデバイスの初期化、OSの起動、BIOSによる各デバイスとのインターフェースの制御などが含まれる。
次に、図面を参照して、本実施形態によるノートPC1の動作について説明する。
図5は、本実施形態によるノートPCの動作の一例を示すフローチャートである。ここでは、初期化処理及びBIOSの処理について説明する。
図5に示すように、ノートPC1は、起動されると、まず、BIOS記憶部40が製造初期状態であるか否かを判定する(ステップS101)。ノートPC1のメイン制御部10は、BIOS記憶部40を確認し、製造初期状態であるか否かを判定する。メイン制御部10は、BIOS記憶部40が、例えば、図3に示すような、製造初期状態である場合(ステップS101:YES)に、処理をステップS102に進める。また、メイン制御部10は、BIOS記憶部40が、例えば、図4に示すような、製造初期状態でない場合(ステップS101:NO)に、処理をステップS106に進める。
ステップS102において、メイン制御部10の初期化処理部101は、構成要素を検出する。初期化処理部101は、例えば、当該ノートPC1のシステム構成を構成する各構成要素が、実装の際に抵抗及び配線接続などで付与された識別情報に基づいて、メイン基板に実装されている構成要素を検出する。ここでの構成要素は、例えば、CPU11やメインメモリ12などである。
次に、初期化処理部101は、検出した構成要素の設定情報を可変設定領域41から取得する(ステップS103)。初期化処理部101は、可変設定領域41が記憶する製品ラインナップに応じて搭載可能な全ての構成要素の設定情報に中から、検出した構成要素に対応する構成要素の設定情報を取得する。例えば、ノートPC1のシステム構成“CPU #B”及び“Memory 8GB”である場合には、初期化処理部101は、構成要素の設定情報として、“CPU #B”及び“Memory 8GB”の設定情報を取得する。
次に、初期化処理部101は、取得した構成要素の設定情報を固定設定領域42に記憶させる(ステップS104)。初期化処理部101は、例えば、構成要素の設定情報として、“CPU #B”及び“Memory 8GB”の設定情報を、固定設定領域42に記憶させる。
次に、初期化処理部101は、可変設定領域41の設定情報を消去して、BIOSセットアップメニューパラメータを記憶する(ステップS105)。これにより、BIOS記憶部40は、例えば、図4に示すようなBIOSイメージとなる。
次に、ステップS106の処理として、メイン制御部10のBIOS実行部102は、通常のBIOS処理を実行する。すなわち、BIOS実行部102は、BIOSコード領域43が記憶するプログラムコードと、可変設定領域41が記憶する変更可能な設定情報と、固定設定領域42が記憶する構成要素の設定情報とに基づいて、BIOSの処理を実行する。なお、BIOSの処理には、OSの起動が含まれ、OSの処理に引き継がれる。ステップS106の処理後に、処理を終了する。
また、本実施形態では、製品ラインナップとして、新しい構成要素の追加などの新しいシステム構成に対応する場合に、可変設定領域41に記憶する構成要素の設定情報を追加することで対応可能である。例えば、図3に示す製造初期状態において、新しい構成要素として、“Memory 32GB”を追加する場合には、BIOS記憶部40の製造初期状態を図6のようにすることで対応可能である。
図6は、本実施形態の製造初期状態における構成要素の設定情報を追加した場合のBIOSイメージの一例を示す図である。
図6に示す例では、可変設定領域41には、構成要素の設定情報DS4として、“Memory 8GB”、“Memory 16GB”、及び“Memory 32GB”の設定場が記憶される。
なお、図6に示すBIOSイメージでは、BIOSコード領域43に記憶するBIOSのプログラムコードを変更していない。すなわち、本実施形態では、対応するシステム構成の変更に応じて、BIOSコード領域43が記憶するBIOSのプログラムコードを変更する必要がない。
次に、図7及び図8を参照して、本実施形態によるノートPC1の変形例について説明する。図7及び図8に示す変形例では、製造初期状態における可変設定領域41に、暗号化した構成要素の設定情報を記憶させて、セキュリティを強化した変形例について説明する。
図7は、本実施形態の製造初期状態におけるBIOSイメージの変形例を示す図である。
図7に示す例では、製造初期状態において、可変設定領域41には、秘密鍵データでの暗号方式により暗号化された構成要素の設定情報(暗号化設定情報EDS)が記憶されている。
また、BIOSコード領域43には、秘密鍵データと対になっている公開鍵データが記憶される。なお、秘密鍵データ及び公開鍵データは、例えば、RSA暗号などの公開鍵暗号方式の暗号鍵データである。
この変形例では、初期化処理部101は、可変設定領域41から取得した暗号化された構成要素の設定情報(暗号化設定情報EDS)を、BIOSコード領域43が記憶する公開鍵データで所定の暗号方式(例えば、RSA暗号など)により復号して、固定設定領域42に記憶させる。
次に、図8を参照して、本変形例の動作について説明する。
図8は、本実施形態によるノートPC1の動作の変形例を示すフローチャートである。
図8において、まず、ノートPC1は、起動されると、まず、BIOS記憶部40が製造初期状態であるか否かを判定する(ステップS201)。ノートPC1のメイン制御部10は、BIOS記憶部40を確認し、製造初期状態であるか否かを判定する。メイン制御部10は、BIOS記憶部40が、例えば、図7に示すような、製造初期状態である場合(ステップS201:YES)に、処理をステップS202に進める。また、メイン制御部10は、BIOS記憶部40が、例えば、図4に示すような、製造初期状態でない場合(ステップS201:NO)に、処理をステップS207に進める。
ステップS202において、メイン制御部10の初期化処理部101は、可変設定領域41の暗号化設定情報EDSを公開鍵データで復号して、構成要素の設定情報を生成する。初期化処理部101は、BIOSコード領域43が記憶する公開鍵データで、暗号化設定情報EDSを復号して、図3に示す可変設定領域41が記憶するような、製品ラインナップに応じて搭載可能な全ての構成要素の設定情報を生成する。
次に、初期化処理部101は、構成要素を検出する(ステップS203)。
次に、初期化処理部101は、検出した構成要素の設定情報を復号した構成要素の設定情報の中から取得する(ステップS204)。初期化処理部101は、製品ラインナップに応じて搭載可能な全ての構成要素の設定情報に中から、検出した構成要素に対応する構成要素の設定情報を取得する。例えば、ノートPC1のシステム構成“CPU #B”及び“Memory 8GB”である場合には、初期化処理部101は、構成要素の設定情報として、“CPU #B”及び“Memory 8GB”の設定情報を取得する。
続く、ステップS205からステップS207までの処理は、上述した図5に示すステップS104からステップS106までの処理と同様であるため、ここではその説明を省略する。
以上説明したように、本実施形態によるノートPC1(情報処理装置)は、BIOS記憶部40と、初期化処理部101と、BIOS実行部102とを備える。BIOS記憶部40は、BIOSのプログラムコードを記憶するBIOSコード領域43(プログラムコード領域)と、BIOSの変更可能な設定情報を記憶する可変設定領域41と、メイン基板に脱着不可能に実装された構成要素の設定情報を記憶する固定設定領域42とを有する。また、BIOS記憶部40は、製造初期状態において、可変設定領域41に、メイン基板に実装可能な構成要素の設定情報を記憶する。初期化処理部101は、製造初期状態において、ノートPC1(自装置)が起動された場合に、メイン基板に実装されている構成要素を検出し、検出された構成要素の設定情報を可変設定領域41から取得し、取得した構成要素の設定情報を、固定設定領域42に記憶させ、可変設定領域41が記憶する全ての構成要素の設定情報を消去する。BIOS実行部102は、固定設定領域42に構成要素の設定情報が記憶されている場合に、BIOSコード領域43が記憶するプログラムコードと、可変設定領域41が記憶する変更可能な設定情報と、固定設定領域42が記憶する構成要素の設定情報とに基づいて、BIOSの処理を実行する。
これにより、本実施形態によるノートPC1は、製造初期状態で可変設定領域41に全ての構成要素の設定情報を一旦記憶させた後に、初期設定処理により、システム構成に必要な構成要素の設定情報を固定設定領域42に移動させて、可変設定領域41が記憶する全ての構成要素の設定情報を消去する。そのため、本実施形態によるノートPC1では、BIOSに全てのシステム構成に対応する設定情報を持つ必要がない。また、本実施形態によるノートPC1では、例えば、新しいシステム構成に対応させる場合に、製造初期状態で可変設定領域41に記憶する構成要素の設定情報を追加するだけで対応でき、BIOSコード領域43が記憶するプログラムコードを変更する必要がない。そのため、本実施形態によるノートPC1では、新しいシステム構成に対応させたBIOSを再設計し、既存のシステム構成の対応を含めて再評価する必要がない。よって、本実施形態によるノートPC1は、BIOSの容量増加を抑制しつつ、システム構成の追加及び変更に容易に対応することができる。
また、本実施形態(本変形例)では、製造初期状態において、可変設定領域41には、秘密鍵データで所定の暗号方式(例えば、RSA暗号など)により暗号化された構成要素の設定情報が記憶されている。BIOSコード領域43は、秘密鍵データに対応する公開鍵データを記憶している。初期化処理部101は、可変設定領域41から取得した暗号化された構成要素の設定情報を、BIOSコード領域43が記憶する公開鍵データで所定の暗号方式により復号して、固定設定領域42に記憶させる。
これにより、本実施形態によるノートPC1は、製造初期状態において、暗号化された構成要素の設定情報を可変設定領域41に記憶させ、復号して固定設定領域42に記憶させるので、BIOSのセキュリティを向上させることができる。
また、本実施形態では、構成要素の設定情報には、メイン基板に実装されたCPU11の設定情報及びメインメモリ12の設定情報が含まれる。
これにより、本実施形態によるノートPC1は、CPU11及びメインメモリ12の異なる様々なシステム構成に対応することができる。
また、本実施形態による制御方法は、上述したBIOSコード領域43と、可変設定領域41と、固定設定領域42とを有し、製造初期状態において、可変設定領域41に、メイン基板に実装可能な構成要素の設定情報を記憶するBIOS記憶部40を備えるノートPC1の制御方法であって、初期化処理ステップと、BIOS実行ステップとを含む。初期化処理ステップにおいて、初期化処理部101が、製造初期状態において、自装置が起動された場合に、メイン基板に実装されている構成要素を検出し、検出された構成要素の設定情報を可変設定領域41から取得し、取得した構成要素の設定情報を、固定設定領域42に記憶させ、可変設定領域41が記憶する全ての構成要素の設定情報を消去する。BIOS実行ステップにおいて、BIOS実行部102が、固定設定領域42に構成要素の設定情報が記憶されている場合に、BIOSコード領域43が記憶するプログラムコードと、可変設定領域41が記憶する変更可能な設定情報と、固定設定領域42が記憶する構成要素の設定情報とに基づいて、BIOSの処理を実行する。
これにより、本実施形態による制御方法は、上述したノートPC1と同様の効果を奏し、BIOSの容量増加を抑制しつつ、システム構成の追加及び変更に容易に対応することができる。
[第2の実施形態]
次に、図面を参照して、第2の実施形態によるノートPC1aについて説明する。
本実施形態では、BIOSのセキュリティをさらに高め、構成要素の設定情報の更新処理に対応する変形例について説明する。
図9は、第2の実施形態によるノートPC1aの機能構成の一例を示すブロック図である。なお、本実施形態によるノートPC1aの主要なハード構成は、上述した図1に示す第1の実施形態と同様であるため、ここではその説明を省略する。
図9に示すように、ノートPC1は、メイン制御部10と、BIOS記憶部40と、SALT情報記憶部50とを備える。なお、図9において、本実施形態の発明に関する主要な機能構成のみを記載している。また、図9において、図2と同一の構成には、同一の符号を付与してその説明を省略する。
SALT情報記憶部50(秘密付加情報記憶部の一例)は、例えば、BIOSメモリ22や不図示のSPIで接続されたEEPROMなどにより実現される記憶部である。SALT情報記憶部50は、例えば、乱数に基づいて生成されたSALT情報(秘密付加情報)を記憶する。SALT情報は、ノートPC1ごとに異なる情報である。
本実施形態のメイン制御部10は、初期化処理部101と、BIOS実行部102と、更新情報取得部103とを備える。
本実施形態の初期化処理部101は、可変設定領域41から取得した構成要素の設定情報と、SALT情報記憶部50が記憶するSALT情報とに基づいて、構成要素の設定情報の正当性を証明するハッシュ値(第1ハッシュ値)を生成し、構成要素の設定情報にハッシュ値(第1ハッシュ値)を付加して、固定設定領域42に記憶させる。初期化処理部101は、例えば、図10に示すように、固定設定領域42に記憶させる。
図10は、本実施形態の初期化処理後におけるBIOSイメージの一例を示す図である。
図10に示すように、初期化処理部101は、ハッシュ値を付加した構成要素の設定情報DS5を、固定設定領域42に記憶させる。
また、初期化処理部101は、例えば、図11に示すように、ハッシュ値を生成して、構成要素の設定情報にハッシュ値を付加する。
図11は、本実施形態のハッシュ値の生成処理の一例を示す図である。
図11に示すように、初期化処理部101は、可変設定領域41から取得したCPU11の構成要素の設定情報D1(“CPU #B”)と、SALT情報記憶部50が記憶するSALT情報SL1とを結合する。初期化処理部101は、この結合したデータから、例えば、ハッシュ関数により、ハッシュ値HA1を生成する。初期化処理部101は、構成要素の設定情報D1(“CPU #B”)にハッシュ値HA1を付加して、図10に示すように、固定設定領域42に記憶させる。
また、初期化処理部101は、可変設定領域41から取得したメインメモリ12の構成要素の設定情報D2(“Memory 8GB”)と、SALT情報記憶部50が記憶するSALT情報SL1とを結合する。初期化処理部101は、この結合したデータから、例えば、ハッシュ関数により、ハッシュ値HA2を生成する。初期化処理部101は、構成要素の設定情報D2(“Memory 8GB”)にハッシュ値HA2を付加して、図10に示すように、固定設定領域42に記憶させる。
また、本実施形態のBIOS実行部102は、固定設定領域42が記憶する構成要素の設定情報と、SALT情報とに基づいて、ハッシュ値(第2ハッシュ値)を生成し、当該ハッシュ値(第2ハッシュ値)と、構成要素の設定情報に付加されたハッシュ値(第1ハッシュ値)とが一致する場合に、BIOSの処理を実行する。
更新情報取得部103は、構成要素の設定情報を更新する場合に、秘密鍵データで所定の暗号方式により暗号化された構成要素の更新情報を取得して、可変設定領域41に記憶させる。この場合、初期化処理部101は、可変設定領域41から取得した暗号化された構成要素の更新情報を、公開鍵データで所定の暗号方式により復号して、復号した構成要素の更新情報に基づいて、固定設定領域42が記憶する構成要素の更新情報に対応する構成要素の設定情報を更新する。
次に、図面を参照して、本実施形態によるノートPC1aの動作について説明する。
図12は、本実施形態によるノートPC1aの動作の一例を示すフローチャートである。ここでは、初期化処理及びBIOSの処理について説明する。
図12において、ステップS301からステップS304までの処理は、図8に示すステップS301からステップS304までの処理と同様であるため、ここではその説明を省略する。なお、ステップS301において、メイン制御部10は、BIOS記憶部40が、製造初期状態でない場合(ステップS301:NO)に、処理をステップS308に進める。
ステップS305において、初期化処理部101は、取得した構成要素の設定情報とSALT情報とからハッシュ値を生成する。初期化処理部101は、例えば、図11に示すように、ハッシュ値を生成する。
次に、初期化処理部101は、取得した構成要素の設定情報とハッシュ値とを固定設定領域42に記憶させる(ステップS306)。初期化処理部101は、例えば、図10に示すように、構成要素の設定情報にハッシュ値を付加して、固定設定領域42に記憶させる。
次に、初期化処理部101は、可変設定領域41の設定情報を消去して、BIOSセットアップメニューパラメータを記憶する(ステップS307)。これにより、BIOS記憶部40は、例えば、図10に示すようなBIOSイメージとなる。
次に、ステップS308において、BIOS実行部102は、固定設定領域42の構成要素の設定情報とSALT情報とからハッシュ値を生成する。BIOS実行部102は、固定設定領域42が記憶する構成要素の設定情報に、SALT情報記憶部50が記憶するSALT情報を付加して、ハッシュ関数により、ハッシュ値(第2ハッシュ値)を生成する。
次に、BIOS実行部102は、生成したハッシュ値(第2ハッシュ値)と固定設定領域42のハッシュ値(第1ハッシュ値)とが一致しているか否かを判定する(ステップS309)。BIOS実行部102は、生成したハッシュ値(第2ハッシュ値)と固定設定領域42のハッシュ値(第1ハッシュ値)とが一致している場合(ステップS309:YES)に、処理をステップS310に進める。また、BIOS実行部102は、生成したハッシュ値(第2ハッシュ値)と固定設定領域42のハッシュ値(第1ハッシュ値)とが一致していない場合(ステップS309:NO)に、処理をステップS311に進める。
ステップS310において、BIOS実行部102は、通常のBIOS処理を実行する。ステップS310の処理後に、BIOS実行部102は、処理を終了する。
また、ステップS311において、BIOS実行部102は、BIOSのエラー処理を実行する。ステップS311の処理後に、BIOS実行部102は、処理を終了する。
次に、図13~図15を参照して、構成要素の設定情報の更新処理について説明する。
図13は、本実施形態における構成要素の設定情報の更新処理を行う場合のBIOSイメージの一例を示す図である。
図13に示すBIOSイメージは、更新情報取得部103が、構成要素の設定情報を更新する場合に、秘密鍵データで所定の暗号方式により暗号化された構成要素の更新情報を取得して、可変設定領域41に記憶させた状態を示している。
更新情報取得部103は、図13に示すようなBIOSイメージにした後に、初期化処理部101に更新処理をさせる。初期化処理部101は、可変設定領域41から取得した暗号化された構成要素の更新情報を、公開鍵データで所定の暗号方式により復号して、復号した構成要素の更新情報に基づいて、固定設定領域42が記憶する構成要素の更新情報に対応する構成要素の設定情報を更新する。
図14は、本実施形態の更新処理後におけるBIOSイメージの一例を示す図である。
初期化処理部101は、BIOS記憶部40を、図14に示すようなBIOSイメージにする。
また、図15は、本実施形態によるノートPC1aにおける構成要素の設定情報の更新処理の一例を示すフローチャートである。
図15に示すように、構成要素の設定情報を更新する場合に、更新情報取得部103は、まず、暗号化された更新情報を、外部から取得して、可変設定領域41に記憶させる(ステップS401)。更新情報取得部103は、例えば、図13に示すBIOSイメージのように、暗号化更新情報EUDを、可変設定領域41に記憶させる。
次に、初期化処理部101は、暗号化された更新情報を公開鍵データで復号して、構成要素の更新情報を生成する(ステップS402)。初期化処理部101は、可変設定領域41に記憶されている暗号化された更新情報(暗号化更新情報EUD)を取得し、BIOSコード領域43に記憶されている公開鍵データで、所定の暗号方式により復号して、構成要素の更新情報を生成する。
次に、初期化処理部101は、構成要素の更新情報とSALT情報とからハッシュ値を生成する(ステップS403)。初期化処理部101は、復号して生成した構成要素の更新情報と、SALT情報記憶部50が記憶するSALT情報とを結合したデータをハッシュ関数によりハッシュ値を生成する。
次に、初期化処理部101は、構成要素の更新情報とハッシュ値とを固定設定領域42に記憶させて更新する(ステップS404)。初期化処理部101は、構成要素の更新情報にハッシュ値を付加して、図14に示すように、固定設定領域42に上書きして更新する。初期化処理部101は、構成要素の更新情報を上書きして、固定設定領域42を構成要素の設定情報DS6の状態にする。
次に、初期化処理部101は、可変設定領域41の暗号化された更新情報を消去する(ステップS405)。初期化処理部101は、可変設定領域41に記憶されている暗号化された更新情報(暗号化更新情報EUD)を消去する。ステップS405の処理後に、初期化処理部101は、処理を終了する。
以上説明したように、本実施形態によるノートPC1aは、SALT情報(秘密付加情報)を記憶するSALT情報記憶部50(秘密付加情報記憶部)を備える。初期化処理部101は、可変設定領域41から取得した構成要素の設定情報と、SALT情報記憶部50が記憶するSALT情報とに基づいて、構成要素の設定情報の正当性を証明する第1ハッシュ値を生成する。初期化処理部101は、構成要素の設定情報に第1ハッシュ値を付加して、固定設定領域42に記憶させる。BIOS実行部102は、固定設定領域42が記憶する構成要素の設定情報と、SALT情報とに基づいて、第2ハッシュ値を生成し、当該第2ハッシュ値と、構成要素の設定情報に付加された第1ハッシュ値とが一致する場合に、BIOSの処理を実行する。
これにより、本実施形態によるノートPC1aは、構成要素の設定情報に、SALT情報を用いたハッシュ値を付加することで、構成要素の設定情報の改ざんを防止することができる。よって、本実施形態によるノートPC1aは、BIOSの処理において、セキュリティをさらに向上させることができる。
また、本実施形態によるノートPC1aは、構成要素の設定情報を更新する場合に、秘密鍵データで所定の暗号方式により暗号化された構成要素の更新情報を取得して、可変設定領域41に記憶させる更新情報取得部103を備える。初期化処理部101は、構成要素の設定情報を更新する場合に、可変設定領域41から取得した暗号化された構成要素の更新情報を、公開鍵データで所定の暗号方式により復号して、復号した構成要素の更新情報に基づいて、固定設定領域42が記憶する構成要素の更新情報に対応する構成要素の設定情報を更新する。
これにより、本実施形態によるノートPC1aは、構成要素の設定情報をより安全に更新することができる。
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、上記の各実施形態において、情報処理装置がノートPC1(1a)である例を説明したが、これに限定されるものではなく、例えば、タブレット端末装置、デスクトップPCなどの他の情報処理装置であってもよい。
また、上記の各実施形態において、固定設定領域42に設定情報を記憶する構成要素が、CPU11及びメインメモリ12である例を説明したが、これに限定されるものではなく、例えば、DGPU(Discrete GPU)などの他のデバイスであってもよい。
また、上記の各実施形態において、メイン制御部10が、初期化処理部101や更新情報取得部103を備える例を説明したが、これに限定されるものではない。例えば、BIOSメモリ22が、Slave Attached Flash方式により、エンベデッドコントローラ31に直接接続される場合には、初期化処理部101や更新情報取得部103をエンベデッドコントローラ31が備えるようにしてもよい。また、メイン制御部10が実行する機能の一部を、エンベデッドコントローラ31が実行するようにしてもよい。
なお、上述したノートPC1(1a)が備える各構成は、内部に、コンピュータシステムを有している。そして、上述したノートPC1(1a)が備える各構成の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより上述したノートPC1(1a)が備える各構成における処理を行ってもよい。ここで、「記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行する」とは、コンピュータシステムにプログラムをインストールすることを含む。ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。
また、「コンピュータシステム」は、インターネットやWAN、LAN、専用回線等の通信回線を含むネットワークを介して接続された複数のコンピュータ装置を含んでもよい。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。このように、プログラムを記憶した記録媒体は、CD-ROM等の非一過性の記録媒体であってもよい。
また、記録媒体には、当該プログラムを配信するために配信サーバからアクセス可能な内部又は外部に設けられた記録媒体も含まれる。なお、プログラムを複数に分割し、それぞれ異なるタイミングでダウンロードした後にノートPC1(1a)が備える各構成で合体される構成や、分割されたプログラムのそれぞれを配信する配信サーバが異なっていてもよい。さらに「コンピュータ読み取り可能な記録媒体」とは、ネットワークを介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ(RAM)のように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、上述した機能の一部を実現するためのものであってもよい。さらに、上述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であってもよい。
また、上述した機能の一部又は全部を、LSI(Large Scale Integration)等の集積回路として実現してもよい。上述した各機能は個別にプロセッサ化してもよいし、一部、又は全部を集積してプロセッサ化してもよい。また、集積回路化の手法はLSIに限らず専用回路、又は汎用プロセッサで実現してもよい。また、半導体技術の進歩によりLSIに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。
1、1a ノートPC
10 メイン制御部
11 CPU
12 メインメモリ
13 ビデオサブシステム
14 表示部
21 チップセット
22 BIOSメモリ
23 HDD
24 オーディオシステム
25 WLANカード
26 USBコネクタ
31 エンベデッドコントローラ(EC)
32 入力部
33 電源回路
40 BIOS記憶部
41 可変設定領域
42 固定設定領域
43 BIOSコード領域
50 SALT情報記憶部
101 初期化処理部
102 BIOS実行部
103 更新情報取得部

Claims (6)

  1. BIOS(Basic Input Output System)のプログラムコードを記憶するプログラムコード領域と、前記BIOSの変更可能な設定情報を記憶する可変設定領域と、メイン基板に脱着不可能に実装された構成要素の設定情報を記憶する固定設定領域とを有し、製造初期状態において、前記可変設定領域に、前記メイン基板に実装可能な前記構成要素の設定情報を記憶するBIOS記憶部と、
    前記製造初期状態において、自装置が起動された場合に、前記メイン基板に実装されている前記構成要素を検出し、検出された前記構成要素の設定情報を前記可変設定領域から取得し、取得した前記構成要素の設定情報を、前記固定設定領域に記憶させ、前記可変設定領域が記憶する全ての前記構成要素の設定情報を消去する初期化処理部と、
    前記固定設定領域に前記構成要素の設定情報が記憶されている場合に、前記プログラムコード領域が記憶する前記プログラムコードと、前記可変設定領域が記憶する前記変更可能な設定情報と、前記固定設定領域が記憶する前記構成要素の設定情報とに基づいて、前記BIOSの処理を実行するBIOS実行部と
    を備える情報処理装置。
  2. 秘密付加情報を記憶する秘密付加情報記憶部を備え、
    前記初期化処理部は、前記可変設定領域から取得した前記構成要素の設定情報と、前記秘密付加情報記憶部が記憶する前記秘密付加情報とに基づいて、前記構成要素の設定情報の正当性を証明する第1ハッシュ値を生成し、前記構成要素の設定情報に前記第1ハッシュ値を付加して、前記固定設定領域に記憶させ、
    前記BIOS実行部は、前記固定設定領域が記憶する前記構成要素の設定情報と、前記秘密付加情報とに基づいて、第2ハッシュ値を生成し、当該第2ハッシュ値と、前記構成要素の設定情報に付加された前記第1ハッシュ値とが一致する場合に、前記BIOSの処理を実行する
    請求項1に記載の情報処理装置。
  3. 前記製造初期状態において、前記可変設定領域には、秘密鍵データで所定の暗号方式により暗号化された前記構成要素の設定情報が記憶されており、
    前記プログラムコード領域は、前記秘密鍵データに対応する公開鍵データを記憶し、
    前記初期化処理部は、前記可変設定領域から取得した暗号化された前記構成要素の設定情報を、前記プログラムコード領域が記憶する前記公開鍵データで前記所定の暗号方式により復号して、前記固定設定領域に記憶させる
    請求項1又は請求項2に記載の情報処理装置。
  4. 前記構成要素の設定情報を更新する場合に、前記秘密鍵データで前記所定の暗号方式により暗号化された前記構成要素の更新情報を取得して、前記可変設定領域に記憶させる更新情報取得部を備え、
    前記初期化処理部は、前記構成要素の設定情報を更新する場合に、前記可変設定領域から取得した暗号化された前記構成要素の更新情報を、前記公開鍵データで前記所定の暗号方式により復号して、復号した前記構成要素の更新情報に基づいて、前記固定設定領域が記憶する前記構成要素の更新情報に対応する前記構成要素の設定情報を更新する
    請求項3に記憶の情報処理装置。
  5. 前記構成要素の設定情報には、前記メイン基板に実装されたCPU(Central Processing Unit)の設定情報及びメインメモリの設定情報が含まれる
    請求項1から請求項4のいずれか一項に記載の情報処理装置。
  6. BIOS(Basic Input Output System)のプログラムコードを記憶するプログラムコード領域と、前記BIOSの変更可能な設定情報を記憶する可変設定領域と、メイン基板に脱着不可能に実装された構成要素の設定情報を記憶する固定設定領域とを有し、製造初期状態において、前記可変設定領域に、前記メイン基板に実装可能な前記構成要素の設定情報を記憶するBIOS記憶部を備える情報処理装置の制御方法であって、
    初期化処理部が、前記製造初期状態において、自装置が起動された場合に、前記メイン基板に実装されている前記構成要素を検出し、検出された前記構成要素の設定情報を前記可変設定領域から取得し、取得した前記構成要素の設定情報を、前記固定設定領域に記憶させ、前記可変設定領域が記憶する全ての前記構成要素の設定情報を消去するステップと、
    BIOS実行部が、前記固定設定領域に前記構成要素の設定情報が記憶されている場合に、前記プログラムコード領域が記憶する前記プログラムコードと、前記可変設定領域が記憶する前記変更可能な設定情報と、前記固定設定領域が記憶する前記構成要素の設定情報とに基づいて、前記BIOSの処理を実行するステップと
    を含む制御方法。
JP2020185803A 2020-11-06 2020-11-06 情報処理装置、及び制御方法 Active JP7016399B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020185803A JP7016399B1 (ja) 2020-11-06 2020-11-06 情報処理装置、及び制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020185803A JP7016399B1 (ja) 2020-11-06 2020-11-06 情報処理装置、及び制御方法

Publications (2)

Publication Number Publication Date
JP7016399B1 JP7016399B1 (ja) 2022-02-04
JP2022075183A true JP2022075183A (ja) 2022-05-18

Family

ID=80815894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020185803A Active JP7016399B1 (ja) 2020-11-06 2020-11-06 情報処理装置、及び制御方法

Country Status (1)

Country Link
JP (1) JP7016399B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023195620A1 (ko) * 2022-04-06 2023-10-12 삼성전자주식회사 바이오스의 패스워드 초기화를 위한 전자 장치들의 동작 방법 및 그 전자 장치들

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5132745B2 (ja) * 2010-09-30 2013-01-30 株式会社東芝 情報処理装置
US10698696B2 (en) * 2018-03-02 2020-06-30 Dell Products L.P. Chipset fuse programming system

Also Published As

Publication number Publication date
JP7016399B1 (ja) 2022-02-04

Similar Documents

Publication Publication Date Title
KR102385552B1 (ko) 시스템-온-칩 및 이를 포함하는 전자 장치
US20060107071A1 (en) Method and system for updating firmware stored in non-volatile memory
US10671731B2 (en) Method, apparatus, and medium for using a stored pre-boot authentication password to skip a pre-boot authentication step
JP6873811B2 (ja) 情報処理装置
US9886408B2 (en) Data access protection for computer systems
US11829781B2 (en) Method of remotely modifying basic input/output system configuration setting
JP6997276B1 (ja) 情報処理装置、及び制御方法
US12069184B2 (en) Embedded MMC device with secure boot updates by loading golden boot image from write-protected partition and validating self-recovery using public key
US20240160740A1 (en) Information processing system and bios update method
JP7016399B1 (ja) 情報処理装置、及び制御方法
US20210011736A1 (en) Method and apparatus for managing application
JP6654714B1 (ja) 情報処理装置、及びセットアップ方法
JP2020140427A (ja) 情報処理装置
JP6797991B1 (ja) 電子機器、及び稼働情報の出力方法
EP4006720A1 (en) Information processing apparatus and bios management method
JP6808793B1 (ja) 情報処理装置
JP6830973B2 (ja) 情報処理装置、及び制御方法
JP6950058B1 (ja) マザーボード交換方法
JP7518954B1 (ja) 情報処理装置、及び制御方法
US20220382558A1 (en) Information processing apparatus, management system and management method
JP2014123295A (ja) 設定方法、プログラム、および情報処理装置
JP7066022B1 (ja) 情報処理装置、及び制御方法
JP2021196784A (ja) 情報処理装置、接続ケーブル、及び制御方法
JP2022063264A (ja) 情報処理装置、制御方法、及びプロセッサ
JP2022162581A (ja) 情報処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220125

R150 Certificate of patent or registration of utility model

Ref document number: 7016399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350