JP2022075183A - 情報処理装置、及び制御方法 - Google Patents
情報処理装置、及び制御方法 Download PDFInfo
- Publication number
- JP2022075183A JP2022075183A JP2020185803A JP2020185803A JP2022075183A JP 2022075183 A JP2022075183 A JP 2022075183A JP 2020185803 A JP2020185803 A JP 2020185803A JP 2020185803 A JP2020185803 A JP 2020185803A JP 2022075183 A JP2022075183 A JP 2022075183A
- Authority
- JP
- Japan
- Prior art keywords
- information
- component
- setting information
- bios
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
Description
図1は、第1の実施形態によるノートPC1の主要なハードウェア構成の一例を示す図である。
図1に示すように、ノートPC1は、CPU11と、メインメモリ12と、ビデオサブシステム13と、表示部14と、チップセット21と、BIOSメモリ22と、HDD23と、オーディオシステム24と、WLANカード25と、USBコネクタ26と、エンベデッドコントローラ31と、入力部32と、電源回路33とを備える。
なお、本実施形態において、CPU11と、チップセット21とは、メイン制御部10に対応する。
メインメモリ12は、CPU11の実行プログラムの読み込み領域として、又は、実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。メインメモリ12は、例えば、複数個のDRAM(Dynamic Random Access Memory)チップで構成される。この実行プログラムには、BIOS(Basic Input Output System)、OS(Operating System)、周辺機器類をハードウェア操作するための各種ドライバ、各種サービス/ユーティリティ、アプリケーションプログラム等が含まれる。
表示部14は、例えば、液晶ディスプレイであり、ビデオサブシステム13から出力された描画データ(表示データ)に基づく表示画面を表示する。
オーディオシステム24は、音データの記録、再生、出力を行う。
USBコネクタ26は、USBを利用した周辺機器類を接続するためのコネクタである。
電源回路33は、例えば、DC/DCコンバータ、充放電ユニット、電池ユニット、AC/DCアダプタなどを含んでおり、AC/DCアダプタ、又は電池ユニットから供給される直流電圧を、ノートPC1を動作させるために必要な複数の電圧に変換する。また、電源回路33は、エンベデッドコントローラ31からの制御に基づいて、ノートPC1の各部に電力を供給する。
構成要素の設定情報には、例えば、CPU11の設定情報(CPU11のコア数などの種類、等)やメインメモリ12の設定情報(メモリの仕様、容量など)が含まれる。
図2は、本実施形態によるノートPC1の機能構成の一例を示すブロック図である。
図2に示すように、ノートPC1は、メイン制御部10と、BIOS記憶部40とを備える。なお、図2において、本実施形態の発明に関する主要な機能構成のみを記載している。
図3は、本実施形態の製造初期状態におけるBIOSイメージの一例を示す図である。
また、固定設定領域42には、当該ノートPC1のシステム構成の構成要素の設定情報DS3である“CPU #B”及び“Memory 8GB”が記憶されている。
また、メイン制御部10は、初期化処理部101と、BIOS実行部102とを備える。
図5は、本実施形態によるノートPCの動作の一例を示すフローチャートである。ここでは、初期化処理及びBIOSの処理について説明する。
図6に示す例では、可変設定領域41には、構成要素の設定情報DS4として、“Memory 8GB”、“Memory 16GB”、及び“Memory 32GB”の設定場が記憶される。
図7に示す例では、製造初期状態において、可変設定領域41には、秘密鍵データでの暗号方式により暗号化された構成要素の設定情報(暗号化設定情報EDS)が記憶されている。
図8は、本実施形態によるノートPC1の動作の変形例を示すフローチャートである。
次に、初期化処理部101は、検出した構成要素の設定情報を復号した構成要素の設定情報の中から取得する(ステップS204)。初期化処理部101は、製品ラインナップに応じて搭載可能な全ての構成要素の設定情報に中から、検出した構成要素に対応する構成要素の設定情報を取得する。例えば、ノートPC1のシステム構成“CPU #B”及び“Memory 8GB”である場合には、初期化処理部101は、構成要素の設定情報として、“CPU #B”及び“Memory 8GB”の設定情報を取得する。
これにより、本実施形態によるノートPC1は、CPU11及びメインメモリ12の異なる様々なシステム構成に対応することができる。
次に、図面を参照して、第2の実施形態によるノートPC1aについて説明する。
本実施形態では、BIOSのセキュリティをさらに高め、構成要素の設定情報の更新処理に対応する変形例について説明する。
本実施形態の初期化処理部101は、可変設定領域41から取得した構成要素の設定情報と、SALT情報記憶部50が記憶するSALT情報とに基づいて、構成要素の設定情報の正当性を証明するハッシュ値(第1ハッシュ値)を生成し、構成要素の設定情報にハッシュ値(第1ハッシュ値)を付加して、固定設定領域42に記憶させる。初期化処理部101は、例えば、図10に示すように、固定設定領域42に記憶させる。
図10に示すように、初期化処理部101は、ハッシュ値を付加した構成要素の設定情報DS5を、固定設定領域42に記憶させる。
また、初期化処理部101は、例えば、図11に示すように、ハッシュ値を生成して、構成要素の設定情報にハッシュ値を付加する。
図11に示すように、初期化処理部101は、可変設定領域41から取得したCPU11の構成要素の設定情報D1(“CPU #B”)と、SALT情報記憶部50が記憶するSALT情報SL1とを結合する。初期化処理部101は、この結合したデータから、例えば、ハッシュ関数により、ハッシュ値HA1を生成する。初期化処理部101は、構成要素の設定情報D1(“CPU #B”)にハッシュ値HA1を付加して、図10に示すように、固定設定領域42に記憶させる。
図12は、本実施形態によるノートPC1aの動作の一例を示すフローチャートである。ここでは、初期化処理及びBIOSの処理について説明する。
また、ステップS311において、BIOS実行部102は、BIOSのエラー処理を実行する。ステップS311の処理後に、BIOS実行部102は、処理を終了する。
図13は、本実施形態における構成要素の設定情報の更新処理を行う場合のBIOSイメージの一例を示す図である。
更新情報取得部103は、図13に示すようなBIOSイメージにした後に、初期化処理部101に更新処理をさせる。初期化処理部101は、可変設定領域41から取得した暗号化された構成要素の更新情報を、公開鍵データで所定の暗号方式により復号して、復号した構成要素の更新情報に基づいて、固定設定領域42が記憶する構成要素の更新情報に対応する構成要素の設定情報を更新する。
初期化処理部101は、BIOS記憶部40を、図14に示すようなBIOSイメージにする。
図15に示すように、構成要素の設定情報を更新する場合に、更新情報取得部103は、まず、暗号化された更新情報を、外部から取得して、可変設定領域41に記憶させる(ステップS401)。更新情報取得部103は、例えば、図13に示すBIOSイメージのように、暗号化更新情報EUDを、可変設定領域41に記憶させる。
これにより、本実施形態によるノートPC1aは、構成要素の設定情報をより安全に更新することができる。
例えば、上記の各実施形態において、情報処理装置がノートPC1(1a)である例を説明したが、これに限定されるものではなく、例えば、タブレット端末装置、デスクトップPCなどの他の情報処理装置であってもよい。
また、「コンピュータシステム」は、インターネットやWAN、LAN、専用回線等の通信回線を含むネットワークを介して接続された複数のコンピュータ装置を含んでもよい。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。このように、プログラムを記憶した記録媒体は、CD-ROM等の非一過性の記録媒体であってもよい。
10 メイン制御部
11 CPU
12 メインメモリ
13 ビデオサブシステム
14 表示部
21 チップセット
22 BIOSメモリ
23 HDD
24 オーディオシステム
25 WLANカード
26 USBコネクタ
31 エンベデッドコントローラ(EC)
32 入力部
33 電源回路
40 BIOS記憶部
41 可変設定領域
42 固定設定領域
43 BIOSコード領域
50 SALT情報記憶部
101 初期化処理部
102 BIOS実行部
103 更新情報取得部
Claims (6)
- BIOS(Basic Input Output System)のプログラムコードを記憶するプログラムコード領域と、前記BIOSの変更可能な設定情報を記憶する可変設定領域と、メイン基板に脱着不可能に実装された構成要素の設定情報を記憶する固定設定領域とを有し、製造初期状態において、前記可変設定領域に、前記メイン基板に実装可能な前記構成要素の設定情報を記憶するBIOS記憶部と、
前記製造初期状態において、自装置が起動された場合に、前記メイン基板に実装されている前記構成要素を検出し、検出された前記構成要素の設定情報を前記可変設定領域から取得し、取得した前記構成要素の設定情報を、前記固定設定領域に記憶させ、前記可変設定領域が記憶する全ての前記構成要素の設定情報を消去する初期化処理部と、
前記固定設定領域に前記構成要素の設定情報が記憶されている場合に、前記プログラムコード領域が記憶する前記プログラムコードと、前記可変設定領域が記憶する前記変更可能な設定情報と、前記固定設定領域が記憶する前記構成要素の設定情報とに基づいて、前記BIOSの処理を実行するBIOS実行部と
を備える情報処理装置。 - 秘密付加情報を記憶する秘密付加情報記憶部を備え、
前記初期化処理部は、前記可変設定領域から取得した前記構成要素の設定情報と、前記秘密付加情報記憶部が記憶する前記秘密付加情報とに基づいて、前記構成要素の設定情報の正当性を証明する第1ハッシュ値を生成し、前記構成要素の設定情報に前記第1ハッシュ値を付加して、前記固定設定領域に記憶させ、
前記BIOS実行部は、前記固定設定領域が記憶する前記構成要素の設定情報と、前記秘密付加情報とに基づいて、第2ハッシュ値を生成し、当該第2ハッシュ値と、前記構成要素の設定情報に付加された前記第1ハッシュ値とが一致する場合に、前記BIOSの処理を実行する
請求項1に記載の情報処理装置。 - 前記製造初期状態において、前記可変設定領域には、秘密鍵データで所定の暗号方式により暗号化された前記構成要素の設定情報が記憶されており、
前記プログラムコード領域は、前記秘密鍵データに対応する公開鍵データを記憶し、
前記初期化処理部は、前記可変設定領域から取得した暗号化された前記構成要素の設定情報を、前記プログラムコード領域が記憶する前記公開鍵データで前記所定の暗号方式により復号して、前記固定設定領域に記憶させる
請求項1又は請求項2に記載の情報処理装置。 - 前記構成要素の設定情報を更新する場合に、前記秘密鍵データで前記所定の暗号方式により暗号化された前記構成要素の更新情報を取得して、前記可変設定領域に記憶させる更新情報取得部を備え、
前記初期化処理部は、前記構成要素の設定情報を更新する場合に、前記可変設定領域から取得した暗号化された前記構成要素の更新情報を、前記公開鍵データで前記所定の暗号方式により復号して、復号した前記構成要素の更新情報に基づいて、前記固定設定領域が記憶する前記構成要素の更新情報に対応する前記構成要素の設定情報を更新する
請求項3に記憶の情報処理装置。 - 前記構成要素の設定情報には、前記メイン基板に実装されたCPU(Central Processing Unit)の設定情報及びメインメモリの設定情報が含まれる
請求項1から請求項4のいずれか一項に記載の情報処理装置。 - BIOS(Basic Input Output System)のプログラムコードを記憶するプログラムコード領域と、前記BIOSの変更可能な設定情報を記憶する可変設定領域と、メイン基板に脱着不可能に実装された構成要素の設定情報を記憶する固定設定領域とを有し、製造初期状態において、前記可変設定領域に、前記メイン基板に実装可能な前記構成要素の設定情報を記憶するBIOS記憶部を備える情報処理装置の制御方法であって、
初期化処理部が、前記製造初期状態において、自装置が起動された場合に、前記メイン基板に実装されている前記構成要素を検出し、検出された前記構成要素の設定情報を前記可変設定領域から取得し、取得した前記構成要素の設定情報を、前記固定設定領域に記憶させ、前記可変設定領域が記憶する全ての前記構成要素の設定情報を消去するステップと、
BIOS実行部が、前記固定設定領域に前記構成要素の設定情報が記憶されている場合に、前記プログラムコード領域が記憶する前記プログラムコードと、前記可変設定領域が記憶する前記変更可能な設定情報と、前記固定設定領域が記憶する前記構成要素の設定情報とに基づいて、前記BIOSの処理を実行するステップと
を含む制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020185803A JP7016399B1 (ja) | 2020-11-06 | 2020-11-06 | 情報処理装置、及び制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020185803A JP7016399B1 (ja) | 2020-11-06 | 2020-11-06 | 情報処理装置、及び制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7016399B1 JP7016399B1 (ja) | 2022-02-04 |
JP2022075183A true JP2022075183A (ja) | 2022-05-18 |
Family
ID=80815894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020185803A Active JP7016399B1 (ja) | 2020-11-06 | 2020-11-06 | 情報処理装置、及び制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7016399B1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023195620A1 (ko) * | 2022-04-06 | 2023-10-12 | 삼성전자주식회사 | 바이오스의 패스워드 초기화를 위한 전자 장치들의 동작 방법 및 그 전자 장치들 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5132745B2 (ja) * | 2010-09-30 | 2013-01-30 | 株式会社東芝 | 情報処理装置 |
US10698696B2 (en) * | 2018-03-02 | 2020-06-30 | Dell Products L.P. | Chipset fuse programming system |
-
2020
- 2020-11-06 JP JP2020185803A patent/JP7016399B1/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP7016399B1 (ja) | 2022-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102385552B1 (ko) | 시스템-온-칩 및 이를 포함하는 전자 장치 | |
US20060107071A1 (en) | Method and system for updating firmware stored in non-volatile memory | |
US10671731B2 (en) | Method, apparatus, and medium for using a stored pre-boot authentication password to skip a pre-boot authentication step | |
JP6873811B2 (ja) | 情報処理装置 | |
US9886408B2 (en) | Data access protection for computer systems | |
US11829781B2 (en) | Method of remotely modifying basic input/output system configuration setting | |
JP6997276B1 (ja) | 情報処理装置、及び制御方法 | |
US12069184B2 (en) | Embedded MMC device with secure boot updates by loading golden boot image from write-protected partition and validating self-recovery using public key | |
US20240160740A1 (en) | Information processing system and bios update method | |
JP7016399B1 (ja) | 情報処理装置、及び制御方法 | |
US20210011736A1 (en) | Method and apparatus for managing application | |
JP6654714B1 (ja) | 情報処理装置、及びセットアップ方法 | |
JP2020140427A (ja) | 情報処理装置 | |
JP6797991B1 (ja) | 電子機器、及び稼働情報の出力方法 | |
EP4006720A1 (en) | Information processing apparatus and bios management method | |
JP6808793B1 (ja) | 情報処理装置 | |
JP6830973B2 (ja) | 情報処理装置、及び制御方法 | |
JP6950058B1 (ja) | マザーボード交換方法 | |
JP7518954B1 (ja) | 情報処理装置、及び制御方法 | |
US20220382558A1 (en) | Information processing apparatus, management system and management method | |
JP2014123295A (ja) | 設定方法、プログラム、および情報処理装置 | |
JP7066022B1 (ja) | 情報処理装置、及び制御方法 | |
JP2021196784A (ja) | 情報処理装置、接続ケーブル、及び制御方法 | |
JP2022063264A (ja) | 情報処理装置、制御方法、及びプロセッサ | |
JP2022162581A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7016399 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |