JP6830973B2

JP6830973B2 - 情報処理装置、及び制御方法

Info

Publication number: JP6830973B2
Application number: JP2019035273A
Authority: JP
Inventors: 利民肖; 森　英俊; 森　　英俊; 友一重松
Original assignee: Lenovo Singapore Pte Ltd
Current assignee: Lenovo Singapore Pte Ltd
Priority date: 2019-02-28
Filing date: 2019-02-28
Publication date: 2021-02-17
Anticipated expiration: 2039-02-28
Also published as: JP2020140429A

Description

本発明は、情報処理装置、及び制御方法に関する。

近年、ノートＰＣ（ノートパーソナルコンピュータ）などの情報処理装置において、メイン表示部の他に、サブ表示部を備えるものが知られている（例えば、特許文献１を参照）。このような情報処理装置では、サブ表示部は、各種情報を表示するとともに、タッチ操作を検出するタッチスクリーンで構成されており、情報処理装置の多機能化に有効である。

特開平１０−２５４６２２号公報

上述した情報処理装置では、例えば、多機能化を容易に行うために、メイン表示部を用いたメインシステムと、サブ表示部を用いたサブシステムとのそれぞれを２つの汎用ＯＳ（オペレーションシステム）を用いて構築する場合に、サブシステムへの入力は、タッチスクリーンを用いて行うことになる。この場合、２つのシステムが、個別の汎用ＯＳにより制御されているため、メインシステムの入力に用いるキーボードなどの入力装置を、サブシステムの入力に利用することが困難であり、利便性が悪いという問題があった。

本発明は、上記問題を解決すべくなされたもので、その目的は、利便性を向上させることができる情報処理装置、及び制御方法を提供することにある。

上記問題を解決するために、本発明の一態様は、第１の汎用ＯＳ（オペレーティングシステム）によって処理を実行する第１のシステムチップと、第２の汎用ＯＳによって処理を実行する第２のシステムチップと、入力情報を受け付ける入力部と、前記第１のシステムチップ及び前記第２のシステムチップと独立して動作する組み込み制御部とを備え、前記組み込み制御部は、前記入力部の所定のキー入力に応じて、前記入力部が受け付けた前記入力情報を前記第１のシステムチップに送信する場合に、前記第１のシステムチップをマスターとし、前記組み込み制御部をスレイブとした第１のシリアルインタフェースによって、前記入力情報を前記第１のシステムチップに送信する第１の入力送信処理と、前記入力情報を前記第２のシステムチップに送信する場合に、前記組み込み制御部をマスターとし、前記第２のシステムチップをスレイブとした第２のシリアルインタフェースによって、前記入力情報を前記第２のシステムチップに送信する第２の入力送信処理とを切り替えて実行するように構成される情報処理装置である。

また、本発明の一態様は、上記の情報処理装置において、前記組み込み制御部は、前記第２の入力送信処理を実行する際に、前記第２のシステムチップを仮想メモリとして、アドレス情報及び前記入力情報を前記第２のシステムチップに送信するようにしてもよい。

また、本発明の一態様は、上記の情報処理装置において、前記仮想メモリは、複数のデータ空間に分割されており、前記組み込み制御部は、前記入力情報の種類に応じて、異なる前記データ空間に対応する前記アドレス情報を、前記第２のシステムチップに送信するようにしてもよい。

また、本発明の一態様は、上記の情報処理装置において、前記第２のシステムチップは、前記仮想メモリへの書き込みイベントを監視し、当該書き込みイベントを、前記入力情報の入力イベントに変換するようにしてもよい。

また、本発明の一態様は、上記の情報処理装置において、前記第２のシリアルインタフェースが、Ｉ２Ｃ（アイ・ツー・シー）インタフェースであってもよい。

また、本発明の一態様は、第１の汎用ＯＳ（オペレーティングシステム）によって処理を実行する第１のシステムチップと、第２の汎用ＯＳによって処理を実行する第２のシステムチップと、入力情報を受け付ける入力部と、前記第１のシステムチップ及び前記第２のシステムチップと独立して動作する組み込み制御部とを備える情報処理装置の制御方法であって、前記組み込み制御部が、前記入力部の所定のキー入力に応じて、前記入力部が受け付けた前記入力情報を前記第１のシステムチップに送信する場合に、前記第１のシステムチップをマスターとし、前記組み込み制御部をスレイブとした第１のシリアルインタフェースによって、前記入力情報を前記第１のシステムチップに送信する第１の入力送信処理と、前記入力情報を前記第２のシステムチップに送信する場合に、前記組み込み制御部をマスターとし、前記第２のシステムチップをスレイブとした第２のシリアルインタフェースによって、前記入力情報を前記第２のシステムチップに送信する第２の入力送信処理とを切り替えて実行する制御方法である。

本発明の上記態様によれば、利便性を向上させることができる。

本実施形態によるノートＰＣの一例を示す外観図である。本実施形態によるノートＰＣの主要なハードウェア構成の一例を示すブロック図である。サブシステムの仮想メモリにおけるデータ空間及び変換イベントの一例を示す図である。本実施形態における入力送信処理の切り替え処理の一例を示すフローチャートである。本実施形態におけるＥＣによる仮想メモリへの書き込み処理の一例を示すフローチャートである。本実施形態におけるサブシステムのシステムチップによるイベント変換処理の一例を示すフローチャートである。

以下、本発明の一実施形態による情報処理装置及び制御方法について図面を参照して説明する。

図１は、本実施形態によるノートＰＣ（ノートパーソナルコンピュータ）１の一例を示す外観図である。また、図２は、本実施形態によるノートＰＣ１の主要なハードウェア構成の一例を示すブロック図である。なお、本実施形態において、情報処理装置の一例として、ノートＰＣ１について説明する。

図１に示すように、ノートＰＣ１は、ノート型のパーソナルコンピュータであり、メイン画面（主画面）を表示するメイン表示部１４と、キーボード３２及びポインティングデバイス３３と、サブ表示部２３及びタッチパネル２４を有するタッチスクリーン２２とを備える。また、ノートＰＣ１は、メイン表示部１４、キーボード３２、及びポインティングデバイス３３を含むノートＰＣ１の全体を制御するメインシステム１０と、サブ表示部２３及びタッチパネル２４を制御するサブシステム２０とを備える。

メインシステム１０は、例えば、Ｗｉｎｄｏｗｓ（登録商標、第１の汎用ＯＳ（オペレーティングシステム）の一例）により、ノートＰＣ１の全体を制御するシステムである。
また、サブシステム２０は、例えば、Ａｎｄｒｏｉｄ（登録商標、第２の汎用ＯＳの一例）により、サブ表示部２３及びタッチパネル２４を含む補助機能部を制御するシステムである。
このように、ノートＰＣ１は、２つの汎用ＯＳを１つの装置内に有しており、これらの汎用ＯＳが並列して（同時に）動作可能である。

また、図２に示すように、ノートＰＣ１は、ＣＰＵ１１と、チップセット１２と、ビデオサブシステム１３と、メイン表示部１４と、ＥＣ（エンベデッドコントローラ）３１と、キーボード３２と、ポインティングデバイス３３と、電源回路３４と、バッテリ３５と、ＡＣコネクタ３６と、システムチップ２１と、タッチスクリーン２２とを備える。

ＣＰＵ（Central Processing Unit）１１は、例えば、ｘ８６系のＣＰＵであり、プログラム制御により種々の演算処理を実行し、ノートＰＣ１全体を制御する。
チップセット１２は、ＵＳＢ（Universal Serial Bus）、シリアルＡＴＡ（AT Attachment）、ｅＳＰＩ（Enhanced Serial Peripheral Interface）バス、ＰＣＩ（Peripheral Component Interconnect）バス、ＰＣＩ−Ｅｘｐｒｅｓｓバス、及びＬＰＣ（Low Pin Count）バスなどのコントローラを備えており複数のデバイスが接続される。

なお、図２において、ＣＰＵ１１と、チップセット１２とは、システムチップ３０（第１のシステムチップの一例）に対応する。システムチップ３０は、例えば、Ｗｉｎｄｏｗｓ（登録商標）によって、各種処理を実行する。ここで、Ｗｉｎｄｏｗｓ（登録商標）は、不図示のＨＤＤ（Hard Disk Drive）などの不揮発性記憶装置にプログラムとして記憶されており、ＨＤＤが記憶するＷｉｎｄｏｗｓ（登録商標）を、不図示のＤＲＡＭ（Dynamic Random Access Memory）等のメインメモリに読み込んで、ＣＰＵ１１が実行することで実現される。
また、システムチップ３０は、キー入力等の入力情報を取得する場合に、ｅＳＰＩインタフェース（第１のシリアルインタフェースの一例）を用いて、後述するＥＣ３１から入力情報を取得する。

ビデオサブシステム１３は、画像表示に関連する機能を実現するためのサブシステムであり、ビデオコントローラを含んでいる。このビデオコントローラは、ＣＰＵ１１からの描画命令を処理し、処理した描画情報をビデオメモリに書き込むとともに、ビデオメモリからこの描画情報を読み出して、メイン表示部１４に描画データ（表示データ）として出力する。

メイン表示部１４（第１表示部の一例）は、例えば、液晶ディスプレイや有機ＥＬ（Electro-Luminescence）ディスプレイであり、メイン画面として、ビデオサブシステム１３から出力された描画データ（表示データ）に基づく表示画面を表示する。

システムチップ２１（第２のシステムチップの一例）は、例えば、ＡＲＭコア（登録商標）を含むＳｏＣ（System On Chip）であり、タッチスクリーン２２を含むサブシステム２０を統括的に制御する。システムチップ２１は、例えば、フラッシュメモリなどの不図示の不揮発性メモリが記憶するＡｎｄｒｏｉｄ（登録商標）のＯＳやプログラムを実行する。すなわち、システムチップ２１は、Ａｎｄｒｏｉｄ（登録商標）によって各種処理を実行する。

また、システムチップ２１は、キー入力等の入力情報を取得する場合に、Ｉ２Ｃ（Inter-Integrated Circuit、アイ・ツー・シー）インタフェース（第２のシリアルインタフェースの一例）を用いて、後述するＥＣ３１から入力情報を取得する。システムチップ２１は、入力情報を取得する場合に仮想メモリ（例えば、Ｉ２Ｃインタフェースによりアクセス可能な仮想のＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory））として機能する。システムチップ２１は、仮想メモリへの書き込みイベントを監視し、当該書き込みイベントを、入力情報の入力イベントに変換する。なお、入力情報の取得の詳細については、後述する。

タッチスクリーン２２は、例えば、ノートＰＣ１の筐体側面に配置され、サブ表示部２３と、タッチパネル２４とを有する。
サブ表示部２３（第２表示部の一例）は、例えば、液晶ディスプレイや有機ＥＬディスプレイであり、サブ画面を表示する。サブ表示部２３は、例えば、各種アイコンやバッテリ情報、メールなどのメインシステム１０からの通知などを表示する。
タッチパネル２４（タッチ検出部の一例）は、サブ表示部２３と重ねて配置されていおり、サブ表示部２３に対する操作媒体によるタッチ操作を検出する。ここで、操作媒体とは、利用者の指やタッチペンなどである。

キーボード３２は、例えば、キーボード装置やタッチパネルなどの入力デバイスであり、利用者からのキー入力を受け付ける。また、ポインティングデバイス３３は、マウスやタッチパッドなどの入力デバイスであり、主に表示画面上の位置の指定や、操作ボタンなどの操作対象（オブジェクト）の指定又は選択などを受け付ける。
なお、キーボード３２及びポインティングデバイス３３は、入力情報を受け付ける入力部の一例である。また、入力情報には、キーボード３２及びポインティングデバイス３３によって受け付けられる、キー入力情報、位置の指定情報、操作ボタンの入力情報などが含まれる。

電源回路３４は、例えば、ＤＣ／ＤＣコンバータ、後述するバッテリ３５を管理する電池管理ユニット、ＡＣ／ＤＣアダプタ（以下、ＡＣアダプタという）の管理ユニットなどを含んでおり、ＡＣアダプタ、又は電池管理ユニットから供給される直流電圧を、ノートＰＣ１を動作させるために必要な複数の電圧に変換する。また、電源回路３４は、ＥＣ３１からの制御に基づいて、ノートＰＣ１の各部に電力を供給する。

また、電源回路３４は、例えば、ＡＣコネクタ３６にＡＣアダプタが接続されたか否かを検出し、当該接続されたか否かの接続情報（ＡＣアダプタの接続情報）をＥＣ３１に出力する。また、電源回路３４は、例えば、バッテリ３５のレベル（以下、バッテリレベルという）の変化を検出し、バッテリレベルをＥＣ３１に出力する。
ここで、ＡＣアダプタの接続情報、及びバッテリレベルは、入力情報に含めてもよい。

バッテリ３５は、例えば、リチウムイオン蓄電池であり、電源回路３４を介して、ノートＰＣ１の各部に直流電力を供給する。
ＡＣコネクタ３６は、ＡＣアダプタのＤＣ端子を接続するコネクタであり、ＡＣアダプタから供給される直流電力を受け、電源回路３４を介して、ノートＰＣ１の各部、及びバッテリ３５に直流電力を供給する。

ＥＣ３１（組み込み制御部の一例）は、ノートＰＣ１のシステム状態に関わらず、各種デバイス（周辺装置やセンサ等）を監視し制御するワンチップマイコン（One-Chip Microcomputer）である。また、ＥＣ３１は、システムチップ３０及びシステムチップ２１と独立して動作する。なお、ＥＣ３１は、不図示のＣＰＵ、ＲＯＭ、ＲＡＭなどで構成されるとともに、複数チャネルのＡ／Ｄ入力端子、Ｄ／Ａ出力端子、タイマ、及びデジタル入出力端子を備えている。ＥＣ３１には、それらの入出力端子を介して、例えば、キーボード３２、ポインティングデバイス３３、及び電源回路３４などが接続されており、ＥＣ３１は、これらの動作を制御する。

また、ＥＣ３１は、第１の入力送信処理と、第２の入力送信処理とを実行する。ここで、第１の入力送信処理は、メインシステム１０（システムチップ３０）のための入力処理であり、入力部（キーボード３２、ポインティングデバイス３３など）が受け付けた入力情報をシステムチップ３０に送信する場合に、システムチップ３０をマスター（主制御機器）とし、ＥＣ３１をスレイブ（従属機器）としたｅＳＰＩインタフェースによって、入力情報をシステムチップ３０に送信する処理である。

また、第２の入力送信処理は、サブシステム２０（システムチップ２１）のための入力処理であり、入力情報をシステムチップ２１に送信する場合に、ＥＣ３１をマスターとし、システムチップ２１をスレイブとしたＩ２Ｃインタフェースによって、入力情報をシステムチップ２１に送信する処理である。
なお、ｅＳＰＩインタフェース、及びＩ２Ｃインタフェースは、マスタースレーブ方式のバスインタフェースである。

ＥＣ３１は、キーボード３２の所定のキー入力に応じて、上述した第１の入力送信処理と、第２の入力送信処理とを切り替えて実行する。ここで、所定のキー入力とは、例えば、“Ａｌｔ”キー＋“Ｆ７”キーのコンビネーションキー入力である。

また、ＥＣ３１は、第２の入力送信処理を実行する際に、システムチップ２１を仮想メモリ（例えば、仮想のＥＥＰＲＯＭ）として、アドレス情報及び入力情報をシステムチップ２１に送信する。ここで、仮想メモリは、複数のデータ空間（セグメント）に分割されており、ＥＣ３１は、入力情報の種類に応じて、異なるデータ空間に対応するアドレス情報を、システムチップ２１に送信する。ここで、図３を参照して、アドレス情報の使用例について説明する。

図３は、サブシステム２０の仮想メモリにおけるデータ空間及び変換イベントの一例を示す図である。
図３において。「アドレス」は、アドレス情報を示し、「データ」は。入力情報のでーた例を示している。また、「変換イベント」は、「アドレス」（アドレス情報）から変換されるイベント情報を示している。なお、「０ｘ」は、データが１６進数（ヘキサデシマル）であることを示している。

例えば、「アドレス」が“０ｘ００”である場合は、「変換イベント」は、“ＡＣアダプタの接続”のイベントに変換される。ここで、「データ」が“０ｘ０１”の場合に、ＡＣアダプタが接続されたことを示し、「データ」が“０ｘ００”の場合に、ＡＣアダプタが未接続にされたことを示す。すなわち、図３に示す例では、「アドレス」が“０ｘ００”の「データ」が“０ｘ０１”であるため、ＡＣアダプタが接続されたこと示している。

また、「アドレス」が“０ｘ０１”である場合は、「変換イベント」は、“バッテリレベルの変化”のイベントに変換される。ここで、「データ」は、“０ｘ００”（０％）〜“０ｘＦＦ）（１００％）を示す。すなわち、図３に示す例では、「アドレス」が“０ｘ０１”の「データ」が“０ｘ８０”であるため、バッテリレベルが５０％であること示している。

また、「アドレス」が“０ｘ１０”である場合は、「変換イベント」は、“キー入力”のイベントに変換される。ここで、「データ」は、各キーコードを示す。なお、キーコードは、１バイトコードに限らず、２バイトコードであってもよい。図３に示す例では、「アドレス」が“０ｘ１０”の「データ」が“０ｘ１Ｃ”であるため、“Ａ”キーのキー入力であることを示している。

このように、ＥＣ３１は、サブシステム２０のための入力処理を実行する際に、Ｉ２Ｃインタフェースを用いて、システムチップ２１を仮想メモリとして、イベントに応じたアドレス情報と、入力情報とをシステムチップ２１に送信する。
また、システムチップ２１は、仮想メモリへの書き込みイベントを監視し、当該書き込みイベントを、入力情報の入力イベントに変換する。

次に、図面を参照して、本実施形態によるノートＰＣ１の動作について説明する。
図４は、本実施形態における入力送信処理の切り替え処理の一例を示すフローチャートである。

図４に示すように、ノートＰＣ１のＥＣ３１は、まず、“Ａｌｔ”キー＋“Ｆ７”キーが押下されたか否かを判定する（ステップＳ１０１）。例えば、キーボード３２が、Ａｌｔ”キー＋“Ｆ７”キーのコンビネーションキーを受け付け、当該キー入力の入力情報をＥＣ３１に出力する。ＥＣ３１は、キーボード３２からのこのキー入力のイベントを受信したか否かに応じて、“Ａｌｔ”キー＋“Ｆ７”キーが押下されたか否かを判定する。ＥＣ３１は、“Ａｌｔ”キー＋“Ｆ７”キーが押下された場合（ステップＳ１０１：ＹＥＳ）に、処理をステップＳ１０２に進める。また、ＥＣ３１は、“Ａｌｔ”キー＋“Ｆ７”キーが押下れていない場合（ステップＳ１０１：ＮＯ）に、処理をステップＳ１０１に戻す。

ステップＳ１０２において、ＥＣ３１は、メインシステム１０への入力状態であるか否かを判定する。ＥＣ３１は、メインシステム１０への入力状態である場合（ステップＳ１０２：ＹＥＳ）に、処理をステップＳ１０３に進める。また、ＥＣ３１は、メインシステム１０への入力状態でない（サブシステム２０への入力状態である）場合（ステップＳ１０２：ＮＯ）に、処理をステップＳ１０４に進める。

ステップＳ１０３において、ＥＣ３１は、メインシステム１０からサブシステム２０の入力に切り替える。すなわち、ＥＣ３１は、例えば、キーボード３２、ポインティングデバイス３３、及び電源回路３４からの入力情報の送信先を、メインシステム１０のシステムチップ３０（チップセット１２）からサブシステム２０のシステムチップ２１に切り替える。すなわち、ＥＣ３１は、上述した第１の入力送信処理の状態から、第２の入力送信処理の状態に切り替える。ステップＳ１０３の処理後に、ＥＣ３１は、処理をステップＳ１０１に戻す。

また、ステップＳ１０４において、ＥＣ３１は、サブシステム２０からメインシステム１０の入力に切り替える。すなわち、ＥＣ３１は、例えば、キーボード３２、ポインティングデバイス３３、及び電源回路３４からの入力情報の送信先を、サブシステム２０のシステムチップ２１からメインシステム１０のシステムチップ３０（チップセット１２）に切り替える。すなわち、ＥＣ３１は、上述した第２の入力送信処理の状態から、第１の入力送信処理の状態に切り替える。ステップＳ１０３の処理後に、ＥＣ３１は、処理をステップＳ１０１に戻す。

次に、図５を参照して、本実施形態におけるＥＣ３１による仮想メモリへの書き込み処理について説明する。
図５は、本実施形態におけるＥＣ３１による仮想メモリへの書き込み処理の一例を示すフローチャートである。

図５に示すように、ノートＰＣ１のＥＣ３１は、まず、入力情報があるか否かを判定する（ステップＳ２０１）。ＥＣ３１は、例えば、キーボード３２、ポインティングデバイス３３、等から入力情報の出力があるか否かにより、入力情報があるか否かを判定する。ＥＣ３１は、入力情報がある場合（ステップＳ２０１：ＹＥＳ）に処理をステップＳ２０２に進める。また、ＥＣ３１は、入力情報がない場合（ステップＳ２０１：ＮＯ）に処理をステップＳ２０１に戻す。

ステップＳ２０２において、ＥＣ３１は、入力情報の種類による処理の分岐を実行する。ＥＣ３１は、入力情報の種類が、例えば、ＡＣアダプタの接続情報である場合（ステップＳ２０２：ＡＣアダプタの接続情報）に、処理をステップＳ２０３に進める。ステップＳ２０３において、ＥＣ３１は、アドレス情報として０ｘ００を付加して、入力情報を仮想メモリに書き込む。すなわち、ＥＣ３１は、例えば、アドレス情報の“０ｘ００”及び入力情報の“０ｘ０１”（ＡＣアダプタが接続）のような情報を、Ｉ２Ｃインタフェースを用いて、システムチップ２１に送信する。ステップＳ２０３の処理後に、ＥＣ３１は、処理をステップＳ２０１に戻す。

また、ステップＳ２０２において、ＥＣ３１は、入力情報の種類が、例えば、バッテリレベル情報である場合（ステップＳ２０２：バッテリレベル情報）に、処理をステップＳ２０４に進める。ステップＳ２０４において、ＥＣ３１は、アドレス情報として０ｘ０１を付加して、入力情報を仮想メモリに書き込む。すなわち、ＥＣ３１は、例えば、アドレス情報の“０ｘ０１”及び入力情報の“０ｘ８０”（バッテリレベルが５０％）のような情報を、Ｉ２Ｃインタフェースを用いて、システムチップ２１に送信する。ステップＳ２０４の処理後に、ＥＣ３１は、処理をステップＳ２０１に戻す。

また、ステップＳ２０２において、ＥＣ３１は、入力情報の種類が、例えば、キー入力情報である場合（ステップＳ２０２：キー入力情報）に、処理をステップＳ２０５に進める。ステップＳ２０５において、ＥＣ３１は、アドレス情報として０ｘ１０を付加して、入力情報を仮想メモリに書き込む。すなわち、ＥＣ３１は、例えば、アドレス情報の“０ｘ１０”及び入力情報の“０ｘ１Ｃ”（“Ａ”キー）のような情報を、Ｉ２Ｃインタフェースを用いて、システムチップ２１に送信する。ステップＳ２０５の処理後に、ＥＣ３１は、処理をステップＳ２０１に戻す。

このように、ＥＣ３１は、入力情報の種類に応じて、異なるデータ空間に対応するアドレス情報を、システムチップ２１に送信する。

次に、図６を参照して、本実施形態におけるサブシステム２０のシステムチップ２１によるイベント変換処理について説明する。
図６は、本実施形態におけるサブシステム２０のシステムチップ２１によるイベント変換処理の一例を示すフローチャートである。

図６に示すように、サブシステム２０のシステムチップ２１は、まず、ＥＣ３１からの書き込みイベントがあるか否かを判定する（ステップＳ３０１）。システムチップは、Ｉ２Ｃインタフェースを使用した、仮想メモリ（システムチップ２１）への書き込みイベントを監視し、当該書き込みイベントがあるか否かを判定する。システムチップ２１は、ＥＣ３１からの書き込みイベントがある場合（ステップＳ３０１：ＹＥＳ）に、処理をステップＳ３０２に進める。また、システムチップ２１は、ＥＣ３１からの書き込みイベントがない場合（ステップＳ３０１：ＮＯ）に、処理をステップＳ３０１に戻す。

ステップＳ３０２において、システムチップ２１は、アドレス情報による分岐を実行する。システムチップ２１は、アドレス情報が、例えば、“０ｘ００”である場合（ステップＳ３０２：０ｘ００）に、処理をステップＳ３０３に進める。ステップＳ３０３において、システムチップ２１は、ＡＣアダプタの接続イベントに変換する。ステップＳ３０３の処理後に、システムチップ２１は、処理をステップＳ３０１に戻す。

また、ステップＳ３０２において、システムチップ２１は、アドレス情報が、例えば、“０ｘ０１”である場合（ステップＳ３０２：０ｘ０１）に、処理をステップＳ３０４に進める。ステップＳ３０４において、システムチップ２１は、バッテリレベルの変化のイベントに変換する。ステップＳ３０４の処理後に、システムチップ２１は、処理をステップＳ３０１に戻す。

また、ステップＳ３０２において、システムチップ２１は、アドレス情報が、例えば、“０ｘ１０”である場合（ステップＳ３０２：０ｘ１０）に、処理をステップＳ３０５に進める。ステップＳ３０５において、システムチップ２１は、キー入力イベントに変換する。ステップＳ３０５の処理後に、システムチップ２１は、処理をステップＳ３０１に戻す。

このように、システムチップ２１は、仮想メモリへの書き込みイベントを監視し、当該書き込みイベントを、入力情報の入力イベントに変換する。

以上説明したように、本実施形態によるノートＰＣ１（情報処理装置）は、システムチップ３０（第１のシステムチップ）と、システムチップ２１（第２のシステムチップ）と、入力部（例えば、キーボード３２、ポインティングデバイス３３など）と、システムチップ３０及びシステムチップ２１と独立して動作するＥＣ３１（組み込み制御部）とを備える。システムチップ３０は、第１の汎用ＯＳ（例えば、Ｗｉｎｄｏｗｓ（登録商標））によって処理を実行する。システムチップ２１は、第２の汎用ＯＳ（例えば、Ａｎｄｒｏｉｄ（登録商標））によって処理を実行する。入力部（例えば、キーボード３２、ポインティングデバイス３３など）は、入力情報を受け付ける。ＥＣ３１は、第１の入力送信処理と、第２の入力送信処理とを実行するように構成される。第１の入力送信処理は、入力部が受け付けた入力情報をシステムチップ３０に送信する場合に、システムチップ３０をマスターとし、ＥＣ３１をスレイブとしたｅＳＰＩインタフェース（第１のシリアルインタフェース）によって、入力情報をシステムチップ３０に送信する処理である。また、第２の入力送信処理は、入力情報をシステムチップ２１に送信する場合に、ＥＣ３１をマスターとし、システムチップ２１をスレイブとしたＩ２Ｃインタフェース（第２のシリアルインタフェース）によって、入力情報をシステムチップ２１に送信する処理である。

これにより、本実施形態によるノートＰＣ１は、第１の汎用ＯＳ（例えば、Ｗｉｎｄｏｗｓ（登録商標））の入力に用いる入力部（例えば、キーボード３２、ポインティングデバイス３３など）を、第２の汎用ＯＳ（例えば、Ａｎｄｒｏｉｄ（登録商標））の入力に利用することができ、利便性を向上させることができる。
なお、本実施形態によるノートＰＣ１では、ＥＣ３１が、システムチップ３０及びシステムチップ２１と独立して動作するため、例えば、システムチップ３０及びシステムチップ２１が低消費電力モードなどの休止状態であっても、ＥＣ３１は、正常に入力情報を受け付けて、システムチップ３０及びシステムチップ２１に送信し、休止状態を解除することができる。

また、本実施形態では、ＥＣ３１は、キーボード３２（入力部）の所定のキー入力（例えば、“Ａｌｔ”キー＋“Ｆ７”キー）に応じて、第１の入力送信処理と、第２の入力送信処理とを切り替えて実行するように構成される。
これにより、本実施形態によるノートＰＣ１は、２つの汎用ＯＳへの入力に、キーボード３２（入力部）を適切に切り替えて使用するこよができ、利便性を向上させることができる。

また、本実施形態では、ＥＣ３１は、第２の入力送信処理を実行する際に、システムチップ２１を仮想メモリ（例えば、仮想のＥＥＰＲＯＭ）として、アドレス情報及び入力情報をシステムチップ２１に送信する。
これにより、本実施形態によるノートＰＣ１は、Ｉ２Ｃインタフェースを利用して、入力情報を容易にシステムチップ２１に送信することができる。

また、本実施形態では、仮想メモリは、複数のデータ空間（セグメント）に分割されており、ＥＣ３１は、入力情報の種類に応じて、異なるデータ空間に対応するアドレス情報を、システムチップ２１に送信する。
これにより、本実施形態によるノートＰＣ１は、例えば、キーボード３２及びポインティングデバイス３３の入力情報の他に、バッテリレベルやＡＣアダプタの接続情報などを入力情報として、容易にシステムチップ２１に送信することができる。よって、本実施形態によるノートＰＣ１は、さらに利便性を向上させることができる。

また、本実施形態では、システムチップ２１は、仮想メモリへの書き込みイベントを監視し、当該書き込みイベントを、入力情報の入力イベントに変換する。
これにより、システムチップ２１は、Ｉ２ＣインタフェースによるＥＣ３１からの入力情報を受信により、容易に入力イベントのトリガを生成することができ、さらに利便性を向上させることができる。

また、本実施形態では、第２のシリアルインタフェースが、Ｉ２Ｃ（アイ・ツー・シー）インタフェースである。
これにより、本実施形態によるノートＰＣ１は、元々のＰＣ用のＥＣが備えているＩ２Ｃインタフェースを利用するため、新しいインタフェース（新しいハードウェア）を追加することなく、入力部（例えば、キーボード３２、ポインティングデバイス３３など）を、第２の汎用ＯＳ（例えば、Ａｎｄｒｏｉｄ（登録商標））の入力に、容易に利用することができる。

また、本実施形態による制御方法は、上述したシステムチップ３０と、システムチップ２１と、入力部（キーボード３２、ポインティングデバイス３３など）と、ＥＣ３１とを備えるノートＰＣ１（情報処理装置）の制御方法であって、ＥＣ３１が、第１の入力送信処理と、第２の入力送信処理とを実行する。ここで、第１の入力送信処理は、入力部が受け付けた入力情報をシステムチップ３０に送信する場合に、システムチップ３０をマスターとし、ＥＣ３１をスレイブとしたｅＳＰＩインタフェース（第１のシリアルインタフェース）によって、入力情報をシステムチップ３０に送信する処理である。また、第２の入力送信処理は、入力情報をシステムチップ２１に送信する場合に、ＥＣ３１をマスターとし、システムチップ２１をスレイブとしたＩ２Ｃインタフェース（第２のシリアルインタフェース）によって、入力情報をシステムチップ２１に送信する処理である。
これにより、本実施形態による制御方法は、上述したノートＰＣ１と同様の効果を奏し、利便性を橋上させることができる。

なお、本発明は、上記の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、上記の実施形態において、情報処理装置の一例としてノートＰＣ１に適用する例を説明したが、これに限定されるものではなく、タブレットＰＣ、ＰＤＡ（Personal Digital Assistant）、スマートフォンなどの他の情報処理装置に適用してもよい。

また、上記の実施形態において、第１の汎用ＯＳが、Ｗｉｎｄｏｗｓ（登録商標）であり、第２の汎用ＯＳがＡｎｄｒｏｉｄ（登録商標）である例を説明したが、これに限定されるものではなく、他の汎用ＯＳの組み合わせであってもよい。
また、上記の実施形態において、シリアルインタフェースの一例として、ｅＳＰＩインタフェース及びＩ２Ｃインタフェースを用いる例を説明したが、これに限定されるものではなく、シリアルインタフェースであってもよい。

また、上記の実施形態において、ＥＣ３１が、第１の入力送信処理と、第２の入力送信処理を切り替えて実行する例を説明したが、第１の入力送信処理と、第２の入力送信処理とを並列して実行するようにしてもよい。

また、上記の実施形態において、第１の入力送信処理と、第２の入力送信処理とを切り替えを、所定のキー入力（“Ａｌｔ”キー＋“Ｆ７”キー）により行う例を説明したが、これに限定されるものではない。例えば、第１の入力送信処理と、第２の入力送信処理とを切り替えを、システムチップ３０又はシステムチップ２１からの指示により行うようにしてもよい。すなわち、システムチップ３０又はシステムチップ２１が実行する処理において、例えば、キー入力が必要になった場合に、システムチップ３０又はシステムチップ２１からの指示により、第１の入力送信処理と、第２の入力送信処理とを切り替えるようにしてもよい。

また、上記の実施形態において、入力情報が、ＡＣアダプタの接続情報、バッテリレベル、キー入力情報、位置の指定情報、操作ボタンの入力情報などである例を説明したが、これに限定あれるものではなく、温度センサなどの検出情報など、他の入力情報であってもよい。

なお、上述したノートＰＣ１が備える各構成は、内部に、コンピュータシステムを有している。そして、上述したノートＰＣ１が備える各構成の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより上述したノートＰＣ１が備える各構成における処理を行ってもよい。ここで、「記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行する」とは、コンピュータシステムにプログラムをインストールすることを含む。ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。
また、「コンピュータシステム」は、インターネットやＷＡＮ、ＬＡＮ、専用回線等の通信回線を含むネットワークを介して接続された複数のコンピュータ装置を含んでもよい。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。このように、プログラムを記憶した記録媒体は、ＣＤ−ＲＯＭ等の非一過性の記録媒体であってもよい。

また、記録媒体には、当該プログラムを配信するために配信サーバからアクセス可能な内部又は外部に設けられた記録媒体も含まれる。なお、プログラムを複数に分割し、それぞれ異なるタイミングでダウンロードした後にノートＰＣ１が備える各構成で合体される構成や、分割されたプログラムのそれぞれを配信する配信サーバが異なっていてもよい。さらに「コンピュータ読み取り可能な記録媒体」とは、ネットワークを介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、上述した機能の一部を実現するためのものであってもよい。さらに、上述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であってもよい。

また、上述した機能の一部又は全部を、ＬＳＩ（Large Scale Integration）等の集積回路として実現してもよい。上述した各機能は個別にプロセッサ化してもよいし、一部、又は全部を集積してプロセッサ化してもよい。また、集積回路化の手法はＬＳＩに限らず専用回路、又は汎用プロセッサで実現してもよい。また、半導体技術の進歩によりＬＳＩに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。

１ノートＰＣ
１０メインシステム
１１ＣＰＵ
１２チップセット
１３ビデオサブシステム
１４メイン表示部
２０サブシステム
２１、３０システムチップ
２２タッチスクリーン
２３サブ表示部
２４タッチパネル
３１ＥＣ（エンベデッドコントローラ）
３２キーボード
３３ポインティングデバイス
３４電源回路
３５バッテリ
３６ＡＣコネクタ

Claims

第１の汎用ＯＳ（オペレーティングシステム）によって処理を実行する第１のシステムチップと、
第２の汎用ＯＳによって処理を実行する第２のシステムチップと、
入力情報を受け付ける入力部と、
前記第１のシステムチップ及び前記第２のシステムチップと独立して動作する組み込み制御部と
を備え、
前記組み込み制御部は、前記入力部の所定のキー入力に応じて、
前記入力部が受け付けた前記入力情報を前記第１のシステムチップに送信する場合に、前記第１のシステムチップをマスターとし、前記組み込み制御部をスレイブとした第１のシリアルインタフェースによって、前記入力情報を前記第１のシステムチップに送信する第１の入力送信処理と、
前記入力情報を前記第２のシステムチップに送信する場合に、前記組み込み制御部をマスターとし、前記第２のシステムチップをスレイブとした第２のシリアルインタフェースによって、前記入力情報を前記第２のシステムチップに送信する第２の入力送信処理と
を切り替えて実行するように構成される
情報処理装置。
前記組み込み制御部は、前記第２の入力送信処理を実行する際に、前記第２のシステムチップを仮想メモリとして、アドレス情報及び前記入力情報を前記第２のシステムチップに送信する
請求項１に記載の情報処理装置。
前記仮想メモリは、複数のデータ空間に分割されており、
前記組み込み制御部は、前記入力情報の種類に応じて、異なる前記データ空間に対応する前記アドレス情報を、前記第２のシステムチップに送信する
請求項２に記載の情報処理装置。
前記第２のシステムチップは、前記仮想メモリへの書き込みイベントを監視し、当該書き込みイベントを、前記入力情報の入力イベントに変換する
請求項２又は請求項３に記載の情報処理装置。
前記第２のシリアルインタフェースが、Ｉ２Ｃ（アイ・ツー・シー）インタフェースである
請求項１から請求項４のいずれか一項に記載の情報処理装置。
第１の汎用ＯＳ（オペレーティングシステム）によって処理を実行する第１のシステムチップと、第２の汎用ＯＳによって処理を実行する第２のシステムチップと、入力情報を受け付ける入力部と、前記第１のシステムチップ及び前記第２のシステムチップと独立して動作する組み込み制御部とを備える情報処理装置の制御方法であって、
前記組み込み制御部が、前記入力部の所定のキー入力に応じて、
前記入力部が受け付けた前記入力情報を前記第１のシステムチップに送信する場合に、前記第１のシステムチップをマスターとし、前記組み込み制御部をスレイブとした第１のシリアルインタフェースによって、前記入力情報を前記第１のシステムチップに送信する第１の入力送信処理と、
前記入力情報を前記第２のシステムチップに送信する場合に、前記組み込み制御部をマスターとし、前記第２のシステムチップをスレイブとした第２のシリアルインタフェースによって、前記入力情報を前記第２のシステムチップに送信する第２の入力送信処理と
を切り替えて実行する制御方法。