WO2023162555A1 - ホスト装置、スレーブ装置およびホスト－スレーブシステム - Google Patents

ホスト装置、スレーブ装置およびホスト－スレーブシステム Download PDF

Info

Publication number
WO2023162555A1
WO2023162555A1 PCT/JP2023/002134 JP2023002134W WO2023162555A1 WO 2023162555 A1 WO2023162555 A1 WO 2023162555A1 JP 2023002134 W JP2023002134 W JP 2023002134W WO 2023162555 A1 WO2023162555 A1 WO 2023162555A1
Authority
WO
WIPO (PCT)
Prior art keywords
slave device
voltage
power
host device
line
Prior art date
Application number
PCT/JP2023/002134
Other languages
English (en)
French (fr)
Inventor
正 小野
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Publication of WO2023162555A1 publication Critical patent/WO2023162555A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements

Definitions

  • the present disclosure relates to host devices, slave devices, and host-slave systems formed by these devices.
  • An SD card as a slave device can be connected to a host device such as a personal computer or a camera, and can access data to a backend module while receiving power supply from the host device.
  • Patent Document 1 discloses a technique for converting a signal voltage for performing data communication between the host device and the slave device after the host device has activated the slave device.
  • Patent Document 2 discloses a technique for reducing the influence of a clock signal on the internal power supply voltage when shifting a memory module to a low power consumption mode.
  • the host device In order for the host device to activate the SD card, which is a slave device, and perform operations such as reading and writing data, it is necessary to supply 3.3V power from the host device to the SD card.
  • a 3.3V power supply is required within the SD card for the flash memory and the controller that controls data access to and from the host device as well as data access to the flash memory.
  • the input power supply voltage for semiconductor chips was mainly 3.3V. Recently, however, there has been an increase in the number of semiconductor chips compatible with input power supply voltages such as 1.8 V, which are lower than before.
  • a semiconductor chip is mounted on a conventional SD card, it is necessary to step down the 3.3V power input to the SD card to 1.8V with a regulator before supplying it to the semiconductor chip.
  • the present disclosure provides a host device, a slave device, and a host-slave system capable of reducing power consumption in a steady state while maintaining compatibility with conventional SD cards.
  • a host device in the present disclosure is a host device connected to a slave device via at least a first power line, a second power line, and a plurality of signal lines.
  • the host device supplies power having a first voltage to the slave device via the first power line, and the slave device responds to power input having a second voltage lower than the first voltage via the signal line.
  • the slave device is instructed to confirm whether the voltage is switched, and the voltage switching is instructed to the slave device via the signal line when the slave device corresponds to the power input having the second voltage.
  • the host device receives a normal response from the slave device in response to the voltage switching instruction, the host device supplies power having the second voltage to the slave device through the second power line. to the slave device at the first voltage through .
  • a slave device in the present disclosure is a slave device connected to a host device via at least a first power line, a second power line, and a plurality of signal lines.
  • the slave device receives power having a first voltage from the host device through a first power supply line, and receives a second voltage lower than the first voltage from the host device through a signal line. responds to the host device via the signal line when it receives an instruction to confirm whether it is compatible with the power input it has, and when it receives an instruction to switch the voltage via the signal line from the host device via the signal line and send a normal response to the host device.
  • a host-slave system includes a host device and a slave device connected to the host device via at least a first power line, a second power line, and a plurality of signal lines. is.
  • the host device supplies power having a first voltage to the slave device via the first power line, and the slave device responds to power input having a second voltage lower than the first voltage via the signal line.
  • the slave device is instructed to confirm that the The slave device responds to the host device via the signal line when it receives an indication to confirm that it supports a power input having a second voltage.
  • the host device instructs the slave device to switch voltage via the signal line.
  • the slave device When the host device instructs the slave device to switch the voltage through the signal line, the slave device transmits a normal response to the host device through the signal line. When the host device receives a normal response from the slave device, the host device supplies power having the second voltage through the second power line to the slave device, and the first voltage through the first power line. stop supplying power.
  • FIG. 1 is a block diagram showing the configuration of a host-slave system consisting of a slave device and a host device according to the first embodiment;
  • FIG. FIG. 2 is a diagram explaining the terminal arrangement of an SD card, which is an example of the slave device according to the first embodiment;
  • FIG. 2 is a diagram explaining the terminal arrangement of a microSD card as an example of the slave device according to the first embodiment;
  • FIG. 2 is a timing diagram showing the startup sequence of the host-slave system according to the first embodiment;
  • FIG. 11 is a diagram for explaining the power supply voltage confirmation command, the signal voltage confirmation command, the power supply/signal voltage switching command, and the parameters contained in the corresponding responses in the first embodiment;
  • 3 is a flow chart of a host-slave system start-up sequence according to the first embodiment;
  • Block diagram showing the configuration of a host-slave system consisting of a slave device and a host device according to the second embodiment
  • FIG. 11 is a diagram explaining the terminal arrangement of an SD card, which is an example of a slave device according to the second embodiment
  • FIG. 11 is a diagram explaining the terminal arrangement of a microSD card as an example of the slave device according to the second embodiment;
  • FIG. 11 is a timing diagram showing a host-slave system start-up sequence according to the second embodiment; A diagram for explaining the power supply voltage confirmation command, the signal voltage confirmation command, the power/signal voltage switching command, and the parameters contained in the corresponding responses in the second embodiment.
  • Flowchart of start-up sequence of host-slave system according to second embodiment Diagram explaining the relationship between the SD Express card and the SD card according to the embodiment of the present invention
  • FIG. 1 is a block diagram illustrating a host-slave system composed of a slave device and a host device controlling the slave device according to the first embodiment.
  • a signal being at a low level means that the signal voltage is at or near 0V.
  • a high-level signal means that the voltage of the signal is higher than the low-level signal and can be distinguished from the low-level signal.
  • the voltage value representing the high level is set to 3.3V or 1.8V.
  • the host device 100 includes a first power supply unit 101 that supplies at least 3.3V power, a second power supply unit 102 that supplies 1.8V power, a host device controller 103, and a first power supply.
  • a first SW 106 for switching whether to output the power supplied from the unit 101 to the outside and a second SW 107 for switching whether to output the power supplied from the second power supply unit 102 to the outside are provided.
  • the host device controller 103 has at least a host device I/F unit 104 and a ROM 105 which is a read-only memory.
  • An example of the host device I/F unit 104 is a processor that executes programs stored in the ROM 105 .
  • the host device 100 and the slave device 120 are mechanically connected.
  • the host device 100 also includes a VDD1 line 110 (an example of a first power line) that is a 3.3V power line, a VDD2 line 111 that is a 1.8V power line (an example of a second power line), and a It is electrically connected to the slave device 120 via a signal line.
  • the host device 100 may be further connected to the slave device 120 via a VDD line (not shown), which is a 1.2V power supply line, as shown in the second embodiment. That is, the host device 100 may be connected to the slave device via three or more power lines (power lines).
  • the slave device 120 includes a regulator 121 that steps down at least a 3.3V power supply to a 1.8V power supply, a slave device controller 122, a backend module 123, and a backend that performs data communication between the slave device controller 122 and the backend module 123.
  • a bus 124 is provided.
  • the slave device controller 122 has at least a slave device I/F unit 125, a ROM 126, and a register 127.
  • the slave device controller 122 in this disclosure controls each element within the slave device 120 .
  • An example of slave device I/F unit 125 is a processor that executes a program stored in ROM 126 .
  • An example of the backend module 123 in the present disclosure is a flash memory that stores data sent from the host device 100 .
  • the host device I/F unit 104 and the slave device I/F unit 125 perform signal communication via the CLK line 112, the CMD line 113, and the DAT line 114.
  • the DAT line 114 is composed of four signal lines, but the number of signal lines is not limited to four.
  • the CLK line 112, CMD line 113, and DAT line 114 are collectively called signal lines.
  • the host device I/F unit 104 and the slave device I/F unit 125 connect at least one signal line (for example, the CMD Communication can also take place via line 113).
  • FIG. 2 is a diagram explaining the terminal arrangement and terminal names of an SD card, which is an example of the slave device according to the first embodiment.
  • the SD card shown in FIG. 2(a) has nine terminals with terminal numbers 1 to 9 on the upper side of the drawing and one terminal with terminal number 14 on the lower side, for a total of 10 terminals.
  • Each terminal has a terminal name as shown in FIG. 2B, and is connected to a power source or signal line corresponding to the terminal name.
  • VSS1 and VSS2 both indicate ground terminals here.
  • the SD card of the present embodiment has a VDD1 terminal (terminal number 14 ).
  • FIG. 3 is a diagram explaining the terminal arrangement and terminal names of a microSD card, which is another example of the slave device according to the first embodiment.
  • a microSD has a smaller surface area and thickness than an SD card, but shares a communication protocol with the host device 100 with the SD card.
  • the microSD card shown in FIG. 3A is composed of eight terminals with terminal numbers 1 to 8 on the upper side of the drawing and one terminal with terminal number 9 on the lower side, for a total of 9 terminals.
  • the terminal name of each terminal is as described in FIG. 3(b).
  • the microSD card of the present embodiment has a terminal for VDD1 (terminal number 9) which is a 1.8V power line in addition to the above eight terminals ).
  • FIG. 4 is a timing diagram showing the startup sequence according to the first embodiment
  • FIG. 5 is a power supply voltage confirmation command and its response, a signal voltage confirmation command and its response, and power/signal voltage switching in the startup sequence of FIG.
  • FIG. 6 is a flowchart according to the first embodiment, and is a diagram for explaining the configuration of commands.
  • FIG. 1 The operation of the host-slave system in this embodiment will be described below with reference to FIGS. 1 to 6.
  • FIG. 1 The operation of the host-slave system in this embodiment will be described below with reference to FIGS. 1 to 6.
  • the first power supply unit 101 and the second power supply unit 102 are activated first.
  • a 3.3V power supply is supplied from the first power supply unit 101 to the host device controller 103 .
  • the power supplied to the host device controller 103 may be the 1.8V power supplied from the second power supply unit 102, or both the 3.3V power and the 1.8V power.
  • a program for starting the host device I/F unit 104 is loaded from the ROM 105 .
  • the 3.3V power supplied by the first power supply unit 101 and the 1.8V power supplied by the second power supply unit 102 are , is not output to the outside of the host device 100 .
  • the host device I/F unit 104 instructs to turn on the first SW 106 .
  • 3.3V power is supplied to the slave device 120 via the VDD1 line 110 at time t1 in FIG. That is, the host device 100 supplies power having a voltage of 3.3V to the slave device 120 through the VDD1 line 110 .
  • the CMD line 113 and the DAT line 114 transition from low level to 3.3V high level by pull-up resistors (601).
  • the slave device 120 is supplied with 3.3V power from the terminal numbered 4 in FIG. 2 in the case of the SD card, and from the terminal numbered 4 in FIG. 3 in the case of the microSD card.
  • the 3.3V power supplied to the slave device 120 is stepped down to 1.8V power by the regulator 121 and supplied to the slave device controller 122 and the backend module 123 .
  • a program for activating the slave device I/F unit 125 is loaded from the ROM 126, and the register 127 is activated.
  • the host device I/F unit 104 After the host device 100 can stably supply 3.3V power to the slave device 120, the host device I/F unit 104 outputs the 3.3V clock via the CLK line 112 at time t2 to the slave device I/F unit. It is supplied to the F section 125 (602).
  • the host device I/F section 104 transmits the power supply voltage confirmation command 401 (CMD8) to the slave device I/F section 125 via the CMD line 113 .
  • the power supply voltage confirmation command 401 is multiplexed with a 1.8V power supply inquiry bit. That is, the host device 100 instructs the slave device to confirm whether the slave device 120 supports a power input having 1.8V.
  • the 1.8V power supply inquiry bit is set to "1 (example of predetermined value)" (inquired).
  • the slave device I/F unit 125 When the 1.8V power supply inquiry bit is set to "1", the slave device I/F unit 125 that has received the power supply voltage confirmation command 401 sets the bit "1" indicating that the 1.8V power supply is supported. is called from the register 127, and set to the 1.8V power supply response bit of the response 402 (R7) shown in FIG. 5(a). The slave device I/F unit 125 then transmits the response 402 to the host device I/F unit 104 via the CMD line 113 (603).
  • the 1.8V power response bit of the response 402 is always “0" regardless of the value of the 1.8V power inquiry bit of the power voltage confirmation command 401. ” is set. If the value of the 1.8V power supply inquiry bit of the power supply voltage confirmation command 401 is "0", regardless of whether the slave device 120 is compatible with 1.8V power supply, the 1.8V power supply response of the response 402 is determined. Bits are always set to "0 (example of predetermined value)".
  • the host device I/F unit 104 After receiving the response 402 , the host device I/F unit 104 transmits a signal voltage confirmation command 403 (ACMD 41 ) to the slave device I/F unit 125 via the CMD line 113 .
  • ACMD is an abbreviation for ApplicationCMD.
  • the signal voltage confirmation command 403 is multiplexed with a 1.8V signal inquiry bit. In this embodiment, the 1.8V signal inquiry bit is set to "1" (inquired).
  • the slave device I/F unit 125 When the 1.8V signal inquiry bit is set to "1", the slave device I/F unit 125 that has received the signal voltage confirmation command 403 sets the bit "1" indicating that the 1.8V signal is supported. is called from the register 127 and set to the 1.8V signal response bit of the response 404 (R3) shown in FIG. 5(b). The slave device I/F unit 125 then transmits the response 404 to the host device I/F unit 104 via the CMD line 113 (604).
  • the 1.8V signal response in the response 404 will be displayed. The bit is always set to "0". If the value of the 1.8V signal inquiry bit of the signal voltage confirmation command 403 is "0", regardless of whether the slave device 120 supports 1.8V signals, the 1.8V signal response of the response 404 is determined. The bit is always set to "0".
  • the host device I/F unit 104 transmits a power/signal voltage switching confirmation command 405 (CMD11) to the slave device I/F unit 125 via the CMD line 113 .
  • Power supply/signal voltage switching confirmation command 405 in the present embodiment is multiplexed with a power supply voltage switching instruction bit, and "1 (example of predetermined value)" (switching to 1.8 V power supply) is set to the bit. set.
  • the slave device I/F unit 125 that has received the power/signal voltage switching confirmation command 405 transmits a response 406 (R1) to the host device I/F unit 104 via the CMD line 113 (605). That is, slave device 120 transmits a normal response to host device 100 via CMD line 113 .
  • the slave device I/F unit 125 drives all the signal lines of the CMD line 113 and the DAT line 114 to low level at time t3 (606).
  • the slave device 120 receives the power/signal voltage switching confirmation command 405 in which "1" is multiplexed in the power voltage switching instruction bit even though the slave device 120 does not support the 1.8V power supply, the slave device 120 Do not send response 406 (R1) and do not drive CMD line 113 and DAT line 114 low. Thereby, the host device 100 detects that switching to the 1.8V power supply is impossible.
  • the host device I/F unit 104 detects that the slave device supports 1.8V power (Y in 607), that is, if the value of the 1.8V power response bit in the response 402 is "1"
  • the second SW 107 is turned ON at time t4, and the 1.8V power supply is supplied via the VDD2 line 111.
  • the slave device 120 (608). That is, the host device 100 supplies power of 1.8V to the slave device 120 via the VDD2 line 111 .
  • the slave device 120 is supplied with 1.8V power from the terminal numbered 14 in FIG. 2 in the case of the SD card, and from the terminal numbered 9 in FIG. 3 in the case of the microSD card.
  • the host device I/F unit 104 stops supplying the 3.3V clock at time t5 (609). Then, at time t6 when a predetermined time or more has passed from time t5, the host device I/F unit 104 starts supplying the 1.8V clock via the CLK line 112 (610).
  • the host device I/F section 104 and the slave device I/F section 125 perform processing necessary to switch the signal voltage of each signal line from 3.3V to 1.8V.
  • the time from time t5 to time t6 is set to 5 ms or more, but other values may be used.
  • the slave device I/F unit 125 After time t6, when the slave device I/F unit 125 detects a 1.8V clock on the CLK line 112, it first drives the CMD line 113 to a high level of 1.8V, and then stops driving the CMD line 113 at time t7. . As a result, the CMD line 113 is maintained at 1.8V high level by the pull-up resistor. Subsequently, the slave device I/F unit 125 drives the DAT line 114 to a high level of 1.8 V, and stops driving all signal lines of the DAT line 114 at time t8. As a result, the DAT line 114 is maintained at the high level of 1.8V by the pull-up resistor (611).
  • the first SW 106 is turned OFF at time t9 to stop the supply of 3.3V power through the VDD1 line 110. (612). After that, the slave device 120 is driven only by the 1.8V power supplied through the VDD2 line 111, and the regulator 121 does not operate.
  • the host device I/F unit 104 detects that the slave device does not support the 1.8V power supply (N in 607), that is, the value of the 1.8V power supply response bit in the response 402 is “0”. , 1.8V power supply start (608) and 3.3V power supply stop (612) are not executed, and 3.3V clock supply is stopped (609) while 3.3V power is supplied.
  • the slave device 120 is driven by starting 8V clock supply (610) and stopping the load drive of the CMD and DAT lines (611) by the slave device.
  • the power loss conventionally occurring in the regulator 121 is eliminated. be able to. Furthermore, combined with the fact that the signal voltage is lowered from 3.3V to 1.8V, power consumption can be reduced in the host-slave system of this embodiment.
  • FIG. 7 is a block diagram illustrating a host-slave system composed of a slave device and a host device controlling the slave device according to the second embodiment.
  • the power supply and signal voltage are switched from 3.3V to 1.8V, whereas in this embodiment, the power supply and signal voltage are switched from 3.3V to 1.2V. different. Therefore, in this embodiment, the voltage value representing the high level is set to 3.3V or 1.2V.
  • the host device 700 is supplied from a first power supply section 101, a third power supply section 702 that supplies 1.2 V power, a host device controller 703, a first SW 106, and a third power supply section 702.
  • a third SW 707 is provided for switching whether to output the power supply to the outside.
  • connection between the host device 700 and the slave device 720 is basically the same as in the first embodiment, except that the VDD2 line 111 is replaced by a VDD3 line 711 that supplies 1.2V power. different.
  • the slave device 120 includes a regulator 721 that steps down at least a 3.3V power supply to a 1.2V power supply, a slave device controller 722, a backend module 723, and a backend that performs data communication between the slave device controller 722 and the backend module 723.
  • a bus 124 is provided.
  • the slave device controller 722 and backend module 723 in this embodiment are powered by a 1.2V power supply.
  • FIG. 8 is a diagram explaining the terminal arrangement and terminal names of an SD card, which is an example of the slave device according to the second embodiment.
  • the SD card of the present embodiment shown in FIG. 8A has a VDD3 terminal (terminal number 18) instead of the terminal number 14 shown in FIG. 2A.
  • FIG. 9 is a diagram explaining the terminal arrangement and terminal names of a microSD card, which is another example of the slave device according to the second embodiment.
  • the microSD card of the present embodiment shown in FIG. 9A has a VDD3 terminal (terminal number 17) instead of the terminal number 9 shown in FIG. 3A.
  • FIG. 10 is a timing chart showing the startup sequence according to the second embodiment
  • FIG. 11 is a power supply voltage confirmation command and its response, a signal voltage confirmation command and its response, and power/signal voltage switching in the startup sequence of FIG.
  • FIG. 12 is a flowchart according to the second embodiment for explaining the command structure.
  • the 3.3 V power supplied by the first power supply unit 101 and the third power supply unit The 1.2 V power supplied by 702 is not output to the outside of host device 700 .
  • 3.3V power is supplied to the slave device 720 via the VDD1 line 110 at time t1 in FIG. 10 (1201).
  • the slave device 720 is supplied with 3.3V power from the terminal numbered 4 in FIG. 8 in the case of the SD card, and from the terminal numbered 4 in FIG. After stepping down to 1.2V power supply, it is supplied to the slave device controller 722 and the backend module 723 .
  • a power supply voltage confirmation command 1001 (CMD8) is sent via the CMD line 113. to the slave device I/F unit 725 .
  • the power supply voltage confirmation command 1001 in this embodiment has a 1.2V power supply inquiry bit in addition to the 1.8V power supply inquiry bit described in the first embodiment. In this embodiment, the 1.2V power supply inquiry bit is set to "1" (inquired).
  • the slave device I/F unit 725 that has received the power supply voltage confirmation command 1001 sets the bit "1" indicating that the 1.2V power supply is supported. from the register 127, sets the 1.2V power supply response bit of the response 1002 (R7) shown in FIG.
  • the operation when the slave device 720 does not support 1.2V power supply or when the value of the 1.2V power supply inquiry bit of the power supply voltage confirmation command 1001 is "0" is the same as that of the first embodiment. be.
  • the host device I/F unit 704 After receiving the response 1002 , the host device I/F unit 704 transmits a signal voltage confirmation command 1003 (ACMD41) to the slave device I/F unit 725 .
  • the signal voltage confirmation command 403 is multiplexed with a 1.8V signal inquiry bit and a 1.2V signal inquiry bit. 1” (queried) is set.
  • the slave device I/F unit 725 sets “1” to the 1.2V signal response bit of the response 1004 (R3) shown in FIG. ).
  • the operation when the slave device 720 does not support 1.2V signals or when the value of the 1.2V signal inquiry bit of the signal voltage confirmation command 1003 is "0" is the same as in the first embodiment. be.
  • the host device I/F unit 704 transmits a power/signal voltage switching confirmation command 1005 (CMD11) to the slave device I/F unit 725 via the CMD line 113 .
  • CMD11 power/signal voltage switching confirmation command 1005
  • the power supply/signal voltage switching confirmation command 1005 of the present embodiment has a power supply voltage switching instruction bit consisting of 2 bits and a signal voltage switching instruction bit consisting of 1 bit.
  • the power supply voltage switching instruction bit is set to "10" (switched to 1.2V power supply), and the signal voltage switch instruction bit is set to "1" (1.2V power supply). 2V signal).
  • the signal voltage switching instruction bit does not define a value meaning "no switching".
  • the power/signal voltage switching confirmation command 1005 (also the power/signal voltage switching confirmation command 405) is a command issued to switch to a 1.8V signal, which is different from the conventional SD card specifications. This is for consistency. If it is desired to change the power supply voltage while maintaining the signal voltage at 3.3 V, the signal voltage switching instruction bit should be expanded to define a value corresponding to "not switching the signal voltage".
  • the slave device I/F unit 725 that has received the power/signal voltage switching confirmation command 1005 transmits a response 1006 (R1) to the host device I/F unit 704 via the CMD line 113 (1205).
  • the host device 700 instead of the host device 100 starting to supply 1.8 V power through the VDD2 line 111 in the first embodiment, the host device 700 starts supplying 1.2 V power through the VDD3 line 711. After time t6, the signal voltages of the CLK line 112, the CMD line 113, and the DAT line 114 are set to 1.2V, which is the same as the first embodiment.
  • the SD card and microSD card which are the slave devices according to the present invention, receive a power supply of 3.3 V immediately after startup, and a power supply having a lower voltage (1.8 V or 1.2 V) according to a switching instruction from the host device.
  • a power supply having a lower voltage 1.8 V or 1.2 V
  • the host device compatible with conventional SD cards and microSD cards can only supply 3.3V power, so even when the slave device of the present invention is connected to a conventional host device, it operates correctly and is compatible. This is to maintain sexuality.
  • the slave device I/F section is driven by a 1.8V power supply supplied via the VDD2 line 111 or a 1.2V power supply supplied via the VDD3 line 711.
  • the slave device I/F section needs to generate a 3.3V signal at least immediately after startup. Therefore, instead of the above configuration, a configuration may be adopted in which the 3.3V power supplied via the VDD1 line 110 is supplied to the slave device controller.
  • the slave device controller is provided with a regulator that steps down the 3.3V power supply to 1.8V or 1.2V. It is also possible to use either .8V or 1.2V or both as power supplies. In the case of such a configuration, it is desirable to lengthen the minimum time from time t5 to t6 considering that the slave device controller performs processing corresponding to each power island.
  • FIG. 13(a) is a diagram explaining the terminal arrangement of the SD Express card.
  • the SD Express card in addition to the 3.3V power supply VDD1 terminal (terminal number 4), the 1.8V power supply VDD2 terminal (terminal number 14) and the 1.2V power supply VDD3 terminal (terminal number 18).
  • the VDD2 terminal of the SD card (FIG. 13(b)) described in the first embodiment matches that of the SD Express card.
  • the VDD3 terminal of the SD card (FIG. 13(c)) described in the second embodiment matches that of the SD Express card.
  • the connector required for connecting the host device and the SD card in the embodiment of the present invention can be used as it is for the SD Express card. This means that there is no need to manufacture a new connector when implementing the present invention, which is a great advantage in terms of development time and cost. Furthermore, in the present invention, it is possible to use an SD card that has both a VDD2 terminal and a VDD3 terminal as shown in FIG. It is possible to use a connector for an SD Express card.
  • the slave device of the present invention is a microSD card (FIGS. 14(b), (c), and (d))
  • a microSD Express card connector compatible with the PCIe bus can be used as it is, and the labor of manufacturing a new connector can be saved.
  • the SD card or microSD card of the present invention it is possible to add a VSS terminal at a position corresponding to the VSS (ground) terminal of the SD Express card or microSD Express card.
  • the terminals with terminal numbers 10, 13, and 17 in the SD Express card are VSS terminals.
  • One or more terminals corresponding to terminal numbers 10, 13, or 17 may be added to (b), (c), and (d)) as VSS terminals.
  • terminals with terminal numbers 10, 13, and 16 in the microSD Express card are VSS terminals.
  • One or more terminals corresponding to terminal numbers 10, 13, or 16 may be added as VSS terminals to (b), (c), and (d) of 14).
  • the flash memory is used as the back-end module, but the same effect can be obtained as a wireless communication module for wireless communication with the outside other than the flash memory.
  • An SDIO card is an example of a slave device that implements a wireless communication module as a backend module.
  • power supply voltage confirmation and signal voltage confirmation are performed with separate commands, but these may be performed with one command.
  • the present disclosure can be applied to a slave device such as an SD card and a microSD card, a host device that controls the slave device, and a host-slave system composed of these host devices and slave devices.
  • host device 101 first power supply unit 102 second power supply unit 103 host device controller 104 host device I/F unit 105 ROM 106 1st switch 107 2nd switch 110 VDD1 line 111 VDD2 line 112 CLK line 113 CMD line 114 DAT line 120 slave device 121 regulator 122 slave device controller 123 backend module 124 backend bus 125 slave device I/F section 126 ROM 127 register 401 power supply voltage confirmation command 402 response 403 signal voltage confirmation command 404 response 405 power/signal voltage switching confirmation command 406 response 700 host device 702 third power supply section 703 host device controller 704 host device I/F section 707 third SW 711 VDD3 line 720 slave device 721 regulator 722 slave device controller 723 backend module 725 slave device I/F unit 1001 power supply voltage confirmation command 1002 response 1003 signal voltage confirmation command 1004 response 1005 power supply/signal voltage switching confirmation command 1006 response

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)

Abstract

ホスト装置は、第１の電源線を介して第１の電圧を有する電力をスレーブ装置に供給し、信号線を介してスレーブ装置が第１の電圧より低い第２の電圧を有する電力入力に対応しているかの確認を、スレーブ装置に対して指示し、スレーブ装置が第２の電圧を有する電力入力に対応しているとき、信号線を介してスレーブ装置に対して電圧切換を指示する。ホスト装置は、電圧切換を指示したことに対しスレーブ装置から正常な応答を受けたとき、第２の電源線を介して第２の電圧を有する電力をスレーブ装置に供給し、第１の電源線を介して第１の電圧を有する電力をスレーブ装置に供給することを停止する。

Description

ホスト装置、スレーブ装置およびホスト－スレーブシステム
　本開示は、ホスト装置、スレーブ装置、およびこれらの装置が形成するホスト－スレーブシステムに関する。
　近年、ＳＤカード（登録商標）をはじめ、フラッシュメモリ等をバックエンドモジュールとして具備した挿抜可能な記憶媒体のようなスレーブ装置が普及している。スレーブ装置としてのＳＤカードは、パソコンやカメラのようなホスト装置と接続して、ホスト装置から電源の供給を受けながらバックエンドモジュールに対してデータのアクセスを行うことができる。
　特許文献１は、ホスト装置がスレーブ装置を起動後、両者間でデータ通信を実施するための信号電圧を変換するための技術を開示している。
　特許文献２は、メモリモジュールを低消費電力モードへ移行させる際に、クロック信号が内部の電源電圧に与える影響を軽減するための技術を開示している。
国際公開第２００９／１０７４００号 特開２０１７－０８４３０５号公報
　ホスト装置がスレーブ装置であるＳＤカードを起動してデータの読み書き等の操作を行うには、ホスト装置からＳＤカードに対して３．３Ｖ電源を供給する必要がある。３．３Ｖ電源は、ＳＤカード内部でフラッシュメモリ、およびホスト装置とのデータ送受信ならびにフラッシュメモリに対するデータアクセスを制御するコントローラに対して必要とされる。
　従来、コントローラやフラッシュメモリといった半導体チップの入力電源電圧は３．３Ｖが主流であった。しかし、昨今、１．８Ｖなど従来よりも低い入力電源電圧に対応した半導体チップが増加してきている。このような半導体チップを従来のＳＤカードに実装する場合、ＳＤカードに入力された３．３Ｖ電源をレギュレータで１．８Ｖに降圧したうえで半導体チップに供給する必要がある。
　このような構成のとき、たとえばデータ読み書きの際に発生するフラッシュメモリの消費電流を０．２Ａと仮定すると、レギュレータでの降圧処理により（３．３Ｖ－１．８Ｖ）×０．２Ａ＝０．３Ｗの電力ロスが発生する。このことは、供給可能な総電力量が大きくないホスト装置であるモバイル機器やＩｏＴ機器などでは好ましくない。
　本開示は、従来のＳＤカードとの互換性を保ちつつ、定常状態での消費電力の削減を実現することが可能なホスト装置、スレーブ装置およびホスト－スレーブシステムを提供する。
　本開示におけるホスト装置は、少なくとも第１の電源線、第２の電源線および複数の信号線を介してスレーブ装置と接続されるホスト装置である。ホスト装置は、第１の電源線を介して第１の電圧を有する電力をスレーブ装置に供給し、信号線を介してスレーブ装置が第１の電圧より低い第２の電圧を有する電力入力に対応しているかの確認を、スレーブ装置に対して指示し、スレーブ装置が第２の電圧を有する電力入力に対応しているとき、信号線を介してスレーブ装置に対して電圧切換を指示する。ホスト装置は、電圧切換を指示したことに対しスレーブ装置から正常な応答を受けたとき、第２の電源線を介して第２の電圧を有する電力をスレーブ装置に供給し、第１の電源線を介して第１の電圧を有する電力をスレーブ装置に供給することを停止する。
　また本開示におけるスレーブ装置は、少なくとも第１の電源線、第２の電源線および複数の信号線を介してホスト装置と接続されるスレーブ装置である。スレーブ装置は、ホスト装置から第１の電源線を介して第１の電圧を有する電力の供給を受け、ホスト装置より、信号線を介してスレーブ装置が第１の電圧より低い第２の電圧を有する電力入力に対応しているかの確認の指示を受けたとき、信号線を介してホスト装置に応答し、ホスト装置より、信号線を介して電圧切換の指示を受けたとき、信号線を介して正常な応答をホスト装置に送信する。
　また本開示におけるホスト－スレーブシステムは、ホスト装置と、少なくとも第１の電源線、第２の電源線および複数の信号線を介してホスト装置と接続されたスレーブ装置と、を備えるホスト－スレーブシステムである。ホスト装置は、第１の電源線を介して第１の電圧を有する電力をスレーブ装置に供給し、信号線を介してスレーブ装置が第１の電圧より低い第２の電圧を有する電力入力に対応しているかの確認を、スレーブ装置に対して指示する。スレーブ装置は、第２の電圧を有する電力入力に対応しているかの確認の指示を受けたとき、信号線を介してホスト装置に応答する。スレーブ装置が第２の電圧を有する電力入力に対応しているとき、ホスト装置は、信号線を介してスレーブ装置に対して電圧切換を指示する。スレーブ装置は、ホスト装置より信号線を介して電圧切換を指示されたとき、信号線を介して正常な応答をホスト装置に送信する。ホスト装置は、スレーブ装置から正常な応答を受けたとき、第２の電源線を介して第２の電圧を有する電力をスレーブ装置に供給し、第１の電源線を介して第１の電圧を有する電力を供給することを停止する。
　本開示により、ＳＤカードをはじめとする挿抜可能なスレーブ装置の消費電力を削減することができる。
第１の実施の形態にかかるスレーブ装置及びホスト装置からなるホスト－スレーブシステムの構成を示したブロック図 第１の実施の形態にかかるスレーブ装置の一例であるＳＤカードの端子配置について説明した図 第１の実施の形態にかかるスレーブ装置の一例であるｍｉｃｒｏＳＤカードの端子配置について説明した図 第１の実施の形態にかかるホスト－スレーブシステムの起動シーケンスを示したタイミング図 第１の実施の形態において、電源電圧確認コマンド、信号電圧確認コマンド、電源・信号電圧切換コマンド、および対応するレスポンスに内蔵されるパラメータについて説明した図 第１の実施の形態にかかるホスト－スレーブシステムの起動シーケンスのフローチャート 第２の実施の形態にかかるスレーブ装置及びホスト装置からなるホスト－スレーブシステムの構成を示したブロック図 第２の実施の形態にかかるスレーブ装置の一例であるＳＤカードの端子配置について説明した図 第２の実施の形態にかかるスレーブ装置の一例であるｍｉｃｒｏＳＤカードの端子配置について説明した図 第２の実施の形態にかかるホスト－スレーブシステムの起動シーケンスを示したタイミング図 第２の実施の形態において、電源電圧確認コマンド、信号電圧確認コマンド、電源・信号電圧切換コマンド、および対応するレスポンスに内蔵されるパラメータについて説明した図 第２の実施の形態にかかるホスト－スレーブシステムの起動シーケンスのフローチャート ＳＤ　Ｅｘｐｒｅｓｓカードと本発明の実施の形態にかかるＳＤカードとの関係について説明した図 ｍｉｃｒｏＳＤ　Ｅｘｐｒｅｓｓカードと本発明の実施の形態にかかるｍｉｃｒｏＳＤカードとの関係について説明した図
　以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。なお、同じ符号を付した構成要素については、それぞれの実施の形態において同一の機能を有するものとする。
　なお、発明者は、当業者が本開示を十分に理解するために添付図面及び以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。
　［第１の実施の形態］
　図１は、第１の実施の形態にかかるスレーブ装置、及びスレーブ装置を制御するホスト装置から構成されるホスト－スレーブシステムについて説明したブロック図である。
　なお、本説明において、信号がローレベルであるとは、信号の電圧が０Ｖ及びその近傍にある状態であることをいう。また信号がハイレベルであるとは、信号の電圧がローレベルより高く、かつローレベルの信号と識別が可能な状態であることをいう。本実施の形態ではハイレベルを表す電圧値を３．３Ｖ、もしくは１．８Ｖと定める。
　図１に示すように、ホスト装置１００は、少なくとも３．３Ｖ電源を供給する第１電源供給部１０１、１．８Ｖ電源を供給する第２電源供給部１０２、ホスト装置コントローラ１０３、第１電源供給部１０１より供給される電源を外部に出力するかを切り換える第１ＳＷ１０６、第２電源供給部１０２より供給される電源を外部に出力するかを切り換える第２ＳＷ１０７を備えている。ホスト装置コントローラ１０３は、少なくともホスト装置Ｉ／Ｆ部１０４、読み出し専用メモリであるＲＯＭ１０５を有する。ホスト装置Ｉ／Ｆ部１０４の一例は、ＲＯＭ１０５に格納されたプログラムを実行するプロセッサである。
　ホスト装置１００と、スレーブ装置１２０とは、機械的に接続される。また、ホスト装置１００は、３．３Ｖ電源ラインであるＶＤＤ１ライン１１０（第１の電源線の一例）、１．８Ｖ電源ラインであるＶＤＤ２ライン１１１（第２の電源線の一例）、および後述の信号ラインを介してスレーブ装置１２０と電気的に接続される。なお、ホスト装置１００は、第２の実施の形態に示されるように、さらに１．２Ｖ電源ラインであるＶＤＤライン（図示せず）を介してスレーブ装置１２０と接続されていてもよい。すなわち、ホスト装置１００は、３本以上の電源ライン（電源線）を介してスレーブ装置と接続されていてもよい。
　スレーブ装置１２０は、少なくとも３．３Ｖ電源を１．８Ｖ電源に降圧するレギュレータ１２１、スレーブ装置コントローラ１２２、バックエンドモジュール１２３、スレーブ装置コントローラ１２２とバックエンドモジュール１２３との間でデータ通信を行うバックエンドバス１２４を備えている。
　スレーブ装置コントローラ１２２は、少なくともスレーブ装置Ｉ／Ｆ部１２５、ＲＯＭ１２６、レジスタ１２７を有する。本開示におけるスレーブ装置コントローラ１２２は、スレーブ装置１２０内部の各要素を制御する。スレーブ装置Ｉ／Ｆ部１２５の一例は、ＲＯＭ１２６に格納されたプログラムを実行するプロセッサである。
　本開示におけるバックエンドモジュール１２３の例として、ホスト装置１００から送信されたデータを記憶するフラッシュメモリがある。
　ホスト装置Ｉ／Ｆ部１０４とスレーブ装置Ｉ／Ｆ部１２５とは、ＣＬＫライン１１２、ＣＭＤライン１１３、ＤＡＴライン１１４を介して、信号通信を行う。ＤＡＴライン１１４は４本の信号線から構成されるが、信号線の本数は４本に限らない。ＣＬＫライン１１２、ＣＭＤライン１１３、ＤＡＴライン１１４を総称して信号ラインと呼ぶ。また、ホスト装置Ｉ／Ｆ部１０４とスレーブ装置Ｉ／Ｆ部１２５とは、複数の信号線（ＣＬＫライン１１２、ＣＭＤライン１１３、ＤＡＴライン１１４）のうち、少なくとも一本の信号線（例えば、ＣＭＤライン１１３）を介して通信を行うこともできる。
　図２は、第１の実施の形態にかかるスレーブ装置の一例であるＳＤカードの端子配置および端子名について説明した図である。図２（ａ）に示すＳＤカードは、図面上方に端子番号１から９の９個の端子、その下方に端子番号１４の１個の端子、計１０個の端子から構成されている。各端子の端子名は図２（ｂ）に記載の通りで、端子名に対応する電源もしくは信号ラインと接続される。なおＶＳＳ１およびＶＳＳ２はここではいずれもグランド端子を示す。
　従来のＳＤカードは端子番号１から９の端子のみで構成されているのに対し、本実施の形態におけるＳＤカードは、上記９端子に加え１．８Ｖ電源ラインであるＶＤＤ１用端子（端子番号１４）を具備している。
　図３は、第１の実施の形態にかかるスレーブ装置の別の一例であるｍｉｃｒｏＳＤカードの端子配置および端子名について説明した図である。ｍｉｃｒｏＳＤは、ＳＤカードより表面積および厚さは小さいが、ホスト装置１００との通信プロトコルはＳＤカードと共通である。図３（ａ）に示すｍｉｃｒｏＳＤカードは、図面上方に端子番号１から８の８個の端子、その下方に端子番号９の１個の端子、計９個の端子から構成されている。各端子の端子名は図３（ｂ）に記載の通りである。
　従来のｍｉｃｒｏＳＤカードは端子番号１から８の端子のみで構成されているのに対し、本実施の形態におけるｍｉｃｒｏＳＤカードは、上記８端子に加え１．８Ｖ電源ラインであるＶＤＤ１用端子（端子番号９）を具備している。
　図４は第１の実施の形態にかかる起動シーケンスを示したタイミング図、図５は図４の起動シーケンスにおける電源電圧確認コマンドおよびそのレスポンス、信号電圧確認コマンドおよびそのレスポンス、ならびに電源・信号電圧切換コマンドの構成について説明した図、図６は第１の実施の形態にかかるフローチャートである。
　以下、図１から図６を用いて本実施の形態におけるホスト－スレーブシステムの動作について説明する。
　ホスト装置１００が起動すると、はじめに第１電源供給部１０１および第２電源供給部１０２が起動する。そして第１電源供給部１０１から３．３Ｖ電源がホスト装置コントローラ１０３に供給される。なお、ホスト装置コントローラ１０３に供給される電源は、第２電源供給部１０２から供給される１．８Ｖ電源、もしくは上記３．３Ｖ電源と１．８Ｖ電源双方であってもよい。その後、ホスト装置コントローラ１０３内では、ホスト装置Ｉ／Ｆ部１０４が起動するためのプログラムがＲＯＭ１０５からロードされる。
　ホスト装置１００の起動直後は、第１ＳＷ１０６および第２ＳＷ１０７はＯＦＦになっているため、第１電源供給部１０１が供給する３．３Ｖ電源、および第２電源供給部１０２が供給する１．８Ｖ電源は、ホスト装置１００の外部へは出力されない。
　ホスト装置１００の起動完了後、ホスト装置Ｉ／Ｆ部１０４は第１ＳＷ１０６をＯＮにするよう指示する。これにより図４の時刻ｔ１で３．３Ｖ電源がＶＤＤ１ライン１１０を介してスレーブ装置１２０に供給される。すなわち、ホスト装置１００は、ＶＤＤ１ライン１１０を介して３．３Ｖの電圧を有する電力をスレーブ装置１２０に供給する。３．３Ｖ電源の立ち上がりに合わせて、ＣＭＤライン１１３およびＤＡＴライン１１４は、図示されていないプルアップ抵抗により、ローレベルから３．３Ｖハイレベルに遷移する（６０１）。
　スレーブ装置１２０は、ＳＤカードの場合は図２の端子番号４の端子から、ｍｉｃｒｏＳＤカードの場合は図３の端子番号４の端子から、それぞれ３．３Ｖ電源の供給を受ける。スレーブ装置１２０に供給された３．３Ｖ電源は、レギュレータ１２１で１．８Ｖ電源に降圧され、スレーブ装置コントローラ１２２およびバックエンドモジュール１２３に供給される。スレーブ装置コントローラ１２２内では、スレーブ装置Ｉ／Ｆ部１２５が起動するためのプログラムがＲＯＭ１２６からロードされ、またレジスタ１２７が起動する。
　ホスト装置１００が安定してスレーブ装置１２０に３．３Ｖ電源を供給できるようになった後、ホスト装置Ｉ／Ｆ部１０４は時刻ｔ２でＣＬＫライン１１２を介して３．３Ｖクロックをスレーブ装置Ｉ／Ｆ部１２５に供給する（６０２）。
　続いてホスト装置Ｉ／Ｆ部１０４は、ＣＭＤライン１１３を介して電源電圧確認コマンド４０１（ＣＭＤ８）をスレーブ装置Ｉ／Ｆ部１２５に送信する。図５（ａ）に示すように、電源電圧確認コマンド４０１には１．８Ｖ電源問合せビットが多重されている。すなわち、ホスト装置１００は、スレーブ装置１２０が１．８Ｖを有する電力入力に対応しているかの確認を、スレーブ装置に対して指示する。本実施の形態では、１．８Ｖ電源問合せビットに「１（所定の値の例）」（問合せあり）を設定する。
　電源電圧確認コマンド４０１を受信したスレーブ装置Ｉ／Ｆ部１２５は、１．８Ｖ電源問合せビットに「１」が設定されているとき、１．８Ｖ電源に対応していることを示すビット「１」をレジスタ１２７から呼び出し、図５（ａ）に示すレスポンス４０２（Ｒ７）の１．８Ｖ電源応答ビットに設定する。そしてスレーブ装置Ｉ／Ｆ部１２５は、上記レスポンス４０２をＣＭＤライン１１３を介してホスト装置Ｉ／Ｆ部１０４に送信する（６０３）。
　なお、スレーブ装置１２０が１．８Ｖ電源に対応していない場合は、電源電圧確認コマンド４０１の１．８Ｖ電源問合せビットの値に関わらず、レスポンス４０２の１．８Ｖ電源応答ビットには常に「０」が設定される。また電源電圧確認コマンド４０１の１．８Ｖ電源問合せビットの値が「０」の場合は、スレーブ装置１２０が１．８Ｖ電源に対応しているか否かによらず、レスポンス４０２の１．８Ｖ電源応答ビットには常に「０（所定の値の例）」が設定される。
　レスポンス４０２受信後、ホスト装置Ｉ／Ｆ部１０４は、ＣＭＤライン１１３を介して信号電圧確認コマンド４０３（ＡＣＭＤ４１）をスレーブ装置Ｉ／Ｆ部１２５に送信する。なおＡＣＭＤはＡｐｐｌｉｃａｔｉｏｎ　ＣＭＤの略記である。図５（ｂ）に示すように、信号電圧確認コマンド４０３には１．８Ｖ信号問合せビットが多重されている。本実施の形態では、１．８Ｖ信号問合せビットに「１」（問合せあり）を設定する。
　信号電圧確認コマンド４０３を受信したスレーブ装置Ｉ／Ｆ部１２５は、１．８Ｖ信号問合せビットに「１」が設定されているとき、１．８Ｖ信号に対応していることを示すビット「１」をレジスタ１２７から呼び出し、図５（ｂ）に示すレスポンス４０４（Ｒ３）の１．８Ｖ信号応答ビットに設定する。そしてスレーブ装置Ｉ／Ｆ部１２５は、上記レスポンス４０４をＣＭＤライン１１３を介してホスト装置Ｉ／Ｆ部１０４に送信する（６０４）。
　なお１．８Ｖ電源と同様、スレーブ装置１２０が１．８Ｖ信号に対応していない場合は、信号電圧確認コマンド４０３の１．８Ｖ信号問合せビットの値に関わらず、レスポンス４０４の１．８Ｖ信号応答ビットには常に「０」が設定される。また信号電圧確認コマンド４０３の１．８Ｖ信号問合せビットの値が「０」の場合は、スレーブ装置１２０が１．８Ｖ信号に対応しているか否かによらず、レスポンス４０４の１．８Ｖ信号応答ビットには常に「０」が設定される。
　上記一連の確認操作の後、ホスト装置Ｉ／Ｆ部１０４は、ＣＭＤライン１１３を介して電源・信号電圧切換確認コマンド４０５（ＣＭＤ１１）をスレーブ装置Ｉ／Ｆ部１２５に送信する。本実施の形態における電源・信号電圧切換確認コマンド４０５には、電源電圧切換指示ビットが多重されており、当該ビットには「１（所定の値の例）」（１．８Ｖ電源に切換）を設定する。
　電源・信号電圧切換確認コマンド４０５を受信したスレーブ装置Ｉ／Ｆ部１２５は、ＣＭＤライン１１３を介してレスポンス４０６（Ｒ１）をホスト装置Ｉ／Ｆ部１０４に送信する（６０５）。すなわち、スレーブ装置１２０は、ＣＭＤライン１１３を介して正常な応答をホスト装置１００に送信する。
　続いてスレーブ装置Ｉ／Ｆ部１２５は、時刻ｔ３でＣＭＤライン１１３およびＤＡＴライン１１４のすべての信号線をローレベルにドライブする（６０６）。なお、スレーブ装置１２０が１．８Ｖ電源に対応していないにも関わらず、電源電圧切換指示ビットに「１」が多重された電源・信号電圧切換確認コマンド４０５を受信した時、スレーブ装置１２０はレスポンス４０６（Ｒ１）を送信せず、かつＣＭＤライン１１３およびＤＡＴライン１１４をローレベルにドライブしない。これにより、ホスト装置１００は、１．８Ｖ電源への切り換えが不可能であることを検知する。
　ホスト装置Ｉ／Ｆ部１０４は、スレーブ装置が１．８Ｖ電源をサポートしていると検知している場合（６０７のＹ）、すなわちレスポンス４０２の１．８Ｖ電源応答ビットの値が「１」でかつレスポンス４０６を受信した場合、ＣＭＤライン１１３およびＤＡＴライン１１４のすべての信号線がローレベルであることを検知した後、時刻ｔ４で第２ＳＷ１０７をＯＮにし、ＶＤＤ２ライン１１１を介して１．８Ｖ電源をスレーブ装置１２０に供給する（６０８）。すなわち、ホスト装置１００は、ＶＤＤ２ライン１１１を介して１．８Ｖを有する電力をスレーブ装置１２０に供給する。このときスレーブ装置１２０は、ＳＤカードの場合は図２の端子番号１４の端子から、ｍｉｃｒｏＳＤカードの場合は図３の端子番号９の端子から、それぞれ１．８Ｖ電源の供給を受ける。
　ホスト装置１００が安定してスレーブ装置１２０に１．８Ｖ電源を供給できるようになった後、ホスト装置Ｉ／Ｆ部１０４は時刻ｔ５で３．３Ｖクロック供給を停止する（６０９）。そして時刻ｔ５より所定以上の時間が経過した時刻ｔ６で、ホスト装置Ｉ／Ｆ部１０４はＣＬＫライン１１２を介して１．８Ｖクロックの供給を開始する（６１０）。
　時刻ｔ５からｔ６の間、ホスト装置Ｉ／Ｆ部１０４およびスレーブ装置Ｉ／Ｆ部１２５では、各信号ラインの信号電圧を３．３Ｖから１．８Ｖに切り換えるために必要な処理を行う。なお本実施の形態では、時刻ｔ５からｔ６までの時間を５ｍｓ以上としているが、他の数値でも構わない。
　時刻ｔ６以降、スレーブ装置Ｉ／Ｆ部１２５がＣＬＫライン１１２で１．８Ｖクロックを検知した時、まずＣＭＤライン１１３を１．８Ｖハイレベルにドライブ後、時刻ｔ７でＣＭＤライン１１３のドライブを停止する。その結果、ＣＭＤライン１１３はプルアップ抵抗により、１．８Ｖハイレベルが維持される。続いてスレーブ装置Ｉ／Ｆ部１２５はＤＡＴライン１１４を１．８Ｖハイレベルにドライブ後、時刻ｔ８でＤＡＴライン１１４のすべての信号線のドライブを停止する。その結果、ＤＡＴライン１１４はプルアップ抵抗により、１．８Ｖハイレベルが維持される（６１１）。
　ホスト装置Ｉ／Ｆ部１０４が、ＣＭＤライン１１３およびＤＡＴ１１４がいずれもハイレベルであることを検知した時、時刻ｔ９で第１ＳＷ１０６をＯＦＦにし、ＶＤＤ１ライン１１０を介した３．３Ｖ電源の供給を停止する（６１２）。以降、スレーブ装置１２０は、ＶＤＤ２ライン１１１を介して供給される１．８Ｖ電源のみで駆動し、レギュレータ１２１は動作しない。
　なお、ホスト装置Ｉ／Ｆ部１０４は、スレーブ装置が１．８Ｖ電源をサポートしていないと検知している場合（６０７のＮ）、すなわちレスポンス４０２の１．８Ｖ電源応答ビットの値が「０」である場合、１．８Ｖ電源供給開始（６０８）、３．３Ｖ電源供給停止（６１２）を実施せず、３．３Ｖ電源を供給したまま、３．３Ｖクロック供給停止（６０９）、１．８Ｖクロック供給開始（６１０）、スレーブ装置によるＣＭＤ、ＤＡＴラインのロードライブ停止（６１１）を実行してスレーブ装置１２０を駆動させる。
　以上説明したように、本実施の形態では、電源および信号電圧切り換え後、バックエンドバス１２４を介したバックエンドモジュール１２３に対するデータの読み書きに際し、従来、レギュレータ１２１で発生していた電力ロスをなくすることができる。さらに信号電圧が３．３Ｖから１．８Ｖに低くなっていることと合わせ、本実施の形態におけるホスト－スレーブシステムにおいて消費電力削減が実現する。
　［第２の実施の形態］
　図７は、第２の実施の形態にかかるスレーブ装置、及びスレーブ装置を制御するホスト装置から構成されるホスト－スレーブシステムについて説明したブロック図である。第１の実施の形態は、電源、信号電圧をそれぞれ３．３Ｖから１．８Ｖに切り換えるのに対し、本実施の形態では、電源、信号電圧をそれぞれ３．３Ｖから１．２Ｖに切り換える点が異なる。従って本実施の形態においては、ハイレベルを表す電圧値を３．３Ｖ、もしくは１．２Ｖと定める。
　図７に示すように、ホスト装置７００は、第１電源供給部１０１、１．２Ｖ電源を供給する第３電源供給部７０２、ホスト装置コントローラ７０３、第１ＳＷ１０６、第３電源供給部７０２より供給される電源を外部へ出力するかを切り換える第３ＳＷ７０７を備えている。
　ホスト装置７００と、スレーブ装置７２０との間の接続は基本的に第１の実施の形態と同様であるが、ＶＤＤ２ライン１１１に代わり１．２Ｖ電源を供給するＶＤＤ３ライン７１１となっている点が異なる。
　スレーブ装置１２０は、少なくとも３．３Ｖ電源を１．２Ｖ電源に降圧するレギュレータ７２１、スレーブ装置コントローラ７２２、バックエンドモジュール７２３、スレーブ装置コントローラ７２２とバックエンドモジュール７２３との間でデータ通信を行うバックエンドバス１２４を備えている。本実施の形態におけるスレーブ装置コントローラ７２２およびバックエンドモジュール７２３は１．２Ｖ電源により駆動する。
　図８は、第２の実施の形態にかかるスレーブ装置の一例であるＳＤカードの端子配置および端子名について説明した図である。図８（ａ）に示す本実施の形態のＳＤカードでは、図２（ａ）に記載の端子番号１４に代わり、ＶＤＤ３用端子（端子番号１８）を備える。
　図９は、第２の実施の形態にかかるスレーブ装置の別の一例であるｍｉｃｒｏＳＤカードの端子配置および端子名について説明した図である。図９（ａ）に示す本実施の形態のｍｉｃｒｏＳＤカードでは、図３（ａ）に記載の端子番号９に代わり、ＶＤＤ３用端子（端子番号１７）を備える。
　図１０は第２の実施の形態にかかる起動シーケンスを示したタイミング図、図１１は図１０の起動シーケンスにおける電源電圧確認コマンドおよびそのレスポンス、信号電圧確認コマンドおよびそのレスポンス、および電源・信号電圧切換コマンドの構成について説明した図、図１２は第２の実施の形態にかかるフローチャートである。
　以下、図７から図１２を用いて、本実施の形態の動作を、第１の実施の形態との相違点を中心に説明する。
　第１の実施の形態と同様、ホスト装置７００の起動直後は、第１ＳＷ１０６および第３ＳＷ７０７はＯＦＦになっているため、第１電源供給部１０１が供給する３．３Ｖ電源、および第３電源供給部７０２が供給する１．２Ｖ電源は、ホスト装置７００の外部へは出力されない。
　ホスト装置Ｉ／Ｆ部７０４が第１ＳＷ１０６をＯＮにするよう指示すると、図１０の時刻ｔ１で３．３Ｖ電源がＶＤＤ１ライン１１０を介してスレーブ装置７２０に供給される（１２０１）。このときスレーブ装置７２０は、ＳＤカードの場合は図８の端子番号４の端子から、ｍｉｃｒｏＳＤカードの場合は図９の端子番号４の端子から、それぞれ３．３Ｖ電源の供給を受け、レギュレータ７２１で１．２Ｖ電源に降圧後、スレーブ装置コントローラ７２２およびバックエンドモジュール７２３に供給される。
　ホスト装置Ｉ／Ｆ部７０４が時刻ｔ２でＣＬＫライン１１２を介して３．３Ｖクロックをスレーブ装置Ｉ／Ｆ部７２５に供給（１２０２）後、ＣＭＤライン１１３を介して電源電圧確認コマンド１００１（ＣＭＤ８）をスレーブ装置Ｉ／Ｆ部７２５に送信する。本実施の形態における電源電圧確認コマンド１００１には、第１の実施の形態で説明した１．８Ｖ電源問合せビットに加えて１．２Ｖ電源問合せビットを備える。本実施の形態では、１．２Ｖ電源問合せビットに「１」（問合せあり）を設定する。
　電源電圧確認コマンド１００１を受信したスレーブ装置Ｉ／Ｆ部７２５は、１．２Ｖ電源問合せビットに「１」が設定されているとき、１．２Ｖ電源に対応していることを示すビット「１」をレジスタ１２７から呼び出し、図１１（ａ）に示すレスポンス１００２（Ｒ７）の１．２Ｖ電源応答ビットに「１」を設定し、ホスト装置Ｉ／Ｆ部７０４に送信する（１２０３）。
　なおスレーブ装置７２０が１．２Ｖ電源に対応していない場合、もしくは電源電圧確認コマンド１００１の１．２Ｖ電源問合せビットの値が「０」の場合の動作は、第１の実施の形態と同様である。
　レスポンス１００２受信後、ホスト装置Ｉ／Ｆ部７０４は、信号電圧確認コマンド１００３（ＡＣＭＤ４１）をスレーブ装置Ｉ／Ｆ部７２５に送信する。図１１（ｂ）に示すように、信号電圧確認コマンド４０３には１．８Ｖ信号問合せビットおよび１．２Ｖ信号問合せビットが多重されており、本実施の形態では、１．２Ｖ信号問合せビットに「１」（問合せあり）を設定する。
　このときスレーブ装置Ｉ／Ｆ部７２５は、図５（ｂ）に示すレスポンス１００４（Ｒ３）の１．２Ｖ信号応答ビットに「１」を設定し、ホスト装置Ｉ／Ｆ部７０４に送信する（１２０４）。
　なおスレーブ装置７２０が１．２Ｖ信号に対応していない場合、もしくは信号電圧確認コマンド１００３の１．２Ｖ信号問合せビットの値が「０」の場合の動作は、第１の実施の形態と同様である。
　上記一連の確認操作の後、ホスト装置Ｉ／Ｆ部７０４は、ＣＭＤライン１１３を介して電源・信号電圧切換確認コマンド１００５（ＣＭＤ１１）をスレーブ装置Ｉ／Ｆ部７２５に送信する。
　本実施の形態の電源・信号電圧切換確認コマンド１００５には、２ビットからなる電源電圧切換指示ビットと１ビットからなる信号電圧切換指示ビットを備えている。本実施の形態では、電源、信号いずれも１．２Ｖに切り換えるため、電源電圧切換指示ビットには「１０」（１．２Ｖ電源に切換）、信号電圧切換指示ビットには「１」（１．２Ｖ信号に変換）を設定する。なお、電源電圧切換指示ビットと異なり信号電圧切換指示ビットには「切換せず」を意味する値が定義されていない。これは従来技術では電源・信号電圧切換確認コマンド１００５（電源・信号電圧切換確認コマンド４０５も同様）は、１．８Ｖ信号に切り換えるために発行されるコマンドであり、従来のＳＤカードの仕様との一貫性を保つためである。仮に信号電圧を３．３Ｖで維持したまま電源電圧を変更したい場合は、信号電圧切換指示ビットを拡張して、「信号電圧切換せず」に相当する値を定義すればよい。
　電源・信号電圧切換確認コマンド１００５を受信したスレーブ装置Ｉ／Ｆ部７２５は、ＣＭＤライン１１３を介してレスポンス１００６（Ｒ１）をホスト装置Ｉ／Ｆ部７０４に送信する（１２０５）。
　以降の動作は、第１の実施形態においてホスト装置１００がＶＤＤ２ライン１１１を介して１．８Ｖ電源の供給を開始する代わりに、ホスト装置７００がＶＤＤ３ライン７１１を介して１．２Ｖ電源の供給を開始し、時刻ｔ６以降、ＣＬＫライン１１２、ＣＭＤライン１１３、ＤＡＴライン１１４の信号電圧が１．２Ｖになることを除けば、第１の実施形態と同様である。
　以上説明したように、本実施の形態では、電源および信号電圧をそれぞれ１．８Ｖより低い１．２Ｖに切り換えることにより、第１の実施の形態に比べてさらに消費電力を削減することが可能である。
　［補記］
　本発明にかかるスレーブ装置であるＳＤカードおよびｍｉｃｒｏＳＤカードは、起動直後は３．３Ｖの電源の供給を受け、ホスト機器からの切換指示でより低い電圧（１．８Ｖもしくは１．２Ｖ）を有する電源で駆動する。これは、従来のＳＤカードおよびｍｉｃｒｏＳＤカードに対応したホスト装置は３．３Ｖ電源のみ供給可能であることから、本発明のスレーブ装置が従来のホスト装置と接続された場合でも正しく動作して、互換性を維持するためである。
　本発明においては、スレーブ装置Ｉ／Ｆ部は、ＶＤＤ２ライン１１１を介して供給される１．８Ｖ電源、もしくはＶＤＤ３ライン７１１を介して供給される１．２Ｖ電源により駆動するものとした。ところでスレーブ装置Ｉ／Ｆ部は、少なくとも起動直後は３．３Ｖ信号を生成する必要がある。従って上記構成に代わり、ＶＤＤ１ライン１１０を介して供給される３．３Ｖ電源をスレーブ装置コントローラに供給する構成としてもよい。この場合、スレーブ装置コントローラ内に３．３Ｖ電源を１．８Ｖもしくは１．２Ｖに降圧するレギュレータを備え、タイミングに応じてスレーブ装置コントローラに直接入力される３．３Ｖ、もしくはレギュレータにより降圧された１．８Ｖもしくは１．２Ｖのいずれか、もしくは双方を電源として使用する方法を取ることもできる。なお、このような構成の場合は、スレーブ装置コントローラで、それぞれの電源島に対応した処理を実施することを考慮し、時刻ｔ５からｔ６までの最小時間をより長くすることが望ましい。
　さて、ＳＤカードには、従来のＳＤインターフェースに加えてＰＣＩｅバスを用いて通信可能なＳＤ　Ｅｘｐｒｅｓｓカードが存在する。図１３（ａ）はＳＤ　Ｅｘｐｒｅｓｓカードの端子配置を説明した図である。ＳＤ　Ｅｘｐｒｅｓｓカードでは、３．３Ｖ電源であるＶＤＤ１用端子（端子番号４）に加え、１．８Ｖ用電源であるＶＤＤ２用端子（端子番号１４）および１．２Ｖ用電源であるＶＤＤ３用端子（端子番号１８）を備えている。第１の実施の形態で説明したＳＤカード（図１３（ｂ））のＶＤＤ２用端子は、ＳＤ　Ｅｘｐｒｅｓｓカードのものと一致する。同様に第２の実施の形態で説明したＳＤカード（図１３（ｃ））のＶＤＤ３用端子は、ＳＤ　Ｅｘｐｒｅｓｓカードのものと一致する。従って本発明の実施の形態におけるホスト装置とＳＤカードの接続に必要なコネクタは、ＳＤ　Ｅｘｐｒｅｓｓカード用のものをそのまま流用することが可能である。このことは、本発明を実施するにあたり、新たなコネクタを製造する必要なないことを意味し、開発期間、費用の観点で大きなメリットがある。さらに本発明においては、図１３（ｄ）に示すようなＶＤＤ２用端子、ＶＤＤ３用端子双方を備え、１．８Ｖ電源、１．２Ｖ電源いずれでも動作するＳＤカードも利用可能であり、この場合もＳＤ　Ｅｘｐｒｅｓｓカード用のコネクタを使用することが可能である。
　同様に図１４に示すように、本発明のスレーブ装置がｍｉｃｒｏＳＤカードの場合（図１４（ｂ）、（ｃ）、（ｄ））であった場合でも、ＰＣＩｅバスに対応したｍｉｃｒｏＳＤ　Ｅｘｐｒｅｓｓカード用コネクタをそのまま流用可能であり、新規のコネクタの製造の手間を省くことができる。
　なお、本発明のＳＤカードもしくはｍｉｃｒｏＳＤカードにおいて、ＳＤ　ＥｘｐｒｅｓｓカードもしくはｍｉｃｒｏＳＤ　ＥｘｐｒｅｓｓカードのＶＳＳ（グランド）端子に相当する位置にＶＳＳ端子を追加することが可能である。ＳＤカードの場合、図１３（ａ）および（ｅ）に示すように、ＳＤ　Ｅｘｐｒｅｓｓカードにおいて端子番号が１０、１３、１７の端子はＶＳＳ端子であることから、本発明のＳＤカード（図１３の（ｂ）、（ｃ）、（ｄ））に端子番号１０または１３または１７に相当する１個以上の端子をＶＳＳ端子として追加してもよい。
　同様にｍｉｃｒｏＳＤカードの場合、図１４（ａ）および（ｅ）に示すように、ｍｉｃｒｏＳＤ　Ｅｘｐｒｅｓｓカードにおいて端子番号が１０、１３、１６の端子はＶＳＳ端子であることから、本発明のｍｉｃｒｏＳＤカード（図１４の（ｂ）、（ｃ）、（ｄ））に端子番号１０または１３または１６に相当する１個以上の端子をＶＳＳ端子として追加してもよい。
　なお本発明のスレーブ装置において、バックエンドモジュールはフラッシュメモリであるとして説明したが、フラッシュメモリ以外にも、外部と無線通信を行うための無線通信モジュールとしても同様の効果が得られる。バックエンドモジュールとして無線通信モジュールを実装しているスレーブ装置の例としてＳＤＩＯカードがある。
　なお本発明においては、電源電圧確認と信号電圧確認を別のコマンドで実施していたが、これらを１つのコマンドで実施しても構わない。
　また本発明では、電圧切換後（図４もしくは図１０のｔ６以降）の電源電圧および信号電圧が等しい場合について説明したが、例えば電圧切換後の電源電圧が１．８Ｖ、信号電圧が１．２Ｖのように両者が異なっていてもよい。
　本開示は、ＳＤカード、ｍｉｃｒｏＳＤカードをはじめとするスレーブ装置と、上記スレーブ装置を制御するホスト装置、およびこれらホスト装置、スレーブ装置から構成されるホスト－スレーブシステムに適用することができる。
　１００　ホスト装置
　１０１　第１電源供給部
　１０２　第２電源供給部
　１０３　ホスト装置コントローラ
　１０４　ホスト装置Ｉ／Ｆ部
　１０５　ＲＯＭ
　１０６　第１ＳＷ
　１０７　第２ＳＷ
　１１０　ＶＤＤ１ライン
　１１１　ＶＤＤ２ライン
　１１２　ＣＬＫライン
　１１３　ＣＭＤライン
　１１４　ＤＡＴライン
　１２０　スレーブ装置
　１２１　レギュレータ
　１２２　スレーブ装置コントローラ
　１２３　バックエンドモジュール
　１２４　バックエンドバス
　１２５　スレーブ装置Ｉ／Ｆ部
　１２６　ＲＯＭ
　１２７　レジスタ
　４０１　電源電圧確認コマンド
　４０２　レスポンス
　４０３　信号電圧確認コマンド
　４０４　レスポンス
　４０５　電源・信号電圧切換確認コマンド
　４０６　レスポンス
　７００　ホスト装置
　７０２　第３電源供給部
　７０３　ホスト装置コントローラ
　７０４　ホスト装置Ｉ／Ｆ部
　７０７　第３ＳＷ
　７１１　ＶＤＤ３ライン
　７２０　スレーブ装置
　７２１　レギュレータ
　７２２　スレーブ装置コントローラ
　７２３　バックエンドモジュール
　７２５　スレーブ装置Ｉ／Ｆ部
　１００１　電源電圧確認コマンド
　１００２　レスポンス
　１００３　信号電圧確認コマンド
　１００４　レスポンス
　１００５　電源・信号電圧切換確認コマンド
　１００６　レスポンス

Claims (6)

  1. 　少なくとも第１の電源線、第２の電源線および複数の信号線を介してスレーブ装置と接続されるホスト装置であって、
    　前記第１の電源線を介して第１の電圧を有する電力を前記スレーブ装置に供給し、
    　前記信号線を介して前記スレーブ装置が前記第１の電圧より低い第２の電圧を有する電力入力に対応しているかの確認を、前記スレーブ装置に対して指示し、
    　前記スレーブ装置が前記第２の電圧を有する電力入力に対応しているとき、前記信号線を介して前記スレーブ装置に対して電圧切換を指示し、
    　前記電圧切換を指示したことに対し前記スレーブ装置から正常な応答を受けたとき、前記第２の電源線を介して前記第２の電圧を有する電力を前記スレーブ装置に供給し、
    　前記第１の電源線を介して前記第１の電圧を有する電力を前記スレーブ装置に供給することを停止するホスト装置。
  2. 　前記ホスト装置は、前記スレーブ装置が前記第２の電圧を有する電力入力に対応しているかの確認を指示し、前記電圧切換を指示するために、前記信号線を介して所定の値を有するコマンドを前記スレーブ装置に送信する請求項１に記載のホスト装置。
  3. 　少なくとも第１の電源線、第２の電源線および複数の信号線を介してホスト装置と接続されるスレーブ装置であって、
    　前記ホスト装置から前記第１の電源線を介して第１の電圧を有する電力の供給を受け、
    　前記ホスト装置より、前記信号線を介して前記スレーブ装置が前記第１の電圧より低い第２の電圧を有する電力入力に対応しているかの確認の指示を受けたとき、前記信号線を介して前記ホスト装置に応答し、
    　前記ホスト装置より、前記信号線を介して電圧切換の指示を受けたとき、前記信号線を介して正常な応答を前記ホスト装置に送信するスレーブ装置。
  4. 　前記スレーブ装置は、前記ホスト装置に応答し、前記正常な応答を前記ホスト装置に送信するために、前記信号線を介して所定の値を有するレスポンスを前記ホスト装置に送信する請求項３に記載のスレーブ装置。
  5. 　ホスト装置と、
    　少なくとも第１の電源線、第２の電源線および複数の信号線を介して前記ホスト装置と接続されたスレーブ装置と、を備えるホスト－スレーブシステムであって、
    　前記ホスト装置は、前記第１の電源線を介して第１の電圧を有する電力を前記スレーブ装置に供給し、
    　前記ホスト装置は、前記信号線を介して前記スレーブ装置が前記第１の電圧より低い第２の電圧を有する電力入力に対応しているかの確認を、前記スレーブ装置に対して指示し、
    　前記スレーブ装置は、前記第２の電圧を有する電力入力に対応しているかの確認の指示を受けたとき、前記信号線を介して前記ホスト装置に応答し、
    　前記スレーブ装置が前記第２の電圧を有する電力入力に対応しているとき、前記ホスト装置は、前記信号線を介して前記スレーブ装置に対して電圧切換を指示し、
    　前記スレーブ装置は、前記ホスト装置より前記信号線を介して前記電圧切換を指示されたとき、前記信号線を介して正常な応答を前記ホスト装置に送信し、
    　前記ホスト装置は、前記スレーブ装置から前記正常な応答を受けたとき、前記第２の電源線を介して前記第２の電圧を有する電力を前記スレーブ装置に供給し、
    　前記ホスト装置は、前記第１の電源線を介して前記第１の電圧を有する電力を前記スレーブ装置に供給することを停止するホスト－スレーブシステム。
  6. 　前記ホスト装置は、前記スレーブ装置が前記第２の電圧を有する電力入力に対応しているかの確認を指示し、前記電圧切換を指示するために、前記信号線を介して所定の値を有するコマンドを前記スレーブ装置に送信し、
    　前記スレーブ装置は、前記ホスト装置に応答し、前記正常な応答を前記ホスト装置に送信するために、前記信号線を介して所定の値を有するレスポンスを前記ホスト装置に送信する請求項５に記載のホスト－スレーブシステム。
PCT/JP2023/002134 2022-02-22 2023-01-24 ホスト装置、スレーブ装置およびホスト－スレーブシステム WO2023162555A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022025198 2022-02-22
JP2022-025198 2022-02-22

Publications (1)

Publication Number Publication Date
WO2023162555A1 true WO2023162555A1 (ja) 2023-08-31

Family

ID=87765484

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/002134 WO2023162555A1 (ja) 2022-02-22 2023-01-24 ホスト装置、スレーブ装置およびホスト－スレーブシステム

Country Status (1)

Country Link
WO (1) WO2023162555A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003263245A (ja) * 2002-03-07 2003-09-19 Fuji Xerox Co Ltd Ｕｓｂ装置
JP2011182020A (ja) * 2010-02-26 2011-09-15 Konica Minolta Business Technologies Inc 操作装置
JP2020187768A (ja) * 2015-11-16 2020-11-19 キオクシア株式会社 ホスト機器および拡張デバイス
JP2021071755A (ja) * 2019-10-29 2021-05-06 レノボ・シンガポール・プライベート・リミテッド 情報処理装置、及び電源制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003263245A (ja) * 2002-03-07 2003-09-19 Fuji Xerox Co Ltd Ｕｓｂ装置
JP2011182020A (ja) * 2010-02-26 2011-09-15 Konica Minolta Business Technologies Inc 操作装置
JP2020187768A (ja) * 2015-11-16 2020-11-19 キオクシア株式会社 ホスト機器および拡張デバイス
JP2021071755A (ja) * 2019-10-29 2021-05-06 レノボ・シンガポール・プライベート・リミテッド 情報処理装置、及び電源制御方法

Similar Documents

Publication Publication Date Title
US10235312B2 (en) Memory system and host device that maintain compatibility with memory devices under previous standards and/or versions of standards
US10198191B2 (en) Memory card and host device thereof
US8923088B2 (en) Solid state storage device with sleep control circuit
JP4653960B2 (ja) メモリカードおよび不揮発性メモリ混載マイコン
US8040749B2 (en) Flash memory controller utilizing multiple voltages and a method of use
JP5789759B2 (ja) 情報処理装置、不揮発性記憶装置、情報処理システム及び不揮発性メモリコントローラ
US20070108300A1 (en) Removable memory cards including USB and other controllers, connectors, and methods of operating same
JP2003091703A (ja) カード装置
US7203104B2 (en) Voltage detection circuit control device, memory control device with the same, and memory card with the same
US11360676B2 (en) Memory system
US7475165B2 (en) Semiconductor data storage apparatus
CN100399412C (zh) Lcd模块接口装置及方法
JP2008293096A (ja) メモリインタフェースおよびメモリシステム
WO2023162555A1 (ja) ホスト装置、スレーブ装置およびホスト－スレーブシステム
US8533364B2 (en) Apparatus that prevent a malfunction of the circuit and reduce power consumption
JP6620313B2 (ja) ホスト装置、スレーブ装置及びリムーバブルシステム
CN103135730A (zh) 电源控制器及电源控制方法
JP4158935B2 (ja) メモリカード用入出力装置及びその制御方法
JP7450143B2 (ja) スレーブ装置、ホスト装置
WO2007142863A2 (en) Voltage stabilizer memory module
JP2007066101A (ja) メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム
CN117194314A (zh) 控制芯片及其工作方法、多设备系统及其工作方法
WO2016132733A1 (ja) ホスト装置、スレーブ装置、インターフェイス半導体装置及びリムーバブルシステム
JP2016081099A (ja) ホスト装置、スレーブ装置、インターフェイス半導体装置及びリムーバブルシステム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23759561

Country of ref document: EP

Kind code of ref document: A1