CN117194314A - 控制芯片及其工作方法、多设备系统及其工作方法 - Google Patents
控制芯片及其工作方法、多设备系统及其工作方法 Download PDFInfo
- Publication number
- CN117194314A CN117194314A CN202311078494.0A CN202311078494A CN117194314A CN 117194314 A CN117194314 A CN 117194314A CN 202311078494 A CN202311078494 A CN 202311078494A CN 117194314 A CN117194314 A CN 117194314A
- Authority
- CN
- China
- Prior art keywords
- kernel
- program
- control chip
- external interface
- initialization module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000015654 memory Effects 0.000 claims description 31
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
Abstract
本发明提供一种控制芯片及其工作方法、多设备系统及其工作方法,该控制芯片包括内核、初始化模块、程序寄存器和外部接口,初始化模块与内核电连接,外部接口通过程序寄存器与内核电连接;初始化模块对内核进行初始化后,内核通过外部接口读取内核所需运行程序。该控制芯片的工作方法包括:初始化模块对内核进行初始化;完成初始化后,检测外部接口的接口信号;当内核根据接口信号确认获取到任意程序运行指令时,通过外部接口获取内核所需运行程序并运行程序运行指令。应用本发明的控制芯片可节省晶元面积,降低功耗,并提高程序可灵活性。
Description
技术领域
本发明涉及控制芯片技术领域,具体的,涉及一种控制芯片,还涉及该控制芯片的控制方法,还涉及应用该控制芯片的多设备系统,还涉及该多设备系统的控制方法。
背景技术
微控制器MCU芯片因为价格便宜,可软件编程,有丰富的外设接口,面积小、功耗低等特点,广泛的用于嵌入式系统、各种电子产品当中。
如图1所示,目前的微控制器MCU普遍的架构包括内核1、非易失存储器2、随机存取机器3和程序寄存器4等。微控制器MCU在运行时,程序寄存器地址累加或者根据程序而跳转,读取非易失存储器NVM(例如,flash、EEPROM等存储器)中的程序、数据,然后执行程序里的指令。
在这种架构下,通常程序一直在运行,于是微控制器MCU会耗费很大的功耗,包括存储器本身的功耗和逻辑电路的功耗。而且,程序通常是在芯片销售前就由厂家烧录好,所以不能现场改变。另外,通常程序、数据存储器会占用较大的面积,有时候会达到整个晶元的面积的一半,所以会增加成本。
因此,需要考虑更加优化的微控制器芯片结构。
发明内容
本发明的第一目的是提供一种可节省晶元面积,降低功耗,提高程序可灵活性的控制芯片。
本发明的第二目的是提供一种可节省晶元面积,降低功耗,提高程序可灵活性的控制芯片的工作方法。
本发明的第三目的是提供一种可节省晶元面积,降低功耗,提高程序可灵活性的多设备系统。
本发明的第四目的是提供一种可节省晶元面积,降低功耗,提高程序可灵活性的多设备系统的工作方法。
为了实现上述第一目的,本发明提供的控制芯片包括内核、初始化模块、程序寄存器和外部接口,初始化模块与内核电连接,外部接口通过程序寄存器与内核电连接;初始化模块对内核进行初始化后,内核通过外部接口读取内核所需运行程序。
由上述方案可知,本发明的控制芯片通过设置初始化模块用于对内核进行初始化,初始化模块对内核进行初始化后,内核通过外部接口读取内核所需运行程序,从而无需在控制芯片存储运行程序,减少存储空间的占用,节省晶元面积,同时利用运行程序由外部输入,可便于随时更改程序,提高程序可灵活性。
进一步的方案中,初始化模块为用于内核初始化的逻辑电路模块。
由此可见,通过设置逻辑电路模块用于内核初始化,可减少存储器的设置,进一步减少存储空间的占用。
进一步的方案中,初始化模块为存储有初始化程序的存储器。
由此可见,利用存储有初始化程序的存储器作为初始化模块,可满足现有主控芯片架构的改进,减少存储空间。
进一步的方案中,控制芯片还包括通路选择器,通路选择器的第一输入端与外部接口电连接,通路选择器的第二输入端与存储器的输出端电连接,通路选择器的公共端与程序寄存器的输入端电连接。
由此可见,通过设置通路选择器用于选择导通外部接口或存储器与内核进行通信,可切换内核的控制权。
进一步的方案中,外部接口为所需运行程序的专用接口或所需运行程序与其他应用共用的接口。
由此可见,外部接口为所需运行程序的专用接口,可简化程序设置,无需地址跳转指针指令。外部接口为所需运行程序与其他应用共用的接口,可提高接口利用率。
为了实现本发明的第二目的,本发明提供的控制芯片的工作方法包括:初始化模块对内核进行初始化;完成初始化后,检测外部接口的接口信号;当内核根据接口信号确认获取到任意程序运行指令时,通过外部接口获取内核所需运行程序并运行程序运行指令。
由上述方案可知,本发明的控制芯片通过设置初始化模块用于对内核进行初始化,初始化模块对内核进行初始化后,内核根据接口信号确认获取到任意程序运行指令时,通过外部接口获取内核所需运行程序并运行程序运行指令,从而无需在控制芯片存储运行程序,减少存储空间的占用,节省晶元面积,同时利用运行程序由外部输入,可便于随时更改程序,提高程序可灵活性。
进一步的方案中,检测外部接口的接口信号的步骤后,还包括:若未获取到任意程序运行指令或者程序运行指令运行完毕,则进入预设低功耗状态。
由此可见,未获取到任意程序运行指令时或者程序运行指令运行完毕后,进入预设低功耗状态,除检测接口信号的电路在工作外,其他电路可以进入待机状态,从而降低功耗。
进一步的方案中,方法还包括:在初始化模块对内核进行初始化时,控制通路选择器仅导通通路选择器的第二输入端与存储器的输出端之间的通路;在完成初始化模块对内核进行初始化后,控制通路选择器仅导通通路选择器的第一输入端与外部接口之间的通路。
由此可见,通过设置通路选择器用于选择导通外部接口或存储器与内核进行通信,可切换内核的控制权。
为了实现本发明的第三目的,本发明提供的多设备系统包括主设备和至少一个从设备,主设备与所有从设备通信连接;从设备包括主控芯片,主控芯片应用上述的主控芯片。
为了实现本发明的第四目的,本发明提供的多设备系统的工作方法包括:初始化模块对内核进行初始化;完成初始化后,检测外部接口的接口信号;当内核根据接口信号确认获取到任意程序运行指令时,通过外部接口从主设备中获取内核所需运行程序并运行程序运行指令。
附图说明
图1是现有控制芯片的电路原理框图。
图2是本发明控制芯片第一实施例的电路原理框图。
图3是本发明控制芯片第二实施例的电路原理框图。
图4是本发明多设备系统实施例的电路原理框图。
以下结合附图及实施例对本发明作进一步说明。
具体实施方式
控制芯片第一实施例:
如图2所示,本实施例中,控制芯片包括内核10、初始化模块、程序寄存器30、外部接口40和随机存取存储器50,初始化模块与内核10电连接,外部接口40通过程序寄存器30与内核10电连接。初始化模块对内核10进行初始化后,内核10通过外部接口读取内核10所需运行程序。本实施例中,初始化模块为用于内核10初始化的逻辑电路模块20,逻辑电路模块20可根据内核10初始化所需要电路结构设置,此为本领域技术人员所公知的技术,在此不再赘述。逻辑电路模块20包括逻辑电路模块20配置LDO电源、OSC震荡频率、初始化IO、读系统信息等逻辑电路。外部接口40为所需运行程序的专用接口或所需运行程序与其他应用共用的接口,外部接口40用于连接存储有或产生内核10所需运行程序的外部设备。随机存取存储器50用于暂存运算过程中的数据。
本实施例的控制芯片在工作时,首先,逻辑电路模块20对内核10进行初始化。内核10的系统需要初始化才进入主程序运行的状态,因此,逻辑电路模块20对内核10进行初始化。完成初始化后,检测外部接口40的接口信号。内核10通过不断检测外部接口40的接口信号,以便判断外部接口40输入的信号。当内核10根据接口信号确认获取到任意程序运行指令时,通过外部接口40获取内核10所需运行程序并运行程序运行指令。根据程序运行指令要求,可通过外部接口40继续接收数据或者发送数据,也可以返回控制芯片的状态信息。在检测外部接口40的接口信号时,若未获取到任意程序运行指令或者程序运行指令运行完毕,则进入预设低功耗状态。进入预设低功耗状态时,除检测接口信号的电路在工作外,其他电路可以进入待机状态,从而降低功耗。
控制芯片可以是打印机墨盒或粉盒等耗材控制芯片。
控制芯片第二实施例:
如图3所示,本实施例中,控制芯片包括内核100、非易失存储器200、程序寄存器300、外部接口400、通路选择器500和随机存取存储器600,非易失存储器200与内核100电连接,通路选择器500的第一输入端与外部接口400电连接,通路选择器500的第二输入端与非易失存储器200的输出端电连接,通路选择器500的公共端与程序寄存器300的输入端电连接,程序寄存器300与内核100电连接。
本实施例中,初始化模块为存储有初始化程序的非易失存储器200,用于对内核100进行初始化。非易失存储器200包括ROM存储器或NVM存储器。初始化操作包括非易失存储器200配置LDO电源、OSC震荡频率、初始化IO、读系统信息等初始化操作。外部接口400为所需运行程序的专用接口或所需运行程序与其他应用共用的接口,外部接口400用于连接存储有或产生内核100所需运行程序的外部设备。通路选择器500可选择切换外部接口400或非易失存储器200与内核100进行通信,随机存取存储器600用于暂存运算过程中的数据。
本实施例的控制芯片在工作时,首先,内核100获取非易失存储器200中的初始化程序对内核100进行初始化。内核100的系统需要初始化才进入主程序运行的状态,因此,内核100获取非易失存储器200中的初始化程序对内核100进行初始化。完成初始化后,检测外部接口400的接口信号。内核100通过不断检测外部接口400的接口信号,以便判断外部接口400输入的信号。当内核100根据接口信号确认获取到任意程序运行指令时,通过外部接口400获取内核100所需运行程序并运行程序运行指令。根据程序运行指令要求,可通过外部接口400继续接收数据或者发送数据,也可以返回控制芯片的状态信息。
本实施例中,在初始化模块对内核100进行初始化时,控制通路选择器500仅导通通路选择器500的第二输入端与非易失存储器200的输出端之间的通路。在完成初始化模块对内核100进行初始化后,控制通路选择器500仅导通通路选择器500的第一输入端与外部接口400之间的通路。
本实施例中,在检测外部接口400的接口信号时,若未获取到任意程序运行指令或者程序运行指令运行完毕,则进入预设低功耗状态。进入预设低功耗状态时,除检测接口信号的电路在工作外,其他电路可以进入待机状态,从而节省功耗。
多设备系统实施例:
如图4所示,本实施例中,多设备系统包括主设备5和至少一个从设备6,主设备5与所有从设备6通信连接。从设备6包括主控芯片,主控芯片应用上述主控芯片第一实施例或主控芯片第二实施例中的主控芯片。每一个从设备6的类型可以不同,主设备5可以是带有非易失存储器放置程序的主控芯片,也可以是一个ASIC芯片。主设备5中存储有或者可生成各个主控芯片的内核所需的运行程序。多设备系统可以是打印机系统或者其他电脑系统。从设备6的数量可根据实际需要设置,本实施例为四个。
本实施例中,多设备系统在工作时,主控芯片的工作方法与上述主控芯片第一实施例或主控芯片第二实施例中主控芯片的工作方法相同,在此不再赘述。
由上述可知,本发明的控制芯片通过设置初始化模块用于对内核进行初始化,初始化模块对内核进行初始化后,内核通过外部接口读取内核所需运行程序,从而无需在控制芯片存储运行程序,减少存储空间的占用,节省晶元面积,降低芯片功耗,同时利用运行程序由外部输入,可便于随时更改程序,提高程序可灵活性。
需要说明的是,以上仅为本发明的优选实施例,但发明的设计构思并不局限于此,凡利用此构思对本发明做出的非实质性修改,也均落入本发明的保护范围之内。
Claims (10)
1.一种控制芯片,其特征在于:包括内核、初始化模块、程序寄存器和外部接口,所述初始化模块与所述内核电连接,所述外部接口通过所述程序寄存器与所述内核电连接;
所述初始化模块对所述内核进行初始化后,所述内核通过所述外部接口读取所述内核所需运行程序。
2.根据权利要求1所述的控制芯片,其特征在于:
所述初始化模块为用于所述内核初始化的逻辑电路模块。
3.根据权利要求1所述的控制芯片,其特征在于:
所述初始化模块为存储有初始化程序的存储器。
4.根据权利要求3所述的控制芯片,其特征在于:
所述控制芯片还包括通路选择器,所述通路选择器的第一输入端与所述外部接口电连接,所述通路选择器的第二输入端与所述存储器的输出端电连接,所述通路选择器的公共端与所述程序寄存器的输入端电连接。
5.根据权利要求1至4任一项所述的控制芯片,其特征在于:
所述外部接口为所需运行程序的专用接口或所需运行程序与其他应用共用的接口。
6.一种控制芯片的工作方法,其特征在于:所述控制芯片包括内核、初始化模块、程序寄存器和外部接口,所述初始化模块与所述内核电连接,所述外部接口通过所述程序寄存器与所述内核电连接;
所述方法包括:
所述初始化模块对所述内核进行初始化;
完成初始化后,检测所述外部接口的接口信号;
当所述内核根据所述接口信号确认获取到任意程序运行指令时,通过所述外部接口获取所述内核所需运行程序并运行所述程序运行指令。
7.根据权利要求6所述的控制芯片的工作方法,其特征在于:
检测所述外部接口的接口信号的步骤后,还包括:
若未获取到任意所述程序运行指令或者所述程序运行指令运行完毕,则进入预设低功耗状态。
8.根据权利要求6或7所述的控制芯片的工作方法,其特征在于:所述初始化模块为存储有初始化程序的存储器,所述控制芯片还包括通路选择器,所述通路选择器的第一输入端与所述外部接口电连接,所述通路选择器的第二输入端与所述存储器的输出端电连接,所述通路选择器的公共端与所述程序寄存器的输入端电连接;
所述方法还包括:
在所述初始化模块对所述内核进行初始化时,控制所述通路选择器仅导通所述通路选择器的第二输入端与所述存储器的输出端之间的通路;
在完成所述初始化模块对所述内核进行初始化后,控制所述通路选择器仅导通所述通路选择器的第一输入端与所述外部接口之间的通路。
9.一种多设备系统,包括主设备和至少一个从设备,所述主设备与所有从设备通信连接;所述从设备包括主控芯片,其特征在于:
所述主控芯片应用权利要求1至5任一项所述的主控芯片;
所述主设备与所述外部接口电连接。
10.一种多设备系统的工作方法,应用于权利要求9所述的多设备系统的从设备,其特征在于:
所述方法包括:
所述初始化模块对所述内核进行初始化;
完成初始化后,检测所述外部接口的接口信号;
当所述内核根据所述接口信号确认获取到任意程序运行指令时,通过所述外部接口从所述主设备中获取所述内核所需运行程序并运行所述程序运行指令。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311078494.0A CN117194314A (zh) | 2023-08-24 | 2023-08-24 | 控制芯片及其工作方法、多设备系统及其工作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311078494.0A CN117194314A (zh) | 2023-08-24 | 2023-08-24 | 控制芯片及其工作方法、多设备系统及其工作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117194314A true CN117194314A (zh) | 2023-12-08 |
Family
ID=89004410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311078494.0A Pending CN117194314A (zh) | 2023-08-24 | 2023-08-24 | 控制芯片及其工作方法、多设备系统及其工作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117194314A (zh) |
-
2023
- 2023-08-24 CN CN202311078494.0A patent/CN117194314A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11922022B2 (en) | Method for transferring data on a memory card in synchronism with a rise edge and a fall edge of a clock signal | |
US6801956B2 (en) | Arrangement with a microprocessor | |
KR100630827B1 (ko) | 동기형 반도체 기억장치 모듈 및 그 제어방법, 정보기기 | |
US6888733B2 (en) | Multiple chip system including a plurality of non-volatile semiconductor memory devices | |
CN105474319A (zh) | 用于配置混合存储器模块的存储器的i/o的设备及方法 | |
KR100390058B1 (ko) | 주국과적어도하나의종국을갖는통신시스템 | |
US8090898B2 (en) | Nonvolatile memory system and method of decentralizing the peak current in a nonvolatile memory system | |
US20070038795A1 (en) | Asynchronous bus interface and processing method thereof | |
KR20080078977A (ko) | Mmc 또는 sd 프로토콜을 사용하는 다수의 메모리장치들을 인터페이스하는 방법 및 시스템 | |
US8416639B2 (en) | Multi-chip package and method of operating the same | |
CN112099856B (zh) | 嵌入式系统及系统的启动方法 | |
CN111421961B (zh) | 一种能够实现耗材芯片快速上电快速存储的方法及耗材盒 | |
CN117194314A (zh) | 控制芯片及其工作方法、多设备系统及其工作方法 | |
US7370810B2 (en) | Semiconductor device and memory card having the same | |
KR100842403B1 (ko) | 메모리 모듈 및 메모리 모듈 시스템 | |
JP2005234935A (ja) | 情報記憶装置 | |
EP3891594B1 (en) | Memory control system with a sequence processing unit | |
CN202049755U (zh) | 一种可编程器件 | |
CN101807148B (zh) | 电脑系统与其主机板上的存储器电路和开机方法 | |
CN101904081A (zh) | 用于专用集成电路核的多调压器电源递送系统 | |
US20050149648A1 (en) | Multi-purpose IO system | |
KR20060084183A (ko) | 스마트 카드와 메모리 카드간의 멀티 인터페이스 카드용리셋 제어 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |