JP2005234935A - 情報記憶装置 - Google Patents

Abstract

【課題】 同一のコントローラによって外部アナログモジュールと内部アナログモジュールとに対応することにより、生産コストを大幅に削減する。
【解決手段】 情報処理システム１におけるコントローラ４には、ヒューズＦ１〜Ｆ６からなる切り替え部１３〜１５が設けられている。これらヒューズＦ１〜Ｆ６を任意に切断し、外部アナログモジュール（外部電源回路５、外部電源監視回路６、クロック発生素子７）と内部アナログモジュール（内部電源回路１０、内部電源監視回路１１、自励発振回路１２）との切り替えを行う。たとえば、コントローラ４などに外部電源回路５が生成した内部電源電圧Ｖｄｄ１を供給する際には、ヒューズＦ２を切断する。このように、インターリーブ動作を用いる際には、外部アナログモジュールを選択するなど目的に応じて対応することができる。
【選択図】 図３

Description

本発明は、情報記憶装置における低コスト化技術に関し、特に、不揮発性メモリを用いたメモリカードにおけるコストダウンに適用して有効な技術に関するものである。

パーソナルコンピュータや多機能端末機などの外部記憶メディアとして、たとえば、ＣＦ（Ｃｏｍｐａｃｔ Ｆｌａｓｈ）カード、スマートメディア、メモリスティックやマルチメディアカードなどの情報記憶装置が広く知られている。

一般に、情報記憶装置では、目的に応じて、廉価品、標準品、および信頼性をより向上させ、または付加価値を高めた高信頼性品／高付加価値品などが用意される。たとえば、廉価品では、電源回路、クロック発生回路、および電源監視回路などアナログモジュールが予めコントローラに搭載されており、低コスト化を図っている。

一方、高信頼性品の情報記憶装置では、電源回路、クロック発生回路、および電源監視回路などをコントローラに搭載せずに外付けの外部アナログモジュールとし、信頼性をより向上させる構成となっている。

さらに、標準品の情報記憶装置では、電源回路、クロック発生回路、および電源監視回路などのうち、一部をコントローラに搭載し内部アナログモジュールとし、残りを外付けの外部アナログモジュールとすることで、コストと信頼性のバランスを取るような構成となっている。

なお、この種の不揮発性半導体メモリにおける電源回路について詳しく述べてある例としては、たとえば、複数種類の内部電圧を形成するものや（特許文献１）、書込み電圧パルス幅などに対するトリミング手段を有したもの（特許文献２）などがある。
特開平０７−１７６６９８号公報 特開平１０−１０６２７６号公報

ところが、上記のような記憶装置における設計技術では、次のような問題点があることが本発明者により見い出された。

すなわち、高信頼性品と標準品、廉価品とでは、コントローラの構成が異なるために、それぞれに対応するようにコントローラの半導体チップも異なる品種を生産しなければならないことになる。同様に、品種の異なるコントローラを搭載するためには、異なる品種のプリント配線基板が必要となる。

そのため、設計コストが大きくなるばかりでなく、生産管理が複雑となり、生産コストも大きくなってしまうという問題がある。

本発明の目的は、同一のコントローラによって外部アナログモジュールと内部アナログモジュールとに対応することにより、生産コストを大幅に削減することができる情報記憶装置を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明は、１つ以上の半導体メモリと、動作プログラムに基づいて１つ以上の半導体メモリに格納されたデータを読み出し、所定の処理やデータの書き込み動作指示などを行う情報処理部と、該情報処理部に外部接続された外部アナログモジュールとを備えた情報記憶装置であって、情報処理部は、内部アナログモジュールと、該内部アナログモジュール、および外部アナログモジュールのイネーブル／ディスエーブルの設定を行う切り替え部とを有したものである。

また、本願のその他の発明の概要を簡単に示す。

本発明は、１つ以上の半導体メモリと、動作プログラムに基づいて１つ以上の半導体メモリに格納されたデータを読み出し、所定の処理やデータの書き込み動作指示などを行う情報処理部と、該情報処理部に外部接続された外部アナログモジュールとを備えた情報記憶装置であって、情報処理部は、内部アナログモジュールと、該内部アナログモジュール、および外部アナログモジュールのイネーブル／ディスエーブルの設定を行う切り替え部とを有し、該切り替え部は、半導体メモリの動作モードに応じて、イネーブル／ディスエーブルの切り替え制御を行うものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

（１）外部アナログモジュールと内部アナログモジュールとを情報記憶装置の動作状況に応じてフレキシブルに切り替えることができるので、該情報記憶装置の信頼性を大幅に向上させることができる。

（２）同一の情報処理部によって外部アナログモジュールと内部アナログモジュールとに対応することができるので、情報記憶装置の製造コスト、ならびに生産管理コストを大幅に低減することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

図１は、本発明の一実施の形態による情報処理システムのブロック図、図２は、図１の情報処理システムに設けられたコントローラにおける外部接続端子のレイアウトの概略を示した説明図、図３は、図１の情報処理システムにおけるコントローラの切り替え部にヒューズを用いた際の一例を示す説明図、図４は、図１の情報処理システムにおけるコントローラの切り替え部をセレクタによって構成した際の一例を示す説明図、図５は、図４の情報処理システムにおける動作を示すフローチャート、図６は、図５の処理によって内部アナログモジュールが選択された際のコントローラの説明図、図７は、図２のコントローラにおけるアナログモジュール専用端子の選択制御信号の処理を説明する図、図８は、図５の処理によって外部アナログモジュールが選択された際のコントローラの説明図、図９は、図１の情報処理システムにおける情報記録媒体の接続数によって内部モジュールと外部モジュールとを切り替える際の一例を示す説明図、図１０は、図９の情報処理システムにおける動作を示すフローチャート、図１１は、図１の情報処理システムにおけるコントローラが内部電源電圧の電流レベルによってセレクタを切り替え制御する場合の一例を示す説明図、図１２は、図１の情報処理システムにおけるコントローラが内部電源電圧の電圧レベルによってセレクタを切り替え制御する場合の一例を示す説明図、図１３は、図１の情報処理システムにおけるコントローラが電源電圧の電流レベルによってセレクタを切り替え制御する場合の一例を示す説明図、図１４は、図１の情報処理システムにおけるコントローラが電源電圧の電圧レベルによってセレクタを切り替え制御する場合の一例を示す説明図、図１５は、図１の情報処理システムにおける電源ＯＮ後の電源電圧、および内部電源電圧における電流値／電圧値の変化の一例を示したタイミングチャート、図１６は、図１１の情報処理システムにおけるコントローラの処理を示すフローチャート、図１７は、図１２の情報処理システムにおけるコントローラの処理を示すフローチャート、図１８は、図１３の情報処理システムにおけるコントローラの処理を示すフローチャート、図１９は、図１４の情報処理システムにおけるコントローラの処理を示すフローチャート、図２０は、図１の情報処理システムにおけるコントローラがホストのコマンドに基づいてセレクタを切り替え制御する場合の一例を示す説明図、図２１は、図２０の情報処理システムにおける処理を示すフローチャート、図２２は、図１の情報処理システムにおけるホストが直接セレクタの切り替え制御を行う際の説明図、図２３は、図２２の情報処理システムにおける処理を示すフローチャート、図２４は、図１の情報処理システムが温度検出によってセレクタの切り替え制御を行う際の説明図、図２５は、図２４の情報処理システムにおける処理を示すフローチャートである。

本実施の形態において、情報処理システム１は、図１に示すように、ホスト（情報処理装置）２、および情報記憶装置３から構成されている。ホスト２は、パーソナルコンピュータや多機能端末機などの情報処理装置からなる。

情報記憶装置３は、ホスト２の外部記憶メディアとして用いられるメモリカードからなる。情報記憶装置３は、コントローラ（情報処理部）４、外部電源回路（外部アナログモジュール）５、外部電源監視回路（外部アナログモジュール）６、クロック発生素子（外部アナログモジュール、外部クロック発振回路）７、および情報記録媒体（半導体メモリ）８から構成されている。

情報記録媒体８は、たとえば、フラッシュメモリ（ＦＬＡＳＨ ＥＥＰＲＯＭ）などの半導体メモリからなる。ここでは、情報記録媒体８が１つ設けられた構成としたが、該情報記録媒体８は複数個であってもよい。

なお、情報記録媒体８は、前述したフラッシュメモリ以外であってもよく、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｒｏｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などのデータを記憶できるメモリであれば何でもよい。また、本発明の実施の形態では、コントローラと半導体メモリとを分離しているが、その２つおよび周辺部品を１つにした混載半導体としてもよい。

コントローラ４は、動作プログラムに基づいて情報記録媒体８に格納されたプログラムやデータなどを読み出し、所定の処理やデータの書き込み動作指示などを行う。コントローラ４には、外部電源回路５、外部電源監視回路６、ならびにクロック発生素子７などがそれぞれ外部接続されている。

外部電源回路５は、たとえば、電源ＩＣからなり、ホスト２などから供給される電源電圧ＶＣＣから、内部電源電圧Ｖｄｄ１を生成する。外部電源監視回路６は、いわゆるリセットＩＣであり、内部電源電圧Ｖｄｄ１、または後述する内部電源電圧Ｖｄｄ２を監視し、ある電圧以下になるとリセット信号を発生する。

クロック発生素子７は、たとえば、水晶発振子などからなり、コントローラ４のシステムクロックとなるクロック信号を生成し、制御回路（制御部、メモリ検出部）９に供給する。

コントローラ４は、制御回路９、内部電源回路（内部アナログモジュール）１０、内部電源監視回路（内部アナログモジュール）１１、自励発振回路（内部アナログモジュール、内部クロック発振回路）１２、および切り替え部１３〜１５などから構成されている。内部電源回路１０、内部電源監視回路１１、ならびに自励発振回路１２は、コントローラ４内に設けられた内部アナログモジュールにより構成されている。

制御回路９は、コントローラ４におけるすべての制御を司る。内部電源回路１０は、ホスト２などから供給される電源電圧ＶＣＣから、内部電源電圧Ｖｄｄ２を生成する。内部電源監視回路１１は、内部電源電圧Ｖｄｄ１、または内部電源電圧Ｖｄｄ２を監視し、ある電圧以下になるとリセット信号を発生する。自励発振回路１２は、ある周波数のクロック信号を生成し、システムクロックとして制御回路９に供給する。

切り替え部１３には、内部電源電圧Ｖｄｄ１、および内部電源電圧Ｖｄｄ２がそれぞれ入力されるように接続されている。この切り替え部１３は、内部電源電圧Ｖｄｄ１、または内部電源電圧Ｖｄｄ２の一方を選択して出力し、外部電源監視回路６、内部電源監視回路１１、情報記録媒体８、および制御回路９などに内部電源電圧Ｖｄｄとして供給する。

切り替え部１４には、外部電源監視回路６、および内部電源監視回路１１が接続されており、外部電源監視回路６、または内部電源監視回路１１のいずれかから出力されるリセット信号を選択して制御回路９に出力する。

切り替え部１５には、クロック発生素子７、および自励発振回路１２がそれぞれ接続されており、これらクロック発生素子７、または自励発振回路１２のいずれかから出力されるクロック信号を選択し、クロック信号ＣＬＫとして制御回路９に出力する。

図２は、コントローラ４における外部接続端子のレイアウトの概略を示した説明図である。

コントローラ４には、図示するように、ホストアドレスバス端子、ホストデータバス端子、ホスト制御バス端子、情報記憶媒体アドレス／データバス端子、情報記憶媒体制御バス端子、アナログモジュール専用端子、アナログモジュール制御端子、温度検出回路用端子などが備えられている。

ホストアドレスバス端子、ホストデータバス端子、およびホスト制御バス端子は、ホスト２とのアドレス信号、データ信号、ならびに制御信号のアクセスに使用される端子である。

情報記憶媒体アドレス／データバス端子、および情報記憶媒体制御バス端子は、情報記録媒体８とのアドレス信号／データ信号、ならびに制御信号のアクセスに使用される端子である。

アナログモジュール専用端子は、外付けされる外部アナログモジュールである外部電源回路５、外部電源監視回路６、およびクロック発生素子７が接続される端子と内部モジュールである内部電源回路１０、内部電源監視回路１１、および自励発振回路１２を使用する際に必要な端子から構成されている。アナログモジュール制御端子は、切り替え部１３〜１５の制御に用いられる選択制御信号Ｃ１〜Ｃ３が入力される端子である。

温度検出回路用端子は、情報記憶装置３内の雰囲気温度を測定する温度検出回路３ａ（図２４）を接続する端子である。

次に、本実施の形態における情報処理システム１の作用について説明する。

図３は、情報処理システム１におけるコントローラ４に設けられた切り替え部１３〜１５をヒューズ（ヒューズ素子）Ｆ１〜Ｆ６によって構成した際の一例を示す説明図である。

この場合、図示するように、切り替え部１３を構成するヒューズＦ１，Ｆ２において、ヒューズＦ１の一方の接続部には、外部電源回路５が接続されており、該ヒューズＦ１の他方の接続部には、ヒューズＦ２の一方の接続部が接続されている。ヒューズＦ２の他方の接続部には、内部電源回路１０が接続されている。

ヒューズＦ１とヒューズＦ２との接続部が、切り替え部１３の出力部となり、外部電源監視回路６、内部電源監視回路１１、情報記録媒体８、および制御回路９などにそれぞれ接続されている。

また、切り替え部１４を構成するヒューズＦ３，Ｆ４において、ヒューズＦ３の一方の接続部には、外部電源監視回路６が接続されており、該ヒューズＦ３の他方の接続部には、ヒューズＦ４の一方の接続部が接続されている。ヒューズＦ４の他方の接続部には、内部電源監視回路１１が接続されている。

これらヒューズＦ３，Ｆ４の接続部は、切り替え部１４の出力部であり、制御回路９、ならびに自励発振回路１２にそれぞれ接続されている。

さらに、切り替え部１５を構成するヒューズＦ５，Ｆ６において、ヒューズＦ５の一方の接続部には、クロック発生素子７が接続されており、該ヒューズＦ５の他方の接続部には、ヒューズＦ６の一方の接続部が接続されている。ヒューズＦ６の他方の接続部には、自励発振回路１２が接続されている。これらヒューズＦ５，Ｆ６の接続部は、切り替え部１５の出力部であり、制御回路９に接続されている。

そして、これらヒューズＦ１〜Ｆ６を切断することによって、外部電源回路５、外部電源監視回路６、およびクロック発生素子７からなる外部アナログモジュールと、内部電源回路１０、内部電源監視回路１１、ならびに自励発振回路１２からなる内部アナログモジュールとの切り替えを行う。

たとえば、コントローラ４、および情報記録媒体８に、外部電源回路５が生成した内部電源電圧Ｖｄｄ１を供給する場合には、ヒューズＦ１は接続状態のままとして、ヒューズＦ２を切断する。同様に、外部電源監視回路６を選択する場合には、ヒューズＦ４を切断することによって該外部電源監視回路６が選択されたことになる。また、自励発振回路１２を選択する場合には、ヒューズＦ５を切断することによって該自励発振回路１２が選択されたことになる。

このように、任意のヒューズＦ１〜Ｆ６を切断することによって、たとえば、インターリーブ動作を用いることで高速なデータアクセスが可能となる高付加価値品としての情報記憶装置３であれば外部電源回路５、外部電源監視回路６、およびクロック発生素子７をそれぞれ選択して大電流に対応し、インターリーブ動作を用いない廉価品としての情報記憶装置３であれば内部電源回路１０、内部電源監視回路１１、ならびに自励発振回路１２を用いるなど、目的に応じて、外部アナログモジュールと内部アナログモジュールとをそれぞれ選択して使用することができる。

よって、外部アナログモジュール、または内部アナログモジュールのいずれの使用時であっても、同じコントローラ４によって対応することが可能となり、製造コストや生産管理コストを大幅に削減することができる。

図４は、情報処理システム１におけるコントローラ４に設けられた切り替え部１３〜１５をセレクタＳ１〜Ｓ３によって構成した際の一例を示す説明図である。

この場合、図示するように、切り替え部１３を構成するセレクタＳ１において、該セレクタＳ１の一方の入力部には、外部電源回路５が接続されており、他方の入力部には、内部電源回路１０が接続されている。

セレクタＳ１は、コントローラ４に設けられたアナログモジュール制御端子を介して入力される選択制御信号Ｃ１に基づいて、出力信号（内部電源電圧Ｖｄｄ１，Ｖｄｄ２）の出力切り替えを行う。

切り替え部１４を構成するセレクタＳ２において、該セレクタＳ２の一方の入力部には、外部電源監視回路６が接続されており、他方の入力部には、内部電源監視回路１１が接続されている。

セレクタＳ２は、アナログモジュール制御端子を介して入力される選択制御信号Ｃ２に基づいて、外部電源監視回路６、または内部電源監視回路１１のいずれかを選択して接続する。

切り替え部１５を構成するセレクタＳ３において、該セレクタＳ３の一方の入力部には、クロック発生素子７が接続されており、他方の入力部には、自励発振回路１２が接続されている。

このセレクタＳ３は、アナログモジュール制御端子を介して入力される選択制御信号Ｃ３に基づいて、クロック発生素子７、あるいは自励発振回路１２のいずれかを選択して接続する。

セレクタＳ１〜Ｓ３が設けられたコントローラ４の動作処理について、図５のフローチャートを用いて説明する。

まず、電源がＯＮされると（ステップＳ１０１）、セレクタＳ１は、選択制御信号Ｃ１の電圧レベル（’０’または’１’）を認識する（ステップＳ１０２）。選択制御信号Ｃ１が’１’の場合、セレクタＳ１は、外部電源回路５が生成した内部電源電圧Ｖｄｄ１が出力されるように切り替える（ステップＳ１０３）。

また、ステップＳ１０２の処理において、選択制御信号Ｃ１が’０’の場合、セレクタＳ１は、内部電源回路１０が生成した内部電源電圧Ｖｄｄ２が出力されるように切り替える（ステップＳ１０４）。

続いて、セレクタＳ２が、選択制御信号Ｃ２の電圧レベルを認識する（ステップＳ１０５）。選択制御信号Ｃ２が’１’の場合、セレクタＳ２は、外部電源監視回路６が接続されるように切り替え（ステップＳ１０６）、選択制御信号Ｃ２が’０’の場合には、内部電源監視回路１１が接続されるように切り替える（ステップＳ１０７）。

その後、セレクタＳ３が、選択制御信号Ｃ３の電圧レベルを認識する（ステップＳ１０８）。選択制御信号Ｃ３が’１’の場合、セレクタＳ３は、クロック発生素子７が生成したクロック信号が出力されるように切り替え（ステップＳ１０９）、選択制御信号Ｃ３が’０’の場合には、自励発振回路１２が生成したクロック信号が出力されるように切り替える（ステップＳ１１０）。以上により、コントローラ４による切り替え処理が終了となる。

図６は、内部アナログモジュール（内部電源回路１０、内部電源監視回路１１、および自励発振回路１２）が選択された際のコントローラ４における説明図である。

図示するように、ホスト２から供給される電源電圧ＶＣＣは、アナログモジュール専用端子を介して内部電源回路１０に入力される。同様に、内部電源回路１０によって生成された内部電源電圧Ｖｄｄ２（図１）は、アナログモジュール専用端子を介して情報記録媒体８に供給される。

図７は、アナログモジュール専用端子における選択制御信号Ｃ１〜Ｃ３の処理を説明する図である。

図示するように、選択制御信号Ｃ１〜Ｃ３が’１’の場合には、外部電源回路５、外部電源監視回路６、およびクロック発生素子７がそれぞれ選択され、選択制御信号Ｃ１〜Ｃ３が’０’の場合には、内部電源回路１０、内部電源監視回路１１、ならびに自励発振回路１２がそれぞれ選択される。

また、選択制御信号Ｃ１〜Ｃ３の’１’、’０’の設定は、たとえば、ボンディングオプションを適用することによって、アナログモジュール制御端子における該当する端子を内部電源電圧Ｖｄｄか、基準電位ＶＳＳに接続する。

図８は、外部アナログモジュール（外部電源回路５、外部電源監視回路６、およびクロック発生素子７）が選択された際のコントローラ４における説明図である。

この場合、ホスト２から供給される電源電圧ＶＣＣから外部電源回路５が内部電源電圧Ｖｄｄ１（図１）を生成する。よって、外部電源回路５、外部電源監視回路６、およびクロック発生素子７が、アナログモジュール専用端子を介してコントローラ４にそれぞれ接続される構成となる。

よって、この場合も、セレクタＳ１〜Ｓ３を設けることによって、外部アナログモジュール、または内部モアナログジュールのいずれの使用時であっても、同じコントローラ４によって対応することが可能となり、製造コストや生産管理コストを大幅に削減することができる。

図９は、情報処理システム１における制御回路９が、情報記録媒体８の接続数を自動的に検出し、その検出結果によって内部アナログモジュールと外部アナログモジュールとを切り替える際の一例を示す説明図である。

この場合、図示するように、切り替え部１３〜１５は、セレクタＳ１〜Ｓ３からなり、接続構成も図４と同様である。異なる点は、制御回路９から出力される制御信号ＣＣ１〜ＣＣ３がセレクタＳ１〜Ｓ３に入力されるように接続されているところである。

このコントローラ４の動作処理について、図１０のフローチャートを用いて説明する。

まず、電源がＯＮとなると（ステップＳ２０１）、コントローラ４は、内部アナログモジュール（内部電源回路１０、内部電源監視回路１１、および自励発振回路１２）を選択する（ステップＳ２０２）。このステップＳ２０２の処理においては、デフォルト状態として電源ＯＮ時にコントローラ４が内部アナログモジュールを選択する例について記載しているが、該コントローラ４が電源ＯＮ時に外部アナログモジュールを選択するようにしてもよい。あるいは、前述したアナログモジュール専用端子を介して入力される選択制御信号Ｃ１〜Ｃ３によってデフォルト状態を設定するようにしてもよい。

その後、制御回路９は、たとえば、情報記録媒体８のデータを読み出し、該情報記録媒体８の接続個数を検出する（ステップＳ２０３）。このステップＳ２０３の処理では、たとえば、リセット処理において、情報記録媒体８に格納されているデータテーブルを読み出し、データの読み出し、ステータスのチェック、レジスタのチェック、およびメーカ、品別コードの読み出しを行うことによって接続個数を検出する。

続いて、コントローラ４は、検出した情報記録媒体８の個数がＮ個以上であるか否かを判断し（ステップＳ２０４）、Ｎ個以上の場合には、コントローラ４がセレクタＳ１〜Ｓ３に制御信号ＣＣ１〜ＣＣ３を出力し、外部アナログモジュールを選択する（ステップＳ２０５）。

また、検出した情報記録媒体８の個数がＮ個よりも少ない場合、コントローラ４は、セレクタＳ１〜Ｓ３に対して内部アナログモジュールを選択するように制御信号ＣＣ１〜ＣＣ３を出力する（ステップＳ２０６）。以上の動作によって、コントローラ４による選択処理が終了となる。

それにより、情報記録媒体８の接続個数に応じて自動的に、外部アナログモジュールと内部アナログモジュールとを最適に切り替えることができる。

図１１は、情報処理システム１におけるコントローラ４が、内部電源電圧Ｖｄｄの電流レベルによってセレクタＳ１〜Ｓ３を切り替え制御する場合の一例を示す説明図である。

この場合、図示するように、制御回路９には、内部電源電圧Ｖｄｄの電流レベルを検出する電流検出回路（電流検出部）９ａが新たに設けられている点が、図４の情報処理システム１と異なるところである。また、セレクタＳ１〜Ｓ３は、図９と同様に、制御回路９から出力される制御信号ＣＣ１〜ＣＣ３によって接続制御が行われる。

図１２は、情報処理システム１におけるコントローラ４が、内部電源電圧Ｖｄｄの電圧レベルによってセレクタＳ１〜Ｓ３を切り替え制御する場合の一例を示す説明図である。

この場合、制御回路９には、電圧検出回路（電圧検出部）９ｂが新たに設けられている点が、図１１の情報処理システム１と異なるところである。電圧検出回路９ｂは、内部電源電圧Ｖｄｄの電圧レベルがしきい値電圧ＶＤＥＴよりも高いか否かを判定する。

図１３は、情報処理システム１におけるコントローラ４が、ホスト２から供給される電源電圧ＶＣＣの電流レベルによってセレクタＳ１〜Ｓ３を切り替え制御する場合の一例を示す説明図である。この制御回路９には、電源電圧ＶＣＣの電流レベルを検出する電流検出回路（電流検出部）９ｃが新たに設けられている点が、図１１の情報処理システム１と異なるところである。

図１４は、情報処理システム１におけるコントローラ４が、ホスト２から供給される電源電圧ＶＣＣの電圧レベルによってセレクタＳ１〜Ｓ３を切り替え制御する場合の一例を示す説明図である。この制御回路９には、電源電圧ＶＣＣの電圧レベルを検出する電圧検出回路（電圧検出部）９ｄが新たに設けられている点が、図１１の情報処理システム１と異なるところである。電圧検出回路９ｄは、電源電圧ＶＣＣの電圧レベルがしきい値電圧ＶＤＥＴよりも高いか否かを判定する。

図１５は、電源ＯＮ後の電源電圧ＶＣＣ、および内部電源電圧Ｖｄｄにおける電流値／電圧値の変化の一例を示したタイミングチャートである。

図１５においては、上方から下方にかけて、電源電圧ＶＣＣ、内部電源電圧Ｖｄｄ、電圧検出回路９ｂ，９ｄの判定結果、コントローラ４に入力されるリセット信号／ＲＥＳＥＴ、および電源電圧ＶＣＣ、内部電源電圧Ｖｄｄの電流Ｉｃｃ／Ｉｄｄにおけるそれぞれの信号のタイミングを示している。

電源がＯＮされ、電源電圧ＶＣＣ、および内部電源電圧Ｖｄｄがしきい値電圧ＶＤＥＴよりも高くなると、電圧検出回路９ｂ，９ｄから’１’が出力される。その後、情報記憶装置３におけるパワーオンリセット解除後のリセット処理において、制御回路９は、情報記録媒体８に初期アクセスを行い、該情報記録媒体８からＩＤデータやファームウェアなどの読み出しを行う。その後、情報記憶装置３は、ホスト２に対して、ステータスがコマンド待ちうけ状態になっていることを通知する。

このリセット処理時における初期アクセスによる読み出し動作によって、電源電圧ＶＣＣ、内部電源電圧Ｖｄｄ、電流Ｉｃｃ、および電流Ｉｄｄが大きく変化することになる。

電圧検出回路９ｂは電源電圧ＶＣＣの変化を、電圧検出回路９ｄは内部電源電圧Ｖｄｄの変化をそれぞれ検知することによって外部アナログモジュールと内部アナログモジュールとを切り替える。電流検出回路９ａは電流Ｉｃｃの変化を、電流検出回路９ｃは電流Ｉｄｄの変化をそれぞれ検知することによって外部アナログモジュールと内部アナログモジュールとを切り替える。

電流検出回路９ａ，９ｃでは、電圧降下前にその要因を検知可能であり信頼性を向上することができる。電圧検出回路９ｂ，９ｄでは、比較的小さい回路規模によって構成が可能でありコストを抑えることができる。

図１６は、電流検出回路９ａが設けられたコントローラ４の処理を示すフローチャートである。

まず、電源がＯＮすると（ステップＳ３０１）、コントローラ４が、デフォルト設定として内部アナログモジュールを選択する（ステップＳ３０２）。この場合も、デフォルト設定としてコントローラ４が電源ＯＮ時に外部アナログモジュールを選択するようにしてもよい。あるいは、前述したアナログモジュール専用端子を介して入力される選択制御信号Ｃ１〜Ｃ３によってデフォルト状態を設定するようにしてもよい。

パワーオンリセット処理の終了後、情報記録媒体８への初期アクセスにおいて、電流検出回路９ａが内部電源電圧Ｖｄｄの電流がしきい値電流以上になったことを検出すると（ステップＳ３０３）、電流検出回路９ａは制御回路９に検出信号を出力する。

この検出信号を受けて、制御回路９は、セレクタＳ１〜Ｓ３に対して制御信号ＣＣ１〜ＣＣ３を’１’として出力し、内部アナログモジュールから外部アナログモジュールに切り替える制御を行う（ステップＳ３０４）。

図１７は、電圧検出回路９ｂが設けられたコントローラ４の処理を示すフローチャートである。

まず、電源がＯＮすると（ステップＳ４０１）、コントローラ４が、デフォルト設定として内部アナログモジュールを選択する（ステップＳ４０２）。この場合も、デフォルト設定としてコントローラ４が電源ＯＮ時に外部アナログモジュールを選択するようにしてもよい。あるいは、前述したアナログモジュール専用端子を介して入力される選択制御信号Ｃ１〜Ｃ３によってデフォルト状態を設定するようにしてもよい。

そして、パワーオンリセット処理終了後の情報記録媒体８への初期アクセスにおいて、電圧検出回路９ｂが内部電源電圧Ｖｄｄの電圧レベルがしきい値電圧ＶＤＥＴ以下になったことを検出すると（ステップＳ４０３）、電圧検出回路９ｂは制御回路９に検出信号を出力する。

この検出信号を受けて、制御回路９は、セレクタＳ１〜Ｓ３に対して制御信号ＣＣ１〜ＣＣ３を’１’として出力し、内部アナログモジュールから外部アナログモジュールに切り替える制御を行う（ステップＳ４０４）。

図１８は、電流検出回路９ｃが設けられたコントローラ４の処理を示すフローチャートである。

まず、電源がＯＮすると（ステップＳ５０１）、コントローラ４が、デフォルト設定として内部アナログモジュールを選択する（ステップＳ５０２）。この場合も、同様に電源ＯＮ時に外部アナログモジュールを選択するようにしてもよい。あるいは、選択制御信号Ｃ１〜Ｃ３によってデフォルト状態を設定するようにしてもよい。

そして、パワーオンリセット処理終了後の情報記録媒体８への初期アクセスにおいて、電流検出回路９ｃが電源電圧圧ＶＣＣの電流がしきい値電流以上になったことを検出すると（ステップＳ５０３）、電流検出回路９ｃは制御回路９に検出信号を出力する。

この検出信号を受けて、制御回路９は、セレクタＳ１〜Ｓ３に対して制御信号ＣＣ１〜ＣＣ３を’１’として出力し、内部アナログモジュールから外部アナログモジュールに切り替える制御を行う（ステップＳ５０４）。

図１９は、電圧検出回路９ｄが設けられたコントローラ４の処理を示すフローチャートである。

まず、電源がＯＮすると（ステップＳ６０１）、コントローラ４が、デフォルト設定として内部アナログモジュールを選択する（ステップＳ６０２）。この場合も、デフォルト設定として外部アナログモジュールを選択、あるいは前述した選択制御信号Ｃ１〜Ｃ３によってデフォルト状態を設定するようにしてもよい。

そして、パワーオンリセット処理終了後の情報記録媒体８への初期アクセスにおいて、電圧検出回路９ｄが電源電圧ＶＣＣの電圧レベルがしきい値電圧ＶＤＥＴ以下になったことを検出すると（ステップＳ６０３）、電圧検出回路９ｄは制御回路９に検出信号を出力する。

この検出信号を受けて、制御回路９は、セレクタＳ１〜Ｓ３に対して制御信号ＣＣ１〜ＣＣ３を’１’として出力し、内部アナログモジュールから外部アナログモジュールに切り替える制御を行う（ステップＳ６０４）。

また、図１６〜図１９では、リセット処理中の初期アクセス時において、電源電圧ＶＣＣ、内部電源電圧Ｖｄｄ、電流Ｉｃｃ、または電流Ｉｄｄを検知する場合について記載したが、リセット処理終了後の通常動作時おける電源電圧ＶＣＣ、内部電源電圧Ｖｄｄ、電流Ｉｃｃ、または電流Ｉｄｄのいずれかを検出し、内部アナログモジュールと外部アナログモジュールとを切り替えるようにしてもよい。

それにより、消費電流の少ない通常動作時には、内部アナログモジュールを使用し、複数の情報記録媒体８のインターリーブ動作によって、大きな消費電力が必要な時には、外部アナログモジュールを使用するなどのようにフレキシブルに対応が可能となり、情報記憶装置３の消費電力を小さくするととともに信頼性を高めることができる。

図２０は、情報処理システム１におけるコントローラ４が、ホスト２から発行されるコマンドに基づいて、セレクタＳ１〜Ｓ３を切り替え制御する場合の一例を示す説明図である。

この場合、制御回路９に設けられたレジスタ９ｅにセレクタＳ１〜Ｓ３を切り替え制御する設定を格納する。

図２１は、コマンドに基づいてセレクタＳ１〜Ｓ３を切り替え制御する情報処理システム１の動作を示すフローチャートである。

電源がＯＮすると（ステップＳ７０１）、コントローラ４が、デフォルト設定として内部アナログモジュールを選択する（ステップＳ７０２）。ここでも、デフォルト設定としてコントローラ４が電源ＯＮ時に外部アナログモジュールを選択するようにしてもよい。あるいは、前述したアナログモジュール専用端子を介して入力される選択制御信号Ｃ１〜Ｃ３によってデフォルト状態を設定するようにしてもよい。

その後、情報記憶装置３からのコマンド要求に従って、ホスト２が制御回路９のレジスタ９ｅの設定を行ってコマンドを発行する（ステップＳ７０３）。このように直接コントローラ４のレジスタ９ｅに切り替え制御のデータを書き込むことによって、セレクタＳ１〜Ｓ３の切り替えタイミングを高速化することができる。

続いて、レジスタ９ｅに設定されたコマンドに基づいて、制御回路９は制御信号ＣＣ１〜ＣＣ３を出力し、セレクタＳ１〜Ｓ３の切り替え制御を行う（ステップＳ７０４）。

図２２は、ホスト２が直接セレクタＳ１〜Ｓ３の切り替え制御を行う情報処理システム１の説明図である。

図示するように、ホスト２から直接、セレクタＳ１〜Ｓ３の切り替え制御を行う制御信号ＣＣ１〜ＣＣ３が出力されるようにそれぞれ接続されている。

この場合の情報処理システム１における動作について、図２３のフローチャートを用いて説明する。

電源がＯＮすると（ステップＳ８０１）、コントローラ４が、デフォルト設定として内部アナログモジュールを選択する（ステップＳ８０２）。この場合も、デフォルト設定としてコントローラ４が電源ＯＮ時に外部アナログモジュールを選択するようにしてもよい。あるいは、前述したアナログモジュール専用端子を介して入力される選択制御信号Ｃ１〜Ｃ３によってデフォルト状態を設定するようにしてもよい。

続いて、ホスト２が制御信号ＣＣ１〜ＣＣ３をセレクタＳ１〜Ｓ３に対してそれぞれ出力し、これらセレクタＳ１〜Ｓ３の切り替えを行う（ステップＳ８０３）。

図２４は、情報記憶装置３内の雰囲気温度によってセレクタＳ１〜Ｓ３の切り替え制御を行う情報処理システム１の説明図である。

図示するように、情報記憶装置３には、温度検出回路３ａが設けられている。この温度検出回路３ａは、情報記憶装置３内の雰囲気温度を検出する。温度検出回路３ａは、温度検出用端子（図２）を介して、検出した温度を制御回路９に出力するように接続されている。

温度検出回路３ａを設けた情報処理システム１の動作について、図２５のフローチャートを用いて説明する。

まず、電源がＯＮすると（ステップＳ９０１）、コントローラ４が、デフォルト設定として内部アナログモジュールを選択する（ステップＳ９０２）。ここでも、デフォルト設定としてコントローラ４が電源ＯＮ時に外部アナログモジュールを選択するようにしてもよい。あるいは、前述したアナログモジュール専用端子を介して入力される選択制御信号Ｃ１〜Ｃ３によってデフォルト状態を設定するようにしてもよい。

その後、温度検出回路３ａは、情報記憶装置３内の雰囲気温度をモニタし、制御回路９に出力する。制御回路９は、入力された検出温度が第１の規定温度（たとえば、約６０℃程度）以上、または第２の規定温度（たとえば、約０℃程度）以下かを判断する（ステップＳ９０３）。

検出温度が第１の規定温度以上、あるいは第２の規定温度以下となると、制御回路９は、セレクタＳ１〜Ｓ３に制御信号ＣＣ１〜ＣＣ３を出力し、外部アナログモジュールとなるように切り替え制御を行う（ステップＳ９０４）。

このように、情報記憶装置３内の雰囲気温度をモニタして外部アナログモジュールと内部アナログモジュールとを切り替え制御することによって、該情報記憶装置３の信頼性を向上させることができる。

それにより、本実施の形態によれば、共通のコントローラ４によって、外部アナログモジュールと内部アナログモジュールとに対応することが可能となり、製造コスト、および生産管理コストを大幅に低減することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明のアナログモジュールの切り替え制御技術は、情報記憶装置における生産コストの低減技術に適している。

本発明の一実施の形態による情報処理システムのブロック図である。 図１の情報処理システムに設けられたコントローラにおける外部接続端子のレイアウトの概略を示した説明図である。 図１の情報処理システムにおけるコントローラの切り替え部にヒューズを用いた際の一例を示す説明図である。 図１の情報処理システムにおけるコントローラの切り替え部をセレクタによって構成した際の一例を示す説明図である。 図４の情報処理システムにおける動作を示すフローチャートである。 図５の処理によって内部アナログモジュールが選択された際のコントローラの説明図である。 図２のコントローラにおけるアナログモジュール専用端子の選択制御信号の処理を説明する図である。 図５の処理によって外部アナログモジュールが選択された際のコントローラの説明図である。 図１の情報処理システムにおける情報記録媒体の接続数によって内部アナログモジュールと外部アナログモジュールとを切り替える際の一例を示す説明図である。 図９の情報処理システムにおける動作を示すフローチャートである。 図１の情報処理システムにおけるコントローラが内部電源電圧の電流レベルによってセレクタを切り替え制御する場合の一例を示す説明図である。 図１の情報処理システムにおけるコントローラが内部電源電圧の電圧レベルによってセレクタを切り替え制御する場合の一例を示す説明図である。 図１の情報処理システムにおけるコントローラが電源電圧の電流レベルによってセレクタを切り替え制御する場合の一例を示す説明図である。 図１の情報処理システムにおけるコントローラが電源電圧の電圧レベルによってセレクタを切り替え制御する場合の一例を示す説明図である。 図１の情報処理システムにおける電源ＯＮ後の電源電圧、および内部電源電圧における電流値／電圧値の変化の一例を示したタイミングチャートである。 図１１の情報処理システムにおけるコントローラの処理を示すフローチャートである。 図１２の情報処理システムにおけるコントローラの処理を示すフローチャートである。 図１３の情報処理システムにおけるコントローラの処理を示すフローチャートである。 図１４の情報処理システムにおけるコントローラの処理を示すフローチャートである。 図１の情報処理システムにおけるコントローラがホストのコマンドに基づいてセレクタを切り替え制御する場合の一例を示す説明図である。 図２０の情報処理システムにおける処理を示すフローチャートである。 図１の情報処理システムにおけるホストが直接セレクタの切り替え制御を行う際の説明図である。 図２２の情報処理システムにおける処理を示すフローチャートである。 図１の情報処理システムが温度検出によってセレクタの切り替え制御を行う際の説明図である。 図２４の情報処理システムにおける処理を示すフローチャートである。

符号の説明

１ 情報処理システム
２ ホスト（情報処理装置）
３ 情報記憶装置
３ａ 温度検出回路
４ コントローラ（情報処理部）
５ 外部電源回路（外部アナログモジュール）
６ 外部電源監視回路（外部アナログモジュール）
７ クロック発生素子（外部アナログモジュール、外部クロック発振回路）
８ 情報記録媒体（半導体メモリ）
９ 制御回路（制御部、メモリ検出部）
９ａ 電流検出回路（電流検出部）
９ｂ 電圧検出回路（電圧検出部）
９ｃ 電流検出回路（電流検出部）
９ｄ 電圧検出回路（電圧検出部）
９ｅ レジスタ
１０ 内部電源回路（内部アナログモジュール）
１１ 内部電源監視回路（内部アナログモジュール）
１２ 自励発振回路（内部アナログモジュール、内部クロック発振回路）
１３〜１５ 切り替え部
Ｖｄｄ１，Ｖｄｄ２，Ｖｄｄ 内部電源電圧
ＶＣＣ 電源電圧
ＶＤＥＴ しきい値電圧
Ｃ１〜Ｃ３ 選択制御信号
ＣＣ１〜ＣＣ３ 制御信号
Ｆ１〜Ｆ６ ヒューズ（ヒューズ素子）
Ｓ１〜Ｓ３ セレクタ

Claims (16)

1. １つ以上の半導体メモリと、動作プログラムに基づいて前記１つ以上の半導体メモリに格納されたデータを読み出し、所定の処理やデータの書き込み動作指示などを行う情報処理部と、前記情報処理部に外部接続された外部アナログモジュールとを備えた情報記憶装置であって、
   前記情報処理部は、
   前記外部アナログモジュールに相当する内部アナログモジュールと、
   前記内部アナログモジュール、および前記外部アナログモジュールのイネーブル／ディスエーブルの設定を行う切り替え部とを有したことを特徴とする情報記憶装置。
2. 請求項１記載の情報記憶装置において、
   前記外部アナログモジュールは、
   外部電源回路、外部クロック発振回路、または外部電源監視回路の少なくともいずれか１つよりなり、
   前記内部アナログモジュールは、
   内部電源回路、内部クロック発振回路、または内部電源監視回路の少なくともいずれか１つよりなることを特徴とする情報記憶装置。
3. 請求項１または２記載の情報記憶装置において、
   前記切り替え部は、セレクタよりなり、
   前記セレクタは、前記情報処理部に外部入力される制御信号に基づいて、前記内部アナログモジュール、および前記外部アナログモジュールのイネーブル／ディスエーブルをそれぞれ設定することを特徴とする情報記憶装置。
4. 請求項１または２記載の情報記憶装置において、
   前記情報処理部は、
   前記半導体メモリの接続数を判別するメモリ検出部と、
   前記メモリ検出部が検出した前記半導体メモリの個数が判定値よりも多いか少ないかを判断し、前記半導体メモリの個数が判定値よりも多い場合には、前記外部アナログモジュールがイネーブルとなる制御信号を前記切り替え部にそれぞれ出力する制御部とを備えたことを特徴とする情報記憶装置。
5. 請求項１または２記載の情報記憶装置において、
   前記情報処理部は、
   内部電源電圧、または前記情報記憶装置を管理する情報処理装置から供給される電源電圧のいずれか一方の電流値を検出する電流検出回路と、
   前記電流検出回路が検出した電流値が判定値以上か否かを判断し、判定値以上の際には、前記外部アナログモジュールがイネーブルとなる制御信号を前記切り替え部にそれぞれ出力する制御部とを備えたことを特徴とする情報記憶装置。
6. 請求項１または２記載の情報記憶装置において、
   前記情報処理部は、
   内部電源電圧、または前記情報記憶装置を管理する情報処理装置から供給される電源電圧のいずれか一方の電圧値を検出する電圧検出回路と、
   前記電圧検出回路が検出した電圧値が判定値以上か否かを判断し、検出した電圧値が判定値以下の際には前記外部アナログモジュールがイネーブルとなる制御信号を前記切り替え部にそれぞれ出力する制御部とを備えたことを特徴とする情報記憶装置。
7. 請求項１または２記載の情報記憶装置において、
   前記情報処理部は、
   前記情報記憶装置を管理する情報処理装置が発行するコマンドに基づいて、前記切り替え部の切り替え制御を行う制御部を備え、
   前記切り替え部は、前記制御部から出力される制御信号に基づいて、前記内部アナログモジュール、および前記外部アナログモジュールのイネーブル／ディスエーブルをそれぞれ設定することを特徴とする情報記憶装置。
8. 請求項１または２記載の情報記憶装置において、
   前記切り替え部は、前記情報記憶装置を管理する情報処理装置から出力される制御信号に基づいて、前記内部アナログモジュール、および前記外部アナログモジュールのイネーブル／ディスエーブルをそれぞれ設定することを特徴とする情報記憶装置。
9. 請求項１または２記載の情報記憶装置において、
   前記情報記憶装置における雰囲気温度を検出する温度検出回路を備え、
   前記情報処理部は、
   前記温度検出回路が検出した温度が第１の判定値以上か、および第２の判定値以下かをそれぞれ判断し、第１の判定値以上、または第２の判定値以下の際には、前記外部アナログモジュールがイネーブルとなる制御信号を前記切り替え部にそれぞれ出力する制御部とを備えたことを特徴とする情報記憶装置。
10. 請求項１または２記載の情報記憶装置において、
    前記切り替え部は、ヒューズ回路よりなり、
    前記ヒューズ回路のヒューズ素子を切断することにより、前記内部アナログモジュール、および前記外部アナログモジュールのイネーブル／ディスエーブルをそれぞれ設定することを特徴とする情報記憶装置。
11. １つ以上の半導体メモリと、動作プログラムに基づいて前記１つ以上の半導体メモリに格納されたデータを読み出し、所定の処理やデータの書き込み動作指示などを行う情報処理部と、前記情報処理部に外部接続された外部アナログモジュールとを備えた情報記憶装置であって、
    前記情報処理部は、
    前記外部アナログモジュールに相当する内部アナログモジュールと、
    前記内部アナログモジュール、および前記外部アナログモジュールのイネーブル／ディスエーブルの設定を行う切り替え部とを有し、
    前記切り替え部は、
    前記半導体メモリの動作モードに応じて、イネーブル／ディスエーブルの切り替え制御を行うことを特徴とする情報記憶装置。
12. 請求項１１記載の情報記憶装置において、
    前記外部アナログモジュールは、
    外部電源回路、外部クロック発振回路、または外部電源監視回路の少なくともいずれか１つよりなり、
    前記内部アナログモジュールは、
    内部電源回路、内部クロック発振回路、または内部電源監視回路の少なくともいずれか１つよりなることを特徴とする情報記憶装置。
13. 請求項１１または１２記載の情報記憶装置において、
    前記切り替え部は、
    前記半導体メモリがインターリーブ動作時には、前記外部アナログモジュールをイネーブルとし、
    前記半導体メモリがインターリーブ動作していない場合には、前記内部アナログモジュールをそれぞれイネーブルとすることを特徴とする情報記憶装置。
14. 請求項１１または１２記載の情報記憶装置において、
    前記情報処理部は、
    前記情報記憶装置を管理する情報処理装置が発行するコマンドに基づいて、前記切り替え部の切り替え制御を行う制御部を備え、
    前記切り替え部は、前記制御部から出力される制御信号に基づいて、前記内部アナログモジュール、および前記外部アナログモジュールのイネーブル／ディスエーブルをそれぞれ設定することを特徴とする情報記憶装置。
15. 請求項１１または１２記載の情報記憶装置において、
    前記切り替え部は、前記情報記憶装置を管理する情報処理装置から出力される制御信号に基づいて、前記内部アナログモジュール、および前記外部アナログモジュールのイネーブル／ディスエーブルをそれぞれ設定することを特徴とする情報記憶装置。
16. 請求項１１記載の情報記憶装置において、
    前記情報処理部は、
    前記半導体メモリの接続数を判別するメモリ検出部と、
    前記メモリ検出部が検出した前記半導体メモリの個数が判定値よりも多いか少ないかを判断し、前記半導体メモリの個数が判定値よりも多い場合には、前記外部アナログモジュールがイネーブルとなる制御信号を前記第１〜第３の切り替え部にそれぞれ出力する制御部とを備えたことを特徴とする情報記憶装置。

Images