KR101542353B1 - Ａｓｉｃ 코어를 위한 다중 레귤레이터 전력 전달 시스템 - Google Patents

Abstract

전자 제품과 작동 방법이 개시된다. 전자 제품은 선택적 외부 커패시턴스에 결합되도록 구성되는 선형 레귤레이터 모듈 및 전자 제품의 내부 커패시턴스에 결합되도록 구성되는 캡리스(capless) 레귤레이터 모듈 둘 다를 구비하는 용도에 특정한 집적 회로(ASIC) 장치를 포함한다. ASIC 장치의 제어 로직은 ASIC 장치에 전력을 공급할 때 사용을 위해서 선형 레귤레이터 모듈 및 캡리스 레귤레이터 모듈 중 하나를 선택하기 위해 레귤레이터 선택 신호에 응한다. 제어 로직은 작동의 어떤 시간 동안에 선형 레귤레이터 모듈 또는 캡리스 레귤레이터 모듈 중 하나를 선택할 수 있다.

Description

ＡＳＩＣ 코어를 위한 다중 레귤레이터 전력 전달 시스템{MULTI-REGULATOR POWER DELIVERY SYSTEM FOR ASIC CORES}

본 출원은 일반적으로, 사용되는 실제 용도에 따라 여러 전력 레귤레이터 기술에 의해 전력이 공급될 수 있는 ASIC 코어 또는 이와 유사한 전자 회로에 관한 것이다.

ASIC(Application Specific Integrated Circuit)는 특정 용도를 위해 설계된 반도체 장치이다. ASIC는 실질적으로 공지된 일군의 회로를 포함할 수 있다. 예를 들어, 이들은 카메라, 음악 플레이어, 내비게이션 장치 등에 사용되는 것과 같은 소비자 메모리 장치에 사용된다. 또한, 이들은 이외 많은 다른 유형의 전자 장치에 사용되고 특정 작업 또는 한 세트의 작업에 고도로 특성화될 수도 있다.

ASIC 코어는, 독자형 실체로서 설계되고 검증이 되었고 특정의 프로세스 기술을 위한 ASIC 기능 라이브러리에서 입수될 수 있는 회로에 의해 수행될 정의된 기능이다. 각각의 ASIC 코어는, 수행 및 기능이 파악되고 근본적으로 ASIC 칩 설계를 구축할 때 구성 블록으로서 사용될 수 있는 요소이다. ASIC 코어는 기능에 더하여 기정의된 물리적 레이아웃 또는 표준 셀로서, 또는 기능에 더하여 ASIC 업자에 의해 구현되는 물리적 레이아웃으로서, 또는 고객이 완전히 통합하게 되는 표준 기술 기반의 게이트-레벨 네트리스트로 실현되는 기능으로서 구현될 수도 있다.

ASIC 코어는 실제 회로로 구현시 작동하기 위해서 레귤레이트된 전력을 필요로 한다. 전형적으로 이들은 회로의 필요에 따라 다양한 가용 레귤레이터 기술 중 한 가지 기술에 의해 전력이 공급된다. 예를 들어, 극히 낮은 대기(quiescent) 전류 및 능동적 작동 전류를 필요로 하지만 외부(즉, 비교적 큰) 커패시터의 사용을 허용할 수 있는 용도에 있어서는 선형(예를 들면, 낮은 드롭아웃(LDO)) 레귤레이터가 매우 적합하다. 이러한 접근법은 예를 들어 보안 디지털(SD) 메모리 카드들에서 사용되며 도 1에 블록도로 도시되었다. 반면, 보드 공간(또는 그외 물리적 공간)이 거의 없고 높은 대기전류 및 능동적 작동 전류가 허용될 수 있다면, 외부 커패시터가 없는 캡리스(capless) 레귤레이터가 더 나은 해결책이 될 수 있다. 이러한 상황은 하이-엔드 메모리 카드 용도(예를 들면, 메모리 스틱형 플래시 메모리 카드, 등)에서 자주 접하게 되고 도 2에 블록도 형태로 도시되었다.

ASIC 칩들의 설계, 유효화 및 구축은 전자 제품 제조업자에게 유의한 투자를 제시한다. 이러한 비용을 가능한 정도까지 감소시키는 것이 바람직할 것이다.

일면에서, 용도에 특정한 집적 회로(ASIC) 장치의 회로에 선택적인 외부 커패시턴스에 결합되도록 구성된 선형 레귤레이터 모듈 및 전자 제품의 내부 커패시턴스에 결합되는 캡리스 레귤레이터 모듈 둘 다를 포함하는 ASIC 장치를 구비하는 전자 제품이 개시된다. ASIC 장치의 제어 로직은 ASIC 장치에 전력을 공급할 때 사용을 위해서 선형 레귤레이터 모듈 및 캡리스 레귤레이터 모듈 중 하나를 선택하기 위해 레귤레이터 선택 신호에 응한다. 제어 로직은 작동의 어떤 시간 동안 선형 레귤레이터 모듈을 그리고 작동의 다른 시간 동안 캡리스 레귤레이터 모듈을 선택할 수 있고 또는 작동 내내 한 모듈 또는 다른 모듈을 선택할 수도 있다.

또 다른 면에서, 용도에 특정한 집적 회로(ASIC) 장치의 회로에 선택적 외부 커패시턴스에 결합되도록 구성된 선형 레귤레이터 모듈 및 전자 제품의 내부 커패시턴스에 결합되는 캡리스 레귤레이터 모듈 둘 다를 포함하는 ASIC 장치를 구비하는 전자 제품을 작동시키는 방법이 개시된다. 방법은 ASIC 장치에 전력을 공급할 때 사용을 위해서 선형 레귤레이터 모듈 및 캡리스 레귤레이터 모듈 중 하나를 선택하기 위해 레귤레이터 선택 신호에 응하는 ASIC 장치의 제어 로직을 이용할 수 있다. 제어 로직은 작동의 어떤 시간 동안 선형 레귤레이터 모듈을 그리고 작동의 다른 시간 동안 캡리스 레귤레이터 모듈을 선택할 수 있고 또는 작동 내내 한 모듈 또는 다른 모듈을 선택할 수도 있다.

이 명세서에 포함되고 이의 일부를 구성하는 첨부한 도면들은 하나 이상의 실시예들을 도시하며 실시예들의 설명과 함께, 실시예들의 원리 및 구현들을 설명하는데 사용된다.
도 1은, 공지 기술에 따라 (비교적 큰) 외부 커패시턴스를 사용하는 선형 전압 레귤레이터에 의해 전력이 공급되는 제 1 전자 제품에 대한 개략적인 블록도.
도 2는, 공지 기술에 따라 (비교적 작은) 내부 커패시턴스를 사용한 선형 전압 레귤레이터에 의해 전력이 공급되는 제 2 전자 제품에 대한 개략적인 블록도.
도 3은, 플래시 메모리 어레이, 제어기 ASIC 장치 및 호스트 장치에 대한 인터페이스(들)를 포함하는 메모리 장치의 예의 개략적 블록도.
도 4는, 일 실시예에 따라 선형 레귤레이터 모듈 또는 캡리스 레귤레이터 모듈에 의해 선택적으로 전력이 공급될 수 있는 제 3 전자 제품의 전력 공급부의 개략적 블록도.
도 5는, 일 실시예에 따라 선형 레귤레이터 모듈의 개략적 블록도.
도 6은, 일 실시예에 따라 캡리스 레귤레이터 모듈의 개략적 블록도.
도 7은, 일 실시예에 따른 방법을 예시한 프로세스 흐름도.

실시예는 여기에서는 ASIC 장치를 포함하는 전자 제품 맥락에서 기술된다. 당업자들은 다음 설명이 단지 예시적이며 어떤 식으로든 한정하려는 것은 아님을 알 것이다. 이 개시의 혜택을 얻은 당업자들에게 그외 실시예들이 쉽게 암시될 것이다. 첨부한 도면들에 도시된 실시예들의 구현들을 상세히 참조하도록 할 것이다. 도면 및 다음 설명에서 동일 또는 유사 요소들을 참조하기 위해서 동일 참조부호가 사용될 것이다.

명확성을 위해서, 여기에서 기술된 구현들의 일반적 특징들 전부가 도시되고 기술되는 것은 아니다. 물론, 어떤 이러한 실제적 구현의 개발에서 애플리케이션 -비즈니스- 에 관계된 제약에 준수와 같은 개발자의 특정한 목적들을 달성하기 위해 수많은 구현 특유의 판단들이 행해져야 한다는 것과, 이들 특정의 목적들은 구현마다 그리고 개발자마다 다를 것임을 알 것이다. 또한, 이러한 개발 노력은 복잡하고 시간 소모적일 수도 있지만 그럼에도불구하고 이 개시에서 혜택을 얻은 당업자들에게 이러한 개발 노력은 정례적 엔지니어링 작업이 될 것임을 알 것이다.

이 개시에 따라서, 여기에서 기술된 성분들, 프로세스 단계들, 및/또는 데이터 구조들은 예를 들어 비휘발성 메모리 장치의 제어기에, 다양한 유형들의 운영 시스템들, 계산 플랫폼들, 컴퓨터 프로그램들, 및/또는 범용 머신들을 사용하여 구현될 수 있다. 또한, 당업자들은 결선된 장치들, 필드 프로그래머블 게이트 어레이들(FPGA), 용도에 특정한 집적 회로(ASIC) 등과 같이 본질적으로 덜 범용적인 장치들도 여기 개시된 발명의 개념들의 범위 및 정신 내에서 사용될 수 있음을 알 것이다. 일련의 프로세스 단계들을 포함하는 방법이 컴퓨터 또는 머신에 의해 구현되고 이들 프로세스 단계들이 머신에 의해 판독될 수 있는 일련의 명령들로서 저장될 수 있는 경우, 이들은 컴퓨터 메모리 장치(예를 들면, ROM(판독전용 메모리), PROM(프로그래머블 판독전용 메모리), EEPROM(전기적 소거가능 프로그래머블 판독전용 메모리), FLASH 메모리, 등), 자기 저장매체(예를 들면, 테이프, 자기 디스크 드라이브, 등), 광학 저장매체(예를 들면, CD-ROM, DVD-ROM, 페이퍼 카드, 페이퍼 테이프, 등) 및 이외 다른 유형들의 프로그램 메모리과 같은, 실재 매체에 저장될 수 있다.

일 실시예에 따라서, 발명은 컴퓨터들, 디지털 카메라들, 디지털 음악 플레이어들, 내비게이션 장비, 통신장비, 등과 같은, 소비자 전자장비에 사용할 수 있는 메모리 장치에 사용될 수 있다. 또한, 발명은 이제 당업자들에게 명백하게 되는 바와 같이 그외의 전자 제품들에 사용될 수도 있다. 도 3은 이러한 메모리 장치의 전형적인 시스템 블록도이다. 도 3의 예로서의 메모리 장치(300)에서, 플래시 메모리 어레이(302)는 ASIC 장치로서 구현된 제어기 장치(304)에 의해 제어된다. 인터페이스 회로(306)는 제어기(304)에 결합되고, 메모리 장치(300)가 결합될 수 있는 통상의 호스트 장치들(308)에의 접속성을 제공한다.

예로서의 메모리 장치 정황에서, 제어기(304)는 전형적으로 호스트 장치(308)와 같은 외부 장치에 의해 전력이 공급되고, 이의 회로에 의해 사용을 위해 제공되는 전력을 조절하기 위해서 도 1 및 도 2에 도시된 것과 같은 전력 공급 회로를 포함한다.

이제 도 4로 가서, 일 실시예에 따라, 전력 회로(400)는 "캡리스(capless)" 레귤레이터 모듈(406){외부 커패시터를 필요로 하지 않고, 매우 작은 이산 디커플링 커패시터 또는 ASIC의 회로에 고유한 커패시턴스(408)(약 1/2 내지 수 nF(나노파라드)의 커패시턴스)로 해결}뿐만 아니라, 선형 레귤레이터 모듈(402){비교적 큰 커패시턴스(약 1 이상의 마이크로파라드의 커패시턴스)의 ASIC 외부 커패시터(404)에 대한 결합을 필요로 함}을 포함하고, 이들은 모두 ASIC에 설치된다. 이 개념에 따라 구축된 ASIC은 이제 하나 이상의 용도에 사용될 수 있고 ASIC의 개발 비용은 훨씬 더 큰 잠재적 시장에 퍼질 수 있다. 예를 들어, 메모리 스틱 표준에 호환되는 메모리 장치뿐만 아니라, 마이크로 SD 표준에 호환되는 메모리 장치로서 이러한 이질적인 장치는 서로 다른 커패시터 배열을 사용할 것으로 예상되지만, 이들 장치를 구축하기 위해 한 ASIC이 사용될 수 있다. 외부 커패시터는 ASIC(304)에 더 이상 알리는 것을 행할 어떠한 필요도 없이 전기적 설계에 의해 요구에 따라 사용되거나, 사용되지 않을 수 있다.

"캡리스" 레귤레이터는 이 기술에 공지되어 있다. 예를 들어, 단지 0.6 nF 디커플링 커패시터만을 사용하는 집적 선형 레귤레이터가 Hazucha 등의 Area-Efficient Linear Regulator With Ultra-Fast Load Regulation, IEEE Journal of Solid State Circuits, Vol. 40, No. 4 (April 2005)에 상세히 기술되어 있다.

이러한 회로들은 극히 작은 커패시턴스를 이용하며 이것은 나머지 레귤레이터 회로와 마찬가지로 반도체 다이에 집적된 작은 값의 이산 커패시터들에 의해 제공되거나 그 회로의 내재된 기생 커패시턴스에 의해 제공된다. 전형적으로 이들 커패시턴스들은 대략 0.5 nF 내지 수 nF의 범위이다.

저-전력 서브-모듈(502)(예를 들어, 대기모드에서 비교적 낮은 전력을 제공하기 위한) 및 고-전력 서브-모듈(504)(정규 작동 모드에서 비교적 고 전력을 제공하기 위한)을 포함하는 것이 도시된 도 5에 선형 레귤레이터 모듈(402)이 더 상세히 도시되어 있다. 일 실시예에서, 저-전력 서브-모듈은 약 5 mA까지의 전류를 제공할 수 있고 고-전력 서브-모듈은 약 100 mA까지의 전류를 제공할 수 있다. 전형적으로 따로따로 사용을 위해 하나가 선택되거나, 또는 저-전력 서브-모듈은 항시 온 상태로 둘 수 있고 필요시 고-전력 서브-모듈에 의해 보충될 수 있다.

저-전력 서브-모듈(602)(예를 들어, 대기모드에서 비교적 낮은 전력을 제공하기 위한) 및 고-전력 서브-모듈(604)(정규 작동 모드에서 비교적 고 전력을 제공하기 위한)을 포함하는 것이 도시된 도 6에 캡리스 레귤레이터 모듈(406)이 더 상세히 도시되어 있다. 일 실시예에서, 저-전력 서브-모듈은 약 5 mA까지의 전류를 제공할 수 있고 고-전력 서브-모듈은 약 100 mA까지의 전류를 제공할 수 있다. 전형적으로 따로따로 사용을 위해 하나가 선택되거나, 또는 저-전력 서브-모듈은 항시 온 상태로 둘 수 있고 필요시 고-전력 서브-모듈에 의해 보충될 수 있다.

사용할 레귤레이터를 선택하는 것은 이하 논의되는 바와 같이 수행된다. 일 실시예에서 제어기는 초기 전력 공급시 캡리스 레귤레이터(406)의 저-전력 서브-모듈(602)을 항시 선택하게 구성될 수 있다. 이어서 추가의 제어 로직은 초기 전력 공급 다음에 작동들을 위해 선형 또는 캡리스 레귤레이터 모듈을 선택한다. 또 다른 실시예에서 제어기는 구성 핀에 근거하여(예를 들어, 제어기 ASIC(304)의 레귤레이터 선택 핀(410)(도 4)이 특정 전압에 결부된다) 초기 전력을 공급하는 동안 선형 또는 캡리스 레귤레이터 모듈들 중 하나를 선택하게 구성될 수 있다. 이어서 추가의 제어 로직은 초기 전력 공급 다음에 작동들을 위해 선형 또는 캡리스 레귤레이터 모듈을 선택한다. 또 다른 실시예에서, 제어기는 구성 핀에 근거하여(예를 들어, 제어기 ASIC(304)의 레귤레이터 선택 핀(410)(도 4)이 특정 전압에 결부된다) 진행중의 작동뿐만 아니라 초기 전력을 공급하는 동안 선형 또는 캡리스 레귤레이터 모듈들 중 하나를 선택하게 구성될 수 있다.

더 상세히 도 4를 참조하면, 제어 로직 블록(408)은 선형 레귤레이터 모듈(402) 및 캡리스 레귤레이터 모듈(406) 중 하나를 선택하게 구성된다. 이것은 레귤레이터 선택 핀(410) 상에 하드프로그램된(hard programmed) 전압값 또는 레귤레이터 선택 핀(410) 상에 소프트-프로그램된 전압 값에 응할 수 있다. 구성 레지스터들(412)(제어기에 또는 플래시 메모리 어레이(302)에 구현될 수 있는)은 2개의 레귤레이터 모듈들 중 한 모듈의 초기 선택(및/또는 이들 모듈들의 저 또는 고 전력 설정들) 및/또는 초기 전력 공급 선택 후에 2개의 레귤레이터 모듈들 중 한 모듈의 선택(및/또는 이들 모듈들의 저- 또는 고-전력 서브-모듈들)을 결정하기 위해 사용될 수 있는 정보를 저장할 수 있다.

일 실시예에서 내정에 의해(이렇게 되도록 설계된다) 외부 커패시터가 없어도 캡리스 레귤레이터 모듈은 안전하기 때문에, 중단되지 않는한(예를 들면, 레귤레이터 선택 핀(410)에 의해서) 전력 공급시 초기엔 ASIC 제어기에 전력을 제공하기 위해서 자동으로 선택된다. 일단 ASIC 제어기 코어 전압이 확립되면, 2개의 레귤레이터 모듈들 중 하나를 선택하기 위해 펌웨어 작동 제어기(304)에 의해서(예를 들면, 하나를 턴 온 시키고 다른 것은 턴 오프 시킴으로써) 구성 레지스터들(412)로부터 구성 비트가 로딩될 수 있다.

캡리스 레귤레이터가 제품에서 사용된다면, 대략 0.5 nF 내지 몇 nF(나노파라드) 정도의 내부 커패시턴스만이 존재한다. 반면, 제품에서 사용하게 선형 레귤레이터가 구성된다면(외부 커패시턴스의 존재와 더불어) 대략 1 마이크로파라드 정도로 훨씬 큰 커패시턴스가 존재하게 될 것이다. 그러면 잠재적 커패시턴스의 범위는 대략 200x 이상이 된다. 제어되지 않는다면, 이것은 코어 전압의 슬루 레이트가 동일 폭의 마진만큼 가변할 것임을 의미한다. 최악의 경우에 전압이 대략 수 나노초에서 증가할 수도 있어 제어기에 전력이 공급되는 것을 효과적으로 방지할 수도 있을 ESD(정전기 방전) 보호(클램프) 장치를 작동시킬 수도 있을 것이 가능하다. 대안적으로 또 다른 최악의 경우에 상승률(ramp rate)이 너무 느리다면, 제품 기동을 위한 특정된 최소 임계값들이 위배될 수도 있어 호스트를 장치가 작동하지 않는 것으로 단정하게 할 수도 있을 것이다. 이것은 일 실시예에서 이하 논의되는 기술들 중 한 기술이 우선하지 않는한 캡리스 레귤레이터 모듈(402)(ESD 클램프를 회피하는)의 저-전력 서브-모듈(602)을 내정에 의해 사용함으로써 해결된다(여기서 회로는 캡리스 레귤레이터 모듈(402)의 저-전력 서브-모듈(602)을 사용하여 너무 느리게 상승하게 실험적으로 결정된다).

도 7은 일 실시예에 따라 방법(700)을 예시한 프로세스 흐름도이다. 블록(702)에서 ASIC 장치의 전력 공급이 개시된다. 블록(704)에서, 전력 공급 단계 동안 사용을 위해 레귤레이터 모듈이 위에 상세히 논한 바와 같이 선택된다. 블록(706)에서 ASIC 장치는 이의 전력 공급 단계를 완료하는데, 이것은 코어 ASIC 전압이 전력을 공급한 후에 안정화되었을 때 달성된다. 블록(708)에서 사후 전력 공급 단계 동안 사용을 위해 레귤레이터 모듈은 위에 상세히 논한 바와 같이 선택된다.

따라서, 단일의 ASIC 장치가 이제 제조되어 다양한 제품들에 사용되어 이의 유용성을 증가시키고 전체적인 개발 및 부품당 비용을 감소시킨다.

실시예들 및 용도들이 도시되고 기술되었지만, 위에 언급된 것보다 더 많은 수정예들이 여기 개시된 발명의 개념들 내에서 가능함이 이 개시에서 혜택을 얻은 당업자들에게 명백하게 될 것이다. 예를 들어, 2 이상의 추가의 레귤레이터 모듈들 이 제공되고 사용될 수 있다. 그러므로, 발명은 첨부된 청구항들의 정신에서는 제외하고 제약되지 않는다.

Claims (27)

1. 전자 장치에 있어서,
   용도에 특정한 반도체 칩(ASIC) 장치와,
   노드를 통해 상기 ASIC 장치의 외부에 있는 커패시터에 선택적으로 결합되도록 구성된 선형 레귤레이터 모듈과,
   상기 노드를 통해 상기 ASIC 장치의 내부 커패시턴스에 결합된 캡리스 레귤레이터 모듈과,
   상기 ASIC 장치에 의해 실행될 수 있는 제어 로직으로서, 상기 제어 로직은 상기 ASIC 장치에 전력 공급시 사용하기 위해 상기 선형 레귤레이터 모듈과 상기 캡리스 레귤레이터 모듈 중 하나를 선택하기 위해 레귤레이터 선택 신호에 응하는, 상기 제어 로직을 포함하고,
   상기 ASIC 장치는 상기 ASIC 장치의 적어도 일부의 초기 전력 공급을 완료하기 전에 상기 선형 레귤레이터 모듈 또는 상기 캡리스 레귤레이터 모듈 중 하나의 디폴트 선택을 사용하도록 초기에 구성되는, 전자 장치.
2. 제 1항에 있어서, 상기 선형 레귤레이터 모듈은 적어도 제 1 및 제 2 선형 레귤레이터 서브-모듈을 포함하고, 상기 제 1 선형 레귤레이터 서브-모듈은 제 1 레벨까지의 전류를 제공하도록 구성되고, 상기 제 2 선형 레귤레이터 서브-모듈은 제 2 레벨까지의 전류를 제공하도록 구성되는, 전자 장치.
3. 제 2항에 있어서, 상기 제 2 레벨의 전류는 상기 제 1 레벨의 전류보다 큰, 전자 장치.
4. 제 1항에 있어서, 상기 레귤레이터 선택 신호는 레귤레이터 선택 핀으로 상기 제어 로직에 연락되는, 전자 장치.
5. 제 4항에 있어서, 상기 레귤레이터 선택 신호는 특정 전압 레벨에 영구 고정되는, 전자 장치.
6. 삭제
7. 삭제
8. 삭제
9. 제 1항에 있어서, 상기 레귤레이터 선택 신호는 상기 ASIC 장치에 의해 액세스될 수 있는 미리 프로그램된 구성 레지스터로부터 얻어지는, 전자 장치.
10. 메모리 장치에 있어서,
    메모리 어레이와,
    호스트 장치와 통신하도록 구성된 인터페이스 회로와,
    ASIC 장치 상에 구현되고, 상기 메모리 어레이 및 상기 인터페이스 회로와 통신하도록 결합된 제어기를
    포함하고,
    상기 제어기는,
    작동시 노드를 통해 상기 ASIC 장치의 외부에 있는 커패시터에 선택적으로 결합되도록 구성된 선형 레귤레이터 모듈과,
    상기 노드를 통해 상기 ASIC 장치의 내부 커패시턴스에 결합된 캡리스 레귤레이터 모듈과,
    상기 ASIC 장치에 의해 실행될 수 있는 제어 로직으로서, 상기 제어 로직은 상기 ASIC 장치에 전력 공급시 사용하기 위해 상기 선형 레귤레이터 모듈과 상기 캡리스 레귤레이터 모듈 중 하나를 선택하기 위해 레귤레이터 선택 신호에 응하는, 상기 제어 로직을 포함하고,
    상기 ASIC 장치는 상기 ASIC 장치의 적어도 일부의 초기 전력 공급을 완료하기 전에 상기 선형 레귤레이터 모듈 또는 상기 캡리스 레귤레이터 모듈 중 하나의 디폴트 선택을 사용하도록 초기에 구성되는, 메모리 장치.
11. 제 10항에 있어서, 상기 선형 레귤레이터 모듈은 적어도 제 1 및 제 2 선형 레귤레이터 서브-모듈을 포함하고, 상기 제 1 선형 레귤레이터 서브-모듈은 제 1 레벨까지의 전류를 제공하도록 구성되고, 상기 제 2 선형 레귤레이터 서브-모듈은 제 2 레벨까지의 전류를 제공하게 구성되는, 메모리 장치.
12. 제 10항에 있어서, 상기 레귤레이터 선택 신호는 레귤레이터 선택 핀으로 상기 제어 로직에 연락되는, 메모리 장치.
13. 제 10항에 있어서, 상기 ASIC 장치는 상기 ASIC 장치의 적어도 일부의 초기 전력 공급을 완료하기 전에 상기 선형 레귤레이터 모듈 또는 상기 캡리스 레귤레이터 모듈 중 하나의 디폴트 선택을 사용하도록 초기에 구성되는, 메모리 장치.
14. 전자 장치를 작동하는 방법으로서,
    상기 장치는, ASIC 장치, 노드를 통해 상기 ASIC 장치의 외부에 있는 커패시터에 선택적으로 결합되도록 구성된 선형 레귤레이터 모듈 및 상기 노드를 통해 전자 제품의 내부 커패시턴스에 결합되는 캡리스 레귤레이터 모듈을 포함하는, 상기 전자 장치를 작동하는 방법에 있어서,
    상기 ASIC 장치에 전력 공급을 개시하기 위해 상기 ASIC 장치에 전력을 인가하는 단계와,
    상기 ASIC 장치에 전력을 공급하는 동안 전력을 상기 ASIC 장치에 제공하기 위해 상기 선형 레귤레이터 모듈 또는 상기 캡리스 레귤레이터 모듈 중 하나를 선택하는 단계와,
    상기 ASIC 장치에 전력 공급을 완료하는 단계와,
    상기 ASIC 장치에 전력을 공급한 후에 전력을 상기 ASIC 장치에 제공하기 위해 상기 선형 레귤레이터 모듈 또는 상기 캡리스 레귤레이터 모듈 중 하나를 선정하는 단계를 포함하고,
    상기 ASIC 장치는 상기 ASIC 장치의 적어도 일부의 초기 전력 공급을 완료하기 전에 상기 선형 레귤레이터 모듈 또는 상기 캡리스 레귤레이터 모듈 중 하나의 디폴트 선택을 사용하도록 초기에 구성되는, 작동 방법.
15. 제 14항에 있어서, 상기 선택 단계는 상기 ASIC 장치에서 제어 로직을 실행하여 이루어지는, 전자 장치 작동 방법.
16. 제 14항에 있어서, 상기 선택 단계는 레귤레이터 선택 신호에 응하여 상기 선형 레귤레이터 모듈 및 상기 캡리스 레귤레이터 모듈 중 소정의 하나를 사용함으로써 이루어지는, 전자 장치 작동 방법.
17. 제 16항에 있어서, 상기 레귤레이터 선택 신호는 특정 전압에 영구 고정되는, 전자 장치 작동 방법.
18. 제 16항에 있어서, 상기 레귤레이터 선택 신호는 상기 ASIC 장치에 의해 액세스될 수 있는 구성 레지스터의 저장 상태에 응하는, 전자 장치 작동 방법.
19. 제 14항에 있어서, 상기 선택 단계는 상기 ASIC 장치에 결합된 핀의 상태에 응하는, 전자 장치 작동 방법.
20. 제 14항에 있어서, 상기 선정 단계는 상기 ASIC 장치에서 제어 로직을 실행함으로써 이루어지는, 전자 장치 작동 방법.
21. 제 14항에 있어서, 상기 선정 단계는 상기 ASIC 장치에 의해 액세스될 수 있는 구성 레지스터의 저장 상태에 응하는, 전자 장치 작동 방법.
22. 제 21항에 있어서, 상기 선정 단계는 상기 ASIC 장치에 결합된 핀의 상태에 응하는, 전자 장치 작동 방법.
23. 전자 장치의 ASIC 장치에 전력을 공급하는 방법으로서,
    상기 ASIC 장치는, 작동시 노드를 통해 상기 ASIC 장치의 외부에 있는 커패시터에 선택적으로 결합되도록 구성되는 선형 레귤레이터 모듈 및 상기 노드를 통해 전자 장치의 내부 커패시턴스에 결합되는 캡리스 레귤레이터 모듈를 포함하는, 전자 장치의 상기 ASIC 장치에 전력을 공급하는 방법에 있어서,
    상기 ASIC 장치에 전력 공급을 개시하는 단계와,
    상기 ASIC 장치에 전력을 공급하는 동안 상기 ASIC 장치에 전력 공급을 위해 상기 선형 레귤레이터 모듈 또는 상기 캡리스 레귤레이터 모듈 중 하나를 선택하는 단계와,
    상기 ASIC 장치에 전력 공급을 완료하는 단계와,
    상기 ASIC 장치에 전력을 공급한 후에 상기 ASIC 장치에 전력 공급을 위해 상기 선형 레귤레이터 모듈 또는 상기 캡리스 레귤레이터 모듈 중 하나를 선정하는 단계를 포함하고,
    상기 ASIC 장치는 상기 ASIC 장치의 적어도 일부의 초기 전력 공급을 완료하기 전에 상기 선형 레귤레이터 모듈 또는 상기 캡리스 레귤레이터 모듈 중 하나의 디폴트 선택을 사용하도록 초기에 구성되는, 전력 공급 방법.
24. 제 23항에 있어서, 상기 캡리스 레귤레이터 모듈은 적어도 제 1 및 제 2 캡리스 레귤레이터 서브-모듈을 포함하고, 상기 제 1 캡리스 레귤레이터 서브-모듈은 제 1 레벨까지의 전류를 제공하도록 구성되고, 상기 제 2 캡리스 레귤레이터 서브-모듈은 제 2 레벨까지의 전류를 제공하도록 구성되며, 상기 캡리스 레귤레이터 모듈이 선택된 경우, 상기 선택 단계는, 전력을 공급하는 동안 상기 ASIC 장치에 전력을 공급하기 위해 상기 캡리스 레귤레이터 모듈의 상기 제 1 캡리스 레귤레이터 서브-모듈을 선택하는 단계를 더 포함하는, 전력 공급 방법.
25. 제 24항에 있어서, 전류의 제 1 레벨은 전류의 제 2 레벨 미만인, 전력 공급 방법.
26. 제 23항에 있어서, 상기 선형 레귤레이터 모듈은 적어도 제 1 및 제 2 선형 레귤레이터 서브-모듈을 포함하고, 상기 제 1 선형 레귤레이터 서브-모듈은 제 1 레벨까지의 전류를 제공하도록 구성되고, 상기 제 2 선형 레귤레이터 서브-모듈은 제 2 레벨까지의 전류를 제공하도록 구성되고, 상기 선형 레귤레이터 모듈이 선택된 경우, 상기 선택 단계는, 전력을 공급하는 동안 상기 ASIC 장치에 전력을 공급하기 위해 상기 선형 레귤레이터 모듈의 상기 제 1 선형 레귤레이터 서브-모듈을 선정하는 단계를 더 포함하는, 전력 공급 방법.
27. 제 26항에 있어서, 전류의 제 1 레벨은 전류의 제 2 레벨 미만인, 전력 공급 방법.

Images