JP2008065819A

JP2008065819A - 混合メモリ・タイプを使用して性能を改善するための装置、方法、システム、およびプログラム

Info

Publication number: JP2008065819A
Application number: JP2007223721A
Authority: JP
Inventors: J Fahr Gerald; ジェラルド・ジェイ・ファール; A Baska Douglas; ダグ・エイ・バスカ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2006-09-08
Filing date: 2007-08-30
Publication date: 2008-03-21
Anticipated expiration: 2027-08-30
Also published as: CN101140793B; US7516293B2; JP5336715B2; CN101140793A; US20080065786A1

Abstract

【課題】様々な性能特性を有するメモリ・モジュールの混合を提供すること。
【解決手段】メモリ・ユニットは、複数のメモリ・クロック発振器および複数のそれぞれの電圧コントローラに結合されたシステム・メモリ・コントローラを含み、各メモリ・クロック発振器およびそれぞれの電圧コントローラがメモリ・レセプタクルに結合され、したがって複数のメモリ・レセプタクルを提供し、複数のレセプタクル内の各レセプタクルはメモリ・タイプの動作に関する別々の電力境界を有する。このメモリ・ユニットは、様々なメモリ・タイプを動作させる機能を備えたコンピューティング・システムを提供する。このメモリ・ユニットを動作させる方法およびコンピュータ・プログラム製品が提供される。
【選択図】図２

Description

本開示は、一般に、コンピューティング・システムへのメモリ・モジュールの組み込みに関し、とりわけ、単一システム内での様々なタイプのメモリ・モジュールの使用に関する。

データの格納にメモリ・モジュールを使用するシステムでは、システム用のハードウェアの設計によって、使用可能なメモリ・モジュールのタイプが決定される。これは通常、選択されたタイプのメモリ・モジュール・タイプを動作させるために必要な、電源およびクロック周波数に関する制限の結果である。残念ながら、こうした設計は非常に制限的な場合がある。

たとえば、豊富な設計が使用可能であることを理解するためには、メモリ・モジュールを提示している商用カタログを参照するだけでよい。たいていの場合、コンピューティング・システム用に所望のタイプのメモリ・モジュールを見つけることは困難な可能性がある。

任意の１つのコンピューティング・インフラストラクチャ内で様々なタイプのメモリ・モジュールを使用するための技法が求められている。好ましくは、この技法は、様々な性能特性を有するメモリ・モジュールの混合を提供する。

複数のメモリ・クロック発振器および複数のそれぞれの電圧コントローラに結合されたシステム・メモリ・コントローラを含む、メモリ・ユニットであって、各メモリ・クロック発振器およびそれぞれの電圧コントローラがメモリ・レセプタクル（receptacle）に結合され、したがって複数のメモリ・レセプタクルを提供し、複数のレセプタクル内の各レセプタクルはメモリ・タイプの動作に関する別々の電力境界を有する、メモリ・ユニットが開示される。

コンピューティング・インフラストラクチャにメモリを提供するための方法も開示され、この方法は、インフラストラクチャにメモリ・ユニットを結合するステップであって、このメモリ・ユニットは、複数のメモリ・クロック発振器および複数のそれぞれの電圧コントローラに結合されたシステム・メモリ・コントローラを含み、各メモリ・クロック発振器およびそれぞれの電圧コントローラがメモリ・レセプタクルに結合され、したがって複数のメモリ・レセプタクルを提供し、複数のレセプタクル内の各レセプタクルはメモリ・タイプの動作に関する別々の電力境界を有する、結合するステップと、メモリ・ユニットにインストールするために少なくとも２つのメモリ・タイプを選択するステップと、メモリ・タイプをメモリ・ユニットにインストールするステップと、を含む。

さらに、複数のメモリ・クロック発振器および複数のそれぞれの電圧コントローラに結合されたシステム・メモリ・コントローラを含む、メモリ・ユニットであって、各メモリ・クロック発振器およびそれぞれの電圧コントローラがメモリ・レセプタクルに結合され、したがって複数のメモリ・レセプタクルを提供し、複数のレセプタクル内の各レセプタクルはメモリ・タイプの動作に関する別々の電力境界を有する、メモリ・ユニットを含む、コンピューティング・システムも開示される。

加えて、複数のメモリ・クロック発振器および複数のそれぞれの電圧コントローラに結合されたシステム・メモリ・コントローラを含む、メモリ・ユニットであって、各メモリ・クロック発振器およびそれぞれの電圧コントローラがメモリ・レセプタクルに結合され、したがって複数のメモリ・レセプタクルを提供し、複数のレセプタクル内の各レセプタクルはメモリ・タイプの動作に関する別々の電力境界を有する、メモリ・ユニットに、インストールされたメモリ・タイプを問い合わせる（interrogate）ための命令と、このメモリ・タイプを決定するための命令と、メモリ・タイプに関する電力境界の少なくとも１つの動作パラメータを設定するための命令と、を含む、マシン読み取り可能メディア上に格納されたマシン読み取り可能コードを含むコンピュータ・プログラム製品も開示される。

当業者であれば、諸実施形態に従った他のシステム、方法、またはコンピュータ・プログラム製品あるいはそれらすべてが、以下の図面および詳細な説明を再検討することによって、明らかであるかまたは明らかとなろう。すべてのこうした追加のシステム、方法、またはコンピュータ・プログラム製品あるいはそれらすべてが、この説明に含まれること、本発明の範囲内にあること、および添付の特許請求の範囲によって保護されることが、意図される。

本発明に関する主題は、特許請求の範囲に具体的に指摘され、明確に記載される。本発明の前述および他の目的、特徴、および利点は、添付の図面に関連して説明される以下の詳細な記述から明らかとなる。

詳細な記述では、例として図面を参照しながら、本発明の好ましい諸実施形態を利点および特徴と共に説明する。

次に図１を参照すると、本発明に従ったコンピューティング・システム１００の例示的実施形態が示される。この例では、システム１００は１つまたは複数の中央処理ユニット（プロセッサ）１０１ａ、１０１ｂ、１０１ｃなど（集合的または総称的に、プロセッサ１０１と呼ぶ）を有する。一実施形態では、あるプロセッサ１０１は、縮小命令セット・コンピュータ（ＲＩＳＣ）マイクロプロセッサを含む。プロセッサ１０１は、システム・バス１１３を介して、メモリ・ユニット２５０および様々な他のコンポーネントに結合される。読み取り専用メモリ（ＲＯＭ）１０２はシステム・バス１１３に結合され、システム１００のある基本機能を制御する、基本入力／出力システム（ＢＩＯＳ）を含むことができる。システム１００は、電源１２１によって電力が供給される。電源１２１は、所望の周波数の適切な電力信号を提供するために、必要に応じて変圧器および他のデバイスを含む。

さらに図１は、システム・バス１１３に結合された、Ｉ／Ｏアダプタ１０７およびネットワーク通信アダプタ１０６を示す。Ｉ／Ｏアダプタ１０７は、ハード・ディスク１０３、テープ・ストレージ・ドライブ１０５、または任意の他の同様のコンポーネントと通信する、ＳｍａｌｌＣｏｍｐｕｔｅｒＳｙｓｔｅｍＩｎｔｅｒｆａｃｅ（ＳＣＳＩ）アダプタとすることができる。本明細書では、Ｉ／Ｏアダプタ１０７、ハード・ディスク１０３、およびテープ・ストレージ・デバイス１０５は、集合的に大容量ストレージ１０４と呼ばれる。ネットワーク・アダプタ１０６は、バス１１３と外部ネットワーク１２０とを相互接続して、データ処理システム１００が他のこうしたシステムと通信できるようにする。ディスプレイ・モニタ１３６は、グラフィックス多用型アプリケーションの性能を向上させるためのグラフィックス・アダプタおよびビデオ・コントローラを含むことが可能な、ディスプレイ・アダプタ１１２によって、システム・バス１１３に接続される。一実施形態では、アダプタ１０７、１０６、および１１２は、中間バス・ブリッジ（図示せず）を介してシステム・バス１１３に接続される、１つまたは複数のＩ／Ｏバスに接続することができる。ハード・ディスク・コントローラ、ネットワーク・アダプタ、およびグラフィックス・アダプタなどの周辺デバイスを接続するために好適なＩ／Ｏバスは、通常、ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔｓＩｎｔｅｒｆａｃｅ（ＰＣＩ）バスなどのように、共通プロトコルを含む。追加の入力／出力デバイスは、ユーザ・インターフェース・アダプタ１０８およびディスプレイ・アダプタ１１２を介して、システム１１３に接続されるように示される。キーボード１０９、マウス１１０、およびスピーカ１１１は、すべて、たとえば複数のデバイス・アダプタを単一の集積回路に集積するＳｕｐｅｒＩ／Ｏチップを含むことが可能な、ユーザ・インターフェース・アダプタ１０８を介してバス１１３に相互接続される。

当分野で知られるように、アプリケーションは、通常、大容量ストレージ１０４に格納され、タスクを実行するためのマシン実行可能命令を含む。この実施形態では、各アプリケーションは、プロセッサに関連付けられるか、メモリ２５０の一部であるか、または必要に応じてオペレーティング・システムによって配置構成されることが可能である。

したがって、図１で構成されるように、システム１００は、プロセッサ１０１の形の処理手段、メモリ・ユニット２５０および大容量ストレージ１０４を含むストレージ手段、キーボード１０９およびマウス１１０などの入力手段、ならびにスピーカ１１１およびディスプレイ１３６を含む出力手段を含む。一実施形態では、システム・メモリ２５０の一部および大容量ストレージ１０４は、図１に示された様々なコンポーネントの機能を調整するために、ＩＢＭＣｏｒｐｏｒａｔｉｏｎのＡＩＸ（Ｒ）オペレーティング・システムなどのオペレーティング・システムを集合的に格納する。

本明細書で示されるように、メモリ・ユニット２５０は他のコンポーネントを含む。他のコンポーネントは、様々なタイプのメモリ・モジュールを使用する。メモリ・モジュールは、たとえば、ＤＤＲ、ＤＤＲ２、およびＤＤＲ３を使用するメモリ、ならびに他の技術および物理設計を含む、様々なタイプのＲＡＭ、ＤＲＡＭ、ＳＤＲＡＭ、およびＦＢＤＩＭＭ、ＭｉｎｉＤＩＭＭ、ＲＤＩＭＭ、ＳＯＤＩＭＭ、ＵＤＩＭＭ、ＶＬＰＤＩＭＭ、ＶＬＰＭｉｎｉＤＩＭＭを含むＤＩＭＭ、を含む。メモリ・ユニットの設計は常に変化しているため、当業者であれば、このリストがすべてを網羅しておらず、単なる例示であって、システム１００で使用するために含めることができるメモリ・モジュールのタイプを制限するものでないことを理解されよう。メモリ・ユニット２５０の例が、図２に示される。

図２を参照すると、例示的なメモリ・ユニット２５０は、システム・メモリ・コントローラ２５１を含む。メモリ・コントローラ２５１は、システム１００内で使用される様々な形のメモリ・モジュールに、制御およびアービトレーションを提供する。この実施形態では、メモリ・コントローラ２５１は複数の周波数コントローラおよび電圧コントローラを含む。たとえばメモリ・コントローラ２５１は、対応する第１の電圧コントローラ２５３を備えた第１の周波数コントローラ２５２、対応する第２の電圧コントローラ２５５を備えた第２の周波数コントローラ２５４という具合に、対応するＮ番目の電圧コントローラ２５７を備えたＮ番目の周波数コントローラ２５６までを含み、ここでＮは、システム１００にインストールされたメモリ・モジュールのタイプの数に相関する。

各周波数コントローラ２５２、２５４、２５６は、それぞれの選択可能メモリ・クロック発振器（第１の選択可能メモリ・クロック発振器２６１、第２の選択可能メモリ・クロック発振器２６３、およびＮ番目の選択可能メモリ・クロック発振器２６５が示されている）に入力を提供する。入力には、周波数選択および発振器出力に関する情報が含まれる。各選択可能メモリ・クロック発振器２６１、２６３、２６５からの出力は、それぞれのメモリ・クロック（第１のメモリ・クロック４１１、第２のメモリ・クロック４２１、およびＮ番目のメモリ・クロック４３１）に提供される。このようにして、メモリ・クロックが各メモリ・モジュール・グループに提供される。

同様に、各電圧コントローラ２５３、２５５、２５７は、それぞれのメモリ電源に入力を提供する。たとえば第１の電圧コントローラ２５３は、第１のメモリ電源２６２に入力を提供する（第２のメモリ電源２６４およびＮ番目のメモリ電源２６６が示されていることに留意されたい）。入力には、動作電圧を選択するため、およびそれぞれのメモリ電圧（図に示されるように、これには第１のメモリ電圧３１２、第２のメモリ電圧３２２、およびＮ番目のメモリ電圧３３２が含まれる）としての出力を提供するための、情報が含まれる。このようにして、メモリ電圧３１２、３２２、３３２が各メモリ・モジュール・グループに提供される。

図に示されるように、メモリ・ユニット２５０は複数のメモリ・モジュールを含む。図２では、メモリ・モジュールはグループに含まれているように示される。とりわけ図２では、第１のメモリ・モジュール・グループ３１１、第２のメモリ・モジュール・グループ３２１、およびＮ番目のメモリ・モジュール・グループ３３１が示される。ユーザは、システム設計者および製造業者によって提供される、所望の数のメモリ・モジュール・グループを含むことが可能である。いくつかの実施形態では、必要に応じて追加のメモリ・ユニット２５０を追加し、メモリ容量の可用性を強化および拡張することができる。

本明細書では詳細に示していないが、当業者であれば、各メモリ・モジュール・グループ３１１、３２１、３３１が、メモリ出力を提供することを理解されよう。このメモリ出力は、通常、必要に応じて、システム・メモリ・コントローラ２５１または当分野で知られた他のコンポーネントによって、バス１１３の電圧および周波数に変換される。

当業者であれば、混合メモリ・タイプを使用するためのシステム１００を有することによって、様々な利点が実現可能であることを理解されよう。たとえば、本明細書の教示は、必要に応じて、作業負荷を複数の区画内で実行させることによってシステム性能を強化する。柔軟な構成オプションが提供される。通常は、総合システム・メモリのサブセット内で、最先端の容量または高周波デバイスである最も費用のかかるメモリ・デバイスのみを使用することによって、システム・メモリ全体のコストが削減される。たとえばいくつかの実施形態では、各メモリ・グループに品質係数が割り当てられる（一実施形態では、この割り当てはオペレーティング・システムのバックグラウンドで実行される）。高品質メモリは、品質を要求するアプリケーション用に区分および保持される。この実施形態では、残りのシステム・メモリには、それほど要求の厳しくないアプリケーション用に、より費用のかからない、速度の遅いモジュールが実装される。

しかしながら、従来技術のシステムでは、すべてのメモリ・モジュールが同じ電力境界およびメモリ・クロック発振器に電気的に接続されるため、混合メモリ・タイプを使用することの利点が妨げられる。

異なるメモリ・モジュール・グループに対して別々の電力境界を生成すること、および各グループに対して選択可能なメモリ・クロック発振器周波数を生成することによって、システム１００は、混合タイプのメモリ・モジュールを戦略的に選択するように設計される。各メモリ・モジュールのグループには、選択可能な電圧レベルで電力を供給することが可能であり、さらに選択可能なクロック周波数値を有するため、異なるタイプのメモリ・モジュールを実装するための多大な柔軟性が存在する。この柔軟性により、システム１００を、最低限のコストで最高の性能を発揮できるように調整することができる。

本明細書の教示に従ったメモリ・ユニット２５０は、各メモリ・モジュール・グループに対して、別々の電力境界およびメモリ・クロック発振器入力を提供する。典型的な諸実施形態では、各電力境界３５１、３５２、３５３について、電圧レベルおよびメモリ・クロック発振器周波数を選択することができる。好ましくは、各電力境界３５１、３５２、３５３は、使用すべき最大の容量および速度に対処するための設計を提供する。

いくつかの実施形態では、システム・メモリ・コントローラ２５１は、各電力境界３５１、３５２、３５３について電圧レベルおよびメモリ・クロック周波数を設定する。動作パラメータの設定には、プロセッサ１０１、オペレーティング・システム、ユーザ・コマンド、および他のコンポーネントのうちのいずれか１つの使用を含むことができる。各電力境界３５１、３５２、３５３についての電圧レベルおよびメモリ・クロック周波数を、システム・メモリ・コントローラ２５１に設定させるための技法の１つには、選択されたメモリ・モジュール・グループ３１１、３２１、３３１に信号で問い合わせること、および動作特性を決定するために戻された信号を解決することが含まれる。

他の諸実施形態では、システム・メモリ・コントローラ２５１には、各メモリ・モジュール・グループ３１１、３２１、３３１の動作パラメータを取得するため、およびその情報を手動カスタマイズのためにユーザに提供するための備えがある。他の諸実施形態では、システム１００は、あるプロセッサ１０１とメモリ・モジュール・グループ３１１、３２１、３３１との間に相関関係を与える。

他の諸実施形態では、所与のメモリ・モジュール・グループについて、メモリ・クロック周波数および電圧レベルのうちの１つを選択するか、または選択しないことができる。これら諸実施形態の一部では、システム・メモリ・コントローラ２５１は、物理アドレスに従ってそれぞれの電力境界の動作態様を決定する。

図３には、メモリ・モジュールを追加するための例示的な方法が提供される。図３では、メモリの追加３００が、物理インストールの第１のステップ３０１を含む。物理インストール３０１では、通常、ユーザがメモリ・モジュールをモジュール・レセプタクル（図示せず）に挿入する必要がある。第２のステップ３０２では、システム１００がメモリ・モジュールに問い合わせる。第３のステップ３０３では、システム１００が（たとえば、ルックアップ・テーブル、戻された信号、またはアルゴリズムに従って）メモリ・モジュールの動作特性を決定する。第４のステップ３０４で、動作特性が決定されると、システム１００が電力境界に対して周波数および電圧のうちの少なくとも１つを設定する。

コンピュータ・プログラム製品を含むいくつかの実施形態では、コンピュータ・プログラムが、電圧レベルおよびメモリ・クロック周波数を設定するためにメモリのタイプを検知する。これらの諸実施形態の一部では、この検知は、所与のメモリ・タイプのプラグ可能なメモリ・カード上での手段によるなどの「ハード・ワイヤード」である。ハード・ワイヤード手段は、所定の電圧レベルを提供するためにそれぞれの電源に信号を送る。通常、使用可能な電圧レベルは、電源の設計およびこの機能専用の検知回線数によって左右されることになる。

前述のように、諸実施形態は、コンピュータ実装プロセスおよびそれらのプロセスを実施するための装置の形で具体化することができる。例示的な諸実施形態では、本発明は、１つまたは複数のネットワーク要素によって実行されるコンピュータ・プログラム・コードで具体化される。諸実施形態は、フロッピィ・ディスケット、ＣＤ−ＲＯＭ、ハード・ドライブ、または任意の他のコンピュータ読み取り可能ストレージ・メディアなどの、有形メディア内で具体化される命令を含む、コンピュータ・プログラム・コードを含み、このコンピュータ・プログラム・コードがコンピュータにロードされ、コンピュータによって実行された場合、コンピュータは本発明を実施する装置となる。諸実施形態は、たとえば、ストレージ・メディアに格納される、コンピュータにロードされるかまたはコンピュータによって実行されるかあるいはその両方である、あるいは、電気配線またはケーブルを介する、光ファイバを介する、または電磁放射線を介するなどの、何らかの伝送メディアを介して伝送される、コンピュータ・プログラム・コードを含み、このコンピュータ・プログラム・コードがコンピュータにロードされ、コンピュータによって実行された場合、コンピュータは本発明を実施する装置となる。汎用マイクロプロセッサ上に実装された場合、コンピュータ・プログラム・コード・セグメントは特定の論理回路を作成するようにマイクロプロセッサを構成する。

以上、例示的諸実施形態を参照しながら本発明について説明してきたが、当業者であれば、本発明の範囲から逸脱することなく様々な変更が可能であり、その諸要素を等価物と交換できることを理解されよう。加えて、本発明の不可欠な範囲を逸脱することなく、特定の状況または材料を本発明の教示に適用するために多くの修正が可能である。したがって、本発明は、本発明を実施するために企図された最良のモードとして開示された特定の実施形態に限定されるものではなく、本発明は、添付の特許請求の範囲の範囲内にあるすべての諸実施形態を含むことになることが意図される。さらに、第１、第２などの用語の使用は、いかなる順序または重要性を示すものでもなく、むしろ、第１、第２などの用語は、要素を互いに区別するために使用される。

コンピューティング・インフラストラクチャの諸態様を示す図である。混合メモリ・タイプを使用するためのシステム・メモリ制御の一実施形態を示す図である。混合メモリ・タイプをコンピューティング・インフラストラクチャにインストールするための方法を示す図である。

符号の説明

２５０メモリ・ユニット
２５１システム・メモリ・コントローラ
２５２周波数コントロール１
２５３電圧コントロール１
２５４周波数コントロール２
２５５電圧コントロール２
２５６周波数コントロールＮ
２５７電圧コントロールＮ
２６１ＯＳＣ１
２６２電源１
２６３ＯＳＣ２
２６４電源２
２６５ＯＳＣＮ
２６６電源Ｎ
３１１メモリ・モジュール・グループ１
３１２メモリ電圧
３２１メモリ・モジュール・グループ２
３２２メモリ電圧
３３１メモリ・モジュール・グループＮ
３３２メモリ電圧
４１１メモリ・クロック
４２１メモリ・クロック
４３１メモリ・クロック

Claims

複数のメモリ・クロック発振器および複数のそれぞれの電圧コントローラに結合されたシステム・メモリ・コントローラを含む、メモリ・ユニットであって、各メモリ・クロック発振器およびそれぞれの電圧コントローラがメモリ・レセプタクルに結合され、したがって複数のメモリ・レセプタクルを提供し、前記複数のレセプタクル内の各レセプタクルはメモリ・タイプの動作に関する別々の電力境界を有する、メモリ・ユニット。
前記複数のレセプタクルが、複数のメモリ・タイプを受け取るためのアダプタを備える、請求項１に記載のメモリ・ユニット。
前記メモリ・タイプが、ＲＡＭ、ＤＲＡＭ、ＳＤＲＡＭ、ＤＩＭＭ、ＦＢＤＩＭＭ、ＭｉｎｉＤＩＭＭ、ＲＤＩＭＭ、ＳＯＤＩＭＭ、ＵＤＩＭＭ、ＶＬＰＤＩＭＭ、ＶＬＰＭｉｎｉＤＩＭＭ、ＤＤＲ、ＤＤＲ２、およびＤＤＲ３のうちの少なくとも１つを備える、請求項２に記載のメモリ・ユニット。
前記システム・メモリ・コントローラが、少なくとも１つのメモリ・クロック発振器および少なくとも１つの電圧コントローラに設定を提供する、請求項１に記載のメモリ・ユニット。
前記システム・メモリ・コントローラが、手動入力およびオペレーティング・システムからの入力のうちの少なくとも１つを受け取ることによって設定を提供する、請求項４に記載のメモリ・ユニット。
インフラストラクチャにメモリ・ユニットを結合するステップであって、前記メモリ・ユニットは、複数のメモリ・クロック発振器および複数のそれぞれの電圧コントローラに結合されたシステム・メモリ・コントローラを備え、各メモリ・クロック発振器およびそれぞれの電圧コントローラがメモリ・レセプタクルに結合され、したがって複数のメモリ・レセプタクルを提供し、前記複数のレセプタクル内の各レセプタクルはメモリ・タイプの動作に関する別々の電力境界を有する、結合するステップと、
前記メモリ・ユニットにインストールするために少なくとも２つのメモリ・タイプを選択するステップと、
前記メモリ・タイプを前記メモリ・ユニットにインストールするステップと、
を含む、コンピューティング・インフラストラクチャにメモリを提供するための方法。
前記メモリ・タイプのうちの少なくとも１つの動作電圧を手動で設定するステップをさらに含む、請求項６に記載の方法。
前記メモリ・タイプのうちの少なくとも１つの動作周波数を手動で設定するステップをさらに含む、請求項６に記載の方法。
アプリケーション用に前記メモリ・タイプのうちの少なくとも１つを保持するステップをさらに含む、請求項６に記載の方法。
前記インストールするステップが、第１の前記メモリ・タイプを第１の電力境界内にインストールするステップと、第２の前記メモリ・タイプを他の電力境界内にインストールするステップとを含む、請求項６に記載の方法。
複数のメモリ・クロック発振器および複数のそれぞれの電圧コントローラに結合されたシステム・メモリ・コントローラを含む、メモリ・ユニットであって、各メモリ・クロック発振器およびそれぞれの電圧コントローラがメモリ・レセプタクルに結合され、したがって複数のメモリ・レセプタクルを提供し、前記複数のレセプタクル内の各レセプタクルはメモリ・タイプの動作に関する別々の電力境界を有する、メモリ・ユニットを含む、
コンピューティング・システム。
電力境界がプロセッサに関連付けられた、請求項１１に記載のコンピューティング・システム。
電力境界がアプリケーションに関連付けられた、請求項１１に記載のコンピューティング・システム。
複数のメモリ・クロック発振器および複数のそれぞれの電圧コントローラに結合されたシステム・メモリ・コントローラを含む、メモリ・ユニットであって、各メモリ・クロック発振器およびそれぞれの電圧コントローラがメモリ・レセプタクルに結合され、したがって複数のメモリ・レセプタクルを提供し、前記複数のレセプタクル内の各レセプタクルはメモリ・タイプの動作に関する別々の電力境界を有する、メモリ・ユニットに、インストールされたメモリ・タイプを問い合わせるための命令と、
前記メモリ・タイプを決定するための命令と、
前記メモリ・タイプに関する前記電力境界の少なくとも１つの動作パラメータを設定するための命令と、
を含む、マシン読み取り可能メディア上に格納されたマシン読み取り可能コードを含むコンピュータ・プログラム。
前記設定が、メモリ・クロック周波数の設定を含む、請求項１４に記載のコンピュータ・プログラム。
前記設定が、電圧レベルの設定を含む、請求項１４に記載のコンピュータ・プログラム。
前記メモリ・タイプが、電圧レベルの設定のために信号を提供する、請求項１４に記載のコンピュータ・プログラム。
前記メモリ・タイプが、メモリ・クロック周波数の設定のために信号を提供する、請求項１４に記載のコンピュータ・プログラム。