KR100687925B1 - 컴퓨터 시스템 - Google Patents

컴퓨터 시스템 Download PDF

Info

Publication number
KR100687925B1
KR100687925B1 KR1020050046795A KR20050046795A KR100687925B1 KR 100687925 B1 KR100687925 B1 KR 100687925B1 KR 1020050046795 A KR1020050046795 A KR 1020050046795A KR 20050046795 A KR20050046795 A KR 20050046795A KR 100687925 B1 KR100687925 B1 KR 100687925B1
Authority
KR
South Korea
Prior art keywords
controller
sata
external device
hdd
pata
Prior art date
Application number
KR1020050046795A
Other languages
English (en)
Other versions
KR20060125022A (ko
Inventor
장점진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050046795A priority Critical patent/KR100687925B1/ko
Priority to CNA2006100887006A priority patent/CN1873586A/zh
Priority to US11/444,469 priority patent/US20060282656A1/en
Publication of KR20060125022A publication Critical patent/KR20060125022A/ko
Application granted granted Critical
Publication of KR100687925B1 publication Critical patent/KR100687925B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은, 제1인터페이스와 제2인터페이스 중 어느 하나를 지원하는 외부장치가 장착되는 장착부를 포함하는 컴퓨터 시스템에 관한 것이다. 본 발명의 컴퓨터 시스템은, 상기 장착부에 장착되는 상기 외부장치와 상기 제1인터페이스를 통해 통신하는 제1컨트롤러와, 상기 제2인터페이스를 통해 통신하는 제2컨트롤러를 구비하는 외부장치컨트롤러와; 상기 장착부에 장착되는 상기 외부장치가 지원하는 인터페이스방식을 감지하기 위한 외부장치감지부와; 포스트 과정 중 상기 외부장치감지부로부터의 감지결과에 기초하여, 상기 장착부에 장착되는 상기 외부장치가 지원하지 아니하는 인터페이스방식을 통해 통신하는 컨트롤러를 디세이블시키도록 상기 외부장치컨트롤러를 제어하는 제어부를 포함하는 것을 특징으로 한다. 이에 의하여, 불필요한 시스템의 자원낭비 및 불필요한 전원소모를 절감할 수 있는 컴퓨터 시스템을 제공할 수 있다.

Description

컴퓨터 시스템 { Computer System }
도 1은 본 발명에 따른 컴퓨터 시스템의 제어 블록도,
도 2는 본 발명에 따른 컴퓨터 시스템의 제어 흐름도,
* 도면의 주요 부분에 대한 부호의 설명
10 : SATA HDD 20 : 장착부
30 : SATA 클럭발생부 40 : ICH(입/출력 컨트롤 허브)
42 : PATA컨트롤러 44 : SATA컨트롤러
46 : GPIO부 48 : 커넥터
50 : 바이오스
본 발명은, 컴퓨터 시스템에 관한 것으로서, 보다 상세하게는, 불필요한 시스템의 자원낭비 및 불필요한 전원소모를 절감할 수 있는 컴퓨터 시스템에 관한 것이다.
현재의 컴퓨터 시스템은, CPU의 속도가 고속화되고 PCI-Express, USB2.0, 1394 등의 고속버스의 도입으로 인해, 그 성능이 빠른 속도로 발전해 가고 있다. 하지만, PATA(Parallel Advanced Technology Attachment)는 최대 133MB/s로 고정되어 컴퓨터 시스템의 성능발전에 장애가 되고 있다. 이에, 이러한 장애를 극복하기 위해, 최근에 SATA(Serial Advanced Technology Attachment)가 제안되었다. SATA는 최대 1.5Gbps로 동작하며, 더 나아가 SATA-Ⅱ는 3.0Gbps까지 동작할 수 있다. 또한, SATA(또는 SATA-Ⅱ)는 4개의 신호핀을 이용하는 통신케이블을 통해 통신하므로, 실장된 보드상에서 차지하는 공간을 적게 차지한다.
이러한, 장점으로 인해 SATA(또는 SATA-Ⅱ)를 지원하는 SATA HDD는 급속하게 보급되고 있으나 기존에 사용되는 PATA HDD가 여전히 많이 사용되고 있으므로, 현재의 컴퓨터 시스템은 SATA컨트롤러와 PATA컨트롤러를 모두 구비하는 실정이다.
특히, 노트북 컴퓨터와 같은 소형 컴퓨터 시스템는 SATA컨트롤러와 PATA컨트롤러를 모두 구비하고 있으나, 공간적인 제약을 많이 받기 때문에 SATA HDD와 PATA HDD 중 어느 하나를 장착하여 사용하는 것이 일반적이다.
이처럼, SATA HDD와 PATA HDD 중 어느 하나를 장착하여 사용하는 컴퓨터 시스템은, 전원이 온 되어 시스템에 전원이 공급되면 바이오스는 포스트 과정을 수행하며, 포스트 과정 중에 SATA컨트롤러와 PATA컨트롤러를 모두 인에이블시켜 초기화한다. 이후, SATA컨트롤러와 PATA컨트롤러에 해당하는 디바이스 초기화 과정을 통해 SATA컨트롤러와 PATA컨트롤러 각각에 I/O 범위, 메모리범위, 인터럽트 등의 시스템 자원을 할당한다. 그리고, 바이오스는 SATA HDD와 PATA HDD 중 어떠한 HDD가 장착되는 지를 인식하고, 장착된 HDD를 초기화 한다.
이에, 종래의 컴퓨터 시스템은, 장착된 HDD(예 : SATA HDD)를 SATA컨트롤러 와의 통신을 통해 제어한다. 즉, 종래의 컴퓨터 시스템은, 포스트 과정에서 초기화 되어 시스템 자원을 할당받은 SATA컨트롤러와 PATA컨트롤러 중 어느 하나는, 사용되지 않음에도 불구하고 할당된 시스템 자원을 사용하며, 지속적으로 인에이블되어 불필요한 전원을 소모하게 되는 문제점이 있다.
따라서, 본 발명의 목적은, 불필요한 시스템의 자원낭비 및 불필요한 전원소모를 절감할 수 있는 컴퓨터 시스템을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 제1인터페이스와 제2인터페이스 중 어느 하나를 지원하는 외부장치가 장착되는 장착부를 포함하는 컴퓨터 시스템에 있어서, 상기 장착부에 장착되는 상기 외부장치와 상기 제1인터페이스를 통해 통신하는 제1컨트롤러와, 상기 제2인터페이스를 통해 통신하는 제2컨트롤러를 구비하는 외부장치컨트롤러와; 상기 장착부에 장착되는 상기 외부장치가 지원하는 인터페이스방식을 감지하기 위한 외부장치감지부와; 포스트 과정 중 상기 외부장치감지부로부터의 감지결과에 기초하여, 상기 장착부에 장착되는 상기 외부장치가 지원하지 아니하는 인터페이스방식을 통해 통신하는 컨트롤러를 디세이블시키도록 상기 외부장치컨트롤러를 제어하는 제어부를 포함하는 것을 특징으로 하는 컴퓨터 시스템에 의해 달성된다.
여기서, 상기 제1인터페이스는 PATA(Parallel Advanced Technology Attachment)규격을 지원하고, 상기 제2인터페이스는 SATA(Serial Advanced Technology Attachment)규격을 지원하며, 상기 외부장치는, 상기 PATA 규격을 지원하는 PATA HDD(하드디스크 드라이브)와 상기 SATA 규격을 지원하는 SATA HDD 중 어느 하나인 것이 바람직하다.
여기서, 상기 제1컨트롤러는 상기 PATA HDD와 통신하기 위한 PATA컨트롤러이고, 상기 제2컨트롤러는 상기 SATA HDD와 통신하기 위한 STAT컨트롤러이며, 상기 외부장치컨트롤러는, 상기 PATA컨트롤러와 상기 SATA컨트롤러를 포함하는 입/출력 컨트롤 허브인 ICH인 것이 바람직하다.
또한, 상기 외부장치감지부는, 상기 장착부의 인터페이스부에 마련되는 다수의 신호핀 중, 상기 장착부에 상기 PATA HDD가 장착되면 상기 PATA HDD로부터 제1장착신호를 수신하고 상기 SATA HDD가 장착되면 상기 SATA HDD로부터 제2장착신호를 수신하는 소정의 장착핀과, 상기 장착핀을 통해 수신되는 상기 제1 및 제2장착신호에 따라 상기 장착부에 장착된 HDD의 인터페이스방식을 판단한 판단신호를 상기 제어부로 출력하는 GPIO(General Purpose Input/Output)부를 포함하는 것이 바람직하다.
또한, 상기 SATA컨트롤러로 제공하기 위한 SATA 클럭신호를 발생하는 SATA 클럭발생부를 더 포함하고, 상기 제어부는, 포스트 과정을 수행하는 중, 상기 GPIO부로부터의 상기 판단신호에 기초하여, 상기 PATA HDD가 상기 장착부에 장착되었다고 판단되는 경우 상기 SATA클럭발생부 및 SATA컨트롤러를 디세이블 시키고, 상기 SATA HDD가 상기 장착부에 장착되었다고 판단되는 경우 상기 PATA컨트롤러를 디세이블 시키도록 상기 ICH를 제어하는 바이오스를 포함하는 것이 바람직하다.
이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.
도 1은 본 발명에 따른 컴퓨터 시스템의 제어 블록도이다. 본 도면에 도시된 바와 같이, 본 발명에 따른 컴퓨터 시스템은, 제1인터페이스와 제2인터페이스 중 어느 하나를 지원하는 외부장치가 장착되는 장착부(20)와, 장착부(20)에 장착되는 외부장치가 지원하는 인터페이스방식을 감지하고, 장착부(20)에 장착되는 외부장치와 상기 제1인터페이스를 통해 통신하는 PATA컨트롤러(42)와 상기 제2인터페이스를 통해 통신하는 SATA컨트롤러(44)를 구비하는 통신하는 외부장치컨트롤러인 ICH(40)와, SATA컨트롤러(44)로 제공하기 위한 SATA클럭신호를 발생하는 SATA클럭발생부(30)와, 포스트 과정 중 ICH(40)로부터의 감지결과에 기초하여, 장착부(20)에 장착되는 외부장치가 지원하지 아니하는 인터페이스방식을 통해 통신하는 컨트롤러(42 또는 44)를 디세이블시키도록 ICH(40)를 제어하는 제어부인 바이오스(50)를 포함한다.
여기서, 상기 제1인터페이스는 PATA(Parallel Advanced Technology Attachment)규격을 지원하는 통신인터페이스고, 상기 제2인터페이스는 SATA(Serial Advanced Technology Attachment)규격을 지원하는 통신인터페이스를 일컫는다.
또한, 여기서, 장착부(20)에 장착되는 외부장치는, 상기 PATA 규격을 지원하는 PATA HDD(하드디스크 드라이브)와, 상기 SATA 규격을 지원하는 SATA HDD(하드디스크 드라이브)를 말하며, 상기의 도1에서는 SATA HDD(10)가 장착부(20)에 장착되는 경우를 일 실시예로서 도시한 것이다.
ICH(입/출력 컨트롤 허브)(40)는, 장착부(20)에 장착되는 외부장치가 지원하 는 인터페이스방식을 감지하기 위한 GPIO부(46)와, 장착부(20)에 장착되는 PATA HDD(미도시)와 통신하는 PATA컨트롤러(42)와, 장착부(20)에 장착되는 SATA HDD(10)와 통신하는 SATA컨트롤러(44)를 포함한다. 또한, ICH(입/출력 컨트롤 허브)(40)는, 바이오스(50)의 제어에 의해, SATA HDD(10)와 통신하기 위한 SATA컨트롤러(44)와, SATA컨트롤러(44)로 제공하는 SATA클럭신호를 발생하는 SATA클럭발생부(30)를 인에이블 또는 디세이블시킨다. 또한, ICH(입/출력 컨트롤 허브)(40)는, 바이오스(50)의 제어에 의해, PATA HDD(미도시)와 통신하기 위한 PATA컨트롤러(42)를 인에이블 또는 디세이블시킨다. 여기서, PATA컨트롤러(42)와 SATA컨트롤러(44)는 PCI(또는 PCI-Express) 디바이스로 마련되는 컨트롤러인 것이 일반적이다.
GPIO부(46)는, 장착부(20)에 장착되는 HDD가 지원하는 인터페이스방식을 감지하기 위한 외부장치감지부(미도시)로서 마련된다. 여기서, 외부장치감지부(미도시)를 설명하면, 외부장치감지부(미도시)는 장착부(20)의 인터페이스부(미도)에 마련되는 다수의 신호핀 중, 장착부(20)에 PATA HDD(미도시)가 장착되면 PATA HDD(미도시)로부터 제1장착신호를 수신하고 SATA HDD(10)가 장착되면 SATA HDD(10)로부터 제2장착신호를 수신하는 소정의 장착핀(46')과, 장착핀(46')을 통해 수신되는 상기 제1장착신호 및 제2장착신호에 따라 장착부(20)에 장착된 HDD의 인터페이스방식을 판단한 판단신호를 바이오스(50)로 출력하는 GPIO(General Purpose Input/Output)부(46)로 마련된다.
여기서, ICH(40)의 커넥터(48)는, 장착부(20)에 장착되는 HDD와 통신하기 위한 통신케이블이 접속되는 인터페이스 커넥터부이다. 한편, 일반적으로 SATA는 4개 의 신호핀을 이용하는 통신케이블을 통해 통신하며, PATA는 40개의 신호핀을 이용하는 통신케이블을 통해 통신한다. 따라서, 장착부(20)와 ICH(40)은, PATA를 위한 통신선(40개)과 SATA를 위한 통신선(4개)과 장착부(20)에 장착되는 HDD로부터 장착신호를 수신하기 위한 통신선(1개)을 포함하는 45개선의 통신케이블을 통해 통신하며, 커넥터(48)는, 45개핀을 갖는 인터페이스 커넥터부인 것이 바람직하다.
바이오스(50)는, 전원이 온 되어 시스템에 전원이 공급되면, 포스트 과정을 수행한다. 포스트 과정 초기에 바이오스(50)는, CPU(미도시)와 메모리(미도시) 및 GPIO부(46) 등 각종 하드웨어를 초기화한다. 이때, SATA컨트롤러(44)와 PATA컨트롤러(42)도 초기화된다. 이후, 바이오스(50)는, 포스트 과정을 수행하면서, GPIO부(46)로부터의 입력되는 상기 판단신호에 기초하여, 장착부(20)에 장착된 HDD의 종류(PATA HDD(42) 또는 SATA HDD(44))를 판단한다. 이때, 도1에서와 같이 SATA HDD(10)가 장착부(20)에 장착되면, ICH(40)는 상기 45개선의 통신케이블에서 SATA를 위한 4개선의 통신선(a)과 장착신호를 수신하기 위한 1개선의 통신선(b)을 통해 통신하게 된다.
바이오스(50)는 GPIO부(46)로부터의 입력되는 상기 판단신호에 기초하여, 도1과 같이 SATA HDD(10)가 장착부(20)에 장착된다고 판단되면, PATA컨트롤러(42)를 디세이블 시키도록 ICH(40)를 제어한다. 이후, SATA컨트롤러(44)에 해당하는 디바이스(PCI 또는 PCI-Express) 초기화 과정을 통해 SATA컨트롤러(44)에 I/O 범위, 메모리범위, 인터럽트 등의 시스템 자원을 할당한다. 이때, 디바이스(PCI 또는 PCI-Express) 초기화 과정 이전에 이미 디세이블된 PATA컨트롤러(42)에는 시스템 자원 이 할당되지 않게 된다. 그리고, 바이오스(50)는 장착부(20)에 장착된 SATA HDD(10)을 인식하고 초기화하여, 포스트 과정 수행 후 운영체제(OS) 등에서 SATA HDD(10)가 구동될 수 있도록 한다.
여기서, 도1에서는 도시되지 아니하였지만, 장착부(20)에 PATA HDD(미도시)가 장착되는 경우, 바이오스(50)는 SATA컨트롤러(44) 및 SATA클러발생부(30)를 디세이블시키도록 ICH(40)를 제어하여, 디바이스(PCI 또는 PCI-Express) 초기화 과정을 통해 PATA컨트롤러(42)에 I/O 범위, 메모리범위, 인터럽트 등의 시스템 자원을 할당한다. 이때에는, 디바이스(PCI 또는 PCI-Express) 초기화 과정 이전에 이미 디세이블된 SATA컨트롤러(44)에는 시스템 자원이 할당되지 않게 된다.
이와 같은 구성을 가지는 컴퓨터 시스템의 제어 흐름을 도 2를 통해 설명하면 다음과 같다.
먼저, 바이오스(50)는, 전원이 온 되어 시스템에 전원이 공급되면, 포스트 과정을 시작한다(S10). 바이오스(50)는, 포스트 과정 초기에 CPU(미도시)와 메모리(미도시) 및 GPIO부(46) 등 각종 하드웨어를 초기화한다(S20). 이때, SATA컨트롤러(44)와 PATA컨트롤러(42)도 초기화된다. 이후, 바이오스(50)는, 포스트 과정을 수행하면서, GPIO부(46)로부터의 입력되는 상기 판단신호에 기초하여, 장착부(20)에 SATA HDD(10)가 장착되는 지를 판단한다(S30). SATA HDD(10)가 장착부(20)에 장착된다고 판단되면, 바이오스(50)는 PATA컨트롤러(42)를 디세이블 시키도록 ICH(40)를 제어한다(S40). 이후, SATA컨트롤러(44)에 해당하는 디바이스(PCI 또는 PCI-Express) 초기화 과정을 통해 SATA컨트롤러(44)에 I/O 범위, 메모리범위, 인터럽트 등의 시스템 자원을 할당한다(S50). 그리고, 바이오스(50)는 장착부(20)에 장착된 SATA HDD(10)을 인식하고 초기화하여, 포스트 과정 수행 후 운영체제(OS) 등에서 SATA HDD(10)가 구동될 수 있도록 한다(S60).
여기서, 상기 (S30)단계에서, SATA HDD(10)가 장착부(20)에 장착지 않았다고 판단되면, 바이오스(50)는 GPIO부(46)로부터의 입력되는 상기 판단신호에 기초하여, 장착부(20)에 PATA HDD(미도시)가 장착되는 지를 판단한다(S70). PATA HDD(미도시)가 장착부(20)에 장착된다고 판단되면, 바이오스(50)는 SATA컨트롤러(44) 및 SATA클럭발생부(30)를 디세이블 시키도록 ICH(40)를 제어한다(S80). 이후, PATA컨트롤러(42)에 해당하는 디바이스(PCI 또는 PCI-Express) 초기화 과정을 통해 PATA컨트롤러(42)에 I/O 범위, 메모리범위, 인터럽트 등의 시스템 자원을 할당한다(S50). 그리고, 바이오스(50)는 장착부(20)에 장착된 PATA HDD(미도시)을 인식하고 초기화하여, 포스트 과정 수행 후 운영체제(OS) 등에서 PATA HDD(미도시)가 구동될 수 있도록 한다(S60).
이와 같은 구성을 통해, 본 발명의 컴퓨터 시스템은, 포스트 과정 중에 장착된 HDD의 종류에 대응하여, PATA컨트롤러와 SATA컨트롤러 중 사용되지 않는 컨트롤러(PATA컨트롤러 또는 SATA컨트롤러)를 디세이블시킨다.
이에, 본 발명의 컴퓨터 시스템은, PATA컨트롤러와 SATA컨트롤러에 해당하는 디바이스 초기화 과정을 수행하기 이전에, 불필요한 컨트롤러(PATA컨트롤러 또는 SATA컨트롤러)를 디세이블하여, 불필요한 컨트롤러(PATA컨트롤러 또는 SATA컨트롤러)에 시스템 자원을 할당하는 낭비를 방지할 수 있다. 또한, 불필요한 컨트롤러 (PATA컨트롤러 또는 SATA컨트롤러)가 동작함에 따른 전원소모를 방지할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 불필요한 시스템의 자원낭비 및 불필요한 전원소모를 절감할 수 있는 컴퓨터 시스템을 제공할 수 있다.

Claims (5)

  1. 제1인터페이스와 제2인터페이스 중 어느 하나를 지원하는 외부장치가 장착되는 장착부를 포함하는 컴퓨터 시스템에 있어서,
    상기 장착부에 장착되는 상기 외부장치와 상기 제1인터페이스를 통해 통신하는 제1컨트롤러와, 상기 제2인터페이스를 통해 통신하는 제2컨트롤러를 구비하는 외부장치컨트롤러와;
    상기 장착부에 장착되는 상기 외부장치가 지원하는 인터페이스방식을 감지하기 위한 외부장치감지부와;
    포스트 과정 중 상기 외부장치감지부로부터의 감지결과에 기초하여, 상기 장착부에 상기 제1인터페이스를 지원하는 외부장치가 장착되는 경우 상기 제2컨트롤러를 디세이블 시키고, 상기 장착부에 사이 제2인터페이스를 지원하는 외부장치가 장착되는 경우 상기 제1컨트롤러를 디세이블 시키도록 상기 외부장치컨트롤러를 제어하는 제어부를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  2. 제1항에 있어서,
    상기 제1인터페이스는 PATA(Parallel Advanced Technology Attachment)규격을 지원하고, 상기 제2인터페이스는 SATA(Serial Advanced Technology Attachment)규격을 지원하며,
    상기 외부장치는, 상기 PATA 규격을 지원하는 PATA HDD(하드디스크 드라이브)와 상기 SATA 규격을 지원하는 SATA HDD 중 어느 하나인 것을 특징으로 하는 컴 퓨터 시스템.
  3. 제2항에 있어서,
    상기 제1컨트롤러는 상기 PATA HDD와 통신하기 위한 PATA컨트롤러이고, 상기 제2컨트롤러는 상기 SATA HDD와 통신하기 위한 STAT컨트롤러이며,
    상기 외부장치컨트롤러는, 상기 PATA컨트롤러와 상기 SATA컨트롤러를 포함하는 입/출력 컨트롤 허브인 ICH인 것을 특징으로 하는 컴퓨터 시스템.
  4. 제3항에 있어서,
    상기 외부장치감지부는,
    상기 장착부의 인터페이스부에 마련되는 다수의 신호핀 중, 상기 장착부에 상기 PATA HDD가 장착되면 상기 PATA HDD로부터 제1장착신호를 수신하고 상기 SATA HDD가 장착되면 상기 SATA HDD로부터 제2장착신호를 수신하는 소정의 장착핀과, 상기 장착핀을 통해 수신되는 상기 제1 및 제2장착신호에 따라 상기 장착부에 장착된 HDD의 인터페이스방식을 판단한 판단신호를 상기 제어부로 출력하는 GPIO(General Purpose Input/Output)부를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  5. 제4항에 있어서,
    상기 SATA컨트롤러로 제공하기 위한 SATA 클럭신호를 발생하는 SATA 클럭발생부를 더 포함하고,
    상기 제어부는,
    포스트 과정을 수행하는 중, 상기 GPIO부로부터의 상기 판단신호에 기초하여, 상기 PATA HDD가 상기 장착부에 장착되었다고 판단되는 경우 상기 SATA클럭발생부 및 SATA컨트롤러를 디세이블 시키고, 상기 SATA HDD가 상기 장착부에 장착되었다고 판단되는 경우 상기 PATA컨트롤러를 디세이블 시키도록 상기 ICH를 제어하는 바이오스를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
KR1020050046795A 2005-06-01 2005-06-01 컴퓨터 시스템 KR100687925B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050046795A KR100687925B1 (ko) 2005-06-01 2005-06-01 컴퓨터 시스템
CNA2006100887006A CN1873586A (zh) 2005-06-01 2006-06-01 控制计算机系统中的能量消耗的计算机系统和方法
US11/444,469 US20060282656A1 (en) 2005-06-01 2006-06-01 Computer system and method of controlling power consumption in the computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050046795A KR100687925B1 (ko) 2005-06-01 2005-06-01 컴퓨터 시스템

Publications (2)

Publication Number Publication Date
KR20060125022A KR20060125022A (ko) 2006-12-06
KR100687925B1 true KR100687925B1 (ko) 2007-02-27

Family

ID=37484073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050046795A KR100687925B1 (ko) 2005-06-01 2005-06-01 컴퓨터 시스템

Country Status (3)

Country Link
US (1) US20060282656A1 (ko)
KR (1) KR100687925B1 (ko)
CN (1) CN1873586A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101561793B (zh) * 2008-04-15 2011-09-21 联想(北京)有限公司 一种端口扩展装置以及端口扩展装置处理数据的方法
CN101561792B (zh) * 2008-04-16 2011-06-22 联想(北京)有限公司 计算机系统、计算机扩展坞及其功耗管理方法
CN101625624B (zh) * 2008-07-09 2011-10-26 中兴通讯股份有限公司 一种基于嵌入式系统的sata硬盘管理方法
US20130097346A1 (en) * 2011-10-14 2013-04-18 Innodisk Corporation Storage device and connecting seat for connecting the same to host
US10817041B2 (en) 2017-11-17 2020-10-27 Philip Vaccaro Energy efficient computer process
US20230063057A1 (en) * 2021-08-27 2023-03-02 Micron Technology, Inc. Memory access managment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980035434A (ko) * 1996-11-13 1998-08-05 김광호 내장 및 확장vga카드의 접속제어기능을 갖는 컴퓨터시스템

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6766401B2 (en) * 2001-04-27 2004-07-20 International Business Machines Corporation Increasing control information from a single general purpose input/output (GPIO) mechanism
US6976190B1 (en) * 2002-07-31 2005-12-13 Western Digital Technologies, Inc. Serial ATA disk drive having a parallel ATA test interface and method
TWI221225B (en) * 2002-08-29 2004-09-21 Via Tech Inc Physical layer structure adapted to provide parallel and serial ATA interfaces
US20040120353A1 (en) * 2002-09-06 2004-06-24 Ook Kim Method and apparatus for double data rate serial ATA phy interface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980035434A (ko) * 1996-11-13 1998-08-05 김광호 내장 및 확장vga카드의 접속제어기능을 갖는 컴퓨터시스템

Also Published As

Publication number Publication date
CN1873586A (zh) 2006-12-06
KR20060125022A (ko) 2006-12-06
US20060282656A1 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
EP3242218B1 (en) Dynamic pcie switch reconfiguration mechanism
US11301406B2 (en) Method, apparatus and system for role transfer functionality for a bus master
US10416717B2 (en) Configuring docks
US6647320B1 (en) Software-based temperature controller circuit in electronic apparatus
CA2273719C (en) High performance pci with backward compatibility
US6035355A (en) PCI system and adapter requirements following reset
KR100687925B1 (ko) 컴퓨터 시스템
US8595386B2 (en) Software controlled redirection of configuration address spaces
KR20130087583A (ko) 컴퓨터 플랫폼의 시스템 전력 상태를 전환하는 방법, 장치 및 시스템
US20140280960A1 (en) Methods and apparatus for dynamically allocating devices between multiple controllers
KR102149679B1 (ko) 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템
CN109947682B (zh) 一种服务器主板及服务器
EP2810173B1 (en) Flexible port configuration based on interface coupling
WO2005114435A1 (en) Methods and apparatus for bussed communications
KR20070082359A (ko) 컴퓨터 시스템 및 그 제어방법
GB2421326A (en) Scalable reference clock unit for external cards
US20080235428A1 (en) Method and system for dynamic switching between multiplexed interfaces
US6567868B1 (en) Structure and method for automatically setting the CPU speed
US20190370008A1 (en) Boot times in an information processing device with externally connected devices
US8526276B2 (en) Optical disk drive capable of reducing power consumption
US9367332B2 (en) Sensing data reading device and method
KR100630934B1 (ko) 컴퓨터 시스템 및 컴퓨터 시스템의 제어방법
US20070234030A1 (en) Controller interface ownership changing system and method
KR100462019B1 (ko) 컴퓨터 시스템의 클럭제어장치 및 그 방법
JP2002312083A (ja) クロックラン機能制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee