JP2002312083A - クロックラン機能制御装置 - Google Patents

クロックラン機能制御装置

Info

Publication number
JP2002312083A
JP2002312083A JP2001117296A JP2001117296A JP2002312083A JP 2002312083 A JP2002312083 A JP 2002312083A JP 2001117296 A JP2001117296 A JP 2001117296A JP 2001117296 A JP2001117296 A JP 2001117296A JP 2002312083 A JP2002312083 A JP 2002312083A
Authority
JP
Japan
Prior art keywords
card
bus
clock run
run function
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001117296A
Other languages
English (en)
Inventor
Taketomi Ishida
健富 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001117296A priority Critical patent/JP2002312083A/ja
Publication of JP2002312083A publication Critical patent/JP2002312083A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】 【課題】 カードバスPCカード挿入時の不具合回避を
実行するクロックラン機能制御装置を提供する。 【解決手段】 PCカード・ソケット12へのPCカー
ドの挿入を検出するための手段、挿入されたPCカード
のタイプを判別する手段、および、カードバス・クロッ
クラン機能を制御するA_CCLKRUN#信号33
(あるいはB_CCLKRUN#信号)を無効化する手
段を含むカードバス・クロックラン機能無効化回路1
を、PCカード・コントローラ11の2次側バスである
カードバス30に追加する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、情報処理システム
(例えば、パーソナル・コンピュータ)に設けられたバ
スのうち、固定されたデバイスが接続されている1次側
バス(例えば、PCIバス)とユーザにより接続デバイ
スの取り付けおよび取り外しが可能な2次側バス(例え
ば、カードバス)の省電力機能の改良に関し、特に、カ
ードバスに論理回路を追加することにより、PCIバス
とカードバスの省電力機能をユーザの使用環境に合わせ
て制御するクロックラン機能制御装置に関する。
【0002】
【従来の技術】パーソナル・コンピュータ(以下「P
C」と表記)の周辺バス(1次側)の1つとして、PC
I SIG(The Peripheral Component Interconnect
SpecialInterest Group)の提唱するPCIバス(PCI L
ocalBus standard specification )がある。このPC
Iバス上でオプション定義されているクロックラン信号
を用いてPCの電力消費を低減する技術、「クロックラ
ン」機能がPCIモバイルデザインガイド(PCI Mobile
Design Guide )により定められている。
【0003】しかしながらクロックラン機能は、PCI
バス上の周辺デバイス(以下「PCIデバイス」と表
記)の使用状況に応じたバスのアイドル期間を検出して
バスクロック信号を停止させることから、PCIバス上
にクロックラン機能をサポートできないPCIデバイス
が1つでも存在するPCでは、クロックラン機能をサポ
ートできない、あるいはサポートしてもシステムエラー
を生じる結果となってしまうという短所がある。
【0004】このような短所を改善するための手段とし
て、たとえば特開平8−194663号公報に開示され
ているように、電力を節約するクロックラン機能を、周
辺バス(例えば、PCIバス)上に存在する構成要素
(例えば、PCIデバイス)がサポートできるかどうか
を自動的に判別することにより、そのシステムのクロッ
クラン機能を能動化または不能化するシステムが提供さ
れる。
【0005】図5には、クロックラン機能の能動化また
は不能化を行うシステムの一例が示されている。システ
ム100は、バスインターフェースおよびアービタユニ
ット120を含み、これはバスクロック制御信号を発生
するクロックジェネレータ122をオンまたはオフにす
るクロック制御回路121、ならびにステータスおよび
コマンドレジスタ123、124を含む。システム10
0は、さらに周辺バス110上に周辺バスマスタ装置1
30、及びスレーブ装置150を含み、これらも各々、
ステータスレジスタ(132、152)、及びコマンド
レジスタ(133、153)を含む。
【0006】バスインターフェース及びアービタユニッ
ト120のステータスレジスタ123は、ビット位置5
(または別の特定のビット位置)において専用ビットを
含み、バスインターフェース及びアービタユニット12
0がクロックラン特性をサポートできるかどうかを識別
する。例えば、バスインターフェース及びアービタユニ
ット120がクロック制御回路121を含んでいなかっ
た場合、ステータスレジスタ123のビット5は、
「0」にセットされる。
【0007】また、コマンドレジスタ124は、クロッ
クラン特性がすべての周辺バス構成要素によってサポー
トされているかどうかを示す専用ビット(やはりビット
5)を有する。すべての周辺構成要素がクロックラン特
性をサポートすると判断したならば、コマンドレジスタ
のビット5には「1」が書き込まれる。
【0008】また、周辺バス装置(130、150)の
各々におけるステータスレジスタ(132、152)
も、その装置がクロックラン特性をサポートすることが
できるかどうかを示す専用ビットを含む。また、周辺装
置(130、150)の各々におけるコマンドレジスタ
(133、153)も、その装置がクロックランモード
で動作すべきかどうかを示すための専用ビットを含む。
【0009】次に、図5の回路の動作について図6のフ
ローチャートを参照して説明する。ステップS20でシ
ステムが初期化またはブートされた後、周辺バス装置の
各々におけるステータスレジスタ(132、152)が
チェックされて、1つ1つの装置がクロックラン機能を
サポートするかどうかが判断される。各周辺バス装置に
おけるステータスレジスタ(132、152)のビット
5(あるいは特定ビット)は、その装置がクロックラン
機能をサポートできるかどうかを示すための専用となっ
ている。ビット5は製造者がセットすることもできる
し、セットアップおよび/または初期化の間にシステム
プロセッサによってもセットされ得る。
【0010】ステップS21で、すべての周辺バス装置
(130、150)のステータスレジスタ(132、1
52)のビット5(あるいは特定ビット)が読み出さ
れ、ステップS22、S23およびS24でステータス
ビットの各々がチェックされる。そして、それらがクロ
ックラン機能をサポートするかどうかが判断される。し
たがってステップS22では、装置Xのステータスレジ
スタにおけるビット5がチェックされ、それがセット
(例えば2進の「1」として規定)されているかどうか
が見られる。ビット5がセットされていなければ(すな
わちビット5が2進の「0」であれば)、または装置X
がステータスレジスタを有していなければ、ステップS
26において全ての周辺バス装置(130、150)に
おけるコマンドレジスタのビット5が「0」にセットさ
れ、全ての周辺バス装置におけるクロックラン機能が不
能化される。すなわち、クロックラン機能をサポートで
きない周辺バス装置が1つでもあれば、クロックラン機
能はすべての周辺バス装置において不能化される。
【0011】ステータスレジスタのビット5がセットさ
れていれば、システムはステップS23においてすべの
ステータスレジスタのビット5がチェックされたかどう
かを判断する。チェックされていなければ、ステップS
24で次の周辺バス装置のステータスレジスタにおける
ビット5がチェックされる。そして、全ての装置がビッ
ト5をセットされていた場合(クロックラン機能をサポ
ートしている)には、全ての周辺バス装置のコマンドレ
ジスタにおけるビット5が「1」にセットされてクロッ
クラン機能を能動化する。
【0012】このように従来の技術の実施例では、クロ
ックラン機能をサポートできない周辺バス装置(たとえ
ば、PCIデバイス)が1つでもあれば、クロックラン
機能は全ての周辺バス装置(たとえば、PCIデバイ
ス)において不能化され、また、システム全体としても
不能化されることが可能となる。
【0013】
【発明が解決しようとする課題】本来、クロックラン機
能はノートPCなどのPCIモバイル環境の省電力化を
想定したものとしてオプション定義されている。一般
に、ノートPC環境におけるPCIデバイスは固定的に
使用されるものが多く、システム起動時に自動的に判別
しなくても、PCの設計時点でクロックラン機能のサポ
ート可否を判断することが可能である。むしろ、本発明
では、クロックラン機能を実現させるための従来技術
(たとえば、特開平8−194663号公報)からの課
題を以下のように考える。
【0014】第1の問題点は、従来の技術ではクロック
ラン機能を能動化するか不能化するかの決定が、システ
ムの初期化の一部として、またはその直後に、システム
の動作に先立って起こることから、PnP(Plug and P
lay )機器など活線挿抜に対応した周辺バス装置が、シ
ステム起動後に周辺バスに接続された場合、クロックラ
ン機能の能動化あるいは不能化の判別は不可能となる。
【0015】その理由は、次のように説明できる。ノー
トPCには一般に「PCカード・コントローラ」と呼ば
れるPCI−カードバス・ブリッジを搭載しており、こ
のPCカード・コントローラの2次側バスであるカード
バス(CardBus)はその1次側バスであるPCI
に基づいて策定されていることから、PCIバスのクロ
ックラン機能と同じ位置付けとして、カードバスのカー
ドバス・クロックラン機能が「PC Card Standard 7.0」
にてオプション定義されている。つまり、デスクトップ
PCに見られるPCIスロット(またはコネクタ)に挿
入されるアドインカードに相当するものが、ノートPC
ではPCカード・ソケットに挿入するPCカードとし
て、ユーザが直接カードバスを経由してPCIバスに接
続可能となる。デスクトップPCのアドインカードと異
なり、活線挿抜の可能なPCカードが使用されるノート
PC環境では、クロックラン機能(あるいはカードバス
・クロックラン機能)の能動化あるいは不能化の判別
は、PCの動作中にも実行される必要がある。
【0016】第2の問題点は、上記カードバス・クロッ
クラン機能を制御する「CCLKRUN#」信号に関し
て、「PC CardStandard 7.0 」では次のように規定して
いることから、ノートPCではシステム設計段階におい
て既に、省電力機能であるクロックラン機能を未サポー
トとせざるを得ないことである。「CCLKRUN#信
号はオプション定義される信号である」「カードバス・
クロックラン機能をサポートしないカードは、本信号を
カード側で未接続とする必要がある。」
【0017】その理由は、従来の技術の実施例で、シス
テム初期化時に全ての周辺デバイスがクロックラン機能
をサポートしていると判断され、システム全体として本
機能が能動化されて起動した場合において、次のような
問題が生じるためであると説明できる。
【0018】カードバス・クロックラン機能に未対応の
カードバスPCカードがユーザにより周辺バス(例えば
カードバス)に接続された場合、PCIバス側よりクロ
ックストップ要求が来てもカード側から反対意見が出せ
ない(CCLKRUN#信号がカード内で未接続である
ため)ままクロックを止められてしまい、結果的にシス
テムエラーが生じる可能性がある。
【0019】本発明は上記事情に鑑みてなされたもので
あり、システム初期化時に全ての周辺デバイスがクロッ
クラン機能をサポートしていると判断され、システム全
体としてクロックラン機能が能動化されて起動した場合
において、ユーザによりカードバス・クロックラン機能
をサポートしていないカードバスPCカードが挿入され
た場合であっても、カードバス・クロックラン及びクロ
ックラン機能を自動的に無効化することでシステムエラ
ーの発生を防止するとともに、16ビットPCカード使
用時、あるいはPCカード未使用時には省電力化機能で
あるクロックラン機能をサポートすることができるクロ
ックラン機能制御装置を提供することを目的とする。
【0020】
【課題を解決するための手段】係る目的を達成するため
に請求項1記載の発明は、PCカードソケットへのPC
カードの挿抜を検出するPCカード検出手段と、PCカ
ードソケットに挿入されたPCカードの種別を判定する
カード種別判定手段と、PCIバスを1次側バスとして
接続したPCカード・コントローラの2次側バスである
カードバスでのクロックラン機能を、カード種別判定手
段の判定結果に基づいて有効化、または無効化させるカ
ードバス・クロックラン制御手段と、を有することを特
徴とする。
【0021】請求項2記載の発明は、請求項1記載の発
明において、PCIバスのバスクロックを制御するPC
Iバス制御手段を有し、PCIバス制御手段は、カード
バス・クロックラン制御手段によるカードバスのクロッ
クラン機能の有効化、または無効化に従って、PCIバ
スでのクロックラン機能を有効化、または無効化させる
ことを特徴とする。
【0022】請求項3記載の発明は、請求項1記載の発
明において、カード種別判定手段は、カードバスを介し
て送信されるリセット信号の極性を検出することで、P
Cカードの種別を判定する手段であり、カードバス・ク
ロックラン制御手段は、カード種別判定手段の判定結果
に基づいて、カードバスを介して送信されるカード・バ
スクロックラン信号の極性を制御する手段であることを
特徴とする。
【0023】請求項4記載の発明は、請求項1から3の
何れか一項に記載の発明において、PCカード検出手
段、カード種別判定手段、及びカードバスクロックラン
制御手段をPCカードソケット毎に備えたことを特徴と
する。
【0024】請求項5記載の発明は、請求項1から4の
何れか一項に記載の発明において、PCカード検出手段
によるPCカードのPCカードソケットへの挿入を検出
できない状態、または、カード種別判定手段の判定結果
によらず、PCIバスでのクロックラン機能を無効化さ
せるクロックラン機能無効化手段を有することを特徴と
する。
【0025】請求項6記載の発明は、請求項5記載の発
明において、クロックラン機能無効化手段は、操作入力
手段からの指示入力に基づいて、PCIバスでのクロッ
クラン機能を無効化させることを特徴とする。
【0026】
【発明の実施の形態】次に、添付図面を参照しながら本
発明のクロックラン機能制御装置に係る実施の形態を詳
細に説明する。図1〜図4を参照すると本発明のクロッ
クラン機能制御装置に係る実施の形態が示されている。
【0027】図1には本発明に係る実施形態としてのP
C10の概略構成が示されてる。図1に示されるように
PC10は、PCカード・コントローラ11の2次側バ
スであるカードバス(CardBus)30上にカード
バス・クロックラン機能無効化回路1を有することを除
けば、通常のPCと実質的に同様の構成を有している。
このことから、本明細書および図面の記述を簡潔化する
ために、PCカード・コントローラ11の1次側バスで
あるPCIバス40、及び2次側バスであるカードバス
(CardBus)30に依存する構成とその動作につ
いてのみ説明することとする。
【0028】PCIバス40に接続されるPCIデバイ
スは、PCIバス40の状態と他のPCIデバイスから
のCLKRUN#(クロックラン)信号41を監視し、
PCLK(PCIクロック)信号42を制御するセント
ラル・リソース20、PCLK42の停止(またはスロ
ーダウン)への移行に反対することが出来るターゲット
21、そしてターゲットデバイスの機能に加えてPCL
K42の再開(クロックランニング)を要請できるマス
タ22の3種類に区別できる。また、PCカード・コン
トローラ11はマスタデバイスに属し、マスタ22やタ
ーゲット21となるデバイスは複数存在することが可能
であるが、本実施例では説明の簡略化のためその数を省
略する。
【0029】PCIバス40がアイドル状態で、マスタ
22(あるいはPCカード・コントローラ11)がPC
Iバス40上にてバスマスタリクエスト信号を出してお
らずロックもかかっていない場合、セントラル・リソー
ス20は通常時ロードライブされているCLKRUN#
信号41をPCLK42に同期して1クロック間ハイに
ドライブし、「クロックストップ(あるいはスローダウ
ン)リクエスト」状態に移行する(CLKRUN#信号
41はプルアップ抵抗によりそのままハイ状態に保持さ
れる)。
【0030】次に、セントラル・リソース20は、「ク
ロックストップ(あるいはスローダウン)リクエスト」
(CLKRUN#信号41=ハイ)状態で他のマスタ2
2(あるいはPCカード・コントローラ11)やターゲ
ット21からの反対意見を最低4クロック間待つ。ここ
で、マスタデバイス22(あるいはPCカード・コント
ローラ11)やターゲットデバイス21が「クロックス
トップ(あるいはスローダウン)リクエスト」に対し反
対する場合は、2クロック間CLKRUN#信号41を
ロードライブすることで「クロックランニング」(CL
KRUN#信号41=ロー)状態に戻れる。逆に、他の
PCIデバイスからの反対意見がない場合、セントラル
・リソース20はクロックジェネレータ23に対してP
CLK_CTRL信号43を出力することでPCLK4
2が制御され、「クロックストップ(あるいはスローダ
ウン)」(CLKRUN#信号41=ハイ)状態に移行
する。
【0031】次に、マスタ22(あるいはPCカード・
コントローラ11)が「クロックストップ(あるいはス
ローダウン)」(CLKRUN#信号41=ハイ)状態
から、マスタ動作に伴うバスマスタリクエストを要求す
る場合、それに先立ってクロック再開要求を出す必要が
あり、CLKRUN#信号41を2クロック間ローにド
ライブすること(但し、PCLK42と非同期で可能)
により、「クロックランニング」状態に移行する。セン
トラル・リソース20はCLKRUN#信号41をアサ
ートしてクロック再開要求したマスタデバイス22(あ
るいはPCカード・コントローラ11)に引き続き、C
LKRUN#信号41をロードライブする。
【0032】PCカード・ソケット(12a)[あるい
はソケット(12b)]にカードバスPCカードが挿入
された状態では、PCカード・コントローラ11の2次
側バスはカードバス(CardBus)30となり、1
次側バスであるPCIバス40のCLKRUN#信号4
1はPCカード・コントローラ11を介してカードバス
30側のA_CCLKRUN#(A_カードバス・クロ
ックラン)信号33a(あるいはB_CCLKRUN#
信号33b)へ、また、その逆にも伝わる。
【0033】図2には、本発明のカードバス・クロック
ラン機能無効化回路1の内部回路とその構成例が示され
ている。カードバス・クロックラン機能無効化回路1は
PCカード・ソケット(12a)、またはソケット(1
2b)にそれぞれ対応したソケット回路(2A)および
ソケット回路(2B)を有する。ここで、ソケット回路
(2A)およびソケット回路(2B)は同一構成のた
め、以下では、ソケット回路(2A)を例にとり説明す
る。ソケット回路(2A)は、A_CCD1#信号(3
4a)およびA_CCD2#信号(35a)を利用して
PCカードの挿抜を検出するためのNANDゲート(3
A)、A_CRST#信号(36a)を利用してPCカ
ードのタイプを検出するためのANDゲート(4A)、
A_CCLKRUN#信号(33a)を制御するための
トランジスタ(5A)によって構成される。
【0034】前述の通り、カードバス・クロックラン機
能無効化回路1を設ける目的は、カードバス・クロック
ラン機能に対応していないカードバスPCカードがPC
カード・ソケット(12a)に挿入された時に、PCI
バス40側からPCカード・コントローラ11を経由し
てカードバス30側へ伝えられる「クロックストップ
(あるいはスローダウン)」要求をカードバスPCカー
ドが拒否できずにシステムエラーが生じる可能性がある
ということを防止することにある。また、カードバスP
Cカード未使用時はクロックラン機能を用いて省電力化
を図るということにある。
【0035】以下、カードバスPCカード挿入時は常に
カードバス・クロックラン信号を“ロー”固定とし、
「クロックストップ(あるいはスローダウン)」要求の
拒否をハードウェアのみで実現する方法について説明す
る。
【0036】図2において、PCカード・ソケット(1
2a)にカードバスPCカードが挿入されると、PCカ
ード・コントローラ(11)−PCカード・ソケット
(12a)間のPCカード・インターフェースはカード
バス(CardBus)30となり、以下の信号線に定
義される。 A_CCLK(32a) (ソケットAのカード・クロ
ック信号) A_CCLKRUN#(33a) (ソケットAのカー
ドバス・クロックラン信号) A_CCD1#(34a) (ソケットAのカード・デ
テクト信号1) A_CCD2#(35a) (ソケットAのカード・デ
テクト信号2) A_CRST#(36a) (ソケットAのカード・リ
セット信号) A_OTHER(37a) (ソケットAのその他のカ
ードバス信号) なお、信号名に「#」が付いている信号線は、負論理で
“ローアクティブ”であることを示す。
【0037】次に、PCカード・ソケット(12a)に
カードバスPCカードが挿入されると、カードの検出を
示すA_CCD1#(34a)あるいはA_CCD2#
(35a)のどちらか一方が必ず“ロー(L)”となり
NANDゲート(3A)からは“ハイ(H)”レベルの
信号が出力される。
【0038】ここで注意しなければいけないことは、P
Cカード・ソケット(12a)に16ビットPCカード
が挿入された場合、カードバス(CardBus)30
は16ビットPCカード・インターフェースとなり、A
_CCLK(32a),A_CCLKRUN#(33
a),A_CCD1#(34a),A_CCD2#(3
5a),A_CRST#(36a),A_OTHER
(37a)は、それぞれ以下の信号線に定義が変わって
しまうことである。 A_AD16 (ソケットAのアドレス16信号) A_WP/IOIS16 (ソケットAのライトプロテ
クト/16bitIO信号) A_CD1# (ソケットAのカード・デテクト信号
1) A_CD2# (ソケットAのカード・デテクト信号
2) A_RESET (ソケットAのカード・リセット信
号) A_OTHER (ソケットAのその他の16ビットP
Cカード信号)
【0039】NANDゲート(3A)から出力される
“ハイ(H)”レベルの信号を直接トランジスタ(5
A)に接続すれば、トランジスタ(5A)がオンされ、
A_CCLKRUN#信号(33a)は”ロー”に固定
されるはずであるが、上記の様に「A_CCLKRUN
#信号(33a)」は、16ビットPCカード使用時に
は「A_WP/IOIS16信号」という全く別の信号
として定義されることから、カードバスPCカードと1
6ビットPCカードを判別するための手段が必要とな
る。
【0040】本発明では、カードに対するリセット信号
が、カードバスPCカードと16ビットPCカードそれ
ぞれでアクティブの極性が反転することに着目し、A_
CRST#信号(36a)をカードバスPCカードとし
て判別するための手段として利用し、NANDゲート
(3A)とトランジスタ(5A)の間に論理を追加す
る。
【0041】図2において、NANDゲート(3A)よ
りPCカードの挿入を検出して出力されたハイレベルの
信号はANDゲート(4A)に入力される。PCカード
・ソケット(12a)に挿入されたPCカードがカード
バスPCカードであった場合、A_CRST#信号(3
6a)は通常ハイレベルで動作し、この条件下では、A
NDゲート(4A)からは常に“ハイ(H)”レベルの
信号が出力され、トランジスタ(5A)がオンされるこ
とによりA_CCLKRUN#信号(33a)は”ロー
(L)“レベルに固定される。つまり、「クロックスト
ップ(あるいはスローダウン)」要求を拒否することで
カードバス・クロックラン機能を無効にすることが可能
となる。これは、PCカード・コントローラ(11)の
1次側バスであるPCIバス(40)にも伝えられ、結
果的にクロックラン機能が無効となる。逆に、PCカー
ド・ソケット(12a)に挿入されたPCカードが16
ビットPCカードであった場合は、A_CCLKRUN
#信号(33a)はA_WP/IOIS16信号となる
が、A_CRST#信号(36a)もA_RESET信
号(ハイアクティブ)となるためにトランジスタ(5
A)はオンされず影響はない。また、PCIバス(4
0)側ではクロックラン機能による省電力化も実現でき
る。
【0042】次に、図1および図2の回路の動作につい
て、図3のフローチャートを参照しながら説明する。
【0043】図3を参照すると、ステップS1でセント
ラル・リソース(20)は、クロックラン機能の動作の
一部であるPCIバス(40)のアイドル状態を検出す
ることからスタートする。これは、ノートPCにおい
て、PCIバス(40)に対して活線挿抜されるPCI
デバイスの多くは、例えばドッキングステーションで使
用されるPCI- PCIバスブリッジ、あるいはドッキ
ングステーション内のPCIデバイスなどであることが
想定される。これらのデバイスはPCの設計段階で省電
力機能であるクロックラン機能をサポートしているもの
を使用することが多いことから、システムの初期化段階
でクロックラン機能をサポートする設定とすることが可
能となる。つまり、本実施の形態において示されるPC
10はクロックラン機能をサポートすることを前提とし
ている。
【0044】PCIバス(40)のアイドルを検出した
セントラル・リソース(20)は、ステップS2でPC
LK_CTRL#信号(43)をクロックジェネレータ
(23)に対してアサートし、クロックラン機能による
PCLK信号(42)をストップさせることでPC(1
0)は省電力モードとなる。
【0045】ステップS3では、ユーザによってPCカ
ード・ソケット(12a)にPCカードが挿入される
と、カード検出を示すA_CCD1#信号(34a)ま
たはA_CCD2#信号(35a)のいずれかが“ロー
(L)”レベルとなる。このカード検出を示す信号は、
NANDゲート(3A)に入力され、ANDゲート(4
A)に対しては“ハイ(H)”レベルが出力される。
【0046】ステップS4では、挿入されたPCカード
が、カードバスPCカードかあるいは16ビットPCカ
ードかの判別がA_CRST#信号(36a)によって
行われる。挿入されたPCカードがカードバスPCカー
ドであった場合、A_CRST#信号(36a)は通常
動作時“ハイ(H)”レベルとなりANDゲート(4
A)に入力される。つまり、ステップS3におけるカー
ドバスPCカード検出と、ステップS4におけるPCカ
ードタイプ検出の論理を組み合わせると、ANDゲート
(4A)からは“ハイ(H)”レベルが出力されること
になる。
【0047】ステップS5では、ANDゲート(4A)
から出力された“ハイ(H)”レベルの信号がトランジ
スタ(5A)をオンし、A_CCLKRUN#信号(3
3a)が“ロー(L)”レベルに固定される。従って、
カードバス・クロックラン機能は無効化され、A_CC
LK信号(32a)はクロックランニング状態を保持す
る。
【0048】ステップS6では、カードバス・クロック
ラン機能が無効化されたことがPCカード・コントロー
ラ(11)の1次側バスであるPCIバス(40)側の
CLKRUN#信号(41)へも伝えられる。この信号
によりクロックラン機能が拒否されたことを受けたセン
トラル・リソース(20)は、PCLK信号(42)が
クロックランニング状態を保持するように処理を行う。
【0049】一方、ステップS4で16ビットPCカー
ドを検出した場合、A_CRST#信号(36a)は通
常動作時“ロー(L)”レベルとなる。そこで、AND
ゲート(4A)からトランジスタ(5A)に対しては
“ロー(L)”レベルが出力されるため、トランジスタ
(5A)はオンせずにステップS7へと進む。
【0050】ステップS7およびS8はそれぞれステッ
プS1、S2と同様であり、セントラル・リソース(2
0)がPCIバス(40)のアイドルを検出した時点
で、クロックラン機能によるクロックストップ(省電
力)モードが実行される。
【0051】ステップS9で、カードバスPCカードあ
るいは16ビットPCカードがPCカード・ソケット
(12a)から抜かれると、再びセントラル・リソース
(20)はPCIバス(40)のアイドルを検出するた
めにステップS1の処理へ移行する。
【0052】上述したように本実施形態は、カードバス
・クロックラン機能無効化回路1を含んだPCを提供で
きるため、カードバス・クロックラン機能に未対応のカ
ードバスPCカードがユーザにより使用された場合で
も、システムエラー等の障害発生を無くすことが可能と
なる。
【0053】また、カードバス・クロックラン機能無効
化回路1は既存のPC回路に追加するものであるため、
周辺デバイスなどを新規に開発する必要がない。
【0054】さらに、カードバス・クロックラン機能無
効化回路1はカードバスPCカードあるいは16ビット
PCカードの判別機能を有しているため、PCカード未
使用時は勿論のこと、16ビットPCカード使用時につ
いてもクロックラン機能による省電力効果を得ることが
できる。
【0055】尚、上記実施形態では、PCカード・ソケ
ット(12a、12b)の2ソケットを実施例とした
が、カードバス・クロックラン機能無効化回路1は、P
Cカード・ソケット毎に独立しているため、システムの
PCカード・ソケットの数に応じて追加・削除する構成
としてもよい。さらに、本発明の適用範囲はノートPC
に限定されるのではなく、省スペース型デスクトップP
C、あるいは、他の携帯端末機器など、PCカード・ソ
ケットを有するものであれば全てに適用することができ
る。
【0056】次に、本発明に係る第2の実施形態につい
て図面を参照しながら説明する。図4を参照すると、本
実施形態は第1 の実施形態のカードバス・クロックラン
機能無効化回路1に、クロックラン機能無効化回路6が
追加される。なお、上述した第1の実施形態と同一の装
置については同一の符号を付し、説明を省略する。
【0057】クロックラン機能無効化回路6は、カード
バス・クロックラン機能無効化回路1内のANDゲート
4から出力される信号を受けるORゲート8(入力端子
A)と、そのORゲート8の出力端Yを制御する汎用G
PIO(GeneralPurpose Input Output )コントローラ
7、およびPCIバス40側のCLKRUN#信号41
を制御するトランジスタ9で構成される。
【0058】ANDゲート4から出力される(あるいは
ORゲート8の入力端A)信号は、PCカード・ソケッ
ト12に挿入されるPCカードのタイプにより以下のよ
うに信号の極性が異なる。 カードバスPCカード挿入時: ハイ(H)レベルの信
号 16ビットPCカード挿入時: ロー(L)レベルの信
号 PCカード・ソケットに何もPCカードが無い場合:
ロー(L)レベルの信号
【0059】つまり、16ビットPCカード挿入時、あ
るいはPCカード・ソケット(12)に何もPCカード
が無い場合(ORゲート8の入力端Aが“ロー(L)レ
ベルの場合)であっても、ORゲート8のもう一方の入
力端Bの極性によって、トランジスタ9をオン/オフさ
せ、クロックラン機能を有効、無効化することが可能と
なる。ここで、ORゲート8の入力端Bの極性を制御す
る汎用GPIOコントローラ7については、ソフトウェ
アで出力レベルがプログラム可能な汎用I/Oピンを使
用しているため、アプリケーション・ユーティリティ等
でユーザが自在に操作可能である。
【0060】つまり、本発明の第2の実施の形態は、第
1の実施の形態のカードバス・クロックラン機能無効化
回路1によりカードクロックランおよびクロックラン機
能を無効とし、システムエラーの発生を防止するという
効果に加えて、挿入されたカードが16ビットカードで
あった場合、もしくは、PCカード・ソケット12にP
Cカードが何も挿入されていない場合であっても、ユー
ザの使用環境に応じて、バッテリ駆動時間重視の省電力
環境であればクロックラン機能を有効とし、パフォーマ
ンス重視の環境であればクロックラン機能を無効にする
ということがユーザの選択により実現可能である。
【0061】なお、上述した実施形態は本発明の好適な
実施の形態である。但し、これに限定されるものではな
く本発明の要旨を逸脱しない範囲内において種々変形実
施が可能である。
【0062】
【発明の効果】以上の説明より明らかなように本発明
は、PCカードソケットに挿入されたPCカードの種別
をカード種別判定手段により判定し、判定結果に基づい
てカードバス・クロックラン制御手段により、PCIバ
スを1次側バスとして接続したPCカード・コントロー
ラの2次側バスであるカードバスでのクロックラン機能
を有効化、または無効化させることにより、カードバス
・クロックラン機能に未対応のカードバスPCカードが
使用された場合であっても、システムエラー等の障害の
発生を無くすことができる。
【0063】また、PCIバス制御手段が、カードバス
・クロックラン制御手段によるカードバスのクロックラ
ン機能の有効化、または無効化に従って、PCIバスで
のクロックラン機能を有効化、または無効化させること
により、PCIバス側の省電力機能であるクロックラン
機能を実現することができる。
【0064】また、PC動作中の活線挿抜に対応したP
Cカードの検出に加え、カードバスPCカードあるいは
16ビットPCカードの判別機能を有しているため、P
Cカード未使用時は勿論のこと、16ビットPCカード
使用時についてもクロックラン機能による省電力効果が
得られるということである。
【0065】また、カード種別判定手段が、カードバス
を介して送信されるリセット信号の極性を検出すること
で、PCカードの種別を判定する手段であり、カードバ
ス・クロックラン制御手段は、カード種別判定手段の判
定結果に基づいて、カードバスを介して送信されるカー
ド・バスクロックラン信号の極性を制御する手段である
ことにより、既存のPC回路に追加可能であるため、周
辺デバイスなどを新規に追加する必要がなくなる。
【0066】また、PCカード検出手段によるPCカー
ドのPCカードソケットへの挿入を検出できない状態、
または、カード種別判定手段の判定結果によらず、PC
Iバスでのクロックラン機能を無効化させるクロックラ
ン機能無効化手段を有することにより、PCカードソケ
ットに、クロックラン機能に対応した16ビットPCカ
ードが挿入された場合、また、PCカードソケットにP
Cカードが挿入されていない場合であっても、クロック
ラン機能を無効化させることができる。
【0067】また、クロックラン機能無効化手段が、操
作入力手段からの指示入力に基づいて、PCIバスでの
クロックラン機能を無効化させることにより、ユーザの
使用環境に応じて、バッテリ駆動時間重視の省電力モー
ドであればクロックラン機能を有効とし、パフォーマン
ス重視の環境であれば、クロックラン機能を無効にする
ということがユーザの選択により実現できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のシステム構成例を
示すブロック図である。
【図2】カードバス・クロックラン機能無効化回路の内
部構成および周辺回路の詳細ブロック図である。
【図3】本発明の第1の実施の形態のシステムにおける
動作を説明するためのフローチャートである。
【図4】本発明の第2の実施の形態のブロック図であ
る。
【図5】従来技術のクロックラン機能を能動化,不能化
する回路のブロック図である。
【図6】従来技術の動作を説明するためのフローチャー
トである。
【符号の説明】
1 カードバス・クロックラン機能無効化回路 2A、2B ソケット回路 3A、3B NANDゲート 4A、4B ANDゲート 5A、5B トランジスタ 7 汎用GPIOコントローラ 8 ORゲート 9 トランジスタ 10 PC 11 PCカードコントローラ 12 PCカード・ソケット 20 セントラル・リソース 21 PCIデバイスターゲット 22 PCIデバイスマスタ 23 クロックジェネレータ 30 カードバス 32a A_CCLK信号 32b B_CCLK信号 33a A_CCLKRUN#信号 33b B_CCLKRUN#信号 34a A_CCD1#信号 34b B_CCD1#信号 35a A_CCD2#信号 35b B_CCD2#信号 36a A_CRST#信号 36b B_CRST#信号 37a A_OTHER信号 37b B_OTHER信号

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 PCカードソケットへのPCカードの挿
    抜を検出するPCカード検出手段と、 前記PCカードソケットに挿入されたPCカードの種別
    を判定するカード種別判定手段と、 PCIバスを1次側バスとして接続したPCカード・コ
    ントローラの2次側バスであるカードバスでのクロック
    ラン機能を、前記カード種別判定手段の判定結果に基づ
    いて有効化、または無効化させるカードバス・クロック
    ラン制御手段と、 を有することを特徴とするクロックラン機能制御装置。
  2. 【請求項2】 PCIバスのバスクロックを制御するP
    CIバス制御手段を有し、 前記PCIバス制御手段は、カードバス・クロックラン
    制御手段によるカードバスのクロックラン機能の有効
    化、または無効化に従って、PCIバスでのクロックラ
    ン機能を有効化、または無効化させることを特徴とする
    請求項1記載のクロックラン機能制御装置。
  3. 【請求項3】 前記カード種別判定手段は、前記カード
    バスを介して送信されるリセット信号の極性を検出する
    ことで、PCカードの種別を判定する手段であり、 前記カードバス・クロックラン制御手段は、前記カード
    種別判定手段の判定結果に基づいて、前記カードバスを
    介して送信されるカード・バスクロックラン信号の極性
    を制御する手段であることを特徴とする請求項1記載の
    クロックラン機能制御装置。
  4. 【請求項4】 前記PCカード検出手段、前記カード種
    別判定手段、及び前記カードバスクロックラン制御手段
    を前記PCカードソケット毎に備えたことを特徴とする
    請求項1から3の何れか一項に記載のクロックラン機能
    制御装置。
  5. 【請求項5】 前記PCカード検出手段によるPCカー
    ドのPCカードソケットへの挿入を検出できない状態、
    または、前記カード種別判定手段の判定結果によらず、
    前記PCIバスでのクロックラン機能を無効化させるク
    ロックラン機能無効化手段を有することを特徴とする請
    求項1から4の何れか一項に記載のクロックラン機能制
    御装置。
  6. 【請求項6】 前記クロックラン機能無効化手段は、 操作入力手段からの指示入力に基づいて、前記PCIバ
    スでのクロックラン機能を無効化させることを特徴とす
    る請求項5記載のクロックラン機能制御装置。
JP2001117296A 2001-04-16 2001-04-16 クロックラン機能制御装置 Withdrawn JP2002312083A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001117296A JP2002312083A (ja) 2001-04-16 2001-04-16 クロックラン機能制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001117296A JP2002312083A (ja) 2001-04-16 2001-04-16 クロックラン機能制御装置

Publications (1)

Publication Number Publication Date
JP2002312083A true JP2002312083A (ja) 2002-10-25

Family

ID=18967883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001117296A Withdrawn JP2002312083A (ja) 2001-04-16 2001-04-16 クロックラン機能制御装置

Country Status (1)

Country Link
JP (1) JP2002312083A (ja)

Similar Documents

Publication Publication Date Title
US6438622B1 (en) Multiprocessor system including a docking system
US6055643A (en) System management method and apparatus for supporting non-dedicated event detection
CN109478172B (zh) 用于总线主控的转换功能的方法、装置和系统
US5748911A (en) Serial bus system for shadowing registers
US6199134B1 (en) Computer system with bridge logic that asserts a system management interrupt signal when an address is made to a trapped address and which also completes the cycle to the target address
JP3790713B2 (ja) 共用バス上の装置に対するトランザクションの選択的宛先設定
US5802269A (en) Method and apparatus for power management of distributed direct memory access (DDMA) devices
US6000043A (en) Method and apparatus for management of peripheral devices coupled to a bus
KR100742718B1 (ko) 컴퓨터 시스템의 제1 및 제2버스사이에 연결된 투명브리지, 이를 포함하는 시스템 및 컴퓨터 시스템의 제1 및 제2 버스의 브리징 방법
US6145029A (en) Computer system with enhanced docking support
US6338107B1 (en) Method and system for providing hot plug of adapter cards in an expanded slot environment
US5625807A (en) System and method for enabling and disabling a clock run function to control a peripheral bus clock signal
US20100241889A1 (en) Power management system and method
US8775712B2 (en) Bus connecting device for connecting host with external device
JPH11353267A (ja) 周辺装置をコンピュ―タに登録する方法及び装置
WO2005114435A1 (en) Methods and apparatus for bussed communications
US6799278B2 (en) System and method for processing power management signals in a peer bus architecture
US6247087B1 (en) Bus system for shadowing registers
US6241400B1 (en) Configuration logic within a PCI compliant bus interface unit which can be selectively disconnected from a clocking source to conserve power
US6496938B1 (en) Enhanced PCI clock control architecture
JPH09237140A (ja) コンピュータシステム
US6990546B2 (en) Hot docking drive wedge and port replicator
US6237057B1 (en) Method and system for PCI slot expansion via electrical isolation
US6584573B1 (en) Placing a computer system into a sleeping state
US6240522B1 (en) Clock run controller

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701