JPH11353267A - 周辺装置をコンピュ―タに登録する方法及び装置 - Google Patents
周辺装置をコンピュ―タに登録する方法及び装置Info
- Publication number
- JPH11353267A JPH11353267A JP11110122A JP11012299A JPH11353267A JP H11353267 A JPH11353267 A JP H11353267A JP 11110122 A JP11110122 A JP 11110122A JP 11012299 A JP11012299 A JP 11012299A JP H11353267 A JPH11353267 A JP H11353267A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral device
- bus
- computer
- responding
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】
【課題】 システムへの周辺装置の追加を可能にする拡
張バスを有する、改善されたコンピュータ・システムを
提供することである。 【解決手段】 新たに追加された周辺装置をコンピュー
タ・システムに登録する方法が、周辺装置へのアクセス
試行に応答して、周辺装置に供給されるリセット信号の
アサート解除から所定期間内に、周辺装置からコンピュ
ータ・システムのバスに状況メッセージを送信すること
により応答する。それにより機能停止を回避し、新たな
周辺装置をオペレーティング・システムに初期化するた
めに、システムをリブートする必要性を回避する。応答
が所定期間未満の初期待ち時間期間内に発生する場合、
周辺装置は初期に再試行応答を送信することを許可され
得る。本発明はまた、周辺装置が構成完了の直後に、非
構成サイクルに応答することを可能にする。状況メッセ
ージにより応答後、周辺装置の内部論理が初期化され
る。
張バスを有する、改善されたコンピュータ・システムを
提供することである。 【解決手段】 新たに追加された周辺装置をコンピュー
タ・システムに登録する方法が、周辺装置へのアクセス
試行に応答して、周辺装置に供給されるリセット信号の
アサート解除から所定期間内に、周辺装置からコンピュ
ータ・システムのバスに状況メッセージを送信すること
により応答する。それにより機能停止を回避し、新たな
周辺装置をオペレーティング・システムに初期化するた
めに、システムをリブートする必要性を回避する。応答
が所定期間未満の初期待ち時間期間内に発生する場合、
周辺装置は初期に再試行応答を送信することを許可され
得る。本発明はまた、周辺装置が構成完了の直後に、非
構成サイクルに応答することを可能にする。状況メッセ
ージにより応答後、周辺装置の内部論理が初期化され
る。
Description
【０００１】
【発明の属する技術分野】本発明は一般にコンピュータ
・システムに関して、より詳細には、周辺装置、特にシ
ステム・リセット後に構成を要求し、周辺（ローカル）
バスによりシステムのプロセッサに相互接続されるアダ
プタ装置（グラフィックス・アダプタまたはネットワー
ク・アダプタなど）を有する、コンピュータ・システム
を構成する方法に関する。
・システムに関して、より詳細には、周辺装置、特にシ
ステム・リセット後に構成を要求し、周辺（ローカル）
バスによりシステムのプロセッサに相互接続されるアダ
プタ装置（グラフィックス・アダプタまたはネットワー
ク・アダプタなど）を有する、コンピュータ・システム
を構成する方法に関する。
【０００２】
【従来の技術】従来のコンピュータ・システムの典型的
な構造は、システム・メモリ装置（ランダム・アクセス
・メモリすなわちＲＡＭ）、及び様々な周辺装置または
入出力（Ｉ／Ｏ）装置に接続される１つ以上の処理ユニ
ットを含む。これらの周辺装置またはＩ／Ｏ装置には、
表示モニタ、キーボード、グラフィック・ポインタ（マ
ウス）、及び永久記憶装置（ハード・ディスク）などが
含まれる。システム・メモリ装置はプログラム命令を実
行するために処理ユニットにより使用され、それらの命
令の他に、プログラムに供給される、またはプログラム
により生成されるデータ値を記憶する。処理ユニットは
他の構成要素と様々な手段により通信し、それらには１
つ以上の相互接続（バス）または直接メモリ・アクセス
・チャネルが含まれる。コンピュータ・システムは、例
えばプリンタ及びネットワーク・アダプタとの接続のた
めのシリアル・ポート及びパラレル・ポートなどの多く
の追加の構成要素を有する。他の構成要素も前述のもの
と一緒に使用され、例えば表示アダプタはビデオ表示モ
ニタを制御するために使用され、メモリ制御装置はシス
テム・メモリをアクセスするために使用される。
な構造は、システム・メモリ装置（ランダム・アクセス
・メモリすなわちＲＡＭ）、及び様々な周辺装置または
入出力（Ｉ／Ｏ）装置に接続される１つ以上の処理ユニ
ットを含む。これらの周辺装置またはＩ／Ｏ装置には、
表示モニタ、キーボード、グラフィック・ポインタ（マ
ウス）、及び永久記憶装置（ハード・ディスク）などが
含まれる。システム・メモリ装置はプログラム命令を実
行するために処理ユニットにより使用され、それらの命
令の他に、プログラムに供給される、またはプログラム
により生成されるデータ値を記憶する。処理ユニットは
他の構成要素と様々な手段により通信し、それらには１
つ以上の相互接続（バス）または直接メモリ・アクセス
・チャネルが含まれる。コンピュータ・システムは、例
えばプリンタ及びネットワーク・アダプタとの接続のた
めのシリアル・ポート及びパラレル・ポートなどの多く
の追加の構成要素を有する。他の構成要素も前述のもの
と一緒に使用され、例えば表示アダプタはビデオ表示モ
ニタを制御するために使用され、メモリ制御装置はシス
テム・メモリをアクセスするために使用される。
【０００３】様々なコンピュータ構成要素を相互接続す
るための、幾つかの異なるバス設計が開発された。ＩＢ
Ｍにより導入された最初のパーソナル・コンピュータ
（ＰＣ）は、ＸＴバスと呼ばれる"拡張"バスを使用し、
ユーザが増設メモリ（ＲＡＭ）、音声カード、及び電話
モデムなどの、様々な任意選択の装置を追加することを
可能にした。この初期の設計は、より多くのデータ及び
アドレス・ライン、新たな割込みライン、及び直接メモ
リ・アクセス（ＤＭＡ）制御ラインを追加することによ
り向上され、業界標準アーキテクチャ（ＩＳＡ）・バス
とも呼ばれる公知のＡＴバスを形成する。ＡＴ設計は、
マイクロプロセッサが拡張バスよりも高速に実行される
ことを可能にした。このバスの３２ビット拡張が後に形
成され、これは拡張業界標準アーキテクチャ（ＥＩＳ
Ａ）と呼ばれる。ＩＢＭにより開発された別の３２ビッ
ト拡張バスは、マイクロチャネル・アーキテクチャ（Ｍ
ＣＡ）・バスである。
るための、幾つかの異なるバス設計が開発された。ＩＢ
Ｍにより導入された最初のパーソナル・コンピュータ
（ＰＣ）は、ＸＴバスと呼ばれる"拡張"バスを使用し、
ユーザが増設メモリ（ＲＡＭ）、音声カード、及び電話
モデムなどの、様々な任意選択の装置を追加することを
可能にした。この初期の設計は、より多くのデータ及び
アドレス・ライン、新たな割込みライン、及び直接メモ
リ・アクセス（ＤＭＡ）制御ラインを追加することによ
り向上され、業界標準アーキテクチャ（ＩＳＡ）・バス
とも呼ばれる公知のＡＴバスを形成する。ＡＴ設計は、
マイクロプロセッサが拡張バスよりも高速に実行される
ことを可能にした。このバスの３２ビット拡張が後に形
成され、これは拡張業界標準アーキテクチャ（ＥＩＳ
Ａ）と呼ばれる。ＩＢＭにより開発された別の３２ビッ
ト拡張バスは、マイクロチャネル・アーキテクチャ（Ｍ
ＣＡ）・バスである。
【０００４】前述の設計に加え、（バス・ブリッジを用
いて）周辺装置をシステム・バスに相互接続する別のロ
ーカル・バスと一緒に、プロセッサ及びシステム・メモ
リ装置を相互接続するシステム・バスの使用を可能にす
る、幾つかの他のバス設計が開発された。２つの公知の
規格は、ＶＬ（Video Electronics Standards Associat
ion）バス、及びＰＣＩ（Peripheral Component Interc
onnect）バスである。
いて）周辺装置をシステム・バスに相互接続する別のロ
ーカル・バスと一緒に、プロセッサ及びシステム・メモ
リ装置を相互接続するシステム・バスの使用を可能にす
る、幾つかの他のバス設計が開発された。２つの公知の
規格は、ＶＬ（Video Electronics Standards Associat
ion）バス、及びＰＣＩ（Peripheral Component Interc
onnect）バスである。
【０００５】ＰＣＩ仕様は、ＰＣＩバスに沿って構成さ
れる"スロット"内に、最大４つのＰＣＩ準拠の拡張カー
ドが導入されることを可能にする（最大１０個の負荷が
バス上に配置され得るが、１スロットの１コネクタが１
負荷を構成するので、各装置は２つの負荷を要求する。
ブリッジも負荷としてカウントされるので、高々４つの
装置（８個の負荷）が追加され得る）。ＰＣＩローカル
・バス・システムは、ＰＣＩ準拠のスロットの１つに導
入されなければならないＰＣＩ制御装置を使用する。シ
ステムのＩＳＡスロット、ＥＩＳＡスロットまたはＭＣ
Ａスロットのための拡張バス制御装置が任意的に導入さ
れ、システムのバス導入式資源の全ての同期が増加され
る。ＰＣＩ制御装置は実施例に依存して、データをマイ
クロプロセッサと、１度に３２ビットまたは６４ビット
交換し、特定の"高機能"ＰＣＩ準拠アダプタがバス・マ
スタリングと呼ばれる技術を用い、タスクをマイクロプ
ロセッサと同時に実行することを可能にする。ＰＣＩ仕
様はまた、２つ以上の電気信号が同時にバス上に存在す
ることを可能にする多重化技術を許容する。
れる"スロット"内に、最大４つのＰＣＩ準拠の拡張カー
ドが導入されることを可能にする（最大１０個の負荷が
バス上に配置され得るが、１スロットの１コネクタが１
負荷を構成するので、各装置は２つの負荷を要求する。
ブリッジも負荷としてカウントされるので、高々４つの
装置（８個の負荷）が追加され得る）。ＰＣＩローカル
・バス・システムは、ＰＣＩ準拠のスロットの１つに導
入されなければならないＰＣＩ制御装置を使用する。シ
ステムのＩＳＡスロット、ＥＩＳＡスロットまたはＭＣ
Ａスロットのための拡張バス制御装置が任意的に導入さ
れ、システムのバス導入式資源の全ての同期が増加され
る。ＰＣＩ制御装置は実施例に依存して、データをマイ
クロプロセッサと、１度に３２ビットまたは６４ビット
交換し、特定の"高機能"ＰＣＩ準拠アダプタがバス・マ
スタリングと呼ばれる技術を用い、タスクをマイクロプ
ロセッサと同時に実行することを可能にする。ＰＣＩ仕
様はまた、２つ以上の電気信号が同時にバス上に存在す
ることを可能にする多重化技術を許容する。
【０００６】典型的なＰＣＩシステム１０が図１に示さ
れる。システム１０は中央処理ユニット（ＣＰＵ）１
２、ファームウェアまたは読出し専用メモリ（ＲＯＭ）
１４、及びダイナミック・ランダム・アクセス・メモリ
（ＤＲＡＭ）１６を含み、これらは全てシステム・バス
１８に接続される。ＣＰＵ１２、ＲＯＭ１４及びＤＲＡ
Ｍ１６は、ＰＣＩホスト・ブリッジ２２を用い、ＰＣＩ
ローカル・バス２０にも結合される。ＰＣＩホスト・ブ
リッジ２２は低待ち時間経路を提供し、プロセッサ１２
はこれを介して、バス・メモリまたはＩ／Ｏアドレス空
間内のどこかにマップされるＰＣＩ装置をアクセスし得
る。ＰＣＩホスト・ブリッジ２２はまた、ＰＣＩ装置が
ＤＲＡＭ１６をアクセスすることを可能にする高帯域路
を提供する。
れる。システム１０は中央処理ユニット（ＣＰＵ）１
２、ファームウェアまたは読出し専用メモリ（ＲＯＭ）
１４、及びダイナミック・ランダム・アクセス・メモリ
（ＤＲＡＭ）１６を含み、これらは全てシステム・バス
１８に接続される。ＣＰＵ１２、ＲＯＭ１４及びＤＲＡ
Ｍ１６は、ＰＣＩホスト・ブリッジ２２を用い、ＰＣＩ
ローカル・バス２０にも結合される。ＰＣＩホスト・ブ
リッジ２２は低待ち時間経路を提供し、プロセッサ１２
はこれを介して、バス・メモリまたはＩ／Ｏアドレス空
間内のどこかにマップされるＰＣＩ装置をアクセスし得
る。ＰＣＩホスト・ブリッジ２２はまた、ＰＣＩ装置が
ＤＲＡＭ１６をアクセスすることを可能にする高帯域路
を提供する。
【０００７】ＰＣＩローカル・バス２０には、ローカル
・エリア・ネットワーク（ＬＡＮ）・アダプタ２４、Ｓ
ＣＳＩ（small computer system interface）アダプタ
２６、拡張バス・ブリッジ２８、オーディオ・アダプタ
３０、及びグラフィックス・アダプタ３２が接続され
る。ＬＡＮアダプタ２４は、コンピュータ・システム１
０を外部コンピュータ・ネットワーク３４に接続するた
めに使用される。ＳＣＳＩアダプタ２６は、高速ＳＣＳ
Ｉディスク・ドライブ３６を制御するために使用され
る。拡張バス・ブリッジ２８は、ＩＳＡ拡張バス３８を
ＰＣＩローカル・バス２０に接続するために使用され
る。図示のように、幾つかのユーザ入力装置がＩＳＡバ
ス３８に接続され、それらにはキーボード４０、マイク
ロフォン４２、及びポインティング・デバイス（マウ
ス）４４が含まれる。ＣＤ−ＲＯＭドライブ４６などの
他の装置も、ＩＳＡバス３８に接続される。オーディオ
・アダプタ３０は、スピーカ４８へのオーディオ出力を
制御し、グラフィックス・アダプタ３２は、表示モニタ
５０へのビジュアル出力を制御する。
・エリア・ネットワーク（ＬＡＮ）・アダプタ２４、Ｓ
ＣＳＩ（small computer system interface）アダプタ
２６、拡張バス・ブリッジ２８、オーディオ・アダプタ
３０、及びグラフィックス・アダプタ３２が接続され
る。ＬＡＮアダプタ２４は、コンピュータ・システム１
０を外部コンピュータ・ネットワーク３４に接続するた
めに使用される。ＳＣＳＩアダプタ２６は、高速ＳＣＳ
Ｉディスク・ドライブ３６を制御するために使用され
る。拡張バス・ブリッジ２８は、ＩＳＡ拡張バス３８を
ＰＣＩローカル・バス２０に接続するために使用され
る。図示のように、幾つかのユーザ入力装置がＩＳＡバ
ス３８に接続され、それらにはキーボード４０、マイク
ロフォン４２、及びポインティング・デバイス（マウ
ス）４４が含まれる。ＣＤ−ＲＯＭドライブ４６などの
他の装置も、ＩＳＡバス３８に接続される。オーディオ
・アダプタ３０は、スピーカ４８へのオーディオ出力を
制御し、グラフィックス・アダプタ３２は、表示モニタ
５０へのビジュアル出力を制御する。
【０００８】初期のコンピュータ・システムでは、コン
ピュータのオペレーティング・システムに装置を正しく
登録（初期化）するために、コンピュータが最初にオン
されるとき、全ての周辺構成要素が接続されていなけれ
ばならなかった（すなわち、ＰＣＩスロットまたはＩＳ
Ａスロットに挿入済みである）。これらの装置はシステ
ムのパワーオン自己テスト（ＰＯＳＴ）の間にチェック
され、これはＲＯＭ１４（読出し専用記憶装置またはＲ
ＯＳとも呼ばれる）に記憶され、周辺装置が適切に接続
され、動作しているかを確認するルーチンのセットを含
む。いずれかの装置に問題があることが検出されると、
これらのルーチンが一連のビープを標準の出力装置に鳴
らすか、メッセージをしばしば診断数値を伴いながら、
標準のエラー装置（通常表示画面）に表示することによ
りユーザに警告する。
ピュータのオペレーティング・システムに装置を正しく
登録（初期化）するために、コンピュータが最初にオン
されるとき、全ての周辺構成要素が接続されていなけれ
ばならなかった（すなわち、ＰＣＩスロットまたはＩＳ
Ａスロットに挿入済みである）。これらの装置はシステ
ムのパワーオン自己テスト（ＰＯＳＴ）の間にチェック
され、これはＲＯＭ１４（読出し専用記憶装置またはＲ
ＯＳとも呼ばれる）に記憶され、周辺装置が適切に接続
され、動作しているかを確認するルーチンのセットを含
む。いずれかの装置に問題があることが検出されると、
これらのルーチンが一連のビープを標準の出力装置に鳴
らすか、メッセージをしばしば診断数値を伴いながら、
標準のエラー装置（通常表示画面）に表示することによ
りユーザに警告する。
【０００９】初期のシステムでは、装置が単にＰＯＳＴ
の間に存在しなかった場合、それは後に（コンピュータ
がまだ実行中に）スロットに挿入されても認識されなか
った。代わりに、これらのシステムは、後に追加された
装置と通信し、それらを使用するために、"リブート"を
要求された。"リブート"は、コンピュータ・システムの
最も基本的なプログラム命令、すなわちオペレーティン
グ・システムを再ロードすることにより、コンピュータ
・システムを再始動することを指し示す。システムはソ
フトウェア自身を用いてリブートされるか（ウォーム・
スタート）、システムのハードウェア、すなわちリセッ
ト・ボタンまたはパワー・ボタンを操作することにより
リブートされる（コールド・スタート）。リブート後、
様々な技術を用いて、新たな装置が識別され得る（例え
ば米国特許第５５９４８７３号を参照のこと）。
の間に存在しなかった場合、それは後に（コンピュータ
がまだ実行中に）スロットに挿入されても認識されなか
った。代わりに、これらのシステムは、後に追加された
装置と通信し、それらを使用するために、"リブート"を
要求された。"リブート"は、コンピュータ・システムの
最も基本的なプログラム命令、すなわちオペレーティン
グ・システムを再ロードすることにより、コンピュータ
・システムを再始動することを指し示す。システムはソ
フトウェア自身を用いてリブートされるか（ウォーム・
スタート）、システムのハードウェア、すなわちリセッ
ト・ボタンまたはパワー・ボタンを操作することにより
リブートされる（コールド・スタート）。リブート後、
様々な技術を用いて、新たな装置が識別され得る（例え
ば米国特許第５５９４８７３号を参照のこと）。
【００１０】より最近のコンピュータ・システムは、コ
ンピュータが動作中に、すなわちシステムをリブートす
る必要無しに、バスに追加される装置を認識する能力を
有する。その１例は"プラグ・アンド・プレイ"仕様であ
り、これはＰＣが周辺装置と協働するように、ＰＣ自身
を自動的に構成することを可能にする。ユーザは手動式
にシステムを構成すること無く、周辺装置を"プラグ・
イン"し、それを"プレイ"することができる。プラグ・
アンド・プレイ操作は、仕様をサポートするＲＯＭと、
特殊な拡張カードの両方を要求する。このアプローチ
は、システムが新たに追加された装置を認識することを
可能にするが、装置をオペレーティング・システムに適
切に初期化するために、システムをリセットすることが
しばしば必要である。この分野の更に別の改善は、各周
辺装置のために別々のリセット・ラインが提供される"
ホット・プラグ"仕様であり、そこではシステム全体の
リブートが要求されること無く、装置がオペレーティン
グ・システムに初期化される（装置／システムのこの能
力は、"ホット・プラグ式（hot-pluggable）"と呼ばれ
る）。
ンピュータが動作中に、すなわちシステムをリブートす
る必要無しに、バスに追加される装置を認識する能力を
有する。その１例は"プラグ・アンド・プレイ"仕様であ
り、これはＰＣが周辺装置と協働するように、ＰＣ自身
を自動的に構成することを可能にする。ユーザは手動式
にシステムを構成すること無く、周辺装置を"プラグ・
イン"し、それを"プレイ"することができる。プラグ・
アンド・プレイ操作は、仕様をサポートするＲＯＭと、
特殊な拡張カードの両方を要求する。このアプローチ
は、システムが新たに追加された装置を認識することを
可能にするが、装置をオペレーティング・システムに適
切に初期化するために、システムをリセットすることが
しばしば必要である。この分野の更に別の改善は、各周
辺装置のために別々のリセット・ラインが提供される"
ホット・プラグ"仕様であり、そこではシステム全体の
リブートが要求されること無く、装置がオペレーティン
グ・システムに初期化される（装置／システムのこの能
力は、"ホット・プラグ式（hot-pluggable）"と呼ばれ
る）。
【００１１】周辺装置の初期化に関わる１つの問題は、
リセット信号（ＲＳＴ＃）の非活動化に続き、アダプタ
が構成サイクルに応答する準備が整うまでに（たとえそ
れが再試行応答（アダプタが機能しているが、現在使用
中で、初期化に応答できないことを示す）による場合で
あっても）、長い時間が掛かることである。その結果、
ＲＳＴ＃の非活動化に続き、アダプタが応答しない場
合、システムはアダプタを不在または故障状態と見な
す。装置が構成サイクルにまたは正規の（非構成）サイ
クルに再試行により応答する場合、ＰＣＩバス及びシス
テム・プロセッサが機能停止となり、システムをリブー
トする要求を生じる。
リセット信号（ＲＳＴ＃）の非活動化に続き、アダプタ
が構成サイクルに応答する準備が整うまでに（たとえそ
れが再試行応答（アダプタが機能しているが、現在使用
中で、初期化に応答できないことを示す）による場合で
あっても）、長い時間が掛かることである。その結果、
ＲＳＴ＃の非活動化に続き、アダプタが応答しない場
合、システムはアダプタを不在または故障状態と見な
す。装置が構成サイクルにまたは正規の（非構成）サイ
クルに再試行により応答する場合、ＰＣＩバス及びシス
テム・プロセッサが機能停止となり、システムをリブー
トする要求を生じる。
【００１２】以前には、この問題は重大ではなかった
が、今日では、プロセッサ及び残りのＩ／Ｏサブシステ
ムが動作状態の間に、アダプタ・カードまたはアダプタ
のグループがリセットされ得る多数の状況が存在する。
この問題に寄与する１要因は、ＲＳＴ＃非活動化に続
き、構成サイクルを処理するか、または再試行により応
答する以前に、プログラマブル論理アレイ（ＰＬＡ）を
初期化しなければならないアダプタや、構成サイクルを
処理するか、または再試行により応答する以前に、レジ
スタをロードし、他の初期化ステップを完了しなければ
ならない搭載プロセッサを有するアダプタなどの、アダ
プタの複雑性の増大である。別の要因は、ホット・プラ
グ仕様や類似のＰＣＩパワー管理仕様において、或いは
残りのシステム及びＰＣＩ Ｉ／Ｏサブシステムが動作
状態の間の、個々のカードの診断分析において提供され
るような、アダプタへの別々のリセット・ラインの提供
である。
が、今日では、プロセッサ及び残りのＩ／Ｏサブシステ
ムが動作状態の間に、アダプタ・カードまたはアダプタ
のグループがリセットされ得る多数の状況が存在する。
この問題に寄与する１要因は、ＲＳＴ＃非活動化に続
き、構成サイクルを処理するか、または再試行により応
答する以前に、プログラマブル論理アレイ（ＰＬＡ）を
初期化しなければならないアダプタや、構成サイクルを
処理するか、または再試行により応答する以前に、レジ
スタをロードし、他の初期化ステップを完了しなければ
ならない搭載プロセッサを有するアダプタなどの、アダ
プタの複雑性の増大である。別の要因は、ホット・プラ
グ仕様や類似のＰＣＩパワー管理仕様において、或いは
残りのシステム及びＰＣＩ Ｉ／Ｏサブシステムが動作
状態の間の、個々のカードの診断分析において提供され
るような、アダプタへの別々のリセット・ラインの提供
である。
【００１３】以上のことから、周辺装置からの遅延され
た初期化応答に関連付けられるリブート要求を回避する
方法を考案することが望まれる。更に、構成完了に続
き、再試行応答無しに、アダプタが正規の（非構成）サ
イクルに応答するための準備が完了することが望まし
い。
た初期化応答に関連付けられるリブート要求を回避する
方法を考案することが望まれる。更に、構成完了に続
き、再試行応答無しに、アダプタが正規の（非構成）サ
イクルに応答するための準備が完了することが望まし
い。
【００１４】
【発明が解決しようとする課題】従って、本発明の目的
は、システムへの周辺装置の追加を可能にする拡張バス
を有する、改善されたコンピュータ・システムを提供す
ることである。
は、システムへの周辺装置の追加を可能にする拡張バス
を有する、改善されたコンピュータ・システムを提供す
ることである。
【００１５】本発明の別の目的は、リセット信号が周辺
装置に供給され、システム全体のリブートを要求するこ
と無く、装置をコンピュータのオペレーティング・シス
テムに初期化することを可能にする、コンピュータ・シ
ステムを提供することである。
装置に供給され、システム全体のリブートを要求するこ
と無く、装置をコンピュータのオペレーティング・シス
テムに初期化することを可能にする、コンピュータ・シ
ステムを提供することである。
【００１６】更に本発明の別の目的は、周辺装置からの
初期化応答の遅延を低減し、初期化失敗を回避するコン
ピュータ・システムを提供することである。
初期化応答の遅延を低減し、初期化失敗を回避するコン
ピュータ・システムを提供することである。
【００１７】
【課題を解決するための手段】前述の目的が、周辺装置
をコンピュータに登録する方法により達成される。この
方法は一般に、スロットをコンピュータのバスから分離
するステップと、周辺装置をスロットに挿入するステッ
プと、スロットをバスに接続するステップと、スロット
上のリセット信号をアサート解除するステップと、アク
セス試行に応答して、コンピュータにより確立される所
定期間内に、周辺装置からバスへの状況メッセージによ
り応答するステップと、応答ステップに応答して、周辺
装置をコンピュータのオペレーティング・システムに初
期化するステップとを含む。状況メッセージが再試行応
答の場合、応答ステップが所定期間未満の初期待ち期間
内に発生する。本発明はまた、構成完了の直後に、周辺
装置が非構成サイクルに応答することを可能にする。周
辺装置の内部論理は、応答ステップの後に初期化され得
る。換言すると、内部初期化の一部が、診断操作などの
他の操作に移動され得る。
をコンピュータに登録する方法により達成される。この
方法は一般に、スロットをコンピュータのバスから分離
するステップと、周辺装置をスロットに挿入するステッ
プと、スロットをバスに接続するステップと、スロット
上のリセット信号をアサート解除するステップと、アク
セス試行に応答して、コンピュータにより確立される所
定期間内に、周辺装置からバスへの状況メッセージによ
り応答するステップと、応答ステップに応答して、周辺
装置をコンピュータのオペレーティング・システムに初
期化するステップとを含む。状況メッセージが再試行応
答の場合、応答ステップが所定期間未満の初期待ち期間
内に発生する。本発明はまた、構成完了の直後に、周辺
装置が非構成サイクルに応答することを可能にする。周
辺装置の内部論理は、応答ステップの後に初期化され得
る。換言すると、内部初期化の一部が、診断操作などの
他の操作に移動され得る。
【００１８】本発明はまた、周辺装置の構成空間を介し
て、デバイス・ドライバと周辺装置間の通信を使用する
ことにより、周辺装置が非構成アクセスに応答できる準
備が完了するまで、周辺装置へのこうした非構成アクセ
スを阻止する。この機構は、（周辺装置の構成空間内
の）ビットをセットすることにより実現される。
て、デバイス・ドライバと周辺装置間の通信を使用する
ことにより、周辺装置が非構成アクセスに応答できる準
備が完了するまで、周辺装置へのこうした非構成アクセ
スを阻止する。この機構は、（周辺装置の構成空間内
の）ビットをセットすることにより実現される。
【００１９】
【発明の実施の形態】図２を参照すると、本発明に従い
構成されるコンピュータ・システム１００の１実施例が
示される。コンピュータ・システム１００はＣＰＵまた
はプロセッサ１０２を含み、これはシステム・バス１０
６により、システム・メモリ装置１０４に接続される。
ＰＣＩホスト・ブリッジ１０８がＰＣＩローカル・バス
１１０をシステム・バス１０６に結合するために使用さ
れる。複数のスロット（それらの３つすなわちスロット
１１２、１１４及び１１６が示される）を用いて、様々
な周辺装置が取り外し可能にシステムに接続される。各
スロットはそれぞれのホット・プラグ・スイッチ１１
８、１２０及び１２２を用いて、ＰＣＩバス１１０に接
続される。これらのスイッチは、プラットフォームの残
りの部分が実行中に、スロット上の全ての信号をＰＣＩ
バス１１０から分離するために使用される。ホット・プ
ラグ・スイッチ１１８、１２０及び１２２はまた、プラ
ットフォームの残りの部分がまだ完全にパワー供給され
ている間に、全てのパワーをスロットから取り除く。更
にホット・プラグ制御装置１２４がＰＣＩホスト・ブリ
ッジ１０８と、ホット・プラグ・スイッチ１１８、１２
０及び１２２の各々に接続される。
構成されるコンピュータ・システム１００の１実施例が
示される。コンピュータ・システム１００はＣＰＵまた
はプロセッサ１０２を含み、これはシステム・バス１０
６により、システム・メモリ装置１０４に接続される。
ＰＣＩホスト・ブリッジ１０８がＰＣＩローカル・バス
１１０をシステム・バス１０６に結合するために使用さ
れる。複数のスロット（それらの３つすなわちスロット
１１２、１１４及び１１６が示される）を用いて、様々
な周辺装置が取り外し可能にシステムに接続される。各
スロットはそれぞれのホット・プラグ・スイッチ１１
８、１２０及び１２２を用いて、ＰＣＩバス１１０に接
続される。これらのスイッチは、プラットフォームの残
りの部分が実行中に、スロット上の全ての信号をＰＣＩ
バス１１０から分離するために使用される。ホット・プ
ラグ・スイッチ１１８、１２０及び１２２はまた、プラ
ットフォームの残りの部分がまだ完全にパワー供給され
ている間に、全てのパワーをスロットから取り除く。更
にホット・プラグ制御装置１２４がＰＣＩホスト・ブリ
ッジ１０８と、ホット・プラグ・スイッチ１１８、１２
０及び１２２の各々に接続される。
【００２０】図示の実施例では、コンピュータ・システ
ム１００が、インテル社発行の文献"PCI Hot-Plug Spec
ification"、revision 1.0（１９９７年１０月６日）で
述べられるホット・プラグ式設計に従う。それ自体、ス
ロット１１２、１１４及び１１６は、３２ビットまたは
６４ビット幅のアダプタ・カードとして設計され、３３
ＭＨｚまたは６６ＭＨｚで動作し、３．３Ｖまたは５Ｖ
の信号系を使用する（アダプタ・カードは後述の新規の
構成を有する）。アダプタ・カードはＰＣＩ−ＰＣＩブ
リッジの背後に、１つのＰＣＩ装置または複数の装置を
含み得る。各スロットは、特定のスロットを固有に識別
する論理スロット識別子を有する。
ム１００が、インテル社発行の文献"PCI Hot-Plug Spec
ification"、revision 1.0（１９９７年１０月６日）で
述べられるホット・プラグ式設計に従う。それ自体、ス
ロット１１２、１１４及び１１６は、３２ビットまたは
６４ビット幅のアダプタ・カードとして設計され、３３
ＭＨｚまたは６６ＭＨｚで動作し、３．３Ｖまたは５Ｖ
の信号系を使用する（アダプタ・カードは後述の新規の
構成を有する）。アダプタ・カードはＰＣＩ−ＰＣＩブ
リッジの背後に、１つのＰＣＩ装置または複数の装置を
含み得る。各スロットは、特定のスロットを固有に識別
する論理スロット識別子を有する。
【００２１】ホット・プラグ制御装置１２４は、ＰＣＩ
スロットをパワーアップまたはパワーダウンする電気的
側面を制御する。２つ以上のホット・プラグ制御装置が
使用され得る。ホット・プラグ制御装置１２４を制御
し、モニタするために、ソフトウェア・ドライバ（ホッ
ト・プラグ・システム・ドライバ）が使用される。２つ
以上のホット・プラグ制御装置が存在する場合、２つ以
上のホット・プラグ・システム・ドライバが使用され得
る。高水準ソフトウェア（ホット・プラグ・"サービ
ス"）が、ホット・プラグ操作の全体制御を担う。この
サービスはユーザ・インタフェースを含み、アダプタ活
動を休止する要求をオペレーティング・システムに発行
し、更にホット・プラグ・スイッチ１１８、１２０及び
１２２を用い、スロットをオンまたはオフする要求（プ
リミティブ）を、ホット・プラグ・システム・ドライバ
に発行し得る。
スロットをパワーアップまたはパワーダウンする電気的
側面を制御する。２つ以上のホット・プラグ制御装置が
使用され得る。ホット・プラグ制御装置１２４を制御
し、モニタするために、ソフトウェア・ドライバ（ホッ
ト・プラグ・システム・ドライバ）が使用される。２つ
以上のホット・プラグ制御装置が存在する場合、２つ以
上のホット・プラグ・システム・ドライバが使用され得
る。高水準ソフトウェア（ホット・プラグ・"サービ
ス"）が、ホット・プラグ操作の全体制御を担う。この
サービスはユーザ・インタフェースを含み、アダプタ活
動を休止する要求をオペレーティング・システムに発行
し、更にホット・プラグ・スイッチ１１８、１２０及び
１２２を用い、スロットをオンまたはオフする要求（プ
リミティブ）を、ホット・プラグ・システム・ドライバ
に発行し得る。
【００２２】スロット１１２、１１４及び１１６の１つ
に配置されるアダプタは、システム全体のリブートを要
求すること無く、コンピュータ・システム１００のオペ
レーティング・システムにより初期化される。アダプタ
・カードを挿入する以前に、ホット・プラグ制御装置１
２４によりスロットがパワーダウンされ、ＰＣＩバス１
１０から分離される。アダプタ・カードを挿入後、ユー
ザはホット・プラグ・サービスに通知し、これがプリミ
ティブをホット・プラグ・システム・ドライバに発行す
ることにより、新たなアダプタを含むスロットをオンす
る。ホット・プラグ・システム・ドライバは次にホット
・プラグ制御装置１２４により、スロットをパワーアッ
プし、適切なホット・プラグ・スイッチ（スロット特有
のリセット・ピンが独立に制御される）を用いて、スロ
ットをＰＣＩバス１１０に接続し、スロット上のリセッ
ト信号（ＲＳＴ＃）をアサート解除する。その後、ホッ
ト・プラグ・サービスがオペレーティング・システム
に、新たなアダプタ・カードが導入されたことを知ら
せ、オペレーティング・システムはアダプタを初期化
し、それを使用する準備をする（ユーザもまた、表示モ
ニタ上のメッセージにより、アダプタ・カードが準備完
了であることを知らされ得る）。
に配置されるアダプタは、システム全体のリブートを要
求すること無く、コンピュータ・システム１００のオペ
レーティング・システムにより初期化される。アダプタ
・カードを挿入する以前に、ホット・プラグ制御装置１
２４によりスロットがパワーダウンされ、ＰＣＩバス１
１０から分離される。アダプタ・カードを挿入後、ユー
ザはホット・プラグ・サービスに通知し、これがプリミ
ティブをホット・プラグ・システム・ドライバに発行す
ることにより、新たなアダプタを含むスロットをオンす
る。ホット・プラグ・システム・ドライバは次にホット
・プラグ制御装置１２４により、スロットをパワーアッ
プし、適切なホット・プラグ・スイッチ（スロット特有
のリセット・ピンが独立に制御される）を用いて、スロ
ットをＰＣＩバス１１０に接続し、スロット上のリセッ
ト信号（ＲＳＴ＃）をアサート解除する。その後、ホッ
ト・プラグ・サービスがオペレーティング・システム
に、新たなアダプタ・カードが導入されたことを知ら
せ、オペレーティング・システムはアダプタを初期化
し、それを使用する準備をする（ユーザもまた、表示モ
ニタ上のメッセージにより、アダプタ・カードが準備完
了であることを知らされ得る）。
【００２３】本発明は、リセット信号の非活動化に対す
る応答を過度に遅延し、リブートが要求されてしまう前
述のアダプタの問題を回避する。ＲＳＴ＃の非活動化か
ら、プロセッサ１０２により試行される最初の構成アク
セスまでの期間が、所定時間（Ｔx）として確立され
（例えば１秒または２秒）、アダプタの内部バス論理が
初期化されることを可能にする。コンピュータ・システ
ム１００がアダプタを不在または故障と見なす可能性を
低減するために、アダプタ・カードはこの期間Ｔ xの経
過後に、通常は再試行応答無しに、構成アクセスを処理
するように設計される。換言すると、アダプタ・カード
はこの期間内に、非再試行状況メッセージ（または肯定
応答）により応答できる仕様に従う。時折の再試行応答
は、それが初期待ち時間要求（例えば１６クロック・サ
イクル）に従うならば、受諾可能である。アダプタ・ハ
ードウェアまたはソフトウェアは、Ｔxを満足するよう
に実現される。本発明に従い構成されるアダプタは、構
成完了に続き、すなわち、構成空間セットアップ及びア
ダプタのアドレス空間のイネーブル化の直後に、正規の
（非構成）サイクルに（再度、通常は再試行応答無し
に、初期待ち時間要求に従う任意のこうした応答によ
り）応答できれば更に好ましい。
る応答を過度に遅延し、リブートが要求されてしまう前
述のアダプタの問題を回避する。ＲＳＴ＃の非活動化か
ら、プロセッサ１０２により試行される最初の構成アク
セスまでの期間が、所定時間（Ｔx）として確立され
（例えば１秒または２秒）、アダプタの内部バス論理が
初期化されることを可能にする。コンピュータ・システ
ム１００がアダプタを不在または故障と見なす可能性を
低減するために、アダプタ・カードはこの期間Ｔ xの経
過後に、通常は再試行応答無しに、構成アクセスを処理
するように設計される。換言すると、アダプタ・カード
はこの期間内に、非再試行状況メッセージ（または肯定
応答）により応答できる仕様に従う。時折の再試行応答
は、それが初期待ち時間要求（例えば１６クロック・サ
イクル）に従うならば、受諾可能である。アダプタ・ハ
ードウェアまたはソフトウェアは、Ｔxを満足するよう
に実現される。本発明に従い構成されるアダプタは、構
成完了に続き、すなわち、構成空間セットアップ及びア
ダプタのアドレス空間のイネーブル化の直後に、正規の
（非構成）サイクルに（再度、通常は再試行応答無し
に、初期待ち時間要求に従う任意のこうした応答によ
り）応答できれば更に好ましい。
【００２４】冗長な内部初期化を要求し得るより複雑な
アダプタ・カードでは、Ｔx要求に従う１つの解決策
は、長い内部初期化を生じる機能を、初期化ルーチンか
ら、例えば組み込み自己テスト（ＢＩＳＴ：built-in s
elf test）などの別の操作に移動することである。これ
らの機能はそれにより、初期化操作の一部としてではな
く（すなわちリセットの直後ではなく）、ＢＩＳＴを介
して、後の"診断"操作の間に開始され得る。
アダプタ・カードでは、Ｔx要求に従う１つの解決策
は、長い内部初期化を生じる機能を、初期化ルーチンか
ら、例えば組み込み自己テスト（ＢＩＳＴ：built-in s
elf test）などの別の操作に移動することである。これ
らの機能はそれにより、初期化操作の一部としてではな
く（すなわちリセットの直後ではなく）、ＢＩＳＴを介
して、後の"診断"操作の間に開始され得る。
【００２５】長い一連の再試行応答または待機状態以外
により、正規のサイクルに応答し得ないこれらの非常に
複雑な周辺装置では、別の解決策は、アダプタがアクセ
スに応答する準備が完了するまで、アダプタへの正規の
（非構成）アクセスを阻止するアダプタ・ドライバを実
現することである。アダプタ構成空間内のビットによ
り、構成ソフトウェアまたはデバイス・ドライバがこの
ビットをチェックし、アダプタが（このビットをセット
することにより）、正規のサイクルに応答する準備完了
状態であることを示したか否かを判断する。
により、正規のサイクルに応答し得ないこれらの非常に
複雑な周辺装置では、別の解決策は、アダプタがアクセ
スに応答する準備が完了するまで、アダプタへの正規の
（非構成）アクセスを阻止するアダプタ・ドライバを実
現することである。アダプタ構成空間内のビットによ
り、構成ソフトウェアまたはデバイス・ドライバがこの
ビットをチェックし、アダプタが（このビットをセット
することにより）、正規のサイクルに応答する準備完了
状態であることを示したか否かを判断する。
【００２６】本発明は特定の実施例に関連して述べられ
てきたが、これは本発明を制限するものではない。当業
者であれば、本発明の説明を参照することにより、開示
された実施例の様々な変更、及び本発明の別の実施例が
明らかとなろう。例えば、本発明は、ＰＣＩパワー管理
サービスにより生成されるような、類似のリセット応答
にも適用可能である。従って、こうした変更も、本発明
の趣旨及び範囲からそれること無く、実現され得るもの
である。
てきたが、これは本発明を制限するものではない。当業
者であれば、本発明の説明を参照することにより、開示
された実施例の様々な変更、及び本発明の別の実施例が
明らかとなろう。例えば、本発明は、ＰＣＩパワー管理
サービスにより生成されるような、類似のリセット応答
にも適用可能である。従って、こうした変更も、本発明
の趣旨及び範囲からそれること無く、実現され得るもの
である。
【００２７】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００２８】（１）周辺装置をコンピュータに登録する
方法であって、前記周辺装置を受け取るように適応化さ
れるスロットを、前記コンピュータのバスから分離する
ステップと、前記周辺装置を前記スロットに挿入するス
テップと、前記挿入ステップの後、前記スロットを前記
バスに接続するステップと、前記挿入ステップの後、前
記スロット上のリセット信号をアサート解除するステッ
プと、アクセス試行に応答して、前記コンピュータによ
り確立される所定期間内に、前記周辺装置から前記バス
への状況メッセージにより応答するステップと、前記応
答ステップに応答して、前記周辺装置を前記コンピュー
タのオペレーティング・システムに初期化するステップ
とを含む、方法。 （２）前記状況メッセージが再試行応答であり、前記応
答ステップが前記所定期間未満の初期待ち時間期間内に
発生する、前記（１）記載の方法。 （３）前記周辺装置が、構成完了の直後に非構成サイク
ルに応答するステップを含む、前記（１）記載の方法。 （４）前記非構成サイクルに応答するステップが、前記
所定期間未満の初期待ち時間期間内に、再試行応答を送
信するステップを含む、前記（３）記載の方法。 （５）前記応答するステップの後、前記周辺装置の内部
論理を初期化するステップを含む、前記（１）記載の方
法。 （６）前記周辺装置の内部論理を初期化するステップ
が、診断操作を実行するステップを含む、前記（５）記
載の方法。 （７）前記周辺装置が非構成アクセスに応答する準備完
了状態になるまで、ドライバが前記周辺装置への前記非
構成アクセスを阻止するステップを含む、前記（１）記
載の方法。 （８）前記阻止するステップが、前記周辺装置の構成空
間内に、前記周辺装置が準備完了状態であることを示す
ビットをセットするステップを含む、前記（７）記載の
方法。 （９）前記阻止するステップが、前記コンピュータの前
記オペレーティング・システムの構成空間内に、前記周
辺装置が準備完了状態であることを示すビットをセット
するステップを含む、前記（７）記載の方法。 （１０）前記オペレーティング・システムが、前記ビッ
トが前記構成空間内に定義されたことを判断するステッ
プを含む、前記（９）記載の方法。 （１１）メモリ装置と、前記メモリ装置内に記憶された
プログラム命令を実行するプロセッサ手段と、周辺装置
と、前記周辺装置を前記プロセッサ手段に接続する手段
と、前記周辺装置をアクセスする試行に応答して、前記
周辺装置に供給されるリセット信号のアサート解除から
所定期間内に、前記周辺装置から状況メッセージにより
応答する手段とを含む、コンピュータ・システム。 （１２）前記周辺装置が前記接続する手段に接続された
ことを示す通知に応答して、前記リセット信号をアサー
ト解除する手段を含む、前記（１１）記載のコンピュー
タ・システム。 （１３）前記プロセッサ手段がシステム・バスを有し、
前記接続する手段がローカル・バスを含む、前記（１
１）記載のコンピュータ・システム。 （１４）前記接続する手段が、前記周辺装置を受け取る
ように適応化されたスロットを含む、前記（１１）記載
のコンピュータ・システム。 （１５）前記状況メッセージが再試行応答であり、前記
応答する手段が、前記所定期間未満の初期待ち時間期間
内に、前記再試行応答を送信する、前記（１１）記載の
コンピュータ・システム。 （１６）前記周辺装置が、構成完了の直後に、前記プロ
セッサ手段からの非構成アクセスに応答する手段を含
む、前記（１１）記載のコンピュータ・システム。 （１７）前記周辺装置が、前記状況メッセージを送信
後、前記周辺装置の内部論理を初期化する手段を含む、
前記（１１）記載のコンピュータ・システム。 （１８）前記周辺装置が非構成アクセスに応答する準備
完了状態になるまで、前記周辺装置への前記非構成アク
セスを阻止する手段を含む、前記（１１）記載のコンピ
ュータ・システム。 （１９）前記阻止する手段が構成空間内に、前記周辺装
置が準備完了状態であることを示すビットをセットす
る、前記（１８）記載のコンピュータ・システム。
方法であって、前記周辺装置を受け取るように適応化さ
れるスロットを、前記コンピュータのバスから分離する
ステップと、前記周辺装置を前記スロットに挿入するス
テップと、前記挿入ステップの後、前記スロットを前記
バスに接続するステップと、前記挿入ステップの後、前
記スロット上のリセット信号をアサート解除するステッ
プと、アクセス試行に応答して、前記コンピュータによ
り確立される所定期間内に、前記周辺装置から前記バス
への状況メッセージにより応答するステップと、前記応
答ステップに応答して、前記周辺装置を前記コンピュー
タのオペレーティング・システムに初期化するステップ
とを含む、方法。 （２）前記状況メッセージが再試行応答であり、前記応
答ステップが前記所定期間未満の初期待ち時間期間内に
発生する、前記（１）記載の方法。 （３）前記周辺装置が、構成完了の直後に非構成サイク
ルに応答するステップを含む、前記（１）記載の方法。 （４）前記非構成サイクルに応答するステップが、前記
所定期間未満の初期待ち時間期間内に、再試行応答を送
信するステップを含む、前記（３）記載の方法。 （５）前記応答するステップの後、前記周辺装置の内部
論理を初期化するステップを含む、前記（１）記載の方
法。 （６）前記周辺装置の内部論理を初期化するステップ
が、診断操作を実行するステップを含む、前記（５）記
載の方法。 （７）前記周辺装置が非構成アクセスに応答する準備完
了状態になるまで、ドライバが前記周辺装置への前記非
構成アクセスを阻止するステップを含む、前記（１）記
載の方法。 （８）前記阻止するステップが、前記周辺装置の構成空
間内に、前記周辺装置が準備完了状態であることを示す
ビットをセットするステップを含む、前記（７）記載の
方法。 （９）前記阻止するステップが、前記コンピュータの前
記オペレーティング・システムの構成空間内に、前記周
辺装置が準備完了状態であることを示すビットをセット
するステップを含む、前記（７）記載の方法。 （１０）前記オペレーティング・システムが、前記ビッ
トが前記構成空間内に定義されたことを判断するステッ
プを含む、前記（９）記載の方法。 （１１）メモリ装置と、前記メモリ装置内に記憶された
プログラム命令を実行するプロセッサ手段と、周辺装置
と、前記周辺装置を前記プロセッサ手段に接続する手段
と、前記周辺装置をアクセスする試行に応答して、前記
周辺装置に供給されるリセット信号のアサート解除から
所定期間内に、前記周辺装置から状況メッセージにより
応答する手段とを含む、コンピュータ・システム。 （１２）前記周辺装置が前記接続する手段に接続された
ことを示す通知に応答して、前記リセット信号をアサー
ト解除する手段を含む、前記（１１）記載のコンピュー
タ・システム。 （１３）前記プロセッサ手段がシステム・バスを有し、
前記接続する手段がローカル・バスを含む、前記（１
１）記載のコンピュータ・システム。 （１４）前記接続する手段が、前記周辺装置を受け取る
ように適応化されたスロットを含む、前記（１１）記載
のコンピュータ・システム。 （１５）前記状況メッセージが再試行応答であり、前記
応答する手段が、前記所定期間未満の初期待ち時間期間
内に、前記再試行応答を送信する、前記（１１）記載の
コンピュータ・システム。 （１６）前記周辺装置が、構成完了の直後に、前記プロ
セッサ手段からの非構成アクセスに応答する手段を含
む、前記（１１）記載のコンピュータ・システム。 （１７）前記周辺装置が、前記状況メッセージを送信
後、前記周辺装置の内部論理を初期化する手段を含む、
前記（１１）記載のコンピュータ・システム。 （１８）前記周辺装置が非構成アクセスに応答する準備
完了状態になるまで、前記周辺装置への前記非構成アク
セスを阻止する手段を含む、前記（１１）記載のコンピ
ュータ・システム。 （１９）前記阻止する手段が構成空間内に、前記周辺装
置が準備完了状態であることを示すビットをセットす
る、前記（１８）記載のコンピュータ・システム。
【図１】コンピュータ・システムへの周辺装置の追加を
可能にするＰＣＩバスを有する、従来のコンピュータ・
システムのブロック図である。
可能にするＰＣＩバスを有する、従来のコンピュータ・
システムのブロック図である。
【図２】周辺装置を受け取る複数のスロットを有するＰ
ＣＩバス、及びシステムの残りの部分が実行中に、装置
を初期化するために使用される"ホット・プラグ"制御装
置を有する、本発明に従い構成されるコンピュータ・シ
ステムの１実施例のブロック図である。
ＣＩバス、及びシステムの残りの部分が実行中に、装置
を初期化するために使用される"ホット・プラグ"制御装
置を有する、本発明に従い構成されるコンピュータ・シ
ステムの１実施例のブロック図である。
１０ ＰＣＩシステム １２ 中央処理ユニット（ＣＰＵ） １４ 読出し専用メモリ（ＲＯＭ） １６ ダイナミック・ランダム・アクセス・メモリ（Ｄ
ＲＡＭ） １８、１０６ システム・バス ２０、１１０ ＰＣＩバス ２２、１０８ ＰＣＩホスト・ブリッジ ２６ ＳＣＳＩアダプタ ２８ 拡張バス・ブリッジ ３０ オーディオ・アダプタ ３２ グラフィックス・アダプタ ３４ 外部コンピュータ・ネットワーク ３６ 高速ＳＣＳＩディスク・ドライブ ３８ ＩＳＡ拡張バス ４０ キーボード ４２ マイクロフォン ４４ ポインティング・デバイス（マウス） ４６ ＣＤ−ＲＯＭドライブ ４８ スピーカ ５０ 表示モニタ １０４ システム・メモリ装置 １１２、１１４、１１６ スロット １１８、１２０、１２２ ホット・プラグ・スイッチ １２４ ホット・プラグ制御装置
ＲＡＭ） １８、１０６ システム・バス ２０、１１０ ＰＣＩバス ２２、１０８ ＰＣＩホスト・ブリッジ ２６ ＳＣＳＩアダプタ ２８ 拡張バス・ブリッジ ３０ オーディオ・アダプタ ３２ グラフィックス・アダプタ ３４ 外部コンピュータ・ネットワーク ３６ 高速ＳＣＳＩディスク・ドライブ ３８ ＩＳＡ拡張バス ４０ キーボード ４２ マイクロフォン ４４ ポインティング・デバイス（マウス） ４６ ＣＤ−ＲＯＭドライブ ４８ スピーカ ５０ 表示モニタ １０４ システム・メモリ装置 １１２、１１４、１１６ スロット １１８、１２０、１２２ ホット・プラグ・スイッチ １２４ ホット・プラグ制御装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダニー・マーヴィン・ニール アメリカ合衆国78681、テキサス州ラウン ド・ロック、ハイタワー・ドライブ 4604 (72)発明者 スティーブン・マーク・サーバー アメリカ合衆国78717、テキサス州オース ティン、エフレイム・ロード 8308
Claims (19)
- 【請求項１】周辺装置をコンピュータに登録する方法で
あって、 前記周辺装置を受け取るように適応化されるスロット
を、前記コンピュータのバスから分離するステップと、 前記周辺装置を前記スロットに挿入するステップと、 前記挿入ステップの後、前記スロットを前記バスに接続
するステップと、 前記挿入ステップの後、前記スロット上のリセット信号
をアサート解除するステップと、 アクセス試行に応答して、前記コンピュータにより確立
される所定期間内に、前記周辺装置から前記バスへの状
況メッセージにより応答するステップと、 前記応答ステップに応答して、前記周辺装置を前記コン
ピュータのオペレーティング・システムに初期化するス
テップとを含む、方法。 - 【請求項２】前記状況メッセージが再試行応答であり、
前記応答ステップが前記所定期間未満の初期待ち時間期
間内に発生する、請求項１記載の方法。 - 【請求項３】前記周辺装置が、構成完了の直後に非構成
サイクルに応答するステップを含む、請求項１記載の方
法。 - 【請求項４】前記非構成サイクルに応答するステップ
が、前記所定期間未満の初期待ち時間期間内に、再試行
応答を送信するステップを含む、請求項３記載の方法。 - 【請求項５】前記応答するステップの後、前記周辺装置
の内部論理を初期化するステップを含む、請求項１記載
の方法。 - 【請求項６】前記周辺装置の内部論理を初期化するステ
ップが、診断操作を実行するステップを含む、請求項５
記載の方法。 - 【請求項７】前記周辺装置が非構成アクセスに応答する
準備完了状態になるまで、ドライバが前記周辺装置への
前記非構成アクセスを阻止するステップを含む、請求項
１記載の方法。 - 【請求項８】前記阻止するステップが、前記周辺装置の
構成空間内に、前記周辺装置が準備完了状態であること
を示すビットをセットするステップを含む、請求項７記
載の方法。 - 【請求項９】前記阻止するステップが、前記コンピュー
タの前記オペレーティング・システムの構成空間内に、
前記周辺装置が準備完了状態であることを示すビットを
セットするステップを含む、請求項７記載の方法。 - 【請求項１０】前記オペレーティング・システムが、前
記ビットが前記構成空間内に定義されたことを判断する
ステップを含む、請求項９記載の方法。 - 【請求項１１】メモリ装置と、 前記メモリ装置内に記憶されたプログラム命令を実行す
るプロセッサ手段と、 周辺装置と、 前記周辺装置を前記プロセッサ手段に接続する手段と、 前記周辺装置をアクセスする試行に応答して、前記周辺
装置に供給されるリセット信号のアサート解除から所定
期間内に、前記周辺装置から状況メッセージにより応答
する手段とを含む、コンピュータ・システム。 - 【請求項１２】前記周辺装置が前記接続する手段に接続
されたことを示す通知に応答して、前記リセット信号を
アサート解除する手段を含む、請求項１１記載のコンピ
ュータ・システム。 - 【請求項１３】前記プロセッサ手段がシステム・バスを
有し、前記接続する手段がローカル・バスを含む、請求
項１１記載のコンピュータ・システム。 - 【請求項１４】前記接続する手段が、前記周辺装置を受
け取るように適応化されたスロットを含む、請求項１１
記載のコンピュータ・システム。 - 【請求項１５】前記状況メッセージが再試行応答であ
り、前記応答する手段が、前記所定期間未満の初期待ち
時間期間内に、前記再試行応答を送信する、請求項１１
記載のコンピュータ・システム。 - 【請求項１６】前記周辺装置が、構成完了の直後に、前
記プロセッサ手段からの非構成アクセスに応答する手段
を含む、請求項１１記載のコンピュータ・システム。 - 【請求項１７】前記周辺装置が、前記状況メッセージを
送信後、前記周辺装置の内部論理を初期化する手段を含
む、請求項１１記載のコンピュータ・システム。 - 【請求項１８】前記周辺装置が非構成アクセスに応答す
る準備完了状態になるまで、前記周辺装置への前記非構
成アクセスを阻止する手段を含む、請求項１１記載のコ
ンピュータ・システム。 - 【請求項１９】前記阻止する手段が構成空間内に、前記
周辺装置が準備完了状態であることを示すビットをセッ
トする、請求項１８記載のコンピュータ・システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/067,042 US6035355A (en) | 1998-04-27 | 1998-04-27 | PCI system and adapter requirements following reset |
| US09/067042 | 1998-04-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11353267A true JPH11353267A (ja) | 1999-12-24 |
| JP3974288B2 JP3974288B2 (ja) | 2007-09-12 |
Family
ID=22073348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11012299A Expired - Lifetime JP3974288B2 (ja) | 1998-04-27 | 1999-04-16 | 周辺装置をコンピュータに登録する方法及び装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6035355A (ja) |
| EP (1) | EP0953902A3 (ja) |
| JP (1) | JP3974288B2 (ja) |
| KR (1) | KR100339442B1 (ja) |
| CN (1) | CN1130645C (ja) |
| TW (1) | TW426833B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009514122A (ja) * | 2005-10-31 | 2009-04-02 | マイクロソフト コーポレーション | ディスプレイドライバをリブートすることなくアップグレードする方法 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6460106B1 (en) * | 1998-10-20 | 2002-10-01 | Compaq Information Technologies Group, L.P. | Bus bridge for hot docking in a portable computer system |
| US6292859B1 (en) * | 1998-10-27 | 2001-09-18 | Compaq Computer Corporation | Automatic selection of an upgrade controller in an expansion slot of a computer system motherboard having an existing on-board controller |
| US6295566B1 (en) * | 1998-10-31 | 2001-09-25 | Campaq Computer Corporation | PCI add-in-card capability using PCI-to-PCI bridge power management |
| US6195723B1 (en) * | 1998-12-16 | 2001-02-27 | International Business Machines Corporation | Method and system for providing peer-to-peer control in an expanded slot environment using a bridge as an agent for controlling peripheral device |
| US6237057B1 (en) * | 1998-12-16 | 2001-05-22 | International Business Machines Corporation | Method and system for PCI slot expansion via electrical isolation |
| KR100517546B1 (ko) | 1999-07-16 | 2005-09-28 | 삼성전자주식회사 | 엘이디 표시기에 포스트 코드를 표시하는 휴대용 컴퓨터 |
| US6625680B1 (en) * | 1999-08-16 | 2003-09-23 | Cisco Technology, Inc. | System and method for processing circuit card connector and redundancy events |
| US6618783B1 (en) * | 1999-10-29 | 2003-09-09 | Hewlett-Packard Development Company, L.P. | Method and system for managing a PCI bus coupled to another system |
| DE19960243A1 (de) * | 1999-12-14 | 2001-07-05 | Infineon Technologies Ag | Bussystem |
| US6532558B1 (en) * | 2000-03-02 | 2003-03-11 | International Business Machines Corporation | Manufacturing testing of hot-plug circuits on a computer backplane |
| US6772263B1 (en) * | 2000-08-10 | 2004-08-03 | Serverworks Corporation | PCI arbiter with hot plug controller support |
| US7295882B2 (en) * | 2002-06-27 | 2007-11-13 | International Business Machines Corporation | Method and apparatus for audible error code detection and identification |
| CN1302358C (zh) * | 2003-05-21 | 2007-02-28 | 华为技术有限公司 | 一种桥接芯片的复位方法及其装置 |
| JP4321754B2 (ja) * | 2003-07-31 | 2009-08-26 | Ｔｄｋ株式会社 | 圧電共振器およびそれを用いたフィルタ |
| US7073008B2 (en) * | 2003-09-15 | 2006-07-04 | Media Tek Inc. | Method of function activation on a bridge system |
| US7310099B2 (en) * | 2004-05-03 | 2007-12-18 | Dell Products L.P. | Information handling system including detection of inappropriate video connection |
| US20060161712A1 (en) * | 2004-07-29 | 2006-07-20 | Arramreddy Sujith K | PCI arbiter with hot plug controller support |
| US7139184B2 (en) | 2004-12-07 | 2006-11-21 | Infineon Technologies Ag | Memory cell array |
| US7539801B2 (en) * | 2005-05-27 | 2009-05-26 | Ati Technologies Ulc | Computing device with flexibly configurable expansion slots, and method of operation |
| US20060282724A1 (en) * | 2005-06-14 | 2006-12-14 | Microsoft Corporation | Programmatically switched hot-plug PCI slots |
| WO2009120187A2 (en) * | 2008-03-25 | 2009-10-01 | Hewlett-Packard Development Company, L.P. | System and method for transforming pcie sr-iov functions to appear as legacy functions |
| US8294188B2 (en) * | 2008-10-16 | 2012-10-23 | Qimonda Ag | 4 F2 memory cell array |
| US7759704B2 (en) * | 2008-10-16 | 2010-07-20 | Qimonda Ag | Memory cell array comprising wiggled bit lines |
| US8527816B2 (en) * | 2010-03-10 | 2013-09-03 | International Business Machines Corporation | Identifying a defective adapter |
| CN104932921B (zh) * | 2015-06-16 | 2018-07-06 | 联想(北京)有限公司 | 启动控制方法和电子设备 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4426679A (en) * | 1980-09-29 | 1984-01-17 | Honeywell Information Systems Inc. | Communication multiplexer using a random access memory for storing an acknowledge response to an input/output command from a central processor |
| JP3421378B2 (ja) * | 1993-03-23 | 2003-06-30 | 株式会社東芝 | 伝送制御方式 |
| US5548782A (en) * | 1993-05-07 | 1996-08-20 | National Semiconductor Corporation | Apparatus for preventing transferring of data with peripheral device for period of time in response to connection or disconnection of the device with the apparatus |
| US5537664A (en) * | 1993-06-30 | 1996-07-16 | Intel Corporation | Methods and apparatus for generating I/O recovery delays in a computer system |
| US5533204A (en) * | 1994-04-18 | 1996-07-02 | Compaq Computer Corporation | Split transaction protocol for the peripheral component interconnect bus |
| US5517646A (en) * | 1994-04-25 | 1996-05-14 | Compaq Computer Corp. | Expansion device configuration system having two configuration modes which uses automatic expansion configuration sequence during first mode and configures the device individually during second mode |
| US5768542A (en) * | 1994-06-08 | 1998-06-16 | Intel Corporation | Method and apparatus for automatically configuring circuit cards in a computer system |
| US5594873A (en) * | 1994-12-08 | 1997-01-14 | Dell Usa, L.P. | System and method for identifying expansion devices in a computer system |
| US5548712A (en) * | 1995-01-19 | 1996-08-20 | Hewlett-Packard Company | Data storage system and method for managing asynchronous attachment and detachment of storage disks |
| KR960032232A (ko) * | 1995-02-25 | 1996-09-17 | 김광호 | 메모리 카드와 스마트카드 겸용 가능한 카드 리드/라이트 장치 |
| US5737524A (en) * | 1995-05-22 | 1998-04-07 | International Business Machines Corporation | Add-in board with programmable configuration registers for use in PCI bus computers |
| KR100244836B1 (ko) * | 1995-11-02 | 2000-02-15 | 포만 제프리 엘 | 컴퓨터시스템 및 다수의 기능카드 중 한개의 기능카드를 격리하는 방법 |
| US5933609A (en) * | 1996-04-08 | 1999-08-03 | Vlsi Technology, Inc. | Method and system for hot docking a portable computer to a docking station via the primary PCI bus |
| US5875310A (en) * | 1996-05-24 | 1999-02-23 | International Business Machines Corporation | Secondary I/O bus with expanded slot capacity and hot plugging capability |
| US5922060A (en) * | 1996-12-31 | 1999-07-13 | Compaq Computer Corporation | Expansion card insertion and removal |
| US5898869A (en) * | 1996-09-20 | 1999-04-27 | The Foxboro Company | Method and system for PCMCIA card boot from dual-ported memory |
| US5784576A (en) * | 1996-10-31 | 1998-07-21 | International Business Machines Corp. | Method and apparatus for adding and removing components of a data processing system without powering down |
| US5887144A (en) * | 1996-11-20 | 1999-03-23 | International Business Machines Corp. | Method and system for increasing the load and expansion capabilities of a bus through the use of in-line switches |
| US5845114A (en) * | 1997-01-08 | 1998-12-01 | Telxon Corporation | PC card initialization for microprocessor based devices |
-
1998
- 1998-04-27 US US09/067,042 patent/US6035355A/en not_active Expired - Lifetime
-
1999
- 1999-02-08 TW TW088101883A patent/TW426833B/zh not_active IP Right Cessation
- 1999-03-11 EP EP99301856A patent/EP0953902A3/en not_active Withdrawn
- 1999-03-13 KR KR1019990008529A patent/KR100339442B1/ko not_active IP Right Cessation
- 1999-03-26 CN CN99104423A patent/CN1130645C/zh not_active Expired - Lifetime
- 1999-04-16 JP JP11012299A patent/JP3974288B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009514122A (ja) * | 2005-10-31 | 2009-04-02 | マイクロソフト コーポレーション | ディスプレイドライバをリブートすることなくアップグレードする方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0953902A3 (en) | 2003-10-29 |
| EP0953902A2 (en) | 1999-11-03 |
| US6035355A (en) | 2000-03-07 |
| KR100339442B1 (ko) | 2002-06-03 |
| JP3974288B2 (ja) | 2007-09-12 |
| CN1130645C (zh) | 2003-12-10 |
| TW426833B (en) | 2001-03-21 |
| KR19990082733A (ko) | 1999-11-25 |
| CN1233799A (zh) | 1999-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3974288B2 (ja) | 周辺装置をコンピュータに登録する方法及び装置 | |
| US6185642B1 (en) | Bus for high frequency operation with backward compatibility and hot-plug ability | |
| KR100305098B1 (ko) | 운영컴퓨터시스템에장치를삽입또는제거하는방법 | |
| US6338107B1 (en) | Method and system for providing hot plug of adapter cards in an expanded slot environment | |
| US7099969B2 (en) | Dynamic reconfiguration of PCI Express links | |
| US6038624A (en) | Real-time hardware master/slave re-initialization | |
| JP3838278B2 (ja) | コンピュータ・システムの２つのバス間のブリッジ回路 | |
| US20060168377A1 (en) | Reallocation of PCI express links using hot plug event | |
| US6349347B1 (en) | Method and system for shortening boot-up time based on absence or presence of devices in a computer system | |
| US6070215A (en) | Computer system with improved transition to low power operation | |
| EP1252569B1 (en) | Virtual rom for device enumeration | |
| US6295566B1 (en) | PCI add-in-card capability using PCI-to-PCI bridge power management | |
| WO2000019292A2 (en) | Upgrade card for a computer system | |
| US20020133693A1 (en) | Apparatus and method for implementing fault resilient booting in a multi-processor system by using flush command to control resetting of the processors and isolating failed processors | |
| JP4839484B2 (ja) | バス接続デバイス、バス接続方法およびバス接続用プログラム | |
| US6297817B1 (en) | Computer system with multiple monitor control signal synchronization apparatus and method | |
| US6237057B1 (en) | Method and system for PCI slot expansion via electrical isolation | |
| JPH09185578A (ja) | 拡張／ブリッジｐｃｉバスにおいてｐｃｉ割込みバインディングおよびそれに関連した待ち時間を最適化するための方法および装置 | |
| US20040255067A1 (en) | Hot-pluggable video architecture | |
| US6195723B1 (en) | Method and system for providing peer-to-peer control in an expanded slot environment using a bridge as an agent for controlling peripheral device | |
| JPH0644094A (ja) | 代替システム制御装置のエラーを検出するコンピュータ・システム | |
| US7116331B1 (en) | Memory controller hub interface | |
| US7099966B2 (en) | Point-to-point electrical loading for a multi-drop bus | |
| US7069360B2 (en) | Method and apparatus for detecting a device's ability to run at a selected frequency in a PCI non-inhibit bus-connect mode | |
| US7577877B2 (en) | Mechanisms to prevent undesirable bus behavior |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040115 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040326 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070207 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070417 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20070606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |