JP4839484B2 - バス接続デバイス、バス接続方法およびバス接続用プログラム - Google Patents
バス接続デバイス、バス接続方法およびバス接続用プログラム Download PDFInfo
- Publication number
- JP4839484B2 JP4839484B2 JP2007101026A JP2007101026A JP4839484B2 JP 4839484 B2 JP4839484 B2 JP 4839484B2 JP 2007101026 A JP2007101026 A JP 2007101026A JP 2007101026 A JP2007101026 A JP 2007101026A JP 4839484 B2 JP4839484 B2 JP 4839484B2
- Authority
- JP
- Japan
- Prior art keywords
- host
- bridge
- bus connection
- external device
- hot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
次に、本発明を実施するための最良の形態について図面を参照して詳細に説明する。
次に、本発明を実施するための第2の実施の形態について図面を参照して詳細に説明する。
次に、本発明を実施するための第3の実施の形態について図面を参照して詳細に説明する。
以上説明した各実施形態は、以下の効果を奏する。
41 バス接続デバイス
71 バス接続デバイス
81 CPU
82 ホストブリッジ
83−1〜3 I/O
84 PCI Expressスイッチ
91 PCI Expressスイッチ
101 PCI Expressスイッチ
111 PCI Expressスイッチ
121 PCIバス
122 PCIデバイス
111−1〜4 接続ポート
112−1〜4 リンク接続ブリッジ
113 データ転送部
114 ブリッジ管理部
115 ブリッジ状態記憶部
411−1〜4 リンク接続ブリッジ
412 データ転送部
711 CPU
712 データ記憶部
713 バス接続デバイスプログラム
841 上流ポート
842−1〜3 下流ポート
843 上流PCI−PCIブリッジ
844−1〜3 下流PCI−PCIブリッジ
845 パケット転送部
846 ブリッジ管理部
847 ブリッジ状態記憶部
911 上流PCI−PCIブリッジ
912−1〜3 下流PCI−PCIブリッジ
913 パケット転送部
1011 CPU
1012 データ記憶部
1013 PCI Expressスイッチプログラム
1111 上流ポート
1112 上流PCI−PCIブリッジ
1113 内部バス
1114−1〜3 下流PCI−PCIブリッジ
1115−1〜3 下流ポート
1221 バススレーブ
1221−1〜2 カードバススロット
1223 IEEE1394
Claims (27)
- 複数のバスブリッジを備え、該ブリッジを介してホストと外部デバイスを接続する、バス接続デバイスであって、
システム全体の初期構成時であって、ホストからの初期構成が開始される前に、ホストからの指示を契機とすることなく、自律的に外部デバイスとバス接続デバイスの接続を検出する手段と、
前記検出された外部デバイスと接続しているブリッジにコンフィグレーションTLPパケットを送出することで、該ブリッジのみをホストからの初期構成の対象として設定する手段と、
を備えることを特徴とするバス接続デバイス。 - 複数のバスブリッジを備え、該ブリッジを介してホストと外部デバイスを接続する、バス接続デバイスであって、
システム全体の初期構成時であって、ホストからの初期構成が開始される前に、ホストからの指示を契機とすることなく、自律的に外部デバイスの接続によりリンクアップしたブリッジを検出する、リンクアップ検出手段と、
前記リンクアップ検出手段において検出された、リンクアップしたブリッジを記憶する手段と、
コンフィグレーションTLPパケットを前記リンクアップしたブリッジを記憶する手段によって記憶されたブリッジのみに転送する手段と、
を備えることを特徴とするバス接続デバイス。 - 複数のバスブリッジを備え、該ブリッジを介してホストと外部デバイスを接続する、バス接続デバイスであって、
システム全体の初期構成時であって、ホストからの初期構成が開始される前に、ホストからの指示を契機とすることなく、自律的に外部デバイスの接続によりリンクアップしたブリッジを検出する、リンクアップ検出手段と、
前記リンクアップ検出手段においてリンクアップが検出されたことによりホストからのコンフィグレーションレジスタへのコンフィグレーションTLPパケットの送出をする手段と、
を備えることを特徴とするバス接続デバイス。 - 複数のバスブリッジを備え、該ブリッジを介してホストと外部デバイスを接続する、バス接続デバイスであって、
ホストが稼働中に、ホストにより初期構成が行われなかったブリッジに対応する空きポートに外部デバイスがホットプラグされた場合に、ホストからの指示を契機とすることなく接続された外部デバイスを検出する、ホットプラグ検出手段と、
前記ホットプラグ検出手段によって検出された外部デバイスについて、ホストに対する割り込み通知する手段と、
前記通知が有ったことを契機に、ホストにホットプラグされたブリッジにコンフィグレーションTLPパケットを送出することで、該ブリッジの初期構成を開始させる手段と、
を備えることを特徴とするバス接続デバイス。 - 複数のバスブリッジを備え、該ブリッジを介してホストと外部デバイスを接続する、バス接続デバイスであって、
ホストが稼働中に、ホストにより初期構成が行われなかったブリッジに対応する空きポートに外部デバイスがホットプラグされた場合に、ホストからの指示を契機とすることなくリンクアップしたブリッジを検出する手段と、
ホットプラグによりリンクアップしたブリッジを記憶する、ブリッジ記憶手段と、
ブリッジに外部デバイスがホットプラグされたことをホストに通知する割り込み手段と、
ホストからホットプラグされたブリッジの初期構成のためのコンフィグレーションTLPパケットを、前記ブリッジ記憶手段において記憶した情報を参照してホットプラグによりリンクアップしたブリッジに転送する手段と、
を備えることを特徴とするバス接続デバイス。 - 複数のバスブリッジを備え、該ブリッジを介してホストと外部デバイスを接続する、バス接続デバイスであって、
ホストが稼働中に、ホストにより初期構成が行われなかったブリッジに対応する空きポートに外部デバイスがホットプラグされた場合に、ホストからの指示を契機とすることなくブリッジのリンクアップを検出する手段と、
前記ホットプラグによるリンクアップの検出があったことにより、ホストからのコンフィグレーションレジスタへのコンフィグレーションTLPパケットの送出をする手段と、
ホストへの割り込みによりホットプラグされたブリッジの初期構成を開始させる手段と、
を備えることを特徴とするバス接続デバイス。 - 請求項1に記載のバス接続デバイスであって、
ホストが稼働中に、ホストにより初期構成が行われなかったブリッジに対応する空きポートに外部デバイスがホットプラグされた場合に、ホストからの指示を契機とすることなく、自律的に接続された外部デバイスを検出する、ホットプラグ検出手段と、
前記ホットプラグ検出手段によって検出された外部デバイスについて、ホストに対する割り込み通知する手段と、
前記通知が有ったことを契機に、ホストにホットプラグされたブリッジにコンフィグレーションTLPパケットを送出することで、該ブリッジの初期構成を開始させる手段と、
を更に備えることを特徴とするバス接続デバイス。 - 請求項2に記載のバス接続デバイスであって、
ホストが稼働中に、ホストにより初期構成が行われなかったブリッジに対応する空きポートに外部デバイスがホットプラグされた場合に、ホストからの指示を契機とすることなく、自律的にリンクアップしたブリッジを検出する手段と、
ホットプラグによりリンクアップしたブリッジを記憶する、ブリッジ記憶手段と、
ブリッジに外部デバイスがホットプラグされたことをホストに通知する割り込み手段と、
ホストからホットプラグされたブリッジの初期構成のためのコンフィグレーションTLPパケットを、前記ブリッジ記憶手段において記憶した情報を参照してホットプラグによりリンクアップしたブリッジに転送する手段と、
を更に備えることを特徴とするバス接続デバイス。 - 請求項3に記載のバス接続デバイスであって、
ホストが稼働中に、ホストにより初期構成が行われなかったブリッジに対応する空きポートに外部デバイスがホットプラグされた場合に、ホストからの指示を契機とすることなく、自律的にブリッジのリンクアップを検出する手段と、
前記ホットプラグによるリンクアップの検出があったことにより、ホストからのコンフィグレーションレジスタへのコンフィグレーションTLPパケットの送出をする手段と、
ホストへの割り込みによりホットプラグされたブリッジの初期構成を開始させる手段と、
を更に備えることを特徴とするバス接続デバイス。 - 請求項1乃至9の何れか1項に記載のバス接続デバイスであって、
前記外部デバイスは、入出力デバイスであることを特徴とするバス接続デバイス。 - 請求項1乃至10の何れか1項に記載のバス接続デバイスであって、
バス接続デバイス接続するバスの規格が、PCI Expressに準拠するものであることを特徴とするバス接続デバイス。 - 請求項11に記載のバス接続デバイスであって、前記バス接続デバイスがPCI Expressスイッチを構成することを特徴とするバス接続デバイス。
- 請求項1乃至12の何れか1項に記載のバス接続デバイスであって、
外部デバイスが接続されているブリッジ以外にも、あらかじめ定めておいたブリッジの個数分のブリッジを、初期構成の対象とすることが可能なことを特徴とするバス接続デバイス。 - 複数のバスブリッジを備え、該ブリッジを介してホストと外部デバイスを接続する、バス接続方法であって、
システム全体の初期構成時であって、ホストからの初期構成が開始される前に、ホストからの指示を契機とすることなく、自律的に外部デバイスとバス接続デバイスの接続を検出するステップと、
前記検出された外部デバイスと接続しているブリッジにコンフィグレーションTLPパケットを送出することで、該ブリッジのみをホストからの初期構成の対象として設定するステップと、
を備えることを特徴とするバス接続方法。 - 複数のバスブリッジを備え、該ブリッジを介してホストと外部デバイスを接続する、バス接続方法であって、
システム全体の初期構成時であって、ホストからの初期構成が開始される前に、ホストからの指示を契機とすることなく、自律的に外部デバイスの接続によりリンクアップしたブリッジを検出する、リンクアップ検出ステップと、
前記リンクアップ検出ステップにおいて検出された、リンクアップしたブリッジを記憶するステップと、
コンフィグレーションTLPパケットを前記リンクアップしたブリッジを記憶するステップによって記憶されたブリッジのみに転送するステップと、
を備えることを特徴とするバス接続方法。 - 複数のバスブリッジを備え、該ブリッジを介してホストと外部デバイスを接続する、バス接続方法であって、
システム全体の初期構成時であって、ホストからの初期構成が開始される前に、ホストからの指示を契機とすることなく、自律的に外部デバイスの接続によりリンクアップしたブリッジを検出する、リンクアップ検出ステップと、
前記リンクアップ検出ステップにおいてリンクアップが検出されたことによりホストからのコンフィグレーションレジスタへのコンフィグレーションTLPパケットの送出をするステップと、
を備えることを特徴とするバス接続方法。 - 複数のバスブリッジを備え、該ブリッジを介してホストと外部デバイスを接続する、バス接続方法であって、
ホストが稼働中に、ホストにより初期構成が行われなかったブリッジに対応する空きポートに外部デバイスがホットプラグされた場合に、ホストからの指示を契機とすることなく接続された外部デバイスを検出する、ホットプラグ検出ステップと、
前記ホットプラグ検出ステップによって検出された外部デバイスについて、ホストに対する割り込み通知するステップと、
前記通知が有ったことを契機に、ホストにホットプラグされたブリッジにコンフィグレーションTLPパケットを送出することで、該ブリッジの初期構成を開始させるステップと、
を備えることを特徴とするバス接続方法。 - 複数のバスブリッジを備え、該ブリッジを介してホストと外部デバイスを接続する、バス接続方法であって、
ホストが稼働中に、ホストにより初期構成が行われなかったブリッジに対応する空きポートに外部デバイスがホットプラグされた場合に、ホストからの指示を契機とすることなくリンクアップしたブリッジを検出するステップと、
ホットプラグによりリンクアップしたブリッジを記憶する、ブリッジ記憶ステップと、
ブリッジに外部デバイスがホットプラグされたことをホストに通知する割り込みステップと、
ホストからホットプラグされたブリッジの初期構成のためのコンフィグレーションTLPパケットを、前記ブリッジ記憶ステップにおいて記憶した情報を参照してホットプラグによりリンクアップしたブリッジに転送するステップと、
を備えることを特徴とするバス接続方法。 - 複数のバスブリッジを備え、該ブリッジを介してホストと外部デバイスを接続する、バス接続方法であって、
ホストが稼働中に、ホストにより初期構成が行われなかったブリッジに対応する空きポートに外部デバイスがホットプラグされた場合に、ホストからの指示を契機とすることなくブリッジのリンクアップを検出するステップと、
前記ホットプラグによるリンクアップの検出があったことにより、ホストからのコンフィグレーションレジスタへのコンフィグレーションTLPパケットの送出をするステップと、
ホストへの割り込みによりホットプラグされたブリッジの初期構成を開始させるステップと、
を備えることを特徴とするバス接続方法。 - 請求項14に記載のバス接続方法であって、
ホストが稼働中に、ホストにより初期構成が行われなかったブリッジに対応する空きポートに外部デバイスがホットプラグされた場合に、ホストからの指示を契機とすることなく、自律的に接続された外部デバイスを検出する、ホットプラグ検出ステップと、
前記ホットプラグ検出ステップによって検出された外部デバイスについて、ホストに対する割り込み通知するステップと、
前記通知が有ったことを契機に、ホストにホットプラグされたブリッジにコンフィグレーションTLPパケットを送出することで、該ブリッジの初期構成を開始させるステップと、
を更に備えることを特徴とするバス接続方法。 - 請求項15に記載のバス接続方法であって、
ホストが稼働中に、ホストにより初期構成が行われなかったブリッジに対応する空きポートに外部デバイスがホットプラグされた場合に、ホストからの指示を契機とすることなく、自律的にリンクアップしたブリッジを検出するステップと、
ホットプラグによりリンクアップしたブリッジを記憶する、ブリッジ記憶ステップと、
ブリッジに外部デバイスがホットプラグされたことをホストに通知する割り込みステップと、
ホストからホットプラグされたブリッジの初期構成のためのコンフィグレーションTLPパケットを、前記ブリッジ記憶ステップにおいて記憶した情報を参照してホットプラグによりリンクアップしたブリッジに転送するステップと、
を更に備えることを特徴とするバス接続方法。 - 請求項16に記載のバス接続方法であって、
ホストが稼働中に、ホストにより初期構成が行われなかったブリッジに対応する空きポートに外部デバイスがホットプラグされた場合に、ホストからの指示を契機とすることなく、自律的にブリッジのリンクアップを検出するステップと、
前記ホットプラグによるリンクアップの検出があったことにより、ホストからのコンフィグレーションレジスタへのコンフィグレーションTLPパケットの送出をするステップと、
ホストへの割り込みによりホットプラグされたブリッジの初期構成を開始させるステップと、
を更に備えることを特徴とするバス接続方法。 - 請求項14乃至22の何れか1項に記載のバス接続方法であって、
前記外部デバイスは、入出力デバイスであることを特徴とするバス接続方法。 - 請求項14乃至23の何れか1項に記載のバス接続方法であって、
バス接続デバイス接続するバスの規格が、PCI Expressに準拠するものであることを特徴とするバス接続方法。 - 請求項24に記載のバス接続方法であって、前記バス接続デバイスがPCI Expressスイッチを構成することを特徴とするバス接続方法。
- 請求項14乃至25の何れか1項に記載のバス接続方法であって、
外部デバイスが接続されているブリッジ以外にも、あらかじめ定めておいたブリッジの個数分のブリッジを、初期構成の対象とすることが可能なことを特徴とするバス接続方法。 - コンピュータを請求項1から13の何れか1項に記載のバス接続デバイスとして機能させることを特徴とするプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007101026A JP4839484B2 (ja) | 2007-04-06 | 2007-04-06 | バス接続デバイス、バス接続方法およびバス接続用プログラム |
US12/098,750 US8775712B2 (en) | 2007-04-06 | 2008-04-07 | Bus connecting device for connecting host with external device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007101026A JP4839484B2 (ja) | 2007-04-06 | 2007-04-06 | バス接続デバイス、バス接続方法およびバス接続用プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008257597A JP2008257597A (ja) | 2008-10-23 |
JP4839484B2 true JP4839484B2 (ja) | 2011-12-21 |
Family
ID=39827971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007101026A Active JP4839484B2 (ja) | 2007-04-06 | 2007-04-06 | バス接続デバイス、バス接続方法およびバス接続用プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8775712B2 (ja) |
JP (1) | JP4839484B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5272265B2 (ja) | 2008-09-29 | 2013-08-28 | 株式会社日立製作所 | Pciデバイス共有方法 |
JP5401679B2 (ja) * | 2009-02-19 | 2014-01-29 | 株式会社日立製作所 | 計算機システム、管理方法及び管理サーバ |
JP5074457B2 (ja) * | 2009-06-04 | 2012-11-14 | 株式会社日立製作所 | 計算機システム、スイッチ切り替え方法及びpciスイッチ |
JP5266590B2 (ja) * | 2009-09-18 | 2013-08-21 | 株式会社日立製作所 | 計算機システムの管理方法、計算機システム及びプログラム |
US8279093B2 (en) * | 2010-07-29 | 2012-10-02 | Getac Technology Corporation | Apparatus for detecting bus connection |
JP5058361B1 (ja) * | 2011-06-14 | 2012-10-24 | 株式会社東芝 | 電子機器、表示パネル制御装置および表示パネル制御方法 |
WO2013140509A1 (ja) * | 2012-03-19 | 2013-09-26 | 富士通株式会社 | クロスバースイッチ、情報処理装置、及び情報処理装置の制御方法 |
CN108139924B (zh) | 2016-05-31 | 2021-10-08 | 安华高科技股份有限公司 | 热插拔硬件及软件实施方案 |
US10152444B1 (en) * | 2016-06-10 | 2018-12-11 | Apple Inc. | Synchronous link training |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2691140B2 (ja) * | 1994-09-28 | 1997-12-17 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 情報処理装置及びその制御方法 |
US5764996A (en) | 1995-11-27 | 1998-06-09 | Digital Equipment Corporation | Method and apparatus for optimizing PCI interrupt binding and associated latency in extended/bridged PCI busses |
JPH10289199A (ja) | 1997-04-15 | 1998-10-27 | Canon Inc | 拡張バス・インタフェース制御装置および制御方法 |
US6012103A (en) * | 1997-07-02 | 2000-01-04 | Cypress Semiconductor Corp. | Bus interface system and method |
US6241400B1 (en) * | 1997-12-22 | 2001-06-05 | Compaq Computer Corporation | Configuration logic within a PCI compliant bus interface unit which can be selectively disconnected from a clocking source to conserve power |
JP3565719B2 (ja) | 1998-08-19 | 2004-09-15 | 沖電気工業株式会社 | バス間接続回路及びコンピュータシステム |
JP2001229117A (ja) * | 2000-02-15 | 2001-08-24 | Internatl Business Mach Corp <Ibm> | 拡張ユニットの制御方法、コンピュータ、記録媒体及び伝送媒体 |
JP3698959B2 (ja) * | 2000-06-09 | 2005-09-21 | エヌイーシーコンピュータテクノ株式会社 | 情報処理装置 |
JP2003216565A (ja) * | 2002-01-18 | 2003-07-31 | Hitachi Ltd | コンピュータシステムおよびコンフィグレーションアクセスルーティング方法 |
JP2003330875A (ja) | 2002-05-13 | 2003-11-21 | Ricoh Co Ltd | Pciデバイス |
JP4554874B2 (ja) * | 2002-05-14 | 2010-09-29 | 日本電気株式会社 | 冗長化バス接続装置と冗長化バス接続デバイスの冗長化方法 |
US7234050B2 (en) * | 2003-08-14 | 2007-06-19 | Hewlett-Packard Development Company, L.P. | Techniques for initializing a device on an expansion card |
US7167941B2 (en) * | 2003-09-10 | 2007-01-23 | Intel Corporation | Multi-port device configuration |
JP2005234872A (ja) | 2004-02-19 | 2005-09-02 | Seiko Epson Corp | コンピュータ、コンピュータ起動方法、biosプログラムおよび情報記憶媒体 |
US7058738B2 (en) | 2004-04-28 | 2006-06-06 | Microsoft Corporation | Configurable PCI express switch which allows multiple CPUs to be connected to multiple I/O devices |
JP4398386B2 (ja) | 2005-01-28 | 2010-01-13 | 富士通株式会社 | 複数の処理ノードをシリアルバスにより相互接続する装置 |
US7356636B2 (en) * | 2005-04-22 | 2008-04-08 | Sun Microsystems, Inc. | Virtualized PCI switch |
US7437643B2 (en) * | 2005-06-21 | 2008-10-14 | Intel Corporation | Automated BIST execution scheme for a link |
JP4488987B2 (ja) * | 2005-09-08 | 2010-06-23 | シャープ株式会社 | 制御システム、電子機器、及び画像形成装置 |
US7743197B2 (en) * | 2006-05-11 | 2010-06-22 | Emulex Design & Manufacturing Corporation | System and method for virtualizing PCIe devices |
US7836238B2 (en) * | 2006-12-19 | 2010-11-16 | International Business Machines Corporation | Hot-plug/remove of a new component in a running PCIe fabric |
-
2007
- 2007-04-06 JP JP2007101026A patent/JP4839484B2/ja active Active
-
2008
- 2008-04-07 US US12/098,750 patent/US8775712B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8775712B2 (en) | 2014-07-08 |
US20080250186A1 (en) | 2008-10-09 |
JP2008257597A (ja) | 2008-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4839484B2 (ja) | バス接続デバイス、バス接続方法およびバス接続用プログラム | |
US11301406B2 (en) | Method, apparatus and system for role transfer functionality for a bus master | |
KR100742718B1 (ko) | 컴퓨터 시스템의 제1 및 제2버스사이에 연결된 투명브리지, 이를 포함하는 시스템 및 컴퓨터 시스템의 제1 및 제2 버스의 브리징 방법 | |
JP3026796B1 (ja) | コンピュータと周辺デバイスの接続装置および接続方法 | |
US6035355A (en) | PCI system and adapter requirements following reset | |
US9529410B2 (en) | Service processor (SP) initiated data transaction with BIOS utilizing power off commands | |
US8700835B2 (en) | Computer system and abnormality detection circuit | |
US9529750B2 (en) | Service processor (SP) initiated data transaction with bios utilizing interrupt | |
TW200303481A (en) | Switched hot docking interface | |
US20180210783A1 (en) | Information processing apparatus, control method of the same, and storage medium | |
JP3618878B2 (ja) | コンピュータシステムおよびバス接続方法 | |
JP2018531461A (ja) | マルチステージブートイメージロードおよびプログラマブルロジックデバイスの構成 | |
JP2018531461A6 (ja) | マルチステージブートイメージロードおよびプログラマブルロジックデバイスの構成 | |
US11232060B2 (en) | Method, apparatus and system for power supply policy exchange on a bus | |
CN106708596B (zh) | 一种输入输出虚拟化资源的调整方法及处理器 | |
JP4442523B2 (ja) | データ転送制御装置及び電子機器 | |
JP2001005574A (ja) | コンピュータシステム | |
US20040044817A1 (en) | Method and apparatus for detecting a device's ability to run at a selected frequency in a PCI non-inhibit bus-connect mode | |
US6199123B1 (en) | Computer system for supporting increased PCI master devices without the requiring additional bridge chips | |
US6922746B2 (en) | Data processing system preventing configuration cycles to permit control procedure selection for access to attached devices | |
TWI840849B (zh) | 計算系統、電腦實施方法及電腦程式產品 | |
US20210064108A1 (en) | Information processing system | |
TWI482027B (zh) | 外接設備、異質設備的傳輸系統與其方法 | |
JP3236275B2 (ja) | キーボードおよびマウスのホットプラグ装置 | |
JP2001027920A (ja) | バスブリッジ回路及びそのパワーマネージメント方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090909 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091002 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091204 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101110 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4839484 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |