JPH10289199A - 拡張バス・インタフェース制御装置および制御方法 - Google Patents
拡張バス・インタフェース制御装置および制御方法Info
- Publication number
- JPH10289199A JPH10289199A JP9097091A JP9709197A JPH10289199A JP H10289199 A JPH10289199 A JP H10289199A JP 9097091 A JP9097091 A JP 9097091A JP 9709197 A JP9709197 A JP 9709197A JP H10289199 A JPH10289199 A JP H10289199A
- Authority
- JP
- Japan
- Prior art keywords
- reconfiguration
- interface control
- signal
- expansion bus
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 接続された拡張バスに固有の信号を検出し、
これに従い接続されたバスに合致するインタフェース制
御回路を再構成することにより、回路の重複や切り替え
手段の付加による回路規模の増大を招くことなく、さら
に拡張バスへの接続変更に伴うハードウェア設定あるい
はソフトウェア設定を必要としない拡張バス・インタフ
ェース制御装置を提供する。 【解決手段】 複数の拡張バスに接続する手段と、この
拡張バスとの接続により与えられる固有の信号を検出す
る信号検出手段と、各々の拡張バス仕様に合致するイン
タフェース制御用論理回路を再構成する手段とを備え、
信号検出手段の検出結果により、インタフェース制御手
段を選択的に再構成する。
これに従い接続されたバスに合致するインタフェース制
御回路を再構成することにより、回路の重複や切り替え
手段の付加による回路規模の増大を招くことなく、さら
に拡張バスへの接続変更に伴うハードウェア設定あるい
はソフトウェア設定を必要としない拡張バス・インタフ
ェース制御装置を提供する。 【解決手段】 複数の拡張バスに接続する手段と、この
拡張バスとの接続により与えられる固有の信号を検出す
る信号検出手段と、各々の拡張バス仕様に合致するイン
タフェース制御用論理回路を再構成する手段とを備え、
信号検出手段の検出結果により、インタフェース制御手
段を選択的に再構成する。
Description
【０００１】
【発明の属する技術分野】本発明は複数の拡張バスに接
続可能な拡張バス・インタフェース制御装置および制御
方法に関する。
続可能な拡張バス・インタフェース制御装置および制御
方法に関する。
【０００２】
【従来の技術】近年、コンピュータ機器等の機能拡張を
目的とする拡張用バス仕様が数多く出現し、これらによ
って様々な新しい機能をコンピュータ機器によって実現
できるようになった。また、このような拡張バスを用い
た機器モジュールの中には、同一基板に複数の拡張バス
に対応が可能な構成を具備し、状況に適した拡張バスに
接続して使用することにより、それぞれの拡張バスの特
徴をいかした性能、あるいは拡張バスの特性によらない
同等の機能を実現するものなどが見られるようになっ
た。
目的とする拡張用バス仕様が数多く出現し、これらによ
って様々な新しい機能をコンピュータ機器によって実現
できるようになった。また、このような拡張バスを用い
た機器モジュールの中には、同一基板に複数の拡張バス
に対応が可能な構成を具備し、状況に適した拡張バスに
接続して使用することにより、それぞれの拡張バスの特
徴をいかした性能、あるいは拡張バスの特性によらない
同等の機能を実現するものなどが見られるようになっ
た。
【０００３】このような複数の拡張バスに対応する基板
は、同一基板上に機能モジュールを構成する論理回路と
それぞれの拡張バス仕様に合わせたインタフェースを制
御する論理回路とを接続する構成で実現されていた。
は、同一基板上に機能モジュールを構成する論理回路と
それぞれの拡張バス仕様に合わせたインタフェースを制
御する論理回路とを接続する構成で実現されていた。
【０００４】
【発明が解決しようとする課題】しかし、それぞれ拡張
バス仕様に対応した複数のインタフェースを用いている
構成では性能向上や接続する拡張バスの増大により、そ
れぞれの回路量、配線量の増大を伴い、実装上の制限を
満たすことが難しくなるという問題を有している。
バス仕様に対応した複数のインタフェースを用いている
構成では性能向上や接続する拡張バスの増大により、そ
れぞれの回路量、配線量の増大を伴い、実装上の制限を
満たすことが難しくなるという問題を有している。
【０００５】さらに、このような複数の拡張バスに対応
する基板は搭載される複数のバスインタフェース制御回
路の中から接続されている拡張バスに合致するインタフ
ェース制御を選択するための切り替え手段を必要とし、
これらの使用に際しては予め切り替え手段の設定を行わ
なくてはならない。実際には拡張バスの変更時に切り替
え回路のハードウェア設定や付加されるユーティリティ
ソフトによる設定などが必要であり、これらの設定のミ
スがトラブルの原因になるといった不都合が生じてい
た。
する基板は搭載される複数のバスインタフェース制御回
路の中から接続されている拡張バスに合致するインタフ
ェース制御を選択するための切り替え手段を必要とし、
これらの使用に際しては予め切り替え手段の設定を行わ
なくてはならない。実際には拡張バスの変更時に切り替
え回路のハードウェア設定や付加されるユーティリティ
ソフトによる設定などが必要であり、これらの設定のミ
スがトラブルの原因になるといった不都合が生じてい
た。
【０００６】そこで、本発明の目的は上記問題を解決す
るためになされたものであり、接続された拡張バスに固
有の信号を検出し、これに従い接続されたバスに合致す
るインタフェース制御回路を再構成することにより、前
述した回路の重複や切り替え手段の付加による回路規模
の増大を招くことなく、さらに拡張バスへの接続変更に
伴うハードウェア設定あるいはソフトウェア設定を必要
としない拡張バス・インタフェース制御装置および制御
方法を提供することにある。
るためになされたものであり、接続された拡張バスに固
有の信号を検出し、これに従い接続されたバスに合致す
るインタフェース制御回路を再構成することにより、前
述した回路の重複や切り替え手段の付加による回路規模
の増大を招くことなく、さらに拡張バスへの接続変更に
伴うハードウェア設定あるいはソフトウェア設定を必要
としない拡張バス・インタフェース制御装置および制御
方法を提供することにある。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
複数の拡張バスとの接続により供給される該複数の拡張
バスを識別する固有の信号を検出する固有信号検出手段
と、前記複数の拡張バスのインタフェース仕様に合致す
るように再構成されるインタフェース制御手段と、前記
固有信号検出手段の検出結果により、前記インタフェー
ス制御手段の再構成を設定する再構成制御手段とを備え
ている。
複数の拡張バスとの接続により供給される該複数の拡張
バスを識別する固有の信号を検出する固有信号検出手段
と、前記複数の拡張バスのインタフェース仕様に合致す
るように再構成されるインタフェース制御手段と、前記
固有信号検出手段の検出結果により、前記インタフェー
ス制御手段の再構成を設定する再構成制御手段とを備え
ている。
【０００８】請求項２記載の発明は、請求項１におい
て、前記固有信号検出手段は、接続される拡張バスの特
定の信号のレベルの変化を検出する手段とすることがで
きる。
て、前記固有信号検出手段は、接続される拡張バスの特
定の信号のレベルの変化を検出する手段とすることがで
きる。
【０００９】請求項３記載の発明は、請求項１におい
て、前記固有の信号は、接続される拡張バスの電源ライ
ンの信号とすることができる。
て、前記固有の信号は、接続される拡張バスの電源ライ
ンの信号とすることができる。
【００１０】請求項４記載の発明は、請求項２におい
て、前記特定の信号は、接続される拡張バスのクロック
信号とすることができる。
て、前記特定の信号は、接続される拡張バスのクロック
信号とすることができる。
【００１１】請求項５記載の発明は、請求項１におい
て、前記再構成制御手段は、接続可能な拡張バス仕様に
合致する再構成用のデータに基づいて、接続している拡
張バスのインタフェース仕様に合致する再構成制御信号
を前記インタフェース制御手段へ転送する手段とするこ
とができる。
て、前記再構成制御手段は、接続可能な拡張バス仕様に
合致する再構成用のデータに基づいて、接続している拡
張バスのインタフェース仕様に合致する再構成制御信号
を前記インタフェース制御手段へ転送する手段とするこ
とができる。
【００１２】請求項６記載の発明は、請求項５におい
て、前記再構成用のデータは、前記再構成制御手段の内
部の記憶部に格納されているデータとすることができ
る。
て、前記再構成用のデータは、前記再構成制御手段の内
部の記憶部に格納されているデータとすることができ
る。
【００１３】請求項７記載の発明は、請求項５におい
て、前記再構成用のデータは、前記再構成制御手段の外
部の記憶部に格納されているデータとすることができ
る。
て、前記再構成用のデータは、前記再構成制御手段の外
部の記憶部に格納されているデータとすることができ
る。
【００１４】請求項８記載の発明は、請求項６または７
において、前記インタフェース制御手段は、再構成制御
信号を発生させるためのタイミング信号および接続可能
な拡張バス仕様に合致する再構成用のデータが格納され
ている記憶部のアドレス信号を発生する手段を有するこ
ととすることができる。
において、前記インタフェース制御手段は、再構成制御
信号を発生させるためのタイミング信号および接続可能
な拡張バス仕様に合致する再構成用のデータが格納され
ている記憶部のアドレス信号を発生する手段を有するこ
ととすることができる。
【００１５】請求項９記載の発明は、請求項１におい
て、前記インタフェース制御手段は、プログラマブル・
インタフェースとすることができる。
て、前記インタフェース制御手段は、プログラマブル・
インタフェースとすることができる。
【００１６】請求項１０記載の発明は、複数の拡張バス
との接続により供給される固有の信号を検出する固有信
号検出ステップと、前記固有信号検出ステップの検出結
果により、前記複数の拡張バスのインタフェース仕様に
合致するように再構成されるインタフェース制御手段の
再構成を制御する再構成制御ステップと、前記再構成制
御ステップにより、前記インタフェース制御手段を再構
成するインタフェース制御ステップとを備えている。
との接続により供給される固有の信号を検出する固有信
号検出ステップと、前記固有信号検出ステップの検出結
果により、前記複数の拡張バスのインタフェース仕様に
合致するように再構成されるインタフェース制御手段の
再構成を制御する再構成制御ステップと、前記再構成制
御ステップにより、前記インタフェース制御手段を再構
成するインタフェース制御ステップとを備えている。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００１８】図１は、本発明の一実施の形態である拡張
バス・インタフェース制御装置の構成を示すブロック図
である。
バス・インタフェース制御装置の構成を示すブロック図
である。
【００１９】図１において、回路基板９は本実施の形態
の拡張バス・インタフェース制御装置の主要部である拡
張バス・インタフェース制御部２０を搭載し、この拡張
バス・インタフェース制御部２０は、回路基板９上の拡
張バス接続部Ａ７および拡張バス接続部Ｂ８に接続して
いる。拡張バス接続部Ａ７および拡張バス接続部Ｂ８
は、各々インタフェース仕様の異なる拡張バスＡ５およ
び拡張バスＢ６に接続している。
の拡張バス・インタフェース制御装置の主要部である拡
張バス・インタフェース制御部２０を搭載し、この拡張
バス・インタフェース制御部２０は、回路基板９上の拡
張バス接続部Ａ７および拡張バス接続部Ｂ８に接続して
いる。拡張バス接続部Ａ７および拡張バス接続部Ｂ８
は、各々インタフェース仕様の異なる拡張バスＡ５およ
び拡張バスＢ６に接続している。
【００２０】回路基板９は、拡張バスＡ５および拡張バ
スＢ６と電気的、物理的に接続可能となっており、必要
に応じて拡張バスＡ５および／または拡張バスＢ６と接
続して使用することができる。
スＢ６と電気的、物理的に接続可能となっており、必要
に応じて拡張バスＡ５および／または拡張バスＢ６と接
続して使用することができる。
【００２１】接続検出部１は、拡張バス接続部Ａ７およ
び拡張バス接続部Ｂ８を通じて各々の拡張バスＡ５およ
び拡張バスＢ６から、拡張バスＡ固有信号１０、拡張バ
スＢ固有信号１１を入力し、どの拡張バスと接続されて
いるかを検出する。
び拡張バス接続部Ｂ８を通じて各々の拡張バスＡ５およ
び拡張バスＢ６から、拡張バスＡ固有信号１０、拡張バ
スＢ固有信号１１を入力し、どの拡張バスと接続されて
いるかを検出する。
【００２２】拡張バスＡ５および拡張バスＡ６に固有の
信号とは、接続されている拡張バスＡ５と拡張バスＡ６
とを識別が可能などのような信号であってもよい。たと
えば回路基板９に対して、接続している拡張バスＡ５よ
り電源が供給されてる場合は、この電源供給ラインを接
続されていない拡張バスＢ６からのものと分離検出が可
能な構成をとることにより、接続先の拡張バスＡ５を判
別することが可能である。
信号とは、接続されている拡張バスＡ５と拡張バスＡ６
とを識別が可能などのような信号であってもよい。たと
えば回路基板９に対して、接続している拡張バスＡ５よ
り電源が供給されてる場合は、この電源供給ラインを接
続されていない拡張バスＢ６からのものと分離検出が可
能な構成をとることにより、接続先の拡張バスＡ５を判
別することが可能である。
【００２３】接続検出部１の検出結果は、接続検出結果
信号１２を介して、インタフェース制御部３の選択的な
再構成を制御する再構成制御部２に転送される。再構成
制御部２は、インタフェース制御部３を再構成制御信号
１３で制御する。インタフェース制御部３は、拡張バス
Ａ５および拡張バスＢ６の仕様に合致するインタフェー
ス・ロジックを再構成するプログラマブル・ロジック・
デバイスであり、拡張バス接続部Ａ７および拡張バスＢ
８と各々拡張バスＡとのインタフェース信号群１４、拡
張バスＢとのインタフェース信号群１５を介して接続し
ている。
信号１２を介して、インタフェース制御部３の選択的な
再構成を制御する再構成制御部２に転送される。再構成
制御部２は、インタフェース制御部３を再構成制御信号
１３で制御する。インタフェース制御部３は、拡張バス
Ａ５および拡張バスＢ６の仕様に合致するインタフェー
ス・ロジックを再構成するプログラマブル・ロジック・
デバイスであり、拡張バス接続部Ａ７および拡張バスＢ
８と各々拡張バスＡとのインタフェース信号群１４、拡
張バスＢとのインタフェース信号群１５を介して接続し
ている。
【００２４】再構成制御部２は、接続検出部１によって
判別された接続先を示す検出結果に基づき、インタフェ
ース制御部３に対して、接続されている拡張バスＡ５ま
たは拡張バスＢ６のインタフェース仕様に合致する再構
成（リコンフィギュレーション）制御信号を各インタフ
ェース仕様毎に選択的に発生する。再構成制御信号は、
接続可能な拡張バス仕様に合致する再構成（リコンフィ
ギュレーション）用のデータに基づき、再構成制御部２
により設定される。この再構成用のデータは、例えばＲ
ＯＭ等のメモリから読み出される。
判別された接続先を示す検出結果に基づき、インタフェ
ース制御部３に対して、接続されている拡張バスＡ５ま
たは拡張バスＢ６のインタフェース仕様に合致する再構
成（リコンフィギュレーション）制御信号を各インタフ
ェース仕様毎に選択的に発生する。再構成制御信号は、
接続可能な拡張バス仕様に合致する再構成（リコンフィ
ギュレーション）用のデータに基づき、再構成制御部２
により設定される。この再構成用のデータは、例えばＲ
ＯＭ等のメモリから読み出される。
【００２５】回路基板９上には、さらに機能モジュール
とのインタフェース信号群１６を介してインタフェース
制御部３と接続している機能モジュール部４がある。こ
の機能モジュール部４は、インタフェース制御部３によ
る制御で拡張バスＡ５および／または拡張バスＢ６と接
続される。
とのインタフェース信号群１６を介してインタフェース
制御部３と接続している機能モジュール部４がある。こ
の機能モジュール部４は、インタフェース制御部３によ
る制御で拡張バスＡ５および／または拡張バスＢ６と接
続される。
【００２６】図２は、本発明の拡張バス・インタフェー
ス制御装置の動作を詳細に説明するフローチャートであ
る。
ス制御装置の動作を詳細に説明するフローチャートであ
る。
【００２７】図２において、接続検出部１はどの拡張バ
スが接続しているかの検出を開始する（ステップＳ１０
０）。接続検出部１は、拡張バス接続部Ａ７および／ま
たは拡張バス接続部Ｂ８を通じて拡張バスＡ５および／
または拡張バスＢ６から固有の信号を入力する（ステッ
プＳ１１０）。固有の信号の入力が終了すると（Ｓ１１
０）、接続検出部１は、入力した固有の信号により接続
先を判別する（ステップＳ１２０）。判別された接続先
に応じて、再構成制御部２は各々の拡張バス用の再構成
データ（リコンフィギュレーション・データ）を選択す
る。図２では、拡張バスＡ用の再構成データの選択が示
されている（Ｓ１３０）。再構成制御部２は、選択され
た再構成データによりインタフェース制御部３を再構成
する（ステップＳ１４０，Ｓ１５０）。
スが接続しているかの検出を開始する（ステップＳ１０
０）。接続検出部１は、拡張バス接続部Ａ７および／ま
たは拡張バス接続部Ｂ８を通じて拡張バスＡ５および／
または拡張バスＢ６から固有の信号を入力する（ステッ
プＳ１１０）。固有の信号の入力が終了すると（Ｓ１１
０）、接続検出部１は、入力した固有の信号により接続
先を判別する（ステップＳ１２０）。判別された接続先
に応じて、再構成制御部２は各々の拡張バス用の再構成
データ（リコンフィギュレーション・データ）を選択す
る。図２では、拡張バスＡ用の再構成データの選択が示
されている（Ｓ１３０）。再構成制御部２は、選択され
た再構成データによりインタフェース制御部３を再構成
する（ステップＳ１４０，Ｓ１５０）。
【００２８】拡張バスＡ５および拡張バスＢ６に固有の
信号およびその検出手段については、前述の電源供給の
有無により接続先を判定する手段の他に次のような手段
をとることが可能である。
信号およびその検出手段については、前述の電源供給の
有無により接続先を判定する手段の他に次のような手段
をとることが可能である。
【００２９】拡張バスに接続中に拡張バスから常時供給
されるクロック信号などの信号レベルを検出可能な場合
は、この信号レベルの変化の有無により接続先を判別す
る。図３に、ＪＫＦ／Ｆ３３０を使用してクロック信号
を固有信号として用いた場合の例を示す。図３におい
て、固有信号３００は例えば拡張バス接続部Ａ７から転
送される拡張バスＡ固有信号１０である。検出開始信号
３１０は接続検出部１から出力され、検出結果３２０は
接続検出結果信号１２である。
されるクロック信号などの信号レベルを検出可能な場合
は、この信号レベルの変化の有無により接続先を判別す
る。図３に、ＪＫＦ／Ｆ３３０を使用してクロック信号
を固有信号として用いた場合の例を示す。図３におい
て、固有信号３００は例えば拡張バス接続部Ａ７から転
送される拡張バスＡ固有信号１０である。検出開始信号
３１０は接続検出部１から出力され、検出結果３２０は
接続検出結果信号１２である。
【００３０】信号レベルにより接続先が判別可能な信号
が、拡張バスに接続中に拡張バスから常時に、または接
続検出部１が検出を開始した検出時に供給される場合
は、この信号を固有信号として用い、該固有信号レベル
の検出により接続先を判別する。図４に、ＤＦ／Ｆ４４
０を使用して該信号を固有信号４００として用いた場合
の例を示す。図４において、固有信号４００は例えば拡
張バス接続部Ａ７から転送される拡張バスＡ固有信号１
０である。検出開始信号４１０およびリセット信号４２
０は接続検出部１から出力され、検出結果４３０は接続
検出結果信号１２である。
が、拡張バスに接続中に拡張バスから常時に、または接
続検出部１が検出を開始した検出時に供給される場合
は、この信号を固有信号として用い、該固有信号レベル
の検出により接続先を判別する。図４に、ＤＦ／Ｆ４４
０を使用して該信号を固有信号４００として用いた場合
の例を示す。図４において、固有信号４００は例えば拡
張バス接続部Ａ７から転送される拡張バスＡ固有信号１
０である。検出開始信号４１０およびリセット信号４２
０は接続検出部１から出力され、検出結果４３０は接続
検出結果信号１２である。
【００３１】再構成制御部２が発生する再構成制御信号
は、前述のように選択された再構成用のデータに基づき
再構成制御部２が設定する。この再構成制御信号を与え
る方法としては、例えば再構成制御信号を発生させるた
め、ＲＯＭ等から読み出すためのタイミング信号やメモ
リ・アドレス等をインタフェース制御部３（プログラマ
ブル・ロジック・デバイス）自身が発生するオート・ロ
ーディング機能による方法がある。
は、前述のように選択された再構成用のデータに基づき
再構成制御部２が設定する。この再構成制御信号を与え
る方法としては、例えば再構成制御信号を発生させるた
め、ＲＯＭ等から読み出すためのタイミング信号やメモ
リ・アドレス等をインタフェース制御部３（プログラマ
ブル・ロジック・デバイス）自身が発生するオート・ロ
ーディング機能による方法がある。
【００３２】図５に、このようなオート・ローディング
機能を付加した場合の本発明の一実施の形態を示す。図
５は、後述するリコンフィギュレーション用データ部３
０および外部メモリ４０を除いて、図１と同様の構成を
用いている。図５において、インタフェース制御部３
（プログラマブル・ロジック・デバイス）は、電源供給
検出機能によってあるいは外部より再構成開始信号を与
えられることによって、予めリコンフィギュレーション
用データを格納した外部メモリ４０に対して、アドレス
信号５０を発生する。このような機能を持つプログラマ
ブル・ロジック・デバイスを用いた場合には、接続可能
な拡張バス仕様に合致するリコンフィギュレーション用
データをそれぞれ外部メモリ４０のアドレス空間に別々
にマッピングして格納し、再構成制御部２の再構成制御
信号に従ってメモリ・アドレスを制御することにより、
インタフェース制御部３の拡張バス仕様に合致する選択
的な再構成を容易に制御することが可能である。
機能を付加した場合の本発明の一実施の形態を示す。図
５は、後述するリコンフィギュレーション用データ部３
０および外部メモリ４０を除いて、図１と同様の構成を
用いている。図５において、インタフェース制御部３
（プログラマブル・ロジック・デバイス）は、電源供給
検出機能によってあるいは外部より再構成開始信号を与
えられることによって、予めリコンフィギュレーション
用データを格納した外部メモリ４０に対して、アドレス
信号５０を発生する。このような機能を持つプログラマ
ブル・ロジック・デバイスを用いた場合には、接続可能
な拡張バス仕様に合致するリコンフィギュレーション用
データをそれぞれ外部メモリ４０のアドレス空間に別々
にマッピングして格納し、再構成制御部２の再構成制御
信号に従ってメモリ・アドレスを制御することにより、
インタフェース制御部３の拡張バス仕様に合致する選択
的な再構成を容易に制御することが可能である。
【００３３】リコンフィギュレーション用データは、再
構成制御部２内のリコンフィギュレーション用データ部
３０に格納しておくことも可能である。
構成制御部２内のリコンフィギュレーション用データ部
３０に格納しておくことも可能である。
【００３４】上述の実施の形態においては、２つの拡張
バスＡ５および拡張バスＢ６で構成される場合について
説明してきたが、本発明はこれに限定されるものでな
く、図２のフローチャートに示されているように、接続
先がｎ個（ｎ＞２）の拡張バスに対しても容易に対応可
能であることは言うまでもない。
バスＡ５および拡張バスＢ６で構成される場合について
説明してきたが、本発明はこれに限定されるものでな
く、図２のフローチャートに示されているように、接続
先がｎ個（ｎ＞２）の拡張バスに対しても容易に対応可
能であることは言うまでもない。
【００３５】
【発明の効果】以上説明したように本発明の拡張バス・
インタフェース制御装置および制御方法によれば、接続
された拡張バスに固有の信号に従い、接続されたバスに
合致するインタフェース制御回路を再構成することによ
り、回路の重複や切り替え手段の付加による回路規模の
増大を招くことなく、同時に拡張バスへの接続変更に伴
うハードウェア設定あるいはソフトウェア設定のミスに
起因するトラブルの生ずることのない拡張バス・インタ
フェース制御装置を構成し、制御することが可能であ
る。
インタフェース制御装置および制御方法によれば、接続
された拡張バスに固有の信号に従い、接続されたバスに
合致するインタフェース制御回路を再構成することによ
り、回路の重複や切り替え手段の付加による回路規模の
増大を招くことなく、同時に拡張バスへの接続変更に伴
うハードウェア設定あるいはソフトウェア設定のミスに
起因するトラブルの生ずることのない拡張バス・インタ
フェース制御装置を構成し、制御することが可能であ
る。
【図１】本発明の一実施の形態の拡張バス・インタフェ
ース制御装置の構成を示す図である。
ース制御装置の構成を示す図である。
【図２】本発明の一実施の形態の拡張バス・インタフェ
ース制御装置の制御を示すフローチャートである。
ース制御装置の制御を示すフローチャートである。
【図３】本発明の一実施の形態の固有信号およびその検
出手段を示す図である。
出手段を示す図である。
【図４】本発明の一実施の形態の固有信号およびその検
出手段を示す図である。
出手段を示す図である。
【図５】本発明の他の実施の形態の拡張バス・インタフ
ェース制御装置の構成を示す図である。
ェース制御装置の構成を示す図である。
１ 接続検出部 ２ 再構成制御部 ３ インタフェース制御部 ４ 機能モジュール部 ５ 拡張バスＡ ６ 拡張バスＢ ７ 拡張バス接続部Ａ ８ 拡張バス接続部Ｂ ９ 拡張バス・インタフェース制御装置を搭載する回路
基板 １０ 拡張バスＡ固有信号 １１ 拡張バスＢ固有信号 １２ 接続検出結果信号 １３ インタフェース制御部の再構成制御信号 １４ 拡張バスＡとのインタフェース信号群 １５ 拡張バスＢとのインタフェース信号群 １６ 機能モジュールとのインタフェース信号群 ２０ 拡張バス・インタフェース制御部 ３０ リコンフィギュレーション用データ部 ４０ 外部メモリ ５０ アドレス信号 ３００，４００ 固有信号 ３１０，４１０ 検出開始信号 ３２０，４３０ 検出結果 ４２０ リセット信号
基板 １０ 拡張バスＡ固有信号 １１ 拡張バスＢ固有信号 １２ 接続検出結果信号 １３ インタフェース制御部の再構成制御信号 １４ 拡張バスＡとのインタフェース信号群 １５ 拡張バスＢとのインタフェース信号群 １６ 機能モジュールとのインタフェース信号群 ２０ 拡張バス・インタフェース制御部 ３０ リコンフィギュレーション用データ部 ４０ 外部メモリ ５０ アドレス信号 ３００，４００ 固有信号 ３１０，４１０ 検出開始信号 ３２０，４３０ 検出結果 ４２０ リセット信号
Claims (10)
- 【請求項１】 複数の拡張バスとの接続により供給され
る該複数の拡張バスを識別する固有の信号を検出する固
有信号検出手段と、 前記複数の拡張バスのインタフェース仕様に合致するよ
うに再構成されるインタフェース制御手段と、 前記固有信号検出手段の検出結果により、前記インタフ
ェース制御手段の再構成を設定する再構成制御手段とを
備えたことを特徴とする拡張バス・インタフェース制御
装置。 - 【請求項２】 請求項１記載の拡張バス・インタフェー
ス制御装置において、 前記固有信号検出手段は、接続される拡張バスの特定の
信号のレベルの変化を検出する手段であることを特徴と
する拡張バス・インタフェース制御装置。 - 【請求項３】 請求項１記載の拡張バス・インタフェー
ス制御装置において、 前記固有の信号は、接続される拡張バスの電源ラインの
信号であることを特徴とする拡張バス・インタフェース
制御装置。 - 【請求項４】 請求項２記載の拡張バス・インタフェー
ス制御装置において、 前記特定の信号は、接続される拡張バスのクロック信号
であることを特徴とする拡張バス・インタフェース制御
装置。 - 【請求項５】 請求項１記載の拡張バス・インタフェー
ス制御装置において、 前記再構成制御手段は、接続可能な拡張バス仕様に合致
する再構成用のデータに基づいて、接続している拡張バ
スのインタフェース仕様に合致する再構成制御信号を前
記インタフェース制御手段へ転送する手段であることを
特徴とする拡張バス・インタフェース制御装置。 - 【請求項６】 請求項５記載の拡張バス・インタフェー
ス制御装置において、 前記再構成用のデータは、前記再構成制御手段の内部の
記憶部に格納されているデータであることを特徴とする
拡張バス・インタフェース制御装置。 - 【請求項７】 請求項５記載の拡張バス・インタフェー
ス制御装置において、 前記再構成用のデータは、前記再構成制御手段の外部の
記憶部に格納されているデータであることを特徴とする
拡張バス・インタフェース制御装置。 - 【請求項８】 請求項６または７記載の拡張バス・イン
タフェース制御装置において、 前記インタフェース制御手段は、再構成制御信号を発生
させるためのタイミング信号および接続可能な拡張バス
仕様に合致する再構成用のデータが格納されている記憶
部のアドレス信号を発生する手段を有することを特徴と
する拡張バス・インタフェース制御装置。 - 【請求項９】 請求項１記載の拡張バス・インタフェー
ス制御装置において、 前記インタフェース制御手段は、プログラマブル・イン
タフェースであることを特徴とする拡張バス・インタフ
ェース制御装置。 - 【請求項１０】 複数の拡張バスとの接続により供給さ
れる固有の信号を検出する固有信号検出ステップと、 前記固有信号検出ステップの検出結果により、前記複数
の拡張バスのインタフェース仕様に合致するように再構
成されるインタフェース制御手段の再構成を制御する再
構成制御ステップと、 前記再構成制御ステップにより、前記インタフェース制
御手段を再構成するインタフェース制御ステップとを備
えたことを特徴とする拡張バス・インタフェース制御方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9097091A JPH10289199A (ja) | 1997-04-15 | 1997-04-15 | 拡張バス・インタフェース制御装置および制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9097091A JPH10289199A (ja) | 1997-04-15 | 1997-04-15 | 拡張バス・インタフェース制御装置および制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10289199A true JPH10289199A (ja) | 1998-10-27 |
Family
ID=14182978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9097091A Pending JPH10289199A (ja) | 1997-04-15 | 1997-04-15 | 拡張バス・インタフェース制御装置および制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10289199A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8352655B2 (en) | 2007-01-15 | 2013-01-08 | Nec Corporation | Packet communication device which selects an appropriate operation mode |
| US8775712B2 (en) | 2007-04-06 | 2014-07-08 | Nec Corporation | Bus connecting device for connecting host with external device |
-
1997
- 1997-04-15 JP JP9097091A patent/JPH10289199A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8352655B2 (en) | 2007-01-15 | 2013-01-08 | Nec Corporation | Packet communication device which selects an appropriate operation mode |
| US8775712B2 (en) | 2007-04-06 | 2014-07-08 | Nec Corporation | Bus connecting device for connecting host with external device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6771526B2 (en) | Method and apparatus for data transfer | |
| US7958286B2 (en) | Resistor identification configuration circuitry and associated method | |
| JPH06187283A (ja) | カード | |
| KR100299149B1 (ko) | I/o핀이n이하인n-비트데이타버스폭을갖는마이크로콘트롤러와그방법 | |
| US6799238B2 (en) | Bus speed controller using switches | |
| US6151692A (en) | Integrated circuit having memory built-in self test (BIST) for different memory sizes and method of operation | |
| EP1571551B1 (en) | Method of Identifying Peripheral Device Employed in a Semiconductor Device | |
| JPH10289199A (ja) | 拡張バス・インタフェース制御装置および制御方法 | |
| CN116258113A (zh) | 一种多协议低速总线接口芯片架构 | |
| US6240496B1 (en) | Architecture and configuring method for a computer expansion board | |
| CN112947287A (zh) | 一种控制方法、控制器及电子设备 | |
| JP4116805B2 (ja) | 内部バス試験装置及び内部バス試験方法 | |
| JP2007148622A (ja) | インターフェース設定方法 | |
| JPH10222454A (ja) | ユニット識別装置 | |
| JPH08307246A (ja) | 集積回路装置および論理回路の構成方法 | |
| JP2001337755A (ja) | 電子装置及びそれを使用する機器 | |
| JP2003099164A (ja) | 基板間の接続方法 | |
| JPH11166956A (ja) | Ｌｓｉ論理回路評価装置 | |
| JP4174272B2 (ja) | デバイス制御装置 | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| JP2013037622A (ja) | プリント基板 | |
| JP3305474B2 (ja) | 情報処理装置の起動装置 | |
| JP2001075745A (ja) | 情報処理装置、半導体メモリ装着用アダプタ | |
| JPH04241049A (ja) | 制御機器のｒｏｍ・ｒａｍ自動接続装置 | |
| JP2006023824A (ja) | シリアルインターフェース回路、半導体集積回路及びデータ伝送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20110430 |
|
| EXPY | Cancellation because of completion of term |