JPH0520474A - １チツプマイクロコンピユータ - Google Patents
１チツプマイクロコンピユータInfo
- Publication number
- JPH0520474A JPH0520474A JP3183377A JP18337791A JPH0520474A JP H0520474 A JPH0520474 A JP H0520474A JP 3183377 A JP3183377 A JP 3183377A JP 18337791 A JP18337791 A JP 18337791A JP H0520474 A JPH0520474 A JP H0520474A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- prom
- chip microcomputer
- mode setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】 ＰＲＯＭを備えた１チップマイクロコンピュ
ータにおいて、データ書込み時に使用する端子の数を従
来に比して削減できる１チップマイクロコンピュータを
提供することを目的とする。 【構成】 データ入力端子９にはデータ信号がシリアル
に与えられる。シフトレジスタ７は、このデータ信号を
クロック入力端子１０に与えられるクロック信号に同期
して順次入力し、パラレルのデータ信号としてＰＲＯＭ
３に出力する。また、プログラムカウンタ４は、データ
書込み時においては、モード設定回路５から与えられる
カウントアップクロック信号２１に基づいてアドレス信
号を発生し、このアドレス信号をＰＲＯＭ３に出力す
る。
ータにおいて、データ書込み時に使用する端子の数を従
来に比して削減できる１チップマイクロコンピュータを
提供することを目的とする。 【構成】 データ入力端子９にはデータ信号がシリアル
に与えられる。シフトレジスタ７は、このデータ信号を
クロック入力端子１０に与えられるクロック信号に同期
して順次入力し、パラレルのデータ信号としてＰＲＯＭ
３に出力する。また、プログラムカウンタ４は、データ
書込み時においては、モード設定回路５から与えられる
カウントアップクロック信号２１に基づいてアドレス信
号を発生し、このアドレス信号をＰＲＯＭ３に出力す
る。
Description
【０００１】
【産業上の利用分野】本発明は、ユーザプログラムが書
込まれるＲＯＭ（読出し専用メモリ）がＣＰＵ（中央演
算処理装置）と共に１つの集積回路内に集積化された１
チップマイクロコンピュータに関し、特に電気的消去型
ＰＲＯＭ（再書込み可能なＲＯＭ）及び紫外線消去型Ｐ
ＲＯＭ等のＰＲＯＭを備えた１チップマイクロコンピュ
ータに関する。
込まれるＲＯＭ（読出し専用メモリ）がＣＰＵ（中央演
算処理装置）と共に１つの集積回路内に集積化された１
チップマイクロコンピュータに関し、特に電気的消去型
ＰＲＯＭ（再書込み可能なＲＯＭ）及び紫外線消去型Ｐ
ＲＯＭ等のＰＲＯＭを備えた１チップマイクロコンピュ
ータに関する。
【０００２】
【従来の技術】近時、プログラムが書き込まれたＲＯＭ
をＣＰＵと共に１つの集積回路内に集積化した１チップ
マイクロコンピュータは、種々の分野において機器の制
御等に使用されている。この１チップマイクロコンピュ
ータは、使用目的に応じてＲＯＭに書込まれたユーザプ
ログラムに基づいて動作する。
をＣＰＵと共に１つの集積回路内に集積化した１チップ
マイクロコンピュータは、種々の分野において機器の制
御等に使用されている。この１チップマイクロコンピュ
ータは、使用目的に応じてＲＯＭに書込まれたユーザプ
ログラムに基づいて動作する。
【０００３】１チップマイクロコンピュータを使用した
システムを設計する場合、一般的に、電気的消去型ＰＲ
ＯＭ又は紫外線消去型ＰＲＯＭ等のようにプログラムの
書き替えが可能なＲＯＭを内蔵した１チップマイクロコ
ンピュータを使用して、プログラムの評価が行なわれ
る。
システムを設計する場合、一般的に、電気的消去型ＰＲ
ＯＭ又は紫外線消去型ＰＲＯＭ等のようにプログラムの
書き替えが可能なＲＯＭを内蔵した１チップマイクロコ
ンピュータを使用して、プログラムの評価が行なわれ
る。
【０００４】図２は従来のＰＲＯＭを内蔵した１チップ
マイクロコンピュータを示すブロック図である。但し、
ＰＲＯＭ３３の記憶容量は２Ｋバイトであり、１バイト
単位でデータの書込み及び読出しが可能であるとする。
マイクロコンピュータを示すブロック図である。但し、
ＰＲＯＭ３３の記憶容量は２Ｋバイトであり、１バイト
単位でデータの書込み及び読出しが可能であるとする。
【０００５】１チップマイクロコンピュータ３１は、Ｃ
ＰＵ３２、ＰＲＯＭ３３、プログラムカウンタ３４及び
モード設定回路３５を備えている。
ＰＵ３２、ＰＲＯＭ３３、プログラムカウンタ３４及び
モード設定回路３５を備えている。
【０００６】プログラムカウンタ３４は、ＣＰＵ３２か
らカウントアップクロック信号４４を入力し、１１ビッ
トのアドレス信号を発生する。このアドレス信号は、１
１本のアドレス線４５を介してＰＲＯＭ３３に与えられ
る。
らカウントアップクロック信号４４を入力し、１１ビッ
トのアドレス信号を発生する。このアドレス信号は、１
１本のアドレス線４５を介してＰＲＯＭ３３に与えられ
る。
【０００７】ＰＲＯＭ３３とＣＰＵ３２とは８本のデー
タ線４７で接続されている。また、このＰＲＯＭ３３と
データ入出力端子Ｄ0 〜Ｄ7 とは８本のデータ線４８で
接続されている。更に、このＰＲＯＭ３３とアドレス入
力端子Ａ0 〜Ａ10とは１１本のアドレス線４６で接続さ
れている。
タ線４７で接続されている。また、このＰＲＯＭ３３と
データ入出力端子Ｄ0 〜Ｄ7 とは８本のデータ線４８で
接続されている。更に、このＰＲＯＭ３３とアドレス入
力端子Ａ0 〜Ａ10とは１１本のアドレス線４６で接続さ
れている。
【０００８】モード設定回路３５は、モード設定端子３
６に与えられるモード設定信号に基づいてＰＲＯＭモー
ド信号４２及び書込み読出し切替信号４３を発生する。
ＰＲＯＭ３３は、このＰＲＯＭモード信号４２に基づい
て、その内部回路とデータ線４７，４８及びアドレス線
４５，４６とを選択的に接続し、書込み読出し切替信号
４３に基づいてデータの書込み又はデータの読出しを実
行する。
６に与えられるモード設定信号に基づいてＰＲＯＭモー
ド信号４２及び書込み読出し切替信号４３を発生する。
ＰＲＯＭ３３は、このＰＲＯＭモード信号４２に基づい
て、その内部回路とデータ線４７，４８及びアドレス線
４５，４６とを選択的に接続し、書込み読出し切替信号
４３に基づいてデータの書込み又はデータの読出しを実
行する。
【０００９】次に、上述した従来の１チップマイクロコ
ンピュータ３１のプログラム書込み時の動作について説
明する。
ンピュータ３１のプログラム書込み時の動作について説
明する。
【００１０】１チップマイクロコンピュータ３１のＰＲ
ＯＭ３３にプログラムを書き込む場合は、この１チップ
マイクロコンピュータ３１をＰＲＯＭライタのソケット
に取り付ける。このＰＲＯＭライタから１チップマイク
ロコンピュータにアドレス信号、データ信号及びモード
設定信号が与えられる。
ＯＭ３３にプログラムを書き込む場合は、この１チップ
マイクロコンピュータ３１をＰＲＯＭライタのソケット
に取り付ける。このＰＲＯＭライタから１チップマイク
ロコンピュータにアドレス信号、データ信号及びモード
設定信号が与えられる。
【００１１】先ず、モード設定端子３６にモード設定信
号として書込みモードを指定する信号が入力されると、
モード設定回路３５はＰＲＯＭモード信号４２をアクテ
ィブにする。これにより、ＰＲＯＭ３３は、その内部回
路をデータ線４７及びアドレス線４５から電気的に切り
離し、データ線４８及びアドレス線４６と接続する。
号として書込みモードを指定する信号が入力されると、
モード設定回路３５はＰＲＯＭモード信号４２をアクテ
ィブにする。これにより、ＰＲＯＭ３３は、その内部回
路をデータ線４７及びアドレス線４５から電気的に切り
離し、データ線４８及びアドレス線４６と接続する。
【００１２】次に、アドレス入力端子Ａ0 〜Ａ10にアド
レス信号が与えられ、データ入出力端子Ｄ0 〜Ｄ7 にデ
ータ信号が与えられる。また、モード設定端子３６に
は、モード設定信号としてデータ書込みを指定する信号
が与えられる。この信号は書込み読出し切替信号４３と
してＰＲＯＭ３３に与えられ、ＰＲＯＭ３３はこの信号
４３に基づいて書込み動作を実行する。即ち、ＰＲＯＭ
３３は、アドレス入力端子Ａ0 〜Ａ10に与えられたアド
レス信号により指定されるアドレスに、データ入出力端
子Ｄ0 〜Ｄ7 に与えられたデータを収納する。
レス信号が与えられ、データ入出力端子Ｄ0 〜Ｄ7 にデ
ータ信号が与えられる。また、モード設定端子３６に
は、モード設定信号としてデータ書込みを指定する信号
が与えられる。この信号は書込み読出し切替信号４３と
してＰＲＯＭ３３に与えられ、ＰＲＯＭ３３はこの信号
４３に基づいて書込み動作を実行する。即ち、ＰＲＯＭ
３３は、アドレス入力端子Ａ0 〜Ａ10に与えられたアド
レス信号により指定されるアドレスに、データ入出力端
子Ｄ0 〜Ｄ7 に与えられたデータを収納する。
【００１３】次に、モード設定端子３６にモード設定信
号としてデータ読出しを指定する信号が与えられる。こ
の信号は書込み読出し切替信号４３としてＰＲＯＭ３３
に与えられ、ＰＲＯＭ３３は、アドレス入力端子Ａ0 〜
Ａ10に与えられたアドレス信号により指定されるアドレ
スに収納されたデータ（即ち、前工程で書込んだデー
タ）をデータ入出力端子Ｄ0 〜Ｄ7 に出力する。ＰＲＯ
Ｍライタは、この入出力端子Ｄ0 〜Ｄ7 から出力された
データ信号により、データが正常に書込まれたことを確
認し、その後アドレス入力端子Ａ0 〜Ａ10に与えるアド
レス信号をインクリメントする。そして、上述の動作を
繰り返す。このようにして、ＰＲＯＭ３３に所定のプロ
グラムが書込まれる。
号としてデータ読出しを指定する信号が与えられる。こ
の信号は書込み読出し切替信号４３としてＰＲＯＭ３３
に与えられ、ＰＲＯＭ３３は、アドレス入力端子Ａ0 〜
Ａ10に与えられたアドレス信号により指定されるアドレ
スに収納されたデータ（即ち、前工程で書込んだデー
タ）をデータ入出力端子Ｄ0 〜Ｄ7 に出力する。ＰＲＯ
Ｍライタは、この入出力端子Ｄ0 〜Ｄ7 から出力された
データ信号により、データが正常に書込まれたことを確
認し、その後アドレス入力端子Ａ0 〜Ａ10に与えるアド
レス信号をインクリメントする。そして、上述の動作を
繰り返す。このようにして、ＰＲＯＭ３３に所定のプロ
グラムが書込まれる。
【００１４】なお、この１チップマイクロコンピュータ
のＰＲＯＭ３３にプログラムが書込まれた後は、モード
設定回路３５から与えられる信号により、ＰＲＯＭ３３
は、その内部回路をアドレス線４６及びデータ線４８か
ら電気的に切り離し、アドレス線４５及びデータ線４７
に接続する。
のＰＲＯＭ３３にプログラムが書込まれた後は、モード
設定回路３５から与えられる信号により、ＰＲＯＭ３３
は、その内部回路をアドレス線４６及びデータ線４８か
ら電気的に切り離し、アドレス線４５及びデータ線４７
に接続する。
【００１５】
【発明が解決しようとする課題】しかしながら、従来の
１チップマイクロコンピュータには、プログラムを書込
むために使用する端子が多数必要であるという問題点が
ある。例えば、上述した１チップマイクロコンピュータ
の場合、ＰＲＯＭ３３の記憶容量が２Ｋバイトであり、
１バイト単位でデータを書込むようになっているため、
データ入出力端子として８本の端子（Ｄ0 〜Ｄ7）が必
要であり、アドレス入力端子として１１本の端子（Ａ0
〜Ａ10）が必要である。
１チップマイクロコンピュータには、プログラムを書込
むために使用する端子が多数必要であるという問題点が
ある。例えば、上述した１チップマイクロコンピュータ
の場合、ＰＲＯＭ３３の記憶容量が２Ｋバイトであり、
１バイト単位でデータを書込むようになっているため、
データ入出力端子として８本の端子（Ｄ0 〜Ｄ7）が必
要であり、アドレス入力端子として１１本の端子（Ａ0
〜Ａ10）が必要である。
【００１６】近時、システムの小型化が促進されてお
り、パッケージをフラット化した１チップマイクロコン
ピュータが使用されるようになった。このような１チッ
プマイクロコンピュータは、ソケットを使用せずに、基
板に直接はんだ付けされる。従って、システム設計者
は、プログラムを修正しつつ繰り返しプログラムの評価
を行なう場合に、基板及び１チップマイクロコンピュー
タを複数個づつ用意しておき、プログラムを修正する毎
に新しい１チップマイクロコンピュータ及び基板を使用
するか、又は基板にはんだ付けされた１チップマイクロ
コンピュータを取り外し、新たにデータを書込んだ後に
再び基板にはんだ付けする必要がある。
り、パッケージをフラット化した１チップマイクロコン
ピュータが使用されるようになった。このような１チッ
プマイクロコンピュータは、ソケットを使用せずに、基
板に直接はんだ付けされる。従って、システム設計者
は、プログラムを修正しつつ繰り返しプログラムの評価
を行なう場合に、基板及び１チップマイクロコンピュー
タを複数個づつ用意しておき、プログラムを修正する毎
に新しい１チップマイクロコンピュータ及び基板を使用
するか、又は基板にはんだ付けされた１チップマイクロ
コンピュータを取り外し、新たにデータを書込んだ後に
再び基板にはんだ付けする必要がある。
【００１７】なお、基板に切り替え手段を設けておき、
プログラムを書込むために必要な信号を基板を介して１
チップマイクロコンピュータに与えることも考えられ
る。しかし、従来の１チップマイクロコンピュータにお
いては、プログラムを書込むために必要な端子数が多い
ため、この方法は極めて煩雑である。
プログラムを書込むために必要な信号を基板を介して１
チップマイクロコンピュータに与えることも考えられ
る。しかし、従来の１チップマイクロコンピュータにお
いては、プログラムを書込むために必要な端子数が多い
ため、この方法は極めて煩雑である。
【００１８】本発明はかかる問題点に鑑みてなされたも
のであって、データ書込みのために必要な端子数を削減
できる１チップマイクロコンピュータを提供することを
目的とする。
のであって、データ書込みのために必要な端子数を削減
できる１チップマイクロコンピュータを提供することを
目的とする。
【００１９】
【課題を解決するための手段】本発明に係る１チップマ
イクロコンピュータは、ＰＲＯＭを備えた１チップマイ
クロコンピュータにおいて、モード設定信号に基づいて
前記ＰＲＯＭのモードを設定するモード設定回路と、ク
ロック信号に基づいてアドレス信号を発生しこのアドレ
ス信号を前記ＰＲＯＭに出力するプログラムカウンタ
と、前記ＰＲＯＭに書込むべきデータ信号がシリアルに
与えられるデータ入力端子と、このデータ信号を格納し
て前記ＰＲＯＭにパラレルに出力するシフトレジスタ
と、このシフトレジスタの出力と前記ＰＲＯＭの出力と
を比較する比較回路とを有することを特徴とする。
イクロコンピュータは、ＰＲＯＭを備えた１チップマイ
クロコンピュータにおいて、モード設定信号に基づいて
前記ＰＲＯＭのモードを設定するモード設定回路と、ク
ロック信号に基づいてアドレス信号を発生しこのアドレ
ス信号を前記ＰＲＯＭに出力するプログラムカウンタ
と、前記ＰＲＯＭに書込むべきデータ信号がシリアルに
与えられるデータ入力端子と、このデータ信号を格納し
て前記ＰＲＯＭにパラレルに出力するシフトレジスタ
と、このシフトレジスタの出力と前記ＰＲＯＭの出力と
を比較する比較回路とを有することを特徴とする。
【００２０】
【作用】本発明においては、ＰＲＯＭに書込むべきデー
タ信号がデータ入力端子にシリアルに与えられ、シフト
レジスタはこのデータ信号を格納し、パラレルのデータ
信号としてＰＲＯＭに出力する。また、プログラムカウ
ンタは、クロック信号に基づいてアドレス信号を発生し
このアドレス信号をＰＲＯＭに出力する。ＰＲＯＭは、
前記プログラムカウンタから与えられたアドレスに、前
記シフトレジスタから与えられたデータを収納する。従
って、本発明に係る１チップマイクロコンピュータにお
いては、アドレス入力端子が不要であると共に、データ
入力端子が１つで足りる。これにより、従来に比して端
子数を著しく削減することができる。
タ信号がデータ入力端子にシリアルに与えられ、シフト
レジスタはこのデータ信号を格納し、パラレルのデータ
信号としてＰＲＯＭに出力する。また、プログラムカウ
ンタは、クロック信号に基づいてアドレス信号を発生し
このアドレス信号をＰＲＯＭに出力する。ＰＲＯＭは、
前記プログラムカウンタから与えられたアドレスに、前
記シフトレジスタから与えられたデータを収納する。従
って、本発明に係る１チップマイクロコンピュータにお
いては、アドレス入力端子が不要であると共に、データ
入力端子が１つで足りる。これにより、従来に比して端
子数を著しく削減することができる。
【００２１】また、本発明においては、シフトレジスタ
の出力とＰＲＯＭの出力とを比較する比較回路が設けら
れているため、データが正しくＰＲＯＭに書込まれたか
否かを、１チップマイクロコンピュータ内で検査するこ
とができる。
の出力とＰＲＯＭの出力とを比較する比較回路が設けら
れているため、データが正しくＰＲＯＭに書込まれたか
否かを、１チップマイクロコンピュータ内で検査するこ
とができる。
【００２２】この場合に、データ信号がシフトレジスタ
に格納されてから次のデータ書込み動作を開始するまで
の間は、データ入力端子にはデータが与えられないた
め、この間にデータ入力端子を介して前記比較回路の比
較結果に基づく信号を外部に出力することができる。こ
れにより、比較回路による比較結果に基づく信号を出力
するための専用の端子が不要となる。
に格納されてから次のデータ書込み動作を開始するまで
の間は、データ入力端子にはデータが与えられないた
め、この間にデータ入力端子を介して前記比較回路の比
較結果に基づく信号を外部に出力することができる。こ
れにより、比較回路による比較結果に基づく信号を出力
するための専用の端子が不要となる。
【００２３】また、モード設定回路に与えるモード設定
信号を、例えば負のレベルの信号又は他の信号の電圧レ
ベルよりも高圧の信号とし、モード設定回路にこのモー
ド設定信号を他の信号と区別して入力するモード設定信
号入力手段を設けることにより、モード設定端子を他の
信号が与えられる端子と共用することができる。これに
より、端子数をより一層削減することができる。
信号を、例えば負のレベルの信号又は他の信号の電圧レ
ベルよりも高圧の信号とし、モード設定回路にこのモー
ド設定信号を他の信号と区別して入力するモード設定信
号入力手段を設けることにより、モード設定端子を他の
信号が与えられる端子と共用することができる。これに
より、端子数をより一層削減することができる。
【００２４】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００２５】図１は本発明の実施例に係る１チップマイ
クロコンピュータを示すブロック図である。
クロコンピュータを示すブロック図である。
【００２６】本実施例に係る１チップマイクロコンピュ
ータ１は、ＣＰＵ２、ＰＲＯＭ３、プログラムカウンタ
４、比較回路６、８ビットシフトレジスタ７及びモード
設定回路５を備えている。なお、ＰＲＯＭ３の記憶容量
は２Ｋバイトであり、１バイト単位でデータの書込み及
び読出しが可能であるものとする。
ータ１は、ＣＰＵ２、ＰＲＯＭ３、プログラムカウンタ
４、比較回路６、８ビットシフトレジスタ７及びモード
設定回路５を備えている。なお、ＰＲＯＭ３の記憶容量
は２Ｋバイトであり、１バイト単位でデータの書込み及
び読出しが可能であるものとする。
【００２７】モード設定回路５は、モード設定端子１１
に与えられるモード設定信号に基づいて、ＰＲＯＭモー
ド信号２２及び書込み読出し切替信号２３を出力すると
共に、クロック入力端子１０に与えられたクロック信号
をカウントアップクロック信号２１としてプログラムカ
ウンタ２１に出力する。プログラムカウンタ４には、Ｃ
ＰＵ２からもカウントアップクロック信号２４が与えら
れる。このプログラムカウンタ４はモード設定回路５か
ら与えられるＰＲＯＭモード信号２２に基づいて、カウ
ントアップクロック信号２１，２４のいずれか一方を選
択的に入力する。このプログラムカウンタ４の出力は、
１１本のアドレス線２５を介して、ＰＲＯＭ３にアドレ
ス信号として与えられる。
に与えられるモード設定信号に基づいて、ＰＲＯＭモー
ド信号２２及び書込み読出し切替信号２３を出力すると
共に、クロック入力端子１０に与えられたクロック信号
をカウントアップクロック信号２１としてプログラムカ
ウンタ２１に出力する。プログラムカウンタ４には、Ｃ
ＰＵ２からもカウントアップクロック信号２４が与えら
れる。このプログラムカウンタ４はモード設定回路５か
ら与えられるＰＲＯＭモード信号２２に基づいて、カウ
ントアップクロック信号２１，２４のいずれか一方を選
択的に入力する。このプログラムカウンタ４の出力は、
１１本のアドレス線２５を介して、ＰＲＯＭ３にアドレ
ス信号として与えられる。
【００２８】８ビットシフトレジスタ７は、データ入力
端子９からシリアルに与えられるデータ信号をクロック
入力端子１０に与えられるクロックに同期して入力し、
８ビットのデータ信号として出力する。このデータ信号
は、８本のデータ線２８を介して比較回路６及びＰＲＯ
Ｍ３に与えられる。但し、このシフトレジスタ７にはモ
ード設定回路５からシフト停止信号２０が与えられ、こ
のシフト停止信号２０がアクティブの場合は、シフトレ
ジスタ７はデータの入力を停止する。
端子９からシリアルに与えられるデータ信号をクロック
入力端子１０に与えられるクロックに同期して入力し、
８ビットのデータ信号として出力する。このデータ信号
は、８本のデータ線２８を介して比較回路６及びＰＲＯ
Ｍ３に与えられる。但し、このシフトレジスタ７にはモ
ード設定回路５からシフト停止信号２０が与えられ、こ
のシフト停止信号２０がアクティブの場合は、シフトレ
ジスタ７はデータの入力を停止する。
【００２９】ＰＲＯＭ３は、ＰＲＯＭモード信号２２に
基づいて、その内部回路をデータ線２６，２７，２８に
選択的に接続する。データ線２６はＰＲＯＭ３とＣＰＵ
２とを接続する信号線であり、データ線２７はＰＲＯＭ
３と比較回路６とを接続する信号線である。
基づいて、その内部回路をデータ線２６，２７，２８に
選択的に接続する。データ線２６はＰＲＯＭ３とＣＰＵ
２とを接続する信号線であり、データ線２７はＰＲＯＭ
３と比較回路６とを接続する信号線である。
【００３０】比較回路６は、ＰＲＯＭ３から与えられる
データとシフトレジスタ７から与えられるデータとを比
較し、この結果を一致信号として一致信号出力端子８に
出力する。
データとシフトレジスタ７から与えられるデータとを比
較し、この結果を一致信号として一致信号出力端子８に
出力する。
【００３１】次に、本実施例に係る１チップマイクロコ
ンピュータ１のプログラム書込み時の動作について説明
する。本実施例に係る１チップマイクロコンピュータに
プログラムを書込む場合は、端子８〜１１を外部のＲＯ
Ｍライタに接続する。
ンピュータ１のプログラム書込み時の動作について説明
する。本実施例に係る１チップマイクロコンピュータに
プログラムを書込む場合は、端子８〜１１を外部のＲＯ
Ｍライタに接続する。
【００３２】モード設定回路５は、モード設定端子１１
にモード設定信号として書込みモードを指定する信号が
与えられると、ＰＲＯＭモード信号２２及びシフト許可
信号２０をアクティブにする。ＰＲＯＭ３は、このＰＲ
ＯＭモード信号２２により、その内部回路をデータ線２
６から電気的に切り離し、データ線２７，２８に接続す
る。また、プログラムカウンタ４は、カウントアップす
るためのクロック信号入力をカウントアップクロック信
号２４からカウントアップクロック信号２１に切り替え
る。
にモード設定信号として書込みモードを指定する信号が
与えられると、ＰＲＯＭモード信号２２及びシフト許可
信号２０をアクティブにする。ＰＲＯＭ３は、このＰＲ
ＯＭモード信号２２により、その内部回路をデータ線２
６から電気的に切り離し、データ線２７，２８に接続す
る。また、プログラムカウンタ４は、カウントアップす
るためのクロック信号入力をカウントアップクロック信
号２４からカウントアップクロック信号２１に切り替え
る。
【００３３】次に、クロック入力端子１０にクロック信
号が与えられると共に、データ入力端子９に書込むべき
プログラムの８ビット分のデータがシリアルに与えられ
る。８ビットシフトレジスタ７は、クロック信号に同期
してこの８ビット分のデータを順次入力し、格納する。
号が与えられると共に、データ入力端子９に書込むべき
プログラムの８ビット分のデータがシリアルに与えられ
る。８ビットシフトレジスタ７は、クロック信号に同期
してこの８ビット分のデータを順次入力し、格納する。
【００３４】次に、モード設定端子１１にモード設定信
号としてデータ書込みを指定する信号が与えられると、
ＰＲＯＭ３は、シフトレジスタ７からデータ線２８を介
してデータを入力し、このデータをプログラムカウンタ
４により指定されるアドレスに収納する。
号としてデータ書込みを指定する信号が与えられると、
ＰＲＯＭ３は、シフトレジスタ７からデータ線２８を介
してデータを入力し、このデータをプログラムカウンタ
４により指定されるアドレスに収納する。
【００３５】次に、モード設定端子１１にモード設定信
号としてデータ読出しを指定する信号が与えられると、
ＰＲＯＭ３はプログラムカウンタ４により指定されるア
ドレスに収納されたデータ（即ち、前工程で書込んだデ
ータ）をデータ線２７に出力する。
号としてデータ読出しを指定する信号が与えられると、
ＰＲＯＭ３はプログラムカウンタ４により指定されるア
ドレスに収納されたデータ（即ち、前工程で書込んだデ
ータ）をデータ線２７に出力する。
【００３６】比較回路６は、このデータとシフトレジス
タ７に格納されているデータとを比較し、両者が一致し
ていれば一致信号を出力端子８に出力する。
タ７に格納されているデータとを比較し、両者が一致し
ていれば一致信号を出力端子８に出力する。
【００３７】次いで、モード設定端子１１にモード設定
信号としてアドレスインクリメントを指定する信号が与
えられると、モード設定回路５はシフト許可信号２０を
インアクティブにし、シフトレジスタ７のシフト動作を
禁止すると共に、クロック入力端子１０に与えられたク
ロック信号をカウントアップクロック信号２１としてプ
ログラムカウンタ４に与える。プログラムカウンタ４
は、この信号２１により、アドレス信号をインクリメン
トする。
信号としてアドレスインクリメントを指定する信号が与
えられると、モード設定回路５はシフト許可信号２０を
インアクティブにし、シフトレジスタ７のシフト動作を
禁止すると共に、クロック入力端子１０に与えられたク
ロック信号をカウントアップクロック信号２１としてプ
ログラムカウンタ４に与える。プログラムカウンタ４
は、この信号２１により、アドレス信号をインクリメン
トする。
【００３８】以下、同様な動作を繰り返すことにより、
ＰＲＯＭ３に所定のプログラムを書込むことができる。
ＰＲＯＭ３に所定のプログラムを書込むことができる。
【００３９】本実施例においては、ＰＲＯＭにプログラ
ムを書込む場合に、外部に接続する端子が４本で足り
る。従って、従来に比して端子数を著しく削減できる。
また、例えば本実施例に係る１チップマイクロコンピュ
ータを基板に実装する場合に、基板に切り替え手段を設
けておき、ＲＯＭライタから基板に設けられた配線を介
して１チップマイクロコンピュータに信号を与えること
ができるようにしておくと、１チップマイクロコンピュ
ータを基板に実装したままプログラムの書き替えを行な
うことができる。この場合に、切り替えるべき端子数が
４本と少ないため、切り替え手段を設けることが容易で
ある。
ムを書込む場合に、外部に接続する端子が４本で足り
る。従って、従来に比して端子数を著しく削減できる。
また、例えば本実施例に係る１チップマイクロコンピュ
ータを基板に実装する場合に、基板に切り替え手段を設
けておき、ＲＯＭライタから基板に設けられた配線を介
して１チップマイクロコンピュータに信号を与えること
ができるようにしておくと、１チップマイクロコンピュ
ータを基板に実装したままプログラムの書き替えを行な
うことができる。この場合に、切り替えるべき端子数が
４本と少ないため、切り替え手段を設けることが容易で
ある。
【００４０】なお、データ入力端子９に与えられたデー
タがシフトレジスタ７に格納されてから次のデータ書込
み動作を開始するまでの間は、データ入力端子９には信
号が与えられない。従って、この間にデータ入力端子９
を介して比較回路６の出力を外部に出力することが可能
である。これにより、比較結果を出力するための専用の
端子が不要となる。
タがシフトレジスタ７に格納されてから次のデータ書込
み動作を開始するまでの間は、データ入力端子９には信
号が与えられない。従って、この間にデータ入力端子９
を介して比較回路６の出力を外部に出力することが可能
である。これにより、比較結果を出力するための専用の
端子が不要となる。
【００４１】また、１チップマイクロコンピュータ１
は、通常動作時に外部との間でクロック信号及びデータ
信号等の種々の信号が入出力が行なわれる。これらの信
号の入出力端子とクロック入力端子１０、データ入力端
子９及び一致信号出力端子８とを共用することも可能で
ある。
は、通常動作時に外部との間でクロック信号及びデータ
信号等の種々の信号が入出力が行なわれる。これらの信
号の入出力端子とクロック入力端子１０、データ入力端
子９及び一致信号出力端子８とを共用することも可能で
ある。
【００４２】更にまた、例えば、モード設定端子１１に
与えられるモード設定信号の電圧レベルを、通常動作時
における種々の信号の電圧範囲に比して高く設定する
か、又は負のレベルの信号とし、モード設定回路５にこ
のモード設定信号を通常の信号と区別して入力すること
ができるモード設定信号入力手段を設けることにより、
モード設定端子を通常動作時の入力端子と共用すること
もできる。これにより、端子数をより一層削減できる。
与えられるモード設定信号の電圧レベルを、通常動作時
における種々の信号の電圧範囲に比して高く設定する
か、又は負のレベルの信号とし、モード設定回路５にこ
のモード設定信号を通常の信号と区別して入力すること
ができるモード設定信号入力手段を設けることにより、
モード設定端子を通常動作時の入力端子と共用すること
もできる。これにより、端子数をより一層削減できる。
【００４３】
【発明の効果】以上説明したように本発明においては、
データ入力端子にシリアルに与えられるデータ信号を格
納してパラレルに出力するシフトレジスタ及びクロック
信号に基づいてアドレス信号を発生するプログラムカウ
ンタが設けられているから、ＰＲＯＭにプログラムを書
込む際に必要な端子の数を従来に比して著しく削減する
ことができる。これにより、例えば、基板に、プログラ
ム書込み時に１チップマイクロコンピュータとＲＯＭラ
イタとを接続する切り替え手段を容易に設けることがで
きて、基板にはんだ付けされた１チップマイクロコンピ
ュータに新たにプログラムを書込むことができる。
データ入力端子にシリアルに与えられるデータ信号を格
納してパラレルに出力するシフトレジスタ及びクロック
信号に基づいてアドレス信号を発生するプログラムカウ
ンタが設けられているから、ＰＲＯＭにプログラムを書
込む際に必要な端子の数を従来に比して著しく削減する
ことができる。これにより、例えば、基板に、プログラ
ム書込み時に１チップマイクロコンピュータとＲＯＭラ
イタとを接続する切り替え手段を容易に設けることがで
きて、基板にはんだ付けされた１チップマイクロコンピ
ュータに新たにプログラムを書込むことができる。
【図１】本発明の実施例に係る１チップマイクロコンピ
ュータを示すブロック図である。
ュータを示すブロック図である。
【図２】従来の１チップマイクロコンピュータを示すブ
ロック図である。
ロック図である。
１，３１；１チップマイクロコンピュータ
２，３２；ＣＰＵ
３，３３；ＰＲＯＭ
４，３４；プログラムカウンタ
５，３５；モード設定回路
６；比較回路
７；シフトレジスタ
９，Ｄ0 〜Ｄ7 ；データ入出力端子
１１，３６；モード設定端子
Claims (3)
- 【請求項１】 ＰＲＯＭを備えた１チップマイクロコン
ピュータにおいて、モード設定信号に基づいて前記ＰＲ
ＯＭのモードを設定するモード設定回路と、クロック信
号に基づいてアドレス信号を発生しこのアドレス信号を
前記ＰＲＯＭに出力するプログラムカウンタと、前記Ｐ
ＲＯＭに書込むべきデータ信号がシリアルに与えられる
データ入力端子と、このデータ信号を格納して前記ＰＲ
ＯＭにパラレルに出力するシフトレジスタと、このシフ
トレジスタの出力と前記ＰＲＯＭの出力とを比較する比
較回路とを有することを特徴とする１チップマイクロコ
ンピュータ。 - 【請求項２】 前記比較回路の比較結果に基づく信号
は、前記データ入力端子を介して外部に出力されること
を特徴とする請求項１に記載の１チップマイクロコンピ
ュータ。 - 【請求項３】 前記モード設定信号は、他の信号の電圧
レベルと異なる電圧レベルの信号であり、前記モード設
定回路にはこのモード設定信号を他の信号と区別して入
力するモード設定信号入力手段が設けられていることを
特徴とする請求項１又は２に記載の１チップマイクロコ
ンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3183377A JPH0520474A (ja) | 1991-06-27 | 1991-06-27 | １チツプマイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3183377A JPH0520474A (ja) | 1991-06-27 | 1991-06-27 | １チツプマイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520474A true JPH0520474A (ja) | 1993-01-29 |
Family
ID=16134704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3183377A Pending JPH0520474A (ja) | 1991-06-27 | 1991-06-27 | １チツプマイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520474A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07325754A (ja) * | 1994-05-17 | 1995-12-12 | Winbond Electron Corp | ページ選択機能を有するメモリー装置 |
| JPH11507595A (ja) * | 1995-06-16 | 1999-07-06 | アルコア アルミニオ ソシエダッド アノニマ | 高速ロール鋳造法および製品 |
| JP2007240409A (ja) * | 2006-03-10 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 歪検出装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5894049A (ja) * | 1981-11-28 | 1983-06-04 | Dainippon Printing Co Ltd | マイクロコンピユ−タ |
| JPS62223895A (ja) * | 1986-03-25 | 1987-10-01 | Nec Corp | 半導体装置 |
| JPS63143656A (ja) * | 1986-12-05 | 1988-06-15 | Mitsubishi Electric Corp | マイクロコンピユ−タ装置 |
| JPH01181146A (ja) * | 1988-01-13 | 1989-07-19 | Fujitsu Ltd | シングルチップマイクロコンピュータ |
| JPH01243164A (ja) * | 1988-03-24 | 1989-09-27 | Nec Yamaguchi Ltd | Ｅｐｒｏｍ内蔵シングルチップマイクロコンピュータ |
| JPH0397198A (ja) * | 1989-09-11 | 1991-04-23 | Matsushita Electron Corp | 半導体集積回路 |
-
1991
- 1991-06-27 JP JP3183377A patent/JPH0520474A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5894049A (ja) * | 1981-11-28 | 1983-06-04 | Dainippon Printing Co Ltd | マイクロコンピユ−タ |
| JPS62223895A (ja) * | 1986-03-25 | 1987-10-01 | Nec Corp | 半導体装置 |
| JPS63143656A (ja) * | 1986-12-05 | 1988-06-15 | Mitsubishi Electric Corp | マイクロコンピユ−タ装置 |
| JPH01181146A (ja) * | 1988-01-13 | 1989-07-19 | Fujitsu Ltd | シングルチップマイクロコンピュータ |
| JPH01243164A (ja) * | 1988-03-24 | 1989-09-27 | Nec Yamaguchi Ltd | Ｅｐｒｏｍ内蔵シングルチップマイクロコンピュータ |
| JPH0397198A (ja) * | 1989-09-11 | 1991-04-23 | Matsushita Electron Corp | 半導体集積回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07325754A (ja) * | 1994-05-17 | 1995-12-12 | Winbond Electron Corp | ページ選択機能を有するメモリー装置 |
| JPH11507595A (ja) * | 1995-06-16 | 1999-07-06 | アルコア アルミニオ ソシエダッド アノニマ | 高速ロール鋳造法および製品 |
| JP2007240409A (ja) * | 2006-03-10 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 歪検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5047924A (en) | Microcomputer | |
| JPH02500938A (ja) | マイクロコンピュータ | |
| JPH0342732A (ja) | 半導体集積回路 | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| JPH1185724A (ja) | Ｃｐｕモード切替回路 | |
| US5548778A (en) | System for assigning device to be connected to computer when address from computer is effective by comparing address for entire memory space and found coincided | |
| JPS63200398A (ja) | 情報処理装置 | |
| JPH01290040A (ja) | ディジタル信号切換回路 | |
| JP2727544B2 (ja) | マイクロコンピュータ | |
| EP0328422A2 (en) | Microcomputer system | |
| JPS607529A (ja) | バツフアメモリ装置 | |
| JP2767794B2 (ja) | マイクロコンピュータ | |
| JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| JPH0442329A (ja) | データ処理装置 | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 | |
| JP2000242517A (ja) | 半導体記憶装置 | |
| JPH01181146A (ja) | シングルチップマイクロコンピュータ | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JP2001357024A (ja) | マイクロコントローラテスト回路 | |
| JPH04361331A (ja) | 半導体集積回路 | |
| JPH03130996A (ja) | Ｅｅｐｒｏｍの初期設定方式 | |
| JPH0630056B2 (ja) | 信号処理装置 | |
| JPH05120211A (ja) | データバス幅制御装置 | |
| JPH03196230A (ja) | プログラム記憶装置 | |
| JPH0573404A (ja) | シングルチツプマイクロコンピユータ |