JPH0573404A - シングルチツプマイクロコンピユータ - Google Patents
シングルチツプマイクロコンピユータInfo
- Publication number
- JPH0573404A JPH0573404A JP3235811A JP23581191A JPH0573404A JP H0573404 A JPH0573404 A JP H0573404A JP 3235811 A JP3235811 A JP 3235811A JP 23581191 A JP23581191 A JP 23581191A JP H0573404 A JPH0573404 A JP H0573404A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- program
- code
- rom code
- chip microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】ＲＯＭを内蔵するシングルチップマイクロコン
ピュータにおいて、僅かな回路の追加で、チップ封入後
でもプログラムを識別するためのＲＯＭコードの確認を
可能にする。 【構成】ユーザのプログラムを格納する記憶素子１０１
−ａと異なる論理空間で、かつ、プログラムを格納する
記憶素子と連続した物理空間に、プログラムを格納して
いる記憶素子と同一の構成で成る記憶素子１０１−ｂを
設け、そこにプログラムを識別するためのＲＯＭコード
を格納する。元々有る記憶装置と同一構成の記憶素子に
ＲＯＭコードを格納するため、容易にＲＯＭコードをベ
リファイすることができる。
ピュータにおいて、僅かな回路の追加で、チップ封入後
でもプログラムを識別するためのＲＯＭコードの確認を
可能にする。 【構成】ユーザのプログラムを格納する記憶素子１０１
−ａと異なる論理空間で、かつ、プログラムを格納する
記憶素子と連続した物理空間に、プログラムを格納して
いる記憶素子と同一の構成で成る記憶素子１０１−ｂを
設け、そこにプログラムを識別するためのＲＯＭコード
を格納する。元々有る記憶装置と同一構成の記憶素子に
ＲＯＭコードを格納するため、容易にＲＯＭコードをベ
リファイすることができる。
Description
【０００１】
【産業上の利用分野】本発明はシングルチップマイクロ
コンピュータに関し、特に内蔵のＲＯＭ（リード・オン
リ・メモリ）またはＰ（プログラマブル）ＲＯＭに書き
込まれたデータがどのデータであるかを識別する手段に
関する。
コンピュータに関し、特に内蔵のＲＯＭ（リード・オン
リ・メモリ）またはＰ（プログラマブル）ＲＯＭに書き
込まれたデータがどのデータであるかを識別する手段に
関する。
【０００２】
【従来の技術】ＲＯＭを同一チップ上に内蔵するシング
ルチップマイクロコンピュータ（以下マイコンと記す）
において、ＲＯＭに書き込まれたデータがどのデータで
あるかを識別する為の識別コードであるＲＯＭコードの
格納方法として、図３に示すような方法があった。図３
において、この方法は、独立した空間にあるＲＯＭコー
ド格納専用のＲＯＭ３０１にＲＯＭコードを格納し、マ
イコンをＲＯＭコード確認用のモードに設定すると、ク
ロック３０３に同期してＲＯＭコードをシリアルに外部
出力３０５に出力する事ができた。
ルチップマイクロコンピュータ（以下マイコンと記す）
において、ＲＯＭに書き込まれたデータがどのデータで
あるかを識別する為の識別コードであるＲＯＭコードの
格納方法として、図３に示すような方法があった。図３
において、この方法は、独立した空間にあるＲＯＭコー
ド格納専用のＲＯＭ３０１にＲＯＭコードを格納し、マ
イコンをＲＯＭコード確認用のモードに設定すると、ク
ロック３０３に同期してＲＯＭコードをシリアルに外部
出力３０５に出力する事ができた。
【０００３】シリアル転送制御部３０２は、クロック３
０３，ＲＯＭコード出力要求信号３０４を受け、外部出
力３０５を出力する。
０３，ＲＯＭコード出力要求信号３０４を受け、外部出
力３０５を出力する。
【０００４】
【発明が解決しようとする課題】この従来のＲＯＭコー
ド確認の方式では、ＲＯＭコードを格納するために独立
した空間に記憶素子を有し、ＲＯＭコードを確認するた
めには、その独立した記憶素子を制御してＲＯＭコード
を出力させなければならない。そのために専用の回路部
分が必要であり、その分、回路の構成が複雑になり、そ
こに回路ミスや欠陥を作り込む可能性が大きくなるとい
う問題点があった。
ド確認の方式では、ＲＯＭコードを格納するために独立
した空間に記憶素子を有し、ＲＯＭコードを確認するた
めには、その独立した記憶素子を制御してＲＯＭコード
を出力させなければならない。そのために専用の回路部
分が必要であり、その分、回路の構成が複雑になり、そ
こに回路ミスや欠陥を作り込む可能性が大きくなるとい
う問題点があった。
【０００５】また、ＰＲＯＭを内蔵したマイコンのＰＲ
ＯＭ部分に、ユーザに代わってユーザの希望するプログ
ラムデータを書き込むというサービスを行う場合、ＲＯ
Ｍ内蔵品と同様にＰＲＯＭに書き込まれたデータがどの
データであるかを確認する必要が出てくる場合があり、
そのような場合には、従来の方法では対処できないとい
う問題点があった。
ＯＭ部分に、ユーザに代わってユーザの希望するプログ
ラムデータを書き込むというサービスを行う場合、ＲＯ
Ｍ内蔵品と同様にＰＲＯＭに書き込まれたデータがどの
データであるかを確認する必要が出てくる場合があり、
そのような場合には、従来の方法では対処できないとい
う問題点があった。
【０００６】本発明の目的は、前記問題点を解決し、回
路ミスや欠陥等が発生し難く、データの種類を確認し易
くしたシングルチップマイクロコンピュータを提供する
ことにある。
路ミスや欠陥等が発生し難く、データの種類を確認し易
くしたシングルチップマイクロコンピュータを提供する
ことにある。
【０００７】
【課題を解決するための手段】本発明の構成は、中央処
理ユニットとプログラムを格納する第一の記憶素子とを
同一半導体チップ上に有するシングルチップマイクロコ
ンピュータにおいて、前記プログラムに一義的に割り当
てられる識別コードを、前記プログラムとは異なる論理
空間に格納すべく、前記第一の記憶素子と連続した物理
空間に、前記第一の記憶素子と同一の構成で実現される
第二の記憶素子を設けた事を特徴とする。
理ユニットとプログラムを格納する第一の記憶素子とを
同一半導体チップ上に有するシングルチップマイクロコ
ンピュータにおいて、前記プログラムに一義的に割り当
てられる識別コードを、前記プログラムとは異なる論理
空間に格納すべく、前記第一の記憶素子と連続した物理
空間に、前記第一の記憶素子と同一の構成で実現される
第二の記憶素子を設けた事を特徴とする。
【０００８】
【実施例】図１は本発明の一実施例のシングルチップマ
イクロコンピュータのブロック図である。
イクロコンピュータのブロック図である。
【０００９】図１において、本実施例は、シングルチッ
プマイクロコンピュータ内のＲＯＭ（またはＰＲＯＭ）
１０１のアドレス空間に、ユーザが使用可能なアドレス
領域であるユーザ使用領域１０１−ａと、ユーザ使用領
域１０１−ａに格納されているプログラムデータがどの
データであるかを識別する為のＲＯＭコードが格納され
ているアドレス領域であるＲＯＭコード領域１０１−ｂ
との２つの領域がある。
プマイクロコンピュータ内のＲＯＭ（またはＰＲＯＭ）
１０１のアドレス空間に、ユーザが使用可能なアドレス
領域であるユーザ使用領域１０１−ａと、ユーザ使用領
域１０１−ａに格納されているプログラムデータがどの
データであるかを識別する為のＲＯＭコードが格納され
ているアドレス領域であるＲＯＭコード領域１０１−ｂ
との２つの領域がある。
【００１０】アドレスデコーダ１０２は、アドレス制御
部１０３の出力信号であるアドレス信号１０６によって
ＲＯＭ１０１の任意のアドレスを選択する。アドレス制
御部１０３は、アドレス制御信号１０４、ＲＯＭコード
出力要求信号１０５を入力信号とし、アドレスデコーダ
１０２にアドレス信号１０６を出力している。
部１０３の出力信号であるアドレス信号１０６によって
ＲＯＭ１０１の任意のアドレスを選択する。アドレス制
御部１０３は、アドレス制御信号１０４、ＲＯＭコード
出力要求信号１０５を入力信号とし、アドレスデコーダ
１０２にアドレス信号１０６を出力している。
【００１１】ＲＯＭコード出力要求信号１０５は、シン
グルチップマイクロコンピュータの外部から、ＲＯＭコ
ードを外部に出力するように命令が与えられると、アク
ティブな状態になる信号である。ＲＯＭコード出力要求
信号１０５がアクティブな状態になると、アドレス制御
部１０３は強制的にＲＯＭコード領域１０１−ｂの先頭
アドレスを指すアドレス信号を出力し、ＲＯＭ（または
ＰＲＯＭ）１０１の出力データは、ＲＯＭコード領域の
先頭アドレスに格納されているデータになる。ＲＯＭコ
ード出力要求信号１０５がノーアクティブの状態の時に
は、アドレス制御部１０３はユーザ使用領域１０１−ａ
内を選択するアドレス信号のみ出力する。
グルチップマイクロコンピュータの外部から、ＲＯＭコ
ードを外部に出力するように命令が与えられると、アク
ティブな状態になる信号である。ＲＯＭコード出力要求
信号１０５がアクティブな状態になると、アドレス制御
部１０３は強制的にＲＯＭコード領域１０１−ｂの先頭
アドレスを指すアドレス信号を出力し、ＲＯＭ（または
ＰＲＯＭ）１０１の出力データは、ＲＯＭコード領域の
先頭アドレスに格納されているデータになる。ＲＯＭコ
ード出力要求信号１０５がノーアクティブの状態の時に
は、アドレス制御部１０３はユーザ使用領域１０１−ａ
内を選択するアドレス信号のみ出力する。
【００１２】出力切り替え部１０７は、ＲＯＭ（または
ＰＲＯＭ）１０１の出力信号をインストラクションデコ
ーダ１０８と、外部出力１０９とのどちらに出力するか
を切り替え、ＲＯＭコード出力要求信号１０５がアクテ
ィブな状態になると強制的にＲＯＭ１０１の出力信号を
シングルチップマイクロコンピュータの外部に出力する
為の外部出力１０９に切り替える。
ＰＲＯＭ）１０１の出力信号をインストラクションデコ
ーダ１０８と、外部出力１０９とのどちらに出力するか
を切り替え、ＲＯＭコード出力要求信号１０５がアクテ
ィブな状態になると強制的にＲＯＭ１０１の出力信号を
シングルチップマイクロコンピュータの外部に出力する
為の外部出力１０９に切り替える。
【００１３】図１のＲＯＭ（またはＰＲＯＭ）１０１
が、図２のＲＯＭ（またはＰＲＯＭ）２０１のように、
３２Ｋバイト（以下Ｂと略す）のアドレス空間を持ち、
〔００００Ｈ〜７ＦＦＤＨ〕のアドレスがユーザ使用領
域１０１−ａであり、〔７ＦＦＥＨ〜７ＦＦＦＨ〕のア
ドレスがＲＯＭコード領域１０１−ｂであり、今ＲＯＭ
コードが〔１１ＦＦＨ〕である場合を例に説明する。
が、図２のＲＯＭ（またはＰＲＯＭ）２０１のように、
３２Ｋバイト（以下Ｂと略す）のアドレス空間を持ち、
〔００００Ｈ〜７ＦＦＤＨ〕のアドレスがユーザ使用領
域１０１−ａであり、〔７ＦＦＥＨ〜７ＦＦＦＨ〕のア
ドレスがＲＯＭコード領域１０１−ｂであり、今ＲＯＭ
コードが〔１１ＦＦＨ〕である場合を例に説明する。
【００１４】このようなＲＯＭ空間を持つシングルチッ
プマイクロコンピュータで、ＲＯＭコードを確認するた
めに、ＲＯＭコード出力するモードに設定すると、ＲＯ
Ｍコード出力信号がアクティブになり、アドレス制御部
の出力信号は、ＲＯＭコード領域の先頭アドレスである
〔７ＦＦＥＨ〕を指すアドレス信号を出力する。それと
同時に出力切り替え部１０９は、ＲＯＭの出力信号を外
部出力１０９に出力するように切り替わる。それ以降、
アドレス制御信号によってアドレスをインクリメントさ
せていくことによって、シングルチップマイクロコンピ
ュータの外部出力端子に順に〔１１ＦＦＨ〕というＲＯ
Ｍコードが出力されてくる。
プマイクロコンピュータで、ＲＯＭコードを確認するた
めに、ＲＯＭコード出力するモードに設定すると、ＲＯ
Ｍコード出力信号がアクティブになり、アドレス制御部
の出力信号は、ＲＯＭコード領域の先頭アドレスである
〔７ＦＦＥＨ〕を指すアドレス信号を出力する。それと
同時に出力切り替え部１０９は、ＲＯＭの出力信号を外
部出力１０９に出力するように切り替わる。それ以降、
アドレス制御信号によってアドレスをインクリメントさ
せていくことによって、シングルチップマイクロコンピ
ュータの外部出力端子に順に〔１１ＦＦＨ〕というＲＯ
Ｍコードが出力されてくる。
【００１５】本実施例のマイコンは、同一チップ上のＲ
ＯＭまたはＰＲＯＭに書き込んだプログラムデータがど
のデータを書き込んだものであるかを識別する為の識別
コードであるＲＯＭコードを、ＲＯＭまたはＰＲＯＭと
連続した物理空間に書き込んでいる。
ＯＭまたはＰＲＯＭに書き込んだプログラムデータがど
のデータを書き込んだものであるかを識別する為の識別
コードであるＲＯＭコードを、ＲＯＭまたはＰＲＯＭと
連続した物理空間に書き込んでいる。
【００１６】
【発明の効果】以上説明したように、本発明は、シング
リチップマイクロコンピュータのＲＯＭに書き込んだプ
ログラムがどのプログラムであるかを識別する為の識別
コードであるＲＯＭコードを、外部にはきだす機能を持
つため、半導体ウェハー状態のときだけでなく、チップ
を封入した後でも、ＲＯＭコードを確認する事ができ
る、特にパッケージにＲＯＭコードの表示のない場合
や、何らかの理由で捺印が消えた場合でも製品管理時
や、不良品解析時にＲＯＭコードを容易に確認する事が
可能であり、即座に、プログラムを識別できるという効
果がある。
リチップマイクロコンピュータのＲＯＭに書き込んだプ
ログラムがどのプログラムであるかを識別する為の識別
コードであるＲＯＭコードを、外部にはきだす機能を持
つため、半導体ウェハー状態のときだけでなく、チップ
を封入した後でも、ＲＯＭコードを確認する事ができ
る、特にパッケージにＲＯＭコードの表示のない場合
や、何らかの理由で捺印が消えた場合でも製品管理時
や、不良品解析時にＲＯＭコードを容易に確認する事が
可能であり、即座に、プログラムを識別できるという効
果がある。
【００１７】また、本発明は、ＲＯＭコードを、ユーザ
のプログラムを格納するＲＯＭ領域と連続した物理空間
に格納しているため、ＲＯＭコードを確認する為に追加
する回路は僅かでよいという効果もある。
のプログラムを格納するＲＯＭ領域と連続した物理空間
に格納しているため、ＲＯＭコードを確認する為に追加
する回路は僅かでよいという効果もある。
【００１８】さらに、本発明は、マスクＲＯＭの代わり
にＰＲＯＭが内蔵されているシングルチップマイクロコ
ンピュータにおいては、特にユーザに代わってＰＲＯＭ
にプログラムを書き込むというサービスを行う場合に、
ユーザの使用するＰＲＯＭと連続した物理空間にＲＯＭ
コードを書き込む事によって、マスクＲＯＭと同様に製
品管理や、不良解析に役立てる事ができるという効果が
ある。
にＰＲＯＭが内蔵されているシングルチップマイクロコ
ンピュータにおいては、特にユーザに代わってＰＲＯＭ
にプログラムを書き込むというサービスを行う場合に、
ユーザの使用するＰＲＯＭと連続した物理空間にＲＯＭ
コードを書き込む事によって、マスクＲＯＭと同様に製
品管理や、不良解析に役立てる事ができるという効果が
ある。
【図１】本発明の一実施例のシングルチップマイクロコ
ンピュータを示すブロック図である。
ンピュータを示すブロック図である。
【図２】図１のＲＯＭの容量やデータ等を仮定したとき
のブロック図である。
のブロック図である。
【図３】従来のＲＯＭコードの格納を示すブロック図で
ある。
ある。
１０１ ＲＯＭ（またはＰＲＯＭ） １０１−ａ ユーザ使用領域 １０１−ｂ ＲＯＭコード領域 １０２ アドレスデコーダ １０３ アドレス制御部 １０４ アドレス制御信号 １０５，３０４ ＲＯＭコード出力要求信号 １０６ アドレス信号 １０７ 出力切り替え部 １０８ インストラクションデコーダ １０９，３０５ 外部出力 ２０１ ＲＯＭの具体例 ３０１ ＲＯＭコード格納用ＲＯＭ ３０２ シリアル転送制御部 ３０３ クロック信号
Claims (1)
- 【請求項１】 中央処理ユニットとプログラムを格納す
る第一の記憶素子とを同一半導体チップ上に有するシン
グルチップマイクロコンピュータにおいて、前記プログ
ラムに一義的に割り当てられる識別コードを、前記プロ
グラムとは異なる論理空間に格納すべく、前記第一の記
憶素子と連続した物理空間に、前記第一の記憶素子と同
一の構成で実現される第二の記憶素子を設けた事を特徴
とするシングルチップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235811A JPH0573404A (ja) | 1991-09-17 | 1991-09-17 | シングルチツプマイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235811A JPH0573404A (ja) | 1991-09-17 | 1991-09-17 | シングルチツプマイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0573404A true JPH0573404A (ja) | 1993-03-26 |
Family
ID=16991608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3235811A Pending JPH0573404A (ja) | 1991-09-17 | 1991-09-17 | シングルチツプマイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0573404A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113450627A (zh) * | 2021-06-25 | 2021-09-28 | 上海商汤临港智能科技有限公司 | 实验项目运行方法及装置、电子设备和存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59180899A (ja) * | 1983-03-30 | 1984-10-15 | Omron Tateisi Electronics Co | Ｐ−ｒｏｍ誤插入判定方法 |
| JPS6188359A (ja) * | 1984-10-08 | 1986-05-06 | Nec Corp | ワンチツプマイクロコンピユ−タ |
-
1991
- 1991-09-17 JP JP3235811A patent/JPH0573404A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59180899A (ja) * | 1983-03-30 | 1984-10-15 | Omron Tateisi Electronics Co | Ｐ−ｒｏｍ誤插入判定方法 |
| JPS6188359A (ja) * | 1984-10-08 | 1986-05-06 | Nec Corp | ワンチツプマイクロコンピユ−タ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113450627A (zh) * | 2021-06-25 | 2021-09-28 | 上海商汤临港智能科技有限公司 | 实验项目运行方法及装置、电子设备和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0573404A (ja) | シングルチツプマイクロコンピユータ | |
| JP3244031B2 (ja) | 半導体記憶装置 | |
| JPH01290040A (ja) | ディジタル信号切換回路 | |
| JPH05166391A (ja) | メモリ装置 | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| JPH10293700A (ja) | 論理素子確認方法および論理素子確認機能を有する電子装置 | |
| JPH0652010A (ja) | テスト回路 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| US20080091889A1 (en) | Memory control apparatus | |
| JPH03191450A (ja) | メモリーカードの不良チップ代替え回路 | |
| JPH09274611A (ja) | マイクロコンピュータ | |
| JPH04333145A (ja) | モード切替回路 | |
| JPH1039958A (ja) | リセット装置 | |
| JPH05233470A (ja) | アドレス変換装置 | |
| JPH0636594A (ja) | 半導体記憶装置 | |
| JP2000057060A (ja) | 記憶装置 | |
| JPH05128893A (ja) | 半導体集積回路 | |
| JPH04137135A (ja) | プログラムメモリ制御回路 | |
| JPS61192099A (ja) | 半導体記憶装置 | |
| JPH0414374B2 (ja) | ||
| JPH01283635A (ja) | バッファ制御回路 | |
| JPH05282891A (ja) | 読出し専用メモリ | |
| JPH01320699A (ja) | マスクｒｏｍ記憶変更回路 | |
| JPS63288345A (ja) | 数値制御装置 | |
| JP2001060127A (ja) | コンピュータシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971216 |