JPH0397198A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0397198A JPH0397198A JP1235223A JP23522389A JPH0397198A JP H0397198 A JPH0397198 A JP H0397198A JP 1235223 A JP1235223 A JP 1235223A JP 23522389 A JP23522389 A JP 23522389A JP H0397198 A JPH0397198 A JP H0397198A
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- semiconductor integrated
- integrated circuit
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101000610551 Homo sapiens Prominin-1 Proteins 0.000 description 1
- 102100040120 Prominin-1 Human genes 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、Ｐ ＲＯＭ （Ｐｒｏｇｒａｎｎａｂｌｅ
Ｒｅａｄ ＯｎｌｙＭｅｌｏｒｙ ）内蔵の半導体集積
回路に関するものである． 従来の技術 従来、この種のＰＲＯＭ内蔵の半導体集積回路において
、ＰＲＯＭのアドレスを指定する回路は、第４図に示す
ような構成であった．第４図において、１はＰＲＯＭで
あるｏ ａ Ｏ Ｈ ａ ｌ”’− ａ，はＰＲＯＭ１
のアドレス入力信号で、ａ０が最下位ビット（ＬＳＢ）
、ａ．が最上位ビット（ＭＳＢ）である． また、ＦＲＯＭ内蔵のマイコンにおいて、ＰＲＯＭＩの
アドレスを指定する回路は、第５図に示すような構成で
あった．第５図において、２はマイコンチップのプログ
ラムカウンタ、３はプログラムカウンタ２の第１のイン
クリメント信号入力端子である。ｎｏ ，ｎ．〜ｎ，は
、グログラムカウンタ２のアドレス出力信号で、ｎ０が
最下位ビット（ＬＳＢ）、ｎ．が最上位ビット（ＭＳＢ
）である。４はアドレス入力信号ａ０〜ａ．とプログラ
ムカウンタ２のアドレス出力信号ｎ０〜ｎ．とを切り換
えるスイッチ群である． 第４図のように、ＰＲＯＭ内蔵の半導体集積回路におい
て、従来のＰＲＯＭＩのアドレス指定は、直接、半導体
集積回路の外部からのアドレス入力信号ａ０〜ａ．によ
りなされていた。またＰＲＯＭ内蔵のマイコンにおいて
も、第５図のように、半揮体集積回路に内蔵したＦＲＯ
Ｍ１を半導体集積回路の外部からアドレス指定するとき
は、スイヅチ群４の切換によって、半導体集積回路の外
部から直接なされていた． 発明が解決しようとする課題 このような従来の構成では、半導体集積回路に内蔵した
ＰＲＯＭをアドレス指定する半導体集積回路外部端子が
、上記内蔵ＰＲＯＭ容量に応じて必要となり、上記外部
端子数がアドレス数だけ必要であった．またＰＲＯＭ内
蔵マイコンにおいては、外部端子数の少ないマイコンに
ＰＲＯＭ内蔵のＯＴ Ｐ （ Ｏｎｅ Ｔｉ！Ｉｅ Ｐ
ｒｏｇｒａｌｎａｂｌｅ ） マイコンと製作すること
ができなかった．それに加えて内蔵ＰＲＯＭのアドレス
入力信号をスイッチ群で切換える回路が必要で、回路構
成が複雑であった．本発明は、このような従来の課題を
解決するもので、アドレス指定のための半導体集積回路
の外部端子は１端子のみですみ、またＰＲＯＭ内蔵マイ
コンにおいては、端子数の少ないマイコンにおいても、
ＰＲＯＭ内蔵のＯＴＰマイコンの製作を可能にし、内蔵
ＰＲＯＭのアドレス指定入力信号をスイッチ群で切換え
る必要がなく、回路構戒が簡単な半導体集積回路を提供
することを目的とするものである． さらに、本発明は上記構成において、新たに生戒するこ
とを必要とした第１のクロック信号を従来の構成のアド
レス入力信号ａ０を用いて生成することができる半導体
集積回路を提供することを目的とするものである． 課題を解決するための手段 上記課題を解決するために本発明は、第１のクロック信
号をカウントし、カウント出力を内蔵ＰＲＯＭのアドレ
ス信号として用いるカウンタを内蔵したものである． さらに、本発明は、第１のクロック信号とマイコン内部
で生戒されるプログラムカウンタの第１のインクリメン
ト信号とをＯＲ回路に入力し、その出力をプログラムカ
ウンタに第２のインクリメント信号として入力する回路
構成としたものである。
Ｒｅａｄ ＯｎｌｙＭｅｌｏｒｙ ）内蔵の半導体集積
回路に関するものである． 従来の技術 従来、この種のＰＲＯＭ内蔵の半導体集積回路において
、ＰＲＯＭのアドレスを指定する回路は、第４図に示す
ような構成であった．第４図において、１はＰＲＯＭで
あるｏ ａ Ｏ Ｈ ａ ｌ”’− ａ，はＰＲＯＭ１
のアドレス入力信号で、ａ０が最下位ビット（ＬＳＢ）
、ａ．が最上位ビット（ＭＳＢ）である． また、ＦＲＯＭ内蔵のマイコンにおいて、ＰＲＯＭＩの
アドレスを指定する回路は、第５図に示すような構成で
あった．第５図において、２はマイコンチップのプログ
ラムカウンタ、３はプログラムカウンタ２の第１のイン
クリメント信号入力端子である。ｎｏ ，ｎ．〜ｎ，は
、グログラムカウンタ２のアドレス出力信号で、ｎ０が
最下位ビット（ＬＳＢ）、ｎ．が最上位ビット（ＭＳＢ
）である。４はアドレス入力信号ａ０〜ａ．とプログラ
ムカウンタ２のアドレス出力信号ｎ０〜ｎ．とを切り換
えるスイッチ群である． 第４図のように、ＰＲＯＭ内蔵の半導体集積回路におい
て、従来のＰＲＯＭＩのアドレス指定は、直接、半導体
集積回路の外部からのアドレス入力信号ａ０〜ａ．によ
りなされていた。またＰＲＯＭ内蔵のマイコンにおいて
も、第５図のように、半揮体集積回路に内蔵したＦＲＯ
Ｍ１を半導体集積回路の外部からアドレス指定するとき
は、スイヅチ群４の切換によって、半導体集積回路の外
部から直接なされていた． 発明が解決しようとする課題 このような従来の構成では、半導体集積回路に内蔵した
ＰＲＯＭをアドレス指定する半導体集積回路外部端子が
、上記内蔵ＰＲＯＭ容量に応じて必要となり、上記外部
端子数がアドレス数だけ必要であった．またＰＲＯＭ内
蔵マイコンにおいては、外部端子数の少ないマイコンに
ＰＲＯＭ内蔵のＯＴ Ｐ （ Ｏｎｅ Ｔｉ！Ｉｅ Ｐ
ｒｏｇｒａｌｎａｂｌｅ ） マイコンと製作すること
ができなかった．それに加えて内蔵ＰＲＯＭのアドレス
入力信号をスイッチ群で切換える回路が必要で、回路構
成が複雑であった．本発明は、このような従来の課題を
解決するもので、アドレス指定のための半導体集積回路
の外部端子は１端子のみですみ、またＰＲＯＭ内蔵マイ
コンにおいては、端子数の少ないマイコンにおいても、
ＰＲＯＭ内蔵のＯＴＰマイコンの製作を可能にし、内蔵
ＰＲＯＭのアドレス指定入力信号をスイッチ群で切換え
る必要がなく、回路構戒が簡単な半導体集積回路を提供
することを目的とするものである． さらに、本発明は上記構成において、新たに生戒するこ
とを必要とした第１のクロック信号を従来の構成のアド
レス入力信号ａ０を用いて生成することができる半導体
集積回路を提供することを目的とするものである． 課題を解決するための手段 上記課題を解決するために本発明は、第１のクロック信
号をカウントし、カウント出力を内蔵ＰＲＯＭのアドレ
ス信号として用いるカウンタを内蔵したものである． さらに、本発明は、第１のクロック信号とマイコン内部
で生戒されるプログラムカウンタの第１のインクリメン
ト信号とをＯＲ回路に入力し、その出力をプログラムカ
ウンタに第２のインクリメント信号として入力する回路
構成としたものである。
さらに、本発明は、第１のクロック信号生成に、従来の
最下位ビットアドレス信号ａ０を第２のクロック信号と
して入力する周波数２倍化回路を用い、この周波数２倍
化回路の出力を第１のクロック信号としてカウンタに入
力し、このカウント出力を内蔵ＰＲＯＭのアドレス信号
として用いるものである． 作用 上記構成により、第１のクロック信号が入力されると、
カウンタは１づつカウントし、アドレス信号はＯ番地か
ら順次１づつ加算されて番地指定が行われるので、内蔵
ＦＲＯＭのアドレス指定する外部端子の削減が図れる． また、第１のクロック信号とマイコン内部で生或される
第１のプログラムカウンタインクリメント信号がＯＲ回
路を通して入力され、このＯＲ回路出力を第２のインク
リメント信号として用いるので、外部端子数の少ないＯ
ＴＰマイコンの製作を可能にし、しかも簡単な回路構成
で実現できる。
最下位ビットアドレス信号ａ０を第２のクロック信号と
して入力する周波数２倍化回路を用い、この周波数２倍
化回路の出力を第１のクロック信号としてカウンタに入
力し、このカウント出力を内蔵ＰＲＯＭのアドレス信号
として用いるものである． 作用 上記構成により、第１のクロック信号が入力されると、
カウンタは１づつカウントし、アドレス信号はＯ番地か
ら順次１づつ加算されて番地指定が行われるので、内蔵
ＦＲＯＭのアドレス指定する外部端子の削減が図れる． また、第１のクロック信号とマイコン内部で生或される
第１のプログラムカウンタインクリメント信号がＯＲ回
路を通して入力され、このＯＲ回路出力を第２のインク
リメント信号として用いるので、外部端子数の少ないＯ
ＴＰマイコンの製作を可能にし、しかも簡単な回路構成
で実現できる。
また、従来のカウンタのアドレス入力信号の最下位ビッ
トアドレス信号を用い、この周波数を２倍にし、これを
上記第１のクロック信号として用いるので、従来の信号
を用いて上記２つの構成の半導体集積回路を容易に実現
できる． 実施例 以下本発明の一実施例を図面に基づいて説明する． 第１図は本発明の第１の実施例の半導体集積回路のブロ
ック構成図である．第１図において、１１はＰＲＯＭ、
１２はリセット付カウンタである．１３はリセット付カ
ウンタ１２への第１のクロツク信号入力端子、１４はリ
セット付カウンタ１２へのリセット信号入力端子である
。ａｏ ，ａ．〜ａ．はりセット付カウンタ１２の出力
信号で、ａ６が最下位ビヅト（ＬＳＢ） 、ａ，が最上
位ビット（ＭＳＢ）を示し、ＰＲＯＭ１１のアドレス信
号となる．上記構成において、リセット信号が入力され
ると、アドレス信号ａｏ ，ａ，〜ａ．は０にクリアさ
れ、０番地を示す．リセット信号の解除後、第１のクロ
ック信号が入力されると、リセット付カウンタ１２は１
づつカウントし、アドレス信号ａｏ，ａ．〜ａ，は０番
地から順次１づつ加算されて（２”’−１＞番地までを
指定する．半導体集積回路外部端子としては、アドレス
指定のための第１のクロック入力端子１３の１端子で済
む．第２図は、本発明の第２の実施例のブロック構或図
である．第２図において、１１はＰＲＯＭ、１５はマイ
コンチップのプログラムカウンタ、１６はマイコン内部
で生成されるプログラムカウンタ１５への第１のインク
リメント信号入力端子である．１７はＯＲ回路で、第１
のクロック信号入力端子１３と第１のインクリメント信
号入力端子１６が接続されて、プログラムカウンタ１５
への第２のインクリメント信号入力端を構成する。ｎ．
，ｎ．〜ｎ１はプログラムカウンタ１５のアドレス出力
信号で、ｎ０が最下位ビット（ＬＳＢ） 、ｎ．が最上
位ビット（ＭＳＢ＞を示し、ＰＲＯＭ１１のアドレス信
号となる． 上記構成においては、マイコンにＯＲ回路１７が追加さ
れて、マイコン内部で生成されるプログラムカウンタ１
５への第１のインクリメント信号と第１のクロック信号
が入力され、その出力がプログラムカウンタ１５への第
２のインクリメント信号として用いられる構成になって
おり、第１の実施例のリセット付カウンタにマイコンの
プログラムカウンタ１５を利用したものである． 第３図は本発明の第３の実施例によるブロック構成図で
ある．１１はＰＲＯＭ、１２はリセット付カウンタ、１
３は第１のクロック信号入力端子、１４はリセット信号
入力端子である．１８は周波数２倍化回路で、入力側は
第２のクロック信号入力端子１ｐに接続され、出力側は
第１のクロック信号入力端子１３に接続されている。
トアドレス信号を用い、この周波数を２倍にし、これを
上記第１のクロック信号として用いるので、従来の信号
を用いて上記２つの構成の半導体集積回路を容易に実現
できる． 実施例 以下本発明の一実施例を図面に基づいて説明する． 第１図は本発明の第１の実施例の半導体集積回路のブロ
ック構成図である．第１図において、１１はＰＲＯＭ、
１２はリセット付カウンタである．１３はリセット付カ
ウンタ１２への第１のクロツク信号入力端子、１４はリ
セット付カウンタ１２へのリセット信号入力端子である
。ａｏ ，ａ．〜ａ．はりセット付カウンタ１２の出力
信号で、ａ６が最下位ビヅト（ＬＳＢ） 、ａ，が最上
位ビット（ＭＳＢ）を示し、ＰＲＯＭ１１のアドレス信
号となる．上記構成において、リセット信号が入力され
ると、アドレス信号ａｏ ，ａ，〜ａ．は０にクリアさ
れ、０番地を示す．リセット信号の解除後、第１のクロ
ック信号が入力されると、リセット付カウンタ１２は１
づつカウントし、アドレス信号ａｏ，ａ．〜ａ，は０番
地から順次１づつ加算されて（２”’−１＞番地までを
指定する．半導体集積回路外部端子としては、アドレス
指定のための第１のクロック入力端子１３の１端子で済
む．第２図は、本発明の第２の実施例のブロック構或図
である．第２図において、１１はＰＲＯＭ、１５はマイ
コンチップのプログラムカウンタ、１６はマイコン内部
で生成されるプログラムカウンタ１５への第１のインク
リメント信号入力端子である．１７はＯＲ回路で、第１
のクロック信号入力端子１３と第１のインクリメント信
号入力端子１６が接続されて、プログラムカウンタ１５
への第２のインクリメント信号入力端を構成する。ｎ．
，ｎ．〜ｎ１はプログラムカウンタ１５のアドレス出力
信号で、ｎ０が最下位ビット（ＬＳＢ） 、ｎ．が最上
位ビット（ＭＳＢ＞を示し、ＰＲＯＭ１１のアドレス信
号となる． 上記構成においては、マイコンにＯＲ回路１７が追加さ
れて、マイコン内部で生成されるプログラムカウンタ１
５への第１のインクリメント信号と第１のクロック信号
が入力され、その出力がプログラムカウンタ１５への第
２のインクリメント信号として用いられる構成になって
おり、第１の実施例のリセット付カウンタにマイコンの
プログラムカウンタ１５を利用したものである． 第３図は本発明の第３の実施例によるブロック構成図で
ある．１１はＰＲＯＭ、１２はリセット付カウンタ、１
３は第１のクロック信号入力端子、１４はリセット信号
入力端子である．１８は周波数２倍化回路で、入力側は
第２のクロック信号入力端子１ｐに接続され、出力側は
第１のクロック信号入力端子１３に接続されている。
本実施例の周波数２倍化回路は、第１および第２の実施
例の第１のクロック信号を生成する回路で、入力される
第２のクロック信号に、最下位ビットアドレス信号ａ０
を用いて、周波数を２倍にし、それを第１のクロヅク信
号として用いる．従来の信号を用いて第１および第２の
実施例を実現する回路である． 発明の効果 以上本発明によれば、内蔵ＰＲＯＭをアドレス指定する
半導体集積回路外部端子を大幅に削減することができる
． また、外部端子数の少ないマイコンのＯＴＰマイコンの
実現を、簡単な回路構成で実現させる．さらに、上記構
戒の半導体集積回路を、従来の信号を用いて容易に実現
できる． このように、ビン端子数の少ないマイコンを作製する上
できわめて有利である。
例の第１のクロック信号を生成する回路で、入力される
第２のクロック信号に、最下位ビットアドレス信号ａ０
を用いて、周波数を２倍にし、それを第１のクロヅク信
号として用いる．従来の信号を用いて第１および第２の
実施例を実現する回路である． 発明の効果 以上本発明によれば、内蔵ＰＲＯＭをアドレス指定する
半導体集積回路外部端子を大幅に削減することができる
． また、外部端子数の少ないマイコンのＯＴＰマイコンの
実現を、簡単な回路構成で実現させる．さらに、上記構
戒の半導体集積回路を、従来の信号を用いて容易に実現
できる． このように、ビン端子数の少ないマイコンを作製する上
できわめて有利である。
第１図は本発明の第１の実施例のブロック楕或図、第２
図は本発明の第２の実施例のブロック構成図、第３図は
本発明の第３の実施例のブロック構成図、第４図および
第５図は従来のブロック構成図である． １１・・・ＰＲＯＭ、１２・・・リセット付カウンタ、
１３・・・第１のクロック信号入力端子、１４・・・リ
セット信号入力端子、１５・・・プログラムカウンタ、
１６・・・第１のインクリメント信号入力端子、１７・
・・ＯＲ回路、１８・・・周波数２倍化回路、１９・・
・第２のクロヅク信号入力端子．
図は本発明の第２の実施例のブロック構成図、第３図は
本発明の第３の実施例のブロック構成図、第４図および
第５図は従来のブロック構成図である． １１・・・ＰＲＯＭ、１２・・・リセット付カウンタ、
１３・・・第１のクロック信号入力端子、１４・・・リ
セット信号入力端子、１５・・・プログラムカウンタ、
１６・・・第１のインクリメント信号入力端子、１７・
・・ＯＲ回路、１８・・・周波数２倍化回路、１９・・
・第２のクロヅク信号入力端子．
Claims (1)
- 【特許請求の範囲】 １、プログラマブルＲＯＭ内蔵の半導体集積回路であっ
て、第１のクロック信号が入力され、この第１のクロッ
ク信号をカウントし、上記カウント出力を上記プログラ
マブルＲＯＭのアドレス信号とするカウンタを備えた半
導体集積回路。 ２、プログラマブルＲＯＭ内蔵のマイコンを有する半導
体集積回路であつて、上記第１のクロック信号とマイコ
ン内部で生成される第１のインクリメント信号が入力さ
れるＯＲ回路と、このＯＲ回路出力が第２のインクリメ
ント信号として入力され、カウント出力を上記プログラ
マブルＲＯＭのアドレス信号とするプログラムカウンタ
を備えた半導体集積回路。 ３、プログラマブルＲＯＭ内蔵の半導体集積回路であっ
て、第２のクロック信号の周波数を２倍にした信号を第
１のクロック信号として出力する周波数２倍化回路と、
上記第１のクロック信号が入力され、この第１のクロッ
ク信号をカウントし、上記カウント出力を上記プログラ
マブルＲＯＭのアドレス信号とするカウンタを備えた半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23522389A JP2638646B2 (ja) | 1989-09-11 | 1989-09-11 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23522389A JP2638646B2 (ja) | 1989-09-11 | 1989-09-11 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0397198A true JPH0397198A (ja) | 1991-04-23 |
| JP2638646B2 JP2638646B2 (ja) | 1997-08-06 |
Family
ID=16982907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23522389A Expired - Lifetime JP2638646B2 (ja) | 1989-09-11 | 1989-09-11 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638646B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520474A (ja) * | 1991-06-27 | 1993-01-29 | Nec Ic Microcomput Syst Ltd | １チツプマイクロコンピユータ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57179980A (en) * | 1981-04-27 | 1982-11-05 | Hitachi Ltd | Rom control system |
| JPS57179981A (en) * | 1981-04-27 | 1982-11-05 | Hitachi Ltd | Rom control system |
| JPS63887A (ja) * | 1986-06-19 | 1988-01-05 | Hitachi Maxell Ltd | メモリカ−トリツジ |
-
1989
- 1989-09-11 JP JP23522389A patent/JP2638646B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57179980A (en) * | 1981-04-27 | 1982-11-05 | Hitachi Ltd | Rom control system |
| JPS57179981A (en) * | 1981-04-27 | 1982-11-05 | Hitachi Ltd | Rom control system |
| JPS63887A (ja) * | 1986-06-19 | 1988-01-05 | Hitachi Maxell Ltd | メモリカ−トリツジ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520474A (ja) * | 1991-06-27 | 1993-01-29 | Nec Ic Microcomput Syst Ltd | １チツプマイクロコンピユータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2638646B2 (ja) | 1997-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4998276A (en) | Dial signal generator for generating dial pulse signal and dual tone multi-frequency signal | |
| JPH0397198A (ja) | 半導体集積回路 | |
| JP3486718B2 (ja) | シングルチップマイクロコンピュータ | |
| JPS5892054A (ja) | プログラマブル・チツプ・イネ−ブル回路 | |
| JPS62115857A (ja) | 半導体集積回路装置 | |
| JP2643316B2 (ja) | カウンタ及びその構成方法 | |
| JPS58201352A (ja) | 集積回路装置 | |
| JPH0338784A (ja) | パターンジェネレータ | |
| JPS6018005A (ja) | デイジタル発振回路 | |
| KR940008696Y1 (ko) | 전자 악기의 휘일 인터페이스 회로 | |
| JPS59161761A (ja) | デ−タ処理装置における状態設定回路 | |
| JPH03201287A (ja) | 遅延量制御可能な半導体集積回路 | |
| JPS634701A (ja) | 発振回路用集積回路 | |
| JPH01599A (ja) | 音程発生回路 | |
| JPS62104152A (ja) | 半導体装置 | |
| JPH0331015B2 (ja) | ||
| JPH02188836A (ja) | マイクロコンピュータのテストモード設定回路 | |
| JPH05258554A (ja) | 半導体装置 | |
| JPS5927937B2 (ja) | 情報処理回路 | |
| JPH02209010A (ja) | タイミングパルス生成回路 | |
| JPS60118769U (ja) | スペクトラムアナライザ | |
| JPS58196586A (ja) | 電子式数字表示装置 | |
| JPS628233A (ja) | 割込制御回路 | |
| JPS60100228A (ja) | マイクロコンピユ−タの命令フエツチ方式 | |
| JPH05122198A (ja) | ヒステリシス付き誤り率警報回路 |