JP2638646B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2638646B2 JP2638646B2 JP23522389A JP23522389A JP2638646B2 JP 2638646 B2 JP2638646 B2 JP 2638646B2 JP 23522389 A JP23522389 A JP 23522389A JP 23522389 A JP23522389 A JP 23522389A JP 2638646 B2 JP2638646 B2 JP 2638646B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- address
- prom
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Read Only Memory (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、PROM（Programmable Read Only Memory）
内蔵の半導体集積回路に関するものである。
内蔵の半導体集積回路に関するものである。
従来の技術 第２図は、半導体集積回路に内蔵されたPROM1にデー
タを書き込む際の状態を示している。
タを書き込む際の状態を示している。
PROM1にデータＤを書き込むためには、半導体集積回
路とは別にPROMライター20を用意し、このPROMライター
20から前記のPROM1へ、書き込みアドレスと書き込むべ
きデータＤとを供給する。必要なデータの書き込みが完
了するとPROMライター20は半導体集積回路から取り外さ
れて、半導体集積回路が使用される。
路とは別にPROMライター20を用意し、このPROMライター
20から前記のPROM1へ、書き込みアドレスと書き込むべ
きデータＤとを供給する。必要なデータの書き込みが完
了するとPROMライター20は半導体集積回路から取り外さ
れて、半導体集積回路が使用される。
具体的には、PROMライター20のアドレス出力a0,a1,
〜,anがPROM1のアドレス入力a0,a1,〜,anに接続され、P
ROM1のデータ入力にはPRMOライター20から書き込むべき
データＤが供給される。
〜,anがPROM1のアドレス入力a0,a1,〜,anに接続され、P
ROM1のデータ入力にはPRMOライター20から書き込むべき
データＤが供給される。
一つのアドレスについてのデータの書き込みが完了す
ると、PROMライター20はアドレス出力a0,a1,〜,anで表
されるアドレスをインクリメントし、データを前記イン
クリメントされたアドレスの内容に変更して書き込みが
行われる。このようにして、外部のPROMライター20から
繰り返しインクリメントして指定されるアドレスに、次
々にPROMライター20から供給されたデータが書き込まれ
ていく。
ると、PROMライター20はアドレス出力a0,a1,〜,anで表
されるアドレスをインクリメントし、データを前記イン
クリメントされたアドレスの内容に変更して書き込みが
行われる。このようにして、外部のPROMライター20から
繰り返しインクリメントして指定されるアドレスに、次
々にPROMライター20から供給されたデータが書き込まれ
ていく。
ここで、アドレス入力信号はa0が最下位ビット（LS
B）、anが最上位ビット（MSB）である。
B）、anが最上位ビット（MSB）である。
また、PROM内蔵のマイコンにおいては、第３図に示す
ようにして書き込みが行われる。第３図において、２は
マイコンチップのプログラムカウンタ、３はプログラム
カウンタ２の第１のインクリメント信号入力端子であ
る。n0,n1,〜,nnは、プログラムカウンタ２のアドレス
出力信号で、n0が最下位ビット（LSB）、nnが最上位ビ
ット（MSB）である。４はアドレス入力信号a0〜anとプ
ログラムカウンタ２のアドレス出力信号n0〜nnとを切り
換えるスイッチ群である。
ようにして書き込みが行われる。第３図において、２は
マイコンチップのプログラムカウンタ、３はプログラム
カウンタ２の第１のインクリメント信号入力端子であ
る。n0,n1,〜,nnは、プログラムカウンタ２のアドレス
出力信号で、n0が最下位ビット（LSB）、nnが最上位ビ
ット（MSB）である。４はアドレス入力信号a0〜anとプ
ログラムカウンタ２のアドレス出力信号n0〜nnとを切り
換えるスイッチ群である。
このPROM内蔵のマイコンの場合には、スイッチ群４の
切り換えによって前記PROMライター20のアドレス出力
a0,a1,〜,anから書き込みアドレスを指定して行われて
いる。
切り換えによって前記PROMライター20のアドレス出力
a0,a1,〜,anから書き込みアドレスを指定して行われて
いる。
発明が解決しようとする課題 このような従来の構成では、半導体集積回路に内蔵し
たPROMをアドレス指定する半導体集積回路外部端子が、
上記内蔵PROM容量に応じて必要となり、上記外部端子数
がアドレス数だけ必要である。
たPROMをアドレス指定する半導体集積回路外部端子が、
上記内蔵PROM容量に応じて必要となり、上記外部端子数
がアドレス数だけ必要である。
また、PROM内蔵マイコンにおいては、外部端子数の少
ないマイコンではPROM内蔵のOTP（One Time Programmab
le）マイコンを製作することができなかった。それに加
えて内蔵PROMのアドレス入力信号をスイッチ群で切り換
える回路が必要で、回路構成が複雑である。
ないマイコンではPROM内蔵のOTP（One Time Programmab
le）マイコンを製作することができなかった。それに加
えて内蔵PROMのアドレス入力信号をスイッチ群で切り換
える回路が必要で、回路構成が複雑である。
本発明は、このような従来の課題を解決するもので、
アドレス指定のための半導体集積回路の外部端子は１端
子のみですみ、またPROM内蔵マイコンにおいては、端子
数の少ないマイコンにおいても、PROM内蔵のOTPマイコ
ンの製作を可能にし、内蔵PROMのアドレス指定入力信号
をスイッチ群で切り換える必要がなく、回路構成が簡単
な半導体集積回路を提供することを目的とする。
アドレス指定のための半導体集積回路の外部端子は１端
子のみですみ、またPROM内蔵マイコンにおいては、端子
数の少ないマイコンにおいても、PROM内蔵のOTPマイコ
ンの製作を可能にし、内蔵PROMのアドレス指定入力信号
をスイッチ群で切り換える必要がなく、回路構成が簡単
な半導体集積回路を提供することを目的とする。
課題を解決するための手段 本発明の半導体集積回路は、プログラマブルROM内蔵
の半導体集積回路であって、繰り返しインクリメントさ
れ書き込みアドレスを指定する外部アドレス信号の最下
位ビットを外部から受け入れてこの入力信号の周波数を
２倍にして出力する周波数２倍化回路と、周波数２倍化
回路の出力信号をカウントするカウンタとを設け、上記
カウンタのカウント出力を上記プログラマブルROMのア
ドレス信号としたことを特徴とする。
の半導体集積回路であって、繰り返しインクリメントさ
れ書き込みアドレスを指定する外部アドレス信号の最下
位ビットを外部から受け入れてこの入力信号の周波数を
２倍にして出力する周波数２倍化回路と、周波数２倍化
回路の出力信号をカウントするカウンタとを設け、上記
カウンタのカウント出力を上記プログラマブルROMのア
ドレス信号としたことを特徴とする。
作用 上記構成により、従来のカウンタのアドレス入力信号
の最下位ビットアドレス信号を用い、この周波数を２倍
にし、これを半導体集積回路の内部でのクロック信号と
して用いる。
の最下位ビットアドレス信号を用い、この周波数を２倍
にし、これを半導体集積回路の内部でのクロック信号と
して用いる。
実施例 以下、本発明の一実施例を第１図に基づいて説明す
る。
る。
第１図は本発明の半導体集積回路に内蔵されたPROM1
に半導体集積回路の外部からのデータを書き込む際の状
態を示している。
に半導体集積回路の外部からのデータを書き込む際の状
態を示している。
この半導体集積回路には、PROM1の他にリセット付カ
ウンタ12と周波数２倍化回路18などが内蔵されている。
13はリセット付カウンタ12への第１のクロック信号入力
端子、14はリセット付カウンタ12へのリセット信号入力
端子である。PROMライター20は従来の一般的なもので、
この半導体集積回路の外部に設けられている。
ウンタ12と周波数２倍化回路18などが内蔵されている。
13はリセット付カウンタ12への第１のクロック信号入力
端子、14はリセット付カウンタ12へのリセット信号入力
端子である。PROMライター20は従来の一般的なもので、
この半導体集積回路の外部に設けられている。
PROM1へのデータの書き込みに際しは、周波数２倍化
回路18の入力に接続された外部接続端子19に、PRMOライ
ター20の最下位ビットアドレス信号a0が供給されてい
る。
回路18の入力に接続された外部接続端子19に、PRMOライ
ター20の最下位ビットアドレス信号a0が供給されてい
る。
具体的には、PROMライター20の前記アドレス信号が４
ビットの場合、このアドレス信号は繰り返しインクリメ
ントされ（0000）→（0001）→（0010）→（0011）→…
……と変化します。最下位のビットa0は０→１→０→１
………と変化して、必要とする半分の周波数のクロック
しか得られませんが、この実施例では、この最下位のビ
ットa0の信号だけを受け入れて、周波数２倍化回路18の
出力に必要とする周波数のクロックを得ている。
ビットの場合、このアドレス信号は繰り返しインクリメ
ントされ（0000）→（0001）→（0010）→（0011）→…
……と変化します。最下位のビットa0は０→１→０→１
………と変化して、必要とする半分の周波数のクロック
しか得られませんが、この実施例では、この最下位のビ
ットa0の信号だけを受け入れて、周波数２倍化回路18の
出力に必要とする周波数のクロックを得ている。
上記構成において、リセット信号が入力されると、ア
ドレス信号a0,a1,〜,anは０にクリアされ、０番地を示
す。周波数２倍化回路18の出力に発生したクロックは、
リセット付カウンタ12の第１のクロック信号入力端子13
に供給され、リセット付カウンタ12はリセット信号の解
除後、第１のクロック信号が入力されると、リセット付
カウンタ12は１づつカウントし、アドレス信号a0,a1,
〜,anは０番地から順次１づつ加算されてPROM1に書き込
みアドレスを指定する。PROMライター20からPROM1への
書き込みデータの供給は従来と同様である。
ドレス信号a0,a1,〜,anは０にクリアされ、０番地を示
す。周波数２倍化回路18の出力に発生したクロックは、
リセット付カウンタ12の第１のクロック信号入力端子13
に供給され、リセット付カウンタ12はリセット信号の解
除後、第１のクロック信号が入力されると、リセット付
カウンタ12は１づつカウントし、アドレス信号a0,a1,
〜,anは０番地から順次１づつ加算されてPROM1に書き込
みアドレスを指定する。PROMライター20からPROM1への
書き込みデータの供給は従来と同様である。
このように、書き込みアドレスについては半導体集積
回路に外部接続端子19の１端子で済む。
回路に外部接続端子19の１端子で済む。
発明の効果 以上のように本発明によれば、内蔵PROMをアドレス指
定する半導体集積回路外部端子を大幅に削減することが
できる。
定する半導体集積回路外部端子を大幅に削減することが
できる。
また、外部端子数の少ないマイコンのOTPマイコンの
実現を、簡単な回路構成で実現させる。さらに、上記構
成の半導体集積回路を、従来の信号を用いて容易に実現
でき、ピン端子数の少ないマイコンを作製する上できわ
めて有利である。
実現を、簡単な回路構成で実現させる。さらに、上記構
成の半導体集積回路を、従来の信号を用いて容易に実現
でき、ピン端子数の少ないマイコンを作製する上できわ
めて有利である。
第１図は本発明の一実施例の半導体集積回路に内蔵され
たPROMにデータを書き込む際の構成図、第２図および第
３図は従来のブロック構成図である。 １……PROM、12……リセット付カウンタ、14……リセッ
ト信号入力端子、18……周波数２倍化回路、19……外部
接続端子。
たPROMにデータを書き込む際の構成図、第２図および第
３図は従来のブロック構成図である。 １……PROM、12……リセット付カウンタ、14……リセッ
ト信号入力端子、18……周波数２倍化回路、19……外部
接続端子。
Claims (1)
- 【請求項１】プログラマブルROM内蔵の半導体集積回路
であって、 繰り返しインクリメントされ書き込みアドレスを指定す
る外部アドレス信号の最下位ビットを外部から受け入れ
てこの入力信号の周波数を２倍にして出力する周波数２
倍化回路と、 周波数２倍化回路の出力信号をカウントするカウンタと を設け、上記カウンタのカウント出力を上記プログラマ
ブルROMのアドレス信号とした半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23522389A JP2638646B2 (ja) | 1989-09-11 | 1989-09-11 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23522389A JP2638646B2 (ja) | 1989-09-11 | 1989-09-11 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0397198A JPH0397198A (ja) | 1991-04-23 |
| JP2638646B2 true JP2638646B2 (ja) | 1997-08-06 |
Family
ID=16982907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23522389A Expired - Lifetime JP2638646B2 (ja) | 1989-09-11 | 1989-09-11 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638646B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520474A (ja) * | 1991-06-27 | 1993-01-29 | Nec Ic Microcomput Syst Ltd | １チツプマイクロコンピユータ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57179981A (en) * | 1981-04-27 | 1982-11-05 | Hitachi Ltd | Rom control system |
| JPS57179980A (en) * | 1981-04-27 | 1982-11-05 | Hitachi Ltd | Rom control system |
| JPS63887A (ja) * | 1986-06-19 | 1988-01-05 | Hitachi Maxell Ltd | メモリカ−トリツジ |
-
1989
- 1989-09-11 JP JP23522389A patent/JP2638646B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0397198A (ja) | 1991-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2638646B2 (ja) | 半導体集積回路 | |
| JPS6346385B2 (ja) | ||
| JP3486718B2 (ja) | シングルチップマイクロコンピュータ | |
| EP0334523B1 (en) | Microprocessor | |
| JP2727544B2 (ja) | マイクロコンピュータ | |
| US5577005A (en) | Circuit for using chip information | |
| JPS5927937B2 (ja) | 情報処理回路 | |
| JPS5892054A (ja) | プログラマブル・チツプ・イネ−ブル回路 | |
| JP2961219B2 (ja) | 半導体集積回路 | |
| JPH0795391B2 (ja) | 半導体装置 | |
| JP2595707B2 (ja) | メモリ装置 | |
| JPS642177Y2 (ja) | ||
| JPH0474736B2 (ja) | ||
| JP3251265B2 (ja) | メモリ出力制御回路 | |
| JP3344488B2 (ja) | マイクロコンピュータ及びその製造方法 | |
| JPH02188836A (ja) | マイクロコンピュータのテストモード設定回路 | |
| JPS6241438Y2 (ja) | ||
| JP3335821B2 (ja) | 領域指定回路 | |
| JPH0253295A (ja) | アドレス生成回路 | |
| JPH06348866A (ja) | 半導体回路装置 | |
| JPS6136660B2 (ja) | ||
| JPH05120219A (ja) | データ送信回路 | |
| JPH01143097A (ja) | リード・オンリー・メモリ | |
| JPH0338784A (ja) | パターンジェネレータ | |
| JPH0460598A (ja) | Ｐｃｍ音源システム |