JPH0795391B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0795391B2 JPH0795391B2 JP60245387A JP24538785A JPH0795391B2 JP H0795391 B2 JPH0795391 B2 JP H0795391B2 JP 60245387 A JP60245387 A JP 60245387A JP 24538785 A JP24538785 A JP 24538785A JP H0795391 B2 JPH0795391 B2 JP H0795391B2
- Authority
- JP
- Japan
- Prior art keywords
- function
- selection signal
- function selection
- semiconductor device
- external terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の構成に関し、特に一つの半導体
装置が、様々な機能を実現するように、相互に結線され
ない独立な機能を有する複数個の回路ブロックを含んだ
半導体装置（以下、多機能半導体装置と記す）の構成に
関する。
装置が、様々な機能を実現するように、相互に結線され
ない独立な機能を有する複数個の回路ブロックを含んだ
半導体装置（以下、多機能半導体装置と記す）の構成に
関する。
従来、多機能半導体装置を実現する技術としては、マイ
クロコンピュータから機能を選択する情報を書込むか、
別の技術としては、数本の外部入力端子に直接、機能選
択信号を入力し半導体装置の機能を選択する方法があ
る。
クロコンピュータから機能を選択する情報を書込むか、
別の技術としては、数本の外部入力端子に直接、機能選
択信号を入力し半導体装置の機能を選択する方法があ
る。
上述した多機能半導体装置を実現する従来の技術では、
機能を選択する手段としてマイクロコンピュータの周辺
用論理集積回路のようにマイクロコンピュータからデー
タバスを介して機能選択情報を書込む方法を実施する場
合、半導体装置の機能が確定するのにマイクロコンピュ
ータによりプログラムが実行されなければならず、時間
的なオーバヘッドとその為のプログラム・メモリ・エリ
アが必要になる欠点とマイクロコンピュータのデータ・
バスと接続されていなければならない欠点がある。ま
た、外部入力端子に直接機能選択信号を入力する方法で
は、機能が多くなればなるほど機能選択に必要な外部入
力端子の数が増すという欠点がある。
機能を選択する手段としてマイクロコンピュータの周辺
用論理集積回路のようにマイクロコンピュータからデー
タバスを介して機能選択情報を書込む方法を実施する場
合、半導体装置の機能が確定するのにマイクロコンピュ
ータによりプログラムが実行されなければならず、時間
的なオーバヘッドとその為のプログラム・メモリ・エリ
アが必要になる欠点とマイクロコンピュータのデータ・
バスと接続されていなければならない欠点がある。ま
た、外部入力端子に直接機能選択信号を入力する方法で
は、機能が多くなればなるほど機能選択に必要な外部入
力端子の数が増すという欠点がある。
本発明の目的は、上記欠点を解決し多機能半導体装置の
機能選択の為にマイクロコンピュータのデータバスに接
続することなく、また外部入力端子の数を増やす事も不
要とした半導体装置を提供することにある。
機能選択の為にマイクロコンピュータのデータバスに接
続することなく、また外部入力端子の数を増やす事も不
要とした半導体装置を提供することにある。
［問題点を解決するための手段］ 本発明の半導体装置
は、互いに機能が異なる複数の機能回路ブロックと、複
数の外部端子と、前記外部端子に接続し前記外部端子の
機能を決定する外部端子機能回路と、発振器を有するカ
ウンター回路を具備する記憶セル選択信号発生手段と、
記憶セル選択信号により指定されたセルに機能選択情報
を保持する機能選択情報記憶手段と、前記機能選択情報
に基づき機能選択信号を前記機能回路ブロックおよび前
記外部端子機能回路に供給する機能選択信号発生手段
と、を有し、前記機能選択情報は、前記複数の機能回路
のブロックのうち少なくとも一つを選択すると共に前記
複数の外部端子の機能をも決定する情報を含んでおり、
かつ、前記記憶セル選択信号発生手段のカウンター回路
は、外部かいの単一のクロック信号入力端子に入力され
るクロック信号に応答し、当該クロック信号のパルス幅
が前記発振器の発振周期よりも短い場合にはそのクロッ
ク数をカウントしその結果を前記記憶セル選択信号とし
て出力し、一方そのパルス幅が前記発振器の発振周期よ
り長い場合にはリセット動作を行うようにしたことを特
徴とする。 ［実施例］ 次に、本発明について図面を
参照して説明する。第１図は、本発明を実施した半導体
装置の構成を示す図である。102は外部からPROMの記憶
セルを選択するための記憶セル選択信号発生器で、109
のクロック入力端子に外部から信号を入力することによ
り101のPROMの記憶セルの選択信号を順次発生する。こ
のとき110の機能選択情報入出力端子に通常より高い電
圧を強制的に与えることにより、記憶セル選択信号発生
器102が出力する記憶セル選択信号で選択されたPROM101
のセルに所望のデータが書込まれる。また逆に、109の
クロック入力端子に外部から信号を入力しながら110の
機能選択情報入出力端子の出力を観測することにより、
PROM101に書込まれた機能選択情報を読出すことも可能
である。PROM101に書込まれた機能選択情報は、簡単な
デコーダで構成される103の機能選択信号発生器に入力
され105〜108で示される各機能回路のうち一つだけの機
能回路を活性化する選択信号を発生する。選択信号は、
104の外部端子機能回路にも入力され、111〜120の外部
端子の各々が、選択された機能のときに入力端子になる
か、出力端子になるかそれとも入出力兼用端子になるか
を決定する。
は、互いに機能が異なる複数の機能回路ブロックと、複
数の外部端子と、前記外部端子に接続し前記外部端子の
機能を決定する外部端子機能回路と、発振器を有するカ
ウンター回路を具備する記憶セル選択信号発生手段と、
記憶セル選択信号により指定されたセルに機能選択情報
を保持する機能選択情報記憶手段と、前記機能選択情報
に基づき機能選択信号を前記機能回路ブロックおよび前
記外部端子機能回路に供給する機能選択信号発生手段
と、を有し、前記機能選択情報は、前記複数の機能回路
のブロックのうち少なくとも一つを選択すると共に前記
複数の外部端子の機能をも決定する情報を含んでおり、
かつ、前記記憶セル選択信号発生手段のカウンター回路
は、外部かいの単一のクロック信号入力端子に入力され
るクロック信号に応答し、当該クロック信号のパルス幅
が前記発振器の発振周期よりも短い場合にはそのクロッ
ク数をカウントしその結果を前記記憶セル選択信号とし
て出力し、一方そのパルス幅が前記発振器の発振周期よ
り長い場合にはリセット動作を行うようにしたことを特
徴とする。 ［実施例］ 次に、本発明について図面を
参照して説明する。第１図は、本発明を実施した半導体
装置の構成を示す図である。102は外部からPROMの記憶
セルを選択するための記憶セル選択信号発生器で、109
のクロック入力端子に外部から信号を入力することによ
り101のPROMの記憶セルの選択信号を順次発生する。こ
のとき110の機能選択情報入出力端子に通常より高い電
圧を強制的に与えることにより、記憶セル選択信号発生
器102が出力する記憶セル選択信号で選択されたPROM101
のセルに所望のデータが書込まれる。また逆に、109の
クロック入力端子に外部から信号を入力しながら110の
機能選択情報入出力端子の出力を観測することにより、
PROM101に書込まれた機能選択情報を読出すことも可能
である。PROM101に書込まれた機能選択情報は、簡単な
デコーダで構成される103の機能選択信号発生器に入力
され105〜108で示される各機能回路のうち一つだけの機
能回路を活性化する選択信号を発生する。選択信号は、
104の外部端子機能回路にも入力され、111〜120の外部
端子の各々が、選択された機能のときに入力端子になる
か、出力端子になるかそれとも入出力兼用端子になるか
を決定する。
第２図は、第１図の記憶セル選択信号発生器102の構成
を示す実施例である。201は、無停止の発振器であり、
本実施例では100nsの発振周期で発振している。202,203
は、各々Ｄ型フリップフロップである。109のクロック
入力端子に信号“1"を発振器201の発振周期の２倍以
上、即ち200ns以上の期間続けることにより、各々Ｔ型
フリップフロップ205,206で構成されるカウンターが初
期化され、PROMに与えられる記憶セル選択信号207,208
が“0",“0"になる。109の入力に発振周期以下のパルス
巾、すなわち50nsのパルスを一つ入力すると207が“1"
になり記憶セル選択信号が更新される。このように109
の入力にパルス巾50nsのパルスを入力することによりカ
ウンタを進めることができPROMのアドレスが順次発生さ
れる。
を示す実施例である。201は、無停止の発振器であり、
本実施例では100nsの発振周期で発振している。202,203
は、各々Ｄ型フリップフロップである。109のクロック
入力端子に信号“1"を発振器201の発振周期の２倍以
上、即ち200ns以上の期間続けることにより、各々Ｔ型
フリップフロップ205,206で構成されるカウンターが初
期化され、PROMに与えられる記憶セル選択信号207,208
が“0",“0"になる。109の入力に発振周期以下のパルス
巾、すなわち50nsのパルスを一つ入力すると207が“1"
になり記憶セル選択信号が更新される。このように109
の入力にパルス巾50nsのパルスを入力することによりカ
ウンタを進めることができPROMのアドレスが順次発生さ
れる。
以上説明したように、本発明は半導体装置にPROMを形成
し、PROMに書込まれた内容により半導体装置の機能を切
換えることができるので、例えば小量生産のシステムに
一つだけしか使用しない回路を集積回路として一つの半
導体装置に作り込む場合、他の回路の機能を同時に作り
込み、システムの組立に必要となる半導体装置の品種数
を減らし部品の在庫管理を容易にするとともに、一品種
の半導体装置の生産数を増やすという効果がある。
し、PROMに書込まれた内容により半導体装置の機能を切
換えることができるので、例えば小量生産のシステムに
一つだけしか使用しない回路を集積回路として一つの半
導体装置に作り込む場合、他の回路の機能を同時に作り
込み、システムの組立に必要となる半導体装置の品種数
を減らし部品の在庫管理を容易にするとともに、一品種
の半導体装置の生産数を増やすという効果がある。
第１図は、本発明を実施した半導体装置を示す図、第２
図は、第１図の記憶セル選択信号発生器の構成を示す図
である。 100……半導体装置のチップ、101……PROM、102……記
憶セル選択信号発生器、103……機能選択信号発生器、1
04……外部端子機能回路、105,106,107,108……機能回
路、109……クロック入力端子、110……機能選択情報入
出力端子、111,112,113,114,115,116,117,118,119,120
……外部端子、201……発振器、202,203……Ｄ型フリッ
プフロップ、204……NANDゲート、205,206……Ｔ型フリ
ップフロップ、207,208……記憶セル選択信号。
図は、第１図の記憶セル選択信号発生器の構成を示す図
である。 100……半導体装置のチップ、101……PROM、102……記
憶セル選択信号発生器、103……機能選択信号発生器、1
04……外部端子機能回路、105,106,107,108……機能回
路、109……クロック入力端子、110……機能選択情報入
出力端子、111,112,113,114,115,116,117,118,119,120
……外部端子、201……発振器、202,203……Ｄ型フリッ
プフロップ、204……NANDゲート、205,206……Ｔ型フリ
ップフロップ、207,208……記憶セル選択信号。
Claims (1)
- 【請求項１】互いに機能が異なる複数の機能回路ブロッ
クと、複数の外部端子と、前記外部端子に接続し前記外
部端子の機能を決定する外部端子機能回路と、発振器を
有するカウンター回路を具備する記憶セル選択信号発生
手段と、記録セル選択信号により指定されたセルに機能
選択情報を保持する機能選択情報記憶手段と、前記機能
選択情報に基づき機能選択信号を前記機能回路ブロック
および前記外部端子機能回路に供給する機能選択信号発
生手段と、を有し、 前記機能選択情報は、前記複数の機能回路のブロックの
うち少なくとも一つを選択すると共に前記複数の外部端
子の機能をも決定する情報を含んでおり、かつ、前記記
憶セル選択信号発生手段のカウンター回路は、外部から
の単一のクロック信号入力端子に入力されるクロック信
号に応答し、当該クロック信号のパルス幅が前記発振器
の発振周期よりも短い場合にはそのクロック数をカウン
トしその結果を前記記憶セル選択信号として出力し、一
方そのパルス幅が前記発振器の発振周期より長い場合に
はリセット動作を行うようにしたことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245387A JPH0795391B2 (ja) | 1985-10-31 | 1985-10-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245387A JPH0795391B2 (ja) | 1985-10-31 | 1985-10-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62104152A JPS62104152A (ja) | 1987-05-14 |
| JPH0795391B2 true JPH0795391B2 (ja) | 1995-10-11 |
Family
ID=17132900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60245387A Expired - Lifetime JPH0795391B2 (ja) | 1985-10-31 | 1985-10-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795391B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2678446B2 (ja) * | 1987-08-28 | 1997-11-17 | 株式会社日立製作所 | 半導体集積回路装置の機能選択回路 |
| JP2846735B2 (ja) * | 1990-11-30 | 1999-01-13 | 日本碍子株式会社 | 空燃比センサの出力補正方法 |
| JP2902162B2 (ja) * | 1991-06-14 | 1999-06-07 | 日本碍子株式会社 | 空燃比センサの出力補正方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58211385A (ja) * | 1982-05-31 | 1983-12-08 | Toshiba Corp | メモリシステム |
| JPS59119644U (ja) * | 1983-02-01 | 1984-08-13 | 株式会社明電舎 | ゲ−トアレ−ｉｃ |
| JPS60119688A (ja) * | 1983-11-30 | 1985-06-27 | Sharp Corp | Ｉｃメモリ |
-
1985
- 1985-10-31 JP JP60245387A patent/JPH0795391B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62104152A (ja) | 1987-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667310A (en) | Large scale circuit device containing simultaneously accessible memory cells | |
| JPH0547185A (ja) | 出力回路 | |
| JPS62502574A (ja) | マイクロプロセッサシステム | |
| JPH03254499A (ja) | 半導体記憶装置 | |
| JPH0795391B2 (ja) | 半導体装置 | |
| JPS6129577B2 (ja) | ||
| EP0281867A2 (en) | Semiconductor memory device with address generator | |
| US6229369B1 (en) | Clock control circuit | |
| JPS5927624A (ja) | 論理変更可能な集積回路 | |
| JPS6117077B2 (ja) | ||
| JPS6331935B2 (ja) | ||
| JPS6319027B2 (ja) | ||
| JP2661326B2 (ja) | エラスティックストア回路 | |
| JPS59231791A (ja) | 半導体記憶装置 | |
| JPH0411388Y2 (ja) | ||
| JP2667702B2 (ja) | ポインタリセット方式 | |
| JP2638646B2 (ja) | 半導体集積回路 | |
| JPH11272644A (ja) | マイクロコントローラ | |
| JP2911002B2 (ja) | メモリアクセス回路 | |
| SU1244717A1 (ru) | Формирователь адресных сигналов дл буферной пам ти | |
| JPH0474736B2 (ja) | ||
| JPH0352087B2 (ja) | ||
| SU978193A1 (ru) | Энергонезависимое оперативное запоминающее устройство | |
| JPH07226083A (ja) | 半導体記憶装置及びパルス整形器 | |
| JP2595707B2 (ja) | メモリ装置 |