JPS62104152A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62104152A JPS62104152A JP24538785A JP24538785A JPS62104152A JP S62104152 A JPS62104152 A JP S62104152A JP 24538785 A JP24538785 A JP 24538785A JP 24538785 A JP24538785 A JP 24538785A JP S62104152 A JPS62104152 A JP S62104152A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- prom
- function
- counter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の構成に関し、特に一つの半導体
装置が、様々な機能を実現するように、相互に結線され
ない独立な機能を有する複数個の回路ブロックを含んだ
半導体装置（以下、多機能半導体装置と記す）の構成に
関する。
装置が、様々な機能を実現するように、相互に結線され
ない独立な機能を有する複数個の回路ブロックを含んだ
半導体装置（以下、多機能半導体装置と記す）の構成に
関する。
従来、多機能半導体装置を実現する技術としては、マイ
クロコンピュータから機能を選択する情報を書込むか、
別の技術としては、数本の外部入力端子に直接、機能選
択信号を入力し半導体装置の機能を選択する方法がある
。
クロコンピュータから機能を選択する情報を書込むか、
別の技術としては、数本の外部入力端子に直接、機能選
択信号を入力し半導体装置の機能を選択する方法がある
。
上述した多機能半導体装置を実現する従来の技術では、
機能を選択する手段としてマイクロコンピュータの周辺
用論理集積回路のようにマイクロコンピュータからデー
タバスを介して機能選択情報を沓込む方法を実施する場
合、半導体装置の機能が確定するのにマイクロコンビエ
ータによシブログラムが実行されなければならず、時間
的なオーバヘッドとその為のプログラム・メモリ・エリ
アが必要になる欠点とマイクロコンビエータのデータ・
パスと接続されていなけれはならない欠点がある。また
、外部入力端子に直接機能選択信号を入力する方法では
、機能が多くなればなるほど機能選択に必要な外部入力
端子の数が増すという欠点がるる。
機能を選択する手段としてマイクロコンピュータの周辺
用論理集積回路のようにマイクロコンピュータからデー
タバスを介して機能選択情報を沓込む方法を実施する場
合、半導体装置の機能が確定するのにマイクロコンビエ
ータによシブログラムが実行されなければならず、時間
的なオーバヘッドとその為のプログラム・メモリ・エリ
アが必要になる欠点とマイクロコンビエータのデータ・
パスと接続されていなけれはならない欠点がある。また
、外部入力端子に直接機能選択信号を入力する方法では
、機能が多くなればなるほど機能選択に必要な外部入力
端子の数が増すという欠点がるる。
本発明の目的は、上記欠点を解決し多機能半導体装置の
機能選択の為にマイクロコンビエータのデータバスに接
続・することなく、また外部入力端子の数を増やすこと
も不要とした半導体装置を提供することにある。
機能選択の為にマイクロコンビエータのデータバスに接
続・することなく、また外部入力端子の数を増やすこと
も不要とした半導体装置を提供することにある。
本発明の半導体装置は、相互に結厭されない独立な機能
を有する複数個の回路ブロックと、外部端子と接続する
前記回路ブロックを選択する手段として書込まれた情報
が全ビット同時に論理信号として半導体装置内部に出力
されるＰＲＯＭと、外部から該ＰＲＯＭの記憶セルを選
択する手段とじて外部から単一の外部端子を介して入力
されるクロック信号によシ出力が更新されるカウンター
と、該カウンターを初期化する手段として発振器と２個
のＤ型フリップフロップから成るシフトレジスタとで構
成されるカウンターの初期化回路とを有している。
を有する複数個の回路ブロックと、外部端子と接続する
前記回路ブロックを選択する手段として書込まれた情報
が全ビット同時に論理信号として半導体装置内部に出力
されるＰＲＯＭと、外部から該ＰＲＯＭの記憶セルを選
択する手段とじて外部から単一の外部端子を介して入力
されるクロック信号によシ出力が更新されるカウンター
と、該カウンターを初期化する手段として発振器と２個
のＤ型フリップフロップから成るシフトレジスタとで構
成されるカウンターの初期化回路とを有している。
次に、本発明について図面を参照して説明する。
第１図は、本発明を実施した半導体装置の構成を示す図
である。１０２は外部からＰＲＯＭの記憶セルを選択す
るだめの記憶セル選択信号発生器で。
である。１０２は外部からＰＲＯＭの記憶セルを選択す
るだめの記憶セル選択信号発生器で。
１０９のクロック入力端子に外部から信号を入力するこ
とにより １０１のＰＲＯＭの記憶セルの選択信号を順
次発生する。このとき１１００機能選択情報入出力端子
に通常よシ高い電圧を強制的に与えることによシ、記憶
セル選択信号発生器１０２が出力する記憶セル選択信号
で選択されたＰＲＯＭＩＯＩのセルに所望のデータが書
込まれる。また逆に、１０９のクロック入力端子に外部
から信号を入力しながら１１０の機能選択情報入出力端
子の出力を観測することにより、ＰＲＯＭｌ０Ｉに書込
′！ｉ：れた機能選択・トｇ報を読出すことも可能で必
る。Ｐ ＲＯＭ １０１に書込まれた機能選択情報は、
簡単なデコーダで構成される１０３の機能選択信号発生
器に入力され１０５〜１０８で示される各機能回路のう
ち一つだけの機能回路を活性化する選択信号を発生する
。
とにより １０１のＰＲＯＭの記憶セルの選択信号を順
次発生する。このとき１１００機能選択情報入出力端子
に通常よシ高い電圧を強制的に与えることによシ、記憶
セル選択信号発生器１０２が出力する記憶セル選択信号
で選択されたＰＲＯＭＩＯＩのセルに所望のデータが書
込まれる。また逆に、１０９のクロック入力端子に外部
から信号を入力しながら１１０の機能選択情報入出力端
子の出力を観測することにより、ＰＲＯＭｌ０Ｉに書込
′！ｉ：れた機能選択・トｇ報を読出すことも可能で必
る。Ｐ ＲＯＭ １０１に書込まれた機能選択情報は、
簡単なデコーダで構成される１０３の機能選択信号発生
器に入力され１０５〜１０８で示される各機能回路のう
ち一つだけの機能回路を活性化する選択信号を発生する
。
選択信号は、１０４の外部端子機能回路にも入力され、
１１１〜１２０の外部端子の各々が、選択された機能の
ときに入力端子になるか、出力端子になるかそれとも入
出力兼用端子になるかを決定する。
１１１〜１２０の外部端子の各々が、選択された機能の
ときに入力端子になるか、出力端子になるかそれとも入
出力兼用端子になるかを決定する。
第２図は、第１図の記憶セル選択信号発生器１０２の構
成を示す実施例である。２０１は、無停止の発振器であ
シ、本実施例では１００ｎＳの発振絢期で発振している
。２０２．２０３は、各々Ｄ型フリップフロップである
。１０９のクロック入力端子に信号“１”を発振器２０
１の発振周期の２倍以上、即ち２００ｎＳ以上の期間続
けることにより、各々Ｔ型フリップフロップ２０５．２
０６で構成されるカウンターが初期化され、ＰＲＯＭに
与えられる記憶セル選択信号２０７．２０８が％Ｑ／１
． 隻ＱＩＩになる。
成を示す実施例である。２０１は、無停止の発振器であ
シ、本実施例では１００ｎＳの発振絢期で発振している
。２０２．２０３は、各々Ｄ型フリップフロップである
。１０９のクロック入力端子に信号“１”を発振器２０
１の発振周期の２倍以上、即ち２００ｎＳ以上の期間続
けることにより、各々Ｔ型フリップフロップ２０５．２
０６で構成されるカウンターが初期化され、ＰＲＯＭに
与えられる記憶セル選択信号２０７．２０８が％Ｑ／１
． 隻ＱＩＩになる。
１０９の人力に発振周期以下のパルス巾、丁なわち５Ｑ
ｎｓのパルスを一つ入力すると２０７が一１〃になシ記
憶セル選択信号が更新される。このように１０９の入力
にパルス巾５０ｎｓのパルスを入力することによりカウ
ンタを進めることができＰＲＯＭのアドレスが順次発生
される。
ｎｓのパルスを一つ入力すると２０７が一１〃になシ記
憶セル選択信号が更新される。このように１０９の入力
にパルス巾５０ｎｓのパルスを入力することによりカウ
ンタを進めることができＰＲＯＭのアドレスが順次発生
される。
以上説明したように、本発明は半導体装置にＰＲＯＭを
形成し、ＰＲＯＭに書込まれた内容により半導体装置の
機能を切換えることができるので、例えば小量生産のシ
ステムに一つだけしか使用しない回路を集積回路として
一つの半導体装置に作り込む場合、他の回路の機能を同
時に作り込み、システムの組立に必要となる半導体装置
の品種数を減らし部品の在庫管理を容易にするとともに
、−品種の半導体装置の生産数を増やすという効果があ
る。
形成し、ＰＲＯＭに書込まれた内容により半導体装置の
機能を切換えることができるので、例えば小量生産のシ
ステムに一つだけしか使用しない回路を集積回路として
一つの半導体装置に作り込む場合、他の回路の機能を同
時に作り込み、システムの組立に必要となる半導体装置
の品種数を減らし部品の在庫管理を容易にするとともに
、−品種の半導体装置の生産数を増やすという効果があ
る。
第１図は、本発明？実施した半導体装置を示す図、第２
図は、第１図の記憶セル選択信号発生器の構成を示す図
である。 １００・・・・・・半導体装置のチップ、１０１・旧・
・ＰＲＯＭ、１０２・・・・・・記憶セル選択信号発生
器、１０３・・・・・・機能選択信号発生器、１０４・
・・・・・外部端子機能回路、１０５，１０６，１０７
，１０８・・・・・・機能回路、１０９・・・・・・ク
ロック入力端子、１１０・・・・・・機能選択情報入出
力端子、１１１．１１２．１１３．１１４゜１１５．１
１６，１１７，１１８，１１９，１２０・・・・・・外
部端子、２０１・・・・・・発振器、２０２，２０３・
・・・・・Ｄ型フリップ７ｏ 、７’、２０４ ・−−
−−−ＮＡＮＤ ケ−）、２０５，２０６・・・・・・
Ｔ型フリップフロップ、２０７，２０８・・・・・・記
憶セル選択信号。 代理人 弁理士 内 原 晋） 第１図 第２図
図は、第１図の記憶セル選択信号発生器の構成を示す図
である。 １００・・・・・・半導体装置のチップ、１０１・旧・
・ＰＲＯＭ、１０２・・・・・・記憶セル選択信号発生
器、１０３・・・・・・機能選択信号発生器、１０４・
・・・・・外部端子機能回路、１０５，１０６，１０７
，１０８・・・・・・機能回路、１０９・・・・・・ク
ロック入力端子、１１０・・・・・・機能選択情報入出
力端子、１１１．１１２．１１３．１１４゜１１５．１
１６，１１７，１１８，１１９，１２０・・・・・・外
部端子、２０１・・・・・・発振器、２０２，２０３・
・・・・・Ｄ型フリップ７ｏ 、７’、２０４ ・−−
−−−ＮＡＮＤ ケ−）、２０５，２０６・・・・・・
Ｔ型フリップフロップ、２０７，２０８・・・・・・記
憶セル選択信号。 代理人 弁理士 内 原 晋） 第１図 第２図
Claims (3)
- （１）相互に結線されない独立な機能を有する複数個の
回路ブロックと書込まれた情報が全ビット同時に論理信
号として半導体装置内部に出力されるプログラマブル・
リードオンリー・メモリー（以下、ＰＲＯＭと記す）と
を備え、前記ＰＲＯＭに書込まれた情報をデコードする
ことで得られる機能選択信号により選択された前記複数
個の回路ブロックのうち一つを外部端子と接続すること
で該半導体装置の外部から見た機能を決定することを特
徴とした集積化した半導体装置。 - （２）該ＰＲＯＭに外部から情報を書込む手段として、
半導体装置にカウンターを備え、額ＰＲＯＭを構成する
特定の記憶セルを選択する選択信号を単一の外部端子を
介して入力されるクロック信号をカウンターに入力する
ことで発生することにより実施することを特徴とする特
許請求の範囲第１項記載の半導体装置。 - （３）外部からＰＲＯＭの記憶セルを選択する選択信号
を発生する為のカウンターの初期化を行う手段として、
半導体装置に発振器と２ケのＤ型フリップフロップから
なるシフトレジスタを備え、該シフト・レジスタのデー
タ入力として外部端子を介して入力されるカウンターの
クロック信号を入力し、該シフト・レジスタのクロック
として前記発振器の発振出力を入力し、外部端子を介し
て入力されるカウンターのクロック信号の論理“１”を
発振器の発振周期の２倍以上の時間持続することにより
シフト・レジスタを構成する２個のＤ型フリップ・フロ
ップの両方ともに論理“１”を入力し、２個のＤ型フリ
ップ・フロップの出力の論理積をとることでカウンター
の初期化を行うことを特徴とする特許請求の範囲第１項
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245387A JPH0795391B2 (ja) | 1985-10-31 | 1985-10-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245387A JPH0795391B2 (ja) | 1985-10-31 | 1985-10-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62104152A true JPS62104152A (ja) | 1987-05-14 |
| JPH0795391B2 JPH0795391B2 (ja) | 1995-10-11 |
Family
ID=17132900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60245387A Expired - Lifetime JPH0795391B2 (ja) | 1985-10-31 | 1985-10-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795391B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6457743A (en) * | 1987-08-28 | 1989-03-06 | Hitachi Ltd | Function selecting circuit for semiconductor integrated circuit device |
| US5249453A (en) * | 1990-11-30 | 1993-10-05 | Ngk Insulators, Ltd. | Method of compensating output of A/F ratio sensor |
| US5265458A (en) * | 1991-06-14 | 1993-11-30 | Ngk Insulators, Ltd. | Method of compensating output of air/fuel ratio sensor for variation in the current sensitivity to oxygen |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58211385A (ja) * | 1982-05-31 | 1983-12-08 | Toshiba Corp | メモリシステム |
| JPS59119644U (ja) * | 1983-02-01 | 1984-08-13 | 株式会社明電舎 | ゲ−トアレ−ｉｃ |
| JPS60119688A (ja) * | 1983-11-30 | 1985-06-27 | Sharp Corp | Ｉｃメモリ |
-
1985
- 1985-10-31 JP JP60245387A patent/JPH0795391B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58211385A (ja) * | 1982-05-31 | 1983-12-08 | Toshiba Corp | メモリシステム |
| JPS59119644U (ja) * | 1983-02-01 | 1984-08-13 | 株式会社明電舎 | ゲ−トアレ−ｉｃ |
| JPS60119688A (ja) * | 1983-11-30 | 1985-06-27 | Sharp Corp | Ｉｃメモリ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6457743A (en) * | 1987-08-28 | 1989-03-06 | Hitachi Ltd | Function selecting circuit for semiconductor integrated circuit device |
| US5249453A (en) * | 1990-11-30 | 1993-10-05 | Ngk Insulators, Ltd. | Method of compensating output of A/F ratio sensor |
| US5265458A (en) * | 1991-06-14 | 1993-11-30 | Ngk Insulators, Ltd. | Method of compensating output of air/fuel ratio sensor for variation in the current sensitivity to oxygen |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0795391B2 (ja) | 1995-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3444216B2 (ja) | プログラマブルデバイス | |
| JPS61224520A (ja) | 構成を変更可能な論理要素 | |
| JPH0693608B2 (ja) | Ｃｍｏｓ ｄ形フリツプフロツプ回路 | |
| US4667310A (en) | Large scale circuit device containing simultaneously accessible memory cells | |
| JPS61221938A (ja) | シ−ケンス回路 | |
| JPS62104152A (ja) | 半導体装置 | |
| JPH06302697A (ja) | Ｉ／ｏ装置を構成する方法及び回路 | |
| JPH03254499A (ja) | 半導体記憶装置 | |
| JPS6177914A (ja) | 半導体記憶装置 | |
| US6229369B1 (en) | Clock control circuit | |
| JPH0352687B2 (ja) | ||
| JP2559378B2 (ja) | 集積回路 | |
| US4918657A (en) | Semiconductor memory device provided with an improved precharge and enable control circuit | |
| JPS5927624A (ja) | 論理変更可能な集積回路 | |
| JPS6378394A (ja) | プリチヤ−ジクロツク発生回路 | |
| JPH0425585B2 (ja) | ||
| JP2638646B2 (ja) | 半導体集積回路 | |
| JPH064480Y2 (ja) | 半導体記憶装置 | |
| JPH04305894A (ja) | スタティックメモリセル | |
| JPH1064275A (ja) | 遅延回路、ａｔｄパルス発生回路、及びそれを用いた半導体記憶装置 | |
| JPS63186461A (ja) | 大規模集積回路 | |
| JPS6143815A (ja) | 初期設定方式 | |
| JPS6297200A (ja) | 制御メモリ | |
| JPH06150022A (ja) | メモリチップ選択コントロール回路 | |
| JPH06215159A (ja) | ワンチップマイクロコンピュータ |