JP2961219B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2961219B2 JP2961219B2 JP10631489A JP10631489A JP2961219B2 JP 2961219 B2 JP2961219 B2 JP 2961219B2 JP 10631489 A JP10631489 A JP 10631489A JP 10631489 A JP10631489 A JP 10631489A JP 2961219 B2 JP2961219 B2 JP 2961219B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- dividing
- initial
- frequency
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microcomputers (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、供給されるクロックパルスを所定比で分周
して動作の基本クロックとする半導体集積回路に関す
る。
して動作の基本クロックとする半導体集積回路に関す
る。
第３図は本出願人が特願昭61−278330号で提案したプ
ログラマブルクロック分周器を内蔵する半導体集積回路
の構成を示すブロック図である。図中１は原クロック発
生回路であって、分周回路２は、原クロック発生回路１
が発生した原クロックを、後述する分周値設定手段５に
よって設定された分周値で分周し、半導体集積回路に内
蔵されたプログラム記憶回路等のその他の回路３に与え
る。分周値レジスタ４は分周回路２に与える分周値を格
納し、分周値設定手段５は内蔵するプログラム記憶回路
に書き込まれたプログラム又は外部から読み込んだプロ
グラムに従って分周値レジスタ４に分周値を設定する。
リセット信号入力ピン８は外部からのリセット信号（RE
SET）を入力して分周値レジスタ４に与え、分周値レジ
スタ４に格納されている分周値をリセットする。初期分
周値設定手段６は、リセット時に分周値レジスタ４へ初
期分周値を出力する。
ログラマブルクロック分周器を内蔵する半導体集積回路
の構成を示すブロック図である。図中１は原クロック発
生回路であって、分周回路２は、原クロック発生回路１
が発生した原クロックを、後述する分周値設定手段５に
よって設定された分周値で分周し、半導体集積回路に内
蔵されたプログラム記憶回路等のその他の回路３に与え
る。分周値レジスタ４は分周回路２に与える分周値を格
納し、分周値設定手段５は内蔵するプログラム記憶回路
に書き込まれたプログラム又は外部から読み込んだプロ
グラムに従って分周値レジスタ４に分周値を設定する。
リセット信号入力ピン８は外部からのリセット信号（RE
SET）を入力して分周値レジスタ４に与え、分周値レジ
スタ４に格納されている分周値をリセットする。初期分
周値設定手段６は、リセット時に分周値レジスタ４へ初
期分周値を出力する。
以上のような構成の従来のクロック分周器を内蔵した
半導体集積回路では、内蔵プログラム又は外部から与え
られたプログラムを実行する際、これらのプログラム内
に所要分周値を設定する命令語を書き込んでおき、プロ
グラムの実行に適した基本クロックを得る。
半導体集積回路では、内蔵プログラム又は外部から与え
られたプログラムを実行する際、これらのプログラム内
に所要分周値を設定する命令語を書き込んでおき、プロ
グラムの実行に適した基本クロックを得る。
即ち、より高速に動作させたい場合は分周値をより小
さくする命令、より低速に動作させたい場合は分周値を
より大きくする命令をプログラム内の各処理ルーチンの
冒頭に書き込んでおく。このようにして、処理速度をプ
ログラムの処理内容に応じた最適の速度に設定すること
により、全体としての処理速度は落とさずに、例えばCM
OS半導体集積回路においてはスイッチングによる消費電
力を減少することができる。
さくする命令、より低速に動作させたい場合は分周値を
より大きくする命令をプログラム内の各処理ルーチンの
冒頭に書き込んでおく。このようにして、処理速度をプ
ログラムの処理内容に応じた最適の速度に設定すること
により、全体としての処理速度は落とさずに、例えばCM
OS半導体集積回路においてはスイッチングによる消費電
力を減少することができる。
一方、リセット信号入力ピン８から信号“1"が入力さ
れたリセット時には、分周値レジスタ４に格納されてい
る分周値がリセットされ、初期分周値設定手段６から分
周値レジスタ４に初期分周値が与えられる。分周回路２
は分周値レジスタ４に格納されている初期分周値に従っ
て、原クロック発生回路１が発生した原クロックを分周
し、これを基本クロックとしてその他の回路３及び分周
値設定手段５へ出力する。
れたリセット時には、分周値レジスタ４に格納されてい
る分周値がリセットされ、初期分周値設定手段６から分
周値レジスタ４に初期分周値が与えられる。分周回路２
は分周値レジスタ４に格納されている初期分周値に従っ
て、原クロック発生回路１が発生した原クロックを分周
し、これを基本クロックとしてその他の回路３及び分周
値設定手段５へ出力する。
従って、上述のような従来の半導体集積回路を搭載し
たマイクロコンピュータにおいて、リセット時に、プロ
グラムによらない、例えば内部ROMからの読出しテスト
等を行う場合、分周値は固定されたままであって、動作
に応じた適当な値に変更することが不可能であった。
たマイクロコンピュータにおいて、リセット時に、プロ
グラムによらない、例えば内部ROMからの読出しテスト
等を行う場合、分周値は固定されたままであって、動作
に応じた適当な値に変更することが不可能であった。
本発明はこのような問題を解決するためになされたも
のであって、リセット時に外部から分周値を設定できる
ようにすることにより、例えば内部ROMからの読出しテ
ストを行なう場合にも最適の動作クロックを得られる半
導体集積回路の提供を目的とする。
のであって、リセット時に外部から分周値を設定できる
ようにすることにより、例えば内部ROMからの読出しテ
ストを行なう場合にも最適の動作クロックを得られる半
導体集積回路の提供を目的とする。
本発明に係る半導体集積回路は、クロックパルス発生
回路が供給する原クロックを分周して動作の基本クロッ
クとする半導体集積回路において、プログラムされた分
周値を分周値レジスタに記録させる分周値設定手段と、
複数の初期分周値を前記分周値レジスタに記録させる初
期分周値設定手段と、前記プログラムされた分周値をリ
セットするための信号が前記分周値レジスタに入力され
た場合に前記分周値レジスタに前記複数の初期分周値の
うちから外部よりの信号に従って一つを選択する選択手
段と、該選択手段が選択した分周値にて原クロックを分
周する分周回路とを備えたことを特徴とする。
回路が供給する原クロックを分周して動作の基本クロッ
クとする半導体集積回路において、プログラムされた分
周値を分周値レジスタに記録させる分周値設定手段と、
複数の初期分周値を前記分周値レジスタに記録させる初
期分周値設定手段と、前記プログラムされた分周値をリ
セットするための信号が前記分周値レジスタに入力され
た場合に前記分周値レジスタに前記複数の初期分周値の
うちから外部よりの信号に従って一つを選択する選択手
段と、該選択手段が選択した分周値にて原クロックを分
周する分周回路とを備えたことを特徴とする。
本発明の半導体集積回路は、複数の分周値を保持して
おき、プログラムによる通常動作時には、プログラムに
よって設定される分周値に従い原クロックを分周して動
作の基本クロックとする一方、例えば内部ROMから読出
しテストを行なう場合には、半導体集積回路の外部から
の入力信号に応じて、保持している複数の分周値の中か
ら１つの分周値を選択し、選択した分周値に従って原ク
ロックを分周し、これを、内部ROMからの読出しテスト
のような、プログラムによらない動作時の動作クロック
とし、プログラムによらない動作時にも最適の処理速度
で動作する。
おき、プログラムによる通常動作時には、プログラムに
よって設定される分周値に従い原クロックを分周して動
作の基本クロックとする一方、例えば内部ROMから読出
しテストを行なう場合には、半導体集積回路の外部から
の入力信号に応じて、保持している複数の分周値の中か
ら１つの分周値を選択し、選択した分周値に従って原ク
ロックを分周し、これを、内部ROMからの読出しテスト
のような、プログラムによらない動作時の動作クロック
とし、プログラムによらない動作時にも最適の処理速度
で動作する。
以下、本発明をその実施例を示す図面に基づき詳述す
る。
る。
第１図は本発明に係る半導体集積回路の構成を示すブ
ロック図である。図中１は原クロック発生回路であて、
分周回路２は、原クロック発生回路１が発生した原クロ
ックを、設定された分周値で分周し、半導体集積回路に
内蔵されたプログラム記憶回路等のその他の回路３に与
える。分周値レジスタ４は分周回路２に与える分周値を
格納し、分周値設定手段５は内蔵するプログラム記憶回
路に書き込まれたプログラム又は外部から読み込んだプ
ログラムに従って分周値レジスタ４に分周値を設定す
る。リセット信号入力ピン８は外部からのリセット信号
（RESET）を入力して分周値レジスタ４に与える。セレ
クタ７は外部から初期分周値セレクトピン91,92,93を介
して入力された選択信号（SEL 1,2,3）に従って、例え
ばディジタルスイッチ，コード発生回路等からなる４つ
の初期分周値設定手段61,62,63,64のいずれかを選択
し、選択した初期分周値（Ａ）又は（Ｂ）又は（Ｃ）又
は（Ｄ）を分周値レジスタ４に格納する。
ロック図である。図中１は原クロック発生回路であて、
分周回路２は、原クロック発生回路１が発生した原クロ
ックを、設定された分周値で分周し、半導体集積回路に
内蔵されたプログラム記憶回路等のその他の回路３に与
える。分周値レジスタ４は分周回路２に与える分周値を
格納し、分周値設定手段５は内蔵するプログラム記憶回
路に書き込まれたプログラム又は外部から読み込んだプ
ログラムに従って分周値レジスタ４に分周値を設定す
る。リセット信号入力ピン８は外部からのリセット信号
（RESET）を入力して分周値レジスタ４に与える。セレ
クタ７は外部から初期分周値セレクトピン91,92,93を介
して入力された選択信号（SEL 1,2,3）に従って、例え
ばディジタルスイッチ，コード発生回路等からなる４つ
の初期分周値設定手段61,62,63,64のいずれかを選択
し、選択した初期分周値（Ａ）又は（Ｂ）又は（Ｃ）又
は（Ｄ）を分周値レジスタ４に格納する。
以上のような構成の半導体集積回路のリセット時の動
作につき説明する。なお、プログラムに依存した通常動
作時の動作は前述の従来回路の動作と同様である。
作につき説明する。なお、プログラムに依存した通常動
作時の動作は前述の従来回路の動作と同様である。
リセット信号入力ピン８から“1"が入力されたリセッ
ト時には、分周値レジスタ４に格納されている分周値が
リセットされ、セレクタ７が選択する初期分周値（Ａ）
又は（Ｂ）又は（Ｃ）又は（Ｄ）が分周値レジスタ４に
格納される。セレクタ７は、初期分周値セレクトピン9
1,92,93を介して与えられる信号が“0,0,0"の時に初期
分周値設定手段61を選択して初期分周値（Ａ）を、“1,
0,0"の時に初期分周値設定手段62を選択して初期分周値
（Ｂ）を、“0,1,0"の時に初期分周値設定手段63を選択
して初期分周値（Ｃ）を、“0,0,1"の時に初期分周値設
定手段64を選択して初期分周値（Ｄ）を分周値レジスタ
４に格納する。
ト時には、分周値レジスタ４に格納されている分周値が
リセットされ、セレクタ７が選択する初期分周値（Ａ）
又は（Ｂ）又は（Ｃ）又は（Ｄ）が分周値レジスタ４に
格納される。セレクタ７は、初期分周値セレクトピン9
1,92,93を介して与えられる信号が“0,0,0"の時に初期
分周値設定手段61を選択して初期分周値（Ａ）を、“1,
0,0"の時に初期分周値設定手段62を選択して初期分周値
（Ｂ）を、“0,1,0"の時に初期分周値設定手段63を選択
して初期分周値（Ｃ）を、“0,0,1"の時に初期分周値設
定手段64を選択して初期分周値（Ｄ）を分周値レジスタ
４に格納する。
分周回路２は分周値レジスタ４に格納されている初期
分周値に従って、原クロック発生回路１が発生する原ク
ロックを分周し、これを、リセット時に、例えばROMか
らデータを読み出す際の基本クロックとしてその他の回
路３及び分周値設定手段５へ出力する。
分周値に従って、原クロック発生回路１が発生する原ク
ロックを分周し、これを、リセット時に、例えばROMか
らデータを読み出す際の基本クロックとしてその他の回
路３及び分周値設定手段５へ出力する。
リセット信号入力ピン８から“0"が入力されてリセッ
トが解除された後は、分周値設定手段５のみが分周値レ
ジスタ４に分周値を設定する。その際、内蔵回路に書き
込まれたプログラム又は外部から読み込んだプログラム
の分周値変更命令が実行されると、分周値設定手段５は
プログラムの命令に応じた分周値を分周値レジスタ４に
設定し、分周回路２は分周値レジスタ４に格納された分
周値に応じて原クロックを分周する。
トが解除された後は、分周値設定手段５のみが分周値レ
ジスタ４に分周値を設定する。その際、内蔵回路に書き
込まれたプログラム又は外部から読み込んだプログラム
の分周値変更命令が実行されると、分周値設定手段５は
プログラムの命令に応じた分周値を分周値レジスタ４に
設定し、分周回路２は分周値レジスタ４に格納された分
周値に応じて原クロックを分周する。
なお、上記実施例では初期分周値セレクトピンを３本
備えた構成としたが、選択対象が４つの場合、第２図に
示す如く、初期分周値セレクトピンは２本で充分であ
る。
備えた構成としたが、選択対象が４つの場合、第２図に
示す如く、初期分周値セレクトピンは２本で充分であ
る。
即ち、セレクタ７は、初期分周値セレクトピン91,92
を介して与えられる信号が“0,0"の時に初期分周値設定
手段61を選択して初期分周値（Ａ）を、“0,1"の時に初
期分周値設定手段62を選択して初期分周値（Ｂ）を、
“1,0"の時に初期分周値設定手段63を選択して初期分周
値（Ｃ）を、“1,1"の時に初期分周値設定手段64を選択
して初期分周値（Ｄ）を分周値レジスタ４に格納する。
を介して与えられる信号が“0,0"の時に初期分周値設定
手段61を選択して初期分周値（Ａ）を、“0,1"の時に初
期分周値設定手段62を選択して初期分周値（Ｂ）を、
“1,0"の時に初期分周値設定手段63を選択して初期分周
値（Ｃ）を、“1,1"の時に初期分周値設定手段64を選択
して初期分周値（Ｄ）を分周値レジスタ４に格納する。
本発明の半導体集積回路は、リセット後のプログラム
によらない回路テスト等の動作時には、複数の初期分周
値から適当な値を選択することによって動作の基本クロ
ックが任意に設定でき、例えば内部ROMからの読出し等
を高速に行うことができ、プログラムによらない動作時
においても最適の処理速度で動作するという優れ効果を
奏する。
によらない回路テスト等の動作時には、複数の初期分周
値から適当な値を選択することによって動作の基本クロ
ックが任意に設定でき、例えば内部ROMからの読出し等
を高速に行うことができ、プログラムによらない動作時
においても最適の処理速度で動作するという優れ効果を
奏する。
第１図及び第２図は本発明に係る半導体集積回路の構成
を示すブロック図、第３図は従来の半導体集積回路の構
成を示すブロック図である。 １……原クロック発生回路、２……分周回路 ３……その他の回路、４……分周値レジスタ ５……分周値設定手段、７……セレクタ、８……リセッ
ト信号入力ピン、61,62,63,64……初期分周値設定手
段、91,92,93……初期分周値セレクトピン なお、図中、同一符号は同一、又は相当部分を示す。
を示すブロック図、第３図は従来の半導体集積回路の構
成を示すブロック図である。 １……原クロック発生回路、２……分周回路 ３……その他の回路、４……分周値レジスタ ５……分周値設定手段、７……セレクタ、８……リセッ
ト信号入力ピン、61,62,63,64……初期分周値設定手
段、91,92,93……初期分周値セレクトピン なお、図中、同一符号は同一、又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−153791（ＪＰ，Ａ) 特開 昭61−288519（ＪＰ，Ａ) 特開 昭63−290100（ＪＰ，Ａ)
Claims (1)
- 【請求項１】クロックパルス発生回路が供給する原クロ
ックを分周して動作の基本クロックとする半導体集積回
路において、 プログラムされた分周値を分周値レジスタに記録させる
分周値設定手段と、 複数の初期分周値を前記分周値レジスタに記録させる初
期分周値設定手段と、 前記プログラムされた分周値をリセットするための信号
が前記分周値レジスタに入力された場合に前記分周値レ
ジスタに前記複数の初期分周値のうちから外部よりの信
号に従って一つを選択する選択手段と、 該選択手段が選択した分周値にて原クロックを分周する
分周回路と を備えたことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10631489A JP2961219B2 (ja) | 1989-04-26 | 1989-04-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10631489A JP2961219B2 (ja) | 1989-04-26 | 1989-04-26 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02284520A JPH02284520A (ja) | 1990-11-21 |
| JP2961219B2 true JP2961219B2 (ja) | 1999-10-12 |
Family
ID=14430520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10631489A Expired - Fee Related JP2961219B2 (ja) | 1989-04-26 | 1989-04-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2961219B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129936A (ja) * | 1991-11-07 | 1993-05-25 | Matsushita Electron Corp | プログラマブルカウンタ |
-
1989
- 1989-04-26 JP JP10631489A patent/JP2961219B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02284520A (ja) | 1990-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4833602A (en) | Signal generator using modulo means | |
| JPH10161868A (ja) | マクロ命令機能を有する同期式半導体メモリ装置とマクロ命令の格納及び実行方法 | |
| JP2961219B2 (ja) | 半導体集積回路 | |
| US4641278A (en) | Memory device with a register interchange function | |
| US4408276A (en) | Read-out control system for a control storage device | |
| JPS55115155A (en) | One chip multi-microcomputer | |
| JP2595992B2 (ja) | 電子楽器 | |
| US5023822A (en) | Pulse ratio system | |
| JPS6022774B2 (ja) | 入出力端子制御方式 | |
| JP2604203B2 (ja) | ワンチップデジタル信号処理装置のデバック装置 | |
| JPS6319027B2 (ja) | ||
| JPS6133721Y2 (ja) | ||
| JPH0789439B2 (ja) | 半導体集積回路装置 | |
| JPS5614357A (en) | Diagnostic control unit | |
| JPS5932819B2 (ja) | アドレス制御装置 | |
| JPS61114326A (ja) | ランダムタイムアウト出力タイマ回路 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS6043728A (ja) | タイミングパルス発生器 | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPH02226588A (ja) | 同期式半導体記憶装置 | |
| JPH0459636B2 (ja) | ||
| JPH103401A (ja) | マイクロコンピュータ | |
| JPH073666B2 (ja) | マイクロコンピュータ | |
| JPH05173779A (ja) | デジタル演算集積回路 | |
| JPH05182453A (ja) | 半導体記憶回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |