JPH10161868A - マクロ命令機能を有する同期式半導体メモリ装置とマクロ命令の格納及び実行方法 - Google Patents
マクロ命令機能を有する同期式半導体メモリ装置とマクロ命令の格納及び実行方法Info
- Publication number
- JPH10161868A JPH10161868A JP9222381A JP22238197A JPH10161868A JP H10161868 A JPH10161868 A JP H10161868A JP 9222381 A JP9222381 A JP 9222381A JP 22238197 A JP22238197 A JP 22238197A JP H10161868 A JPH10161868 A JP H10161868A
- Authority
- JP
- Japan
- Prior art keywords
- macro
- instruction
- storage means
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000006870 function Effects 0.000 claims abstract description 30
- 230000004044 response Effects 0.000 claims abstract description 22
- 230000015654 memory Effects 0.000 claims abstract description 20
- 238000012360 testing method Methods 0.000 claims description 7
- 238000013507 mapping Methods 0.000 claims description 4
- 230000003139 buffering effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 4
- 102100035606 Beta-casein Human genes 0.000 description 2
- 101000947120 Homo sapiens Beta-casein Proteins 0.000 description 2
- 125000002066 L-histidyl group Chemical group [H]N1C([H])=NC(C([H])([H])[C@](C(=O)[*])([H])N([H])[H])=C1[H] 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Executing Machine-Instructions (AREA)
- Memory System (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】
【課題】 一度のマクロ命令によって一連の命令を行う
ようにメモリを制御し得るマクロ命令機能を有する同期
式半導体メモリ装置とマクロ命令の格納及び実行方法を
提供する。 【解決手段】 マクロ格納手段１０と、計数手段２０
と、選択手段３０と、比較手段４０と、これら各手段を
制御するマクロ制御手段５０とを備え、マクロ制御手段
は、マクロ格納命令に応じてクロックＣＬに同期された
一連の外部命令と計数された各外部命令の間のクロック
数をマクロ格納手段に格納し、マクロ遂行命令に応じて
マクロ格納手段の選択を行い、これに格納した一連の命
令を順次読み出す。この際、マクロ格納手段に格納され
たクロック数を読み出し、これと計数手段によって計数
されたクロック数を比較させ、双方が一致する場合に次
の命令の読み出しを行う。
ようにメモリを制御し得るマクロ命令機能を有する同期
式半導体メモリ装置とマクロ命令の格納及び実行方法を
提供する。 【解決手段】 マクロ格納手段１０と、計数手段２０
と、選択手段３０と、比較手段４０と、これら各手段を
制御するマクロ制御手段５０とを備え、マクロ制御手段
は、マクロ格納命令に応じてクロックＣＬに同期された
一連の外部命令と計数された各外部命令の間のクロック
数をマクロ格納手段に格納し、マクロ遂行命令に応じて
マクロ格納手段の選択を行い、これに格納した一連の命
令を順次読み出す。この際、マクロ格納手段に格納され
たクロック数を読み出し、これと計数手段によって計数
されたクロック数を比較させ、双方が一致する場合に次
の命令の読み出しを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、同期式半導体メモ
リ装置とマクロ命令の格納及び実行方法に係り、特にマ
クロ命令機能を有する同期式半導体メモリ装置とマクロ
命令の格納及び実行方法に関する。
リ装置とマクロ命令の格納及び実行方法に係り、特にマ
クロ命令機能を有する同期式半導体メモリ装置とマクロ
命令の格納及び実行方法に関する。
【０００２】
【従来の技術】マルチメディアの中核を占めているパー
ソナルコンピュータの性能が急速に向上しており、その
市場は拡大及び成長を続けている。これはＣＰＵの性能
向上に負うところが大きく、年ごとに演算処理能力が向
上してその動作周波数が段々高速化されている。これに
より、メモリの速度改善も一層速くなっている。
ソナルコンピュータの性能が急速に向上しており、その
市場は拡大及び成長を続けている。これはＣＰＵの性能
向上に負うところが大きく、年ごとに演算処理能力が向
上してその動作周波数が段々高速化されている。これに
より、メモリの速度改善も一層速くなっている。
【０００３】最近、高速化されたメモリとして同期式Ｄ
ＲＡＭが開発されている。この同期式ＤＲＡＭではシス
テムのクロック信号に同期して動作命令を行うので、動
作命令と動作命令の間の間隔をクロック数より知り得る
ことができる。
ＲＡＭが開発されている。この同期式ＤＲＡＭではシス
テムのクロック信号に同期して動作命令を行うので、動
作命令と動作命令の間の間隔をクロック数より知り得る
ことができる。
【０００４】
【発明が解決しようとする課題】一般に、半導体メモリ
装置に与えられる命令が同一形式で繰り返される規則性
があっても、外部から命令を毎回一々繰り返さなければ
ならない。したがって、ＣＰＵにとってメモリアクセス
時に必要な命令の頻度が相対的に増加するので、アクセ
ス速度を増加させるためには大きい帯域幅（Bandwidth
）が要求される。ここで、帯域幅とは秒当たり伝送可
能なデータ量を意味する。ＣＰＵの動作速度が高速化す
るに従いメモリの動作速度の高速化も要求されるため、
帯域幅を増加させているが、チップサイズの増大を招い
てコストを上昇させるという問題がある。
装置に与えられる命令が同一形式で繰り返される規則性
があっても、外部から命令を毎回一々繰り返さなければ
ならない。したがって、ＣＰＵにとってメモリアクセス
時に必要な命令の頻度が相対的に増加するので、アクセ
ス速度を増加させるためには大きい帯域幅（Bandwidth
）が要求される。ここで、帯域幅とは秒当たり伝送可
能なデータ量を意味する。ＣＰＵの動作速度が高速化す
るに従いメモリの動作速度の高速化も要求されるため、
帯域幅を増加させているが、チップサイズの増大を招い
てコストを上昇させるという問題がある。
【０００５】一方、コンピュータは一連の動作命令を組
み合わせたマクロ命令機能をもっている。マクロ命令と
は予め組み合わせられた一連の動作命令をセットし、マ
クロ命令が入力されると、システムがセットされた一連
の動作命令を順次行うことにより、繰り返される複数の
動作命令の入力回数を減らして使用上の便利性を図るも
のである。
み合わせたマクロ命令機能をもっている。マクロ命令と
は予め組み合わせられた一連の動作命令をセットし、マ
クロ命令が入力されると、システムがセットされた一連
の動作命令を順次行うことにより、繰り返される複数の
動作命令の入力回数を減らして使用上の便利性を図るも
のである。
【０００６】本発明は、かかる従来の技術の問題点を解
決するためのもので、一度のマクロ命令によって一連の
命令を行うようにメモリを制御し得るマクロ命令機能を
有する同期式半導体メモリ装置を提供すると共に、マク
ロ命令の格納及び実行方法を提供することを目的として
いる。
決するためのもので、一度のマクロ命令によって一連の
命令を行うようにメモリを制御し得るマクロ命令機能を
有する同期式半導体メモリ装置を提供すると共に、マク
ロ命令の格納及び実行方法を提供することを目的として
いる。
【０００７】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するため、請求項１記載の発明によるマクロ
命令機能を有する同期式半導体メモリ装置は、クロック
に同期された一連の外部命令と各外部命令の間のクロッ
ク数を格納するためのマクロ格納手段と、前記クロック
を計数するための計数手段と、クロックに同期された外
部命令と前記マクロ格納手段から読み出された命令を選
択するための選択手段と、前記マクロ格納手段から読み
出されたクロック数と前記計数手段の出力を比較する比
較手段と、マクロ格納命令に応じて前記一連の外部命令
と前記計数手段によって計数されたクロック数が前記マ
クロ格納手段に格納されるように制御し、マクロ遂行命
令に応じて前記選択手段が前記マクロ格納手段を選択す
るようにして前記マクロ格納手段に格納された一連の命
令が順次読み出されるようにし、読み出されたクロック
数と前記計数手段の出力との比較において双方が一致す
る場合に次の命令の読み出しを制御するマクロ制御手段
とを備えることを特徴とする。
目的を達成するため、請求項１記載の発明によるマクロ
命令機能を有する同期式半導体メモリ装置は、クロック
に同期された一連の外部命令と各外部命令の間のクロッ
ク数を格納するためのマクロ格納手段と、前記クロック
を計数するための計数手段と、クロックに同期された外
部命令と前記マクロ格納手段から読み出された命令を選
択するための選択手段と、前記マクロ格納手段から読み
出されたクロック数と前記計数手段の出力を比較する比
較手段と、マクロ格納命令に応じて前記一連の外部命令
と前記計数手段によって計数されたクロック数が前記マ
クロ格納手段に格納されるように制御し、マクロ遂行命
令に応じて前記選択手段が前記マクロ格納手段を選択す
るようにして前記マクロ格納手段に格納された一連の命
令が順次読み出されるようにし、読み出されたクロック
数と前記計数手段の出力との比較において双方が一致す
る場合に次の命令の読み出しを制御するマクロ制御手段
とを備えることを特徴とする。
【０００８】この構成によれば、マクロ格納命令に応じ
てクロックに同期された一連の外部命令と各外部命令の
間のクロック数が格納される。その後、マクロ遂行命令
に応じて、マクロ格納手段に格納されたクロックが読み
出されて計数手段にて計数されたクロックと比較され、
双方が一致する毎にマクロ格納手段に格納された一連の
命令が順次読み出される。このように、一連の命令を格
納させておき、外部からの一つのマクロ命令のみで複数
の命令を順次実行できるので、ＣＰＵは、メモリアクセ
ス時に必要な命令の頻度が相対的に減るために、小さい
帯域幅を使用してもメモリを効果的にアクセスすること
ができる。また、本メモリ装置を扱うユーザーに対して
その人の環境に適した命令を作ることができる自由度を
与えることができる。
てクロックに同期された一連の外部命令と各外部命令の
間のクロック数が格納される。その後、マクロ遂行命令
に応じて、マクロ格納手段に格納されたクロックが読み
出されて計数手段にて計数されたクロックと比較され、
双方が一致する毎にマクロ格納手段に格納された一連の
命令が順次読み出される。このように、一連の命令を格
納させておき、外部からの一つのマクロ命令のみで複数
の命令を順次実行できるので、ＣＰＵは、メモリアクセ
ス時に必要な命令の頻度が相対的に減るために、小さい
帯域幅を使用してもメモリを効果的にアクセスすること
ができる。また、本メモリ装置を扱うユーザーに対して
その人の環境に適した命令を作ることができる自由度を
与えることができる。
【０００９】請求項８記載の発明によるマクロ命令機能
を有する同期式半導体メモリ装置は、クロックに同期さ
れた一連の外部命令と各外部命令の間の間隔情報を格納
するための複数のマクロ格納手段と、前記クロックを計
数するための計数手段と、クロックに同期された外部命
令と前記複数のマクロ格納手段から読み出された命令を
選択するための第１選択手段と、前記複数のマクロ格納
手段から読み出された複数の間隔情報を選択するための
第２選択手段と、前記第２選択手段によって選択された
間隔情報と前記計数手段の出力を比較する比較手段と、
マクロ格納命令に応じて前記一連の命令と前記計数手段
によって計数された命令の間の間隔情報を前記複数のマ
クロ格納手段の中から選択されたマクロ格納手段に格納
し、マクロ遂行命令に応じて前記第１及び第２選択手段
が前記複数のマクロ格納手段の中から一つを選択するよ
うに制御し、前記第２選択手段を通じて読み出された間
隔情報と計数手段の出力の比較において双方が一致する
場合に、選択されたマクロ格納手段から一連の命令が順
次読み出されるように制御するマクロ制御手段とを備え
ることを特徴とする。
を有する同期式半導体メモリ装置は、クロックに同期さ
れた一連の外部命令と各外部命令の間の間隔情報を格納
するための複数のマクロ格納手段と、前記クロックを計
数するための計数手段と、クロックに同期された外部命
令と前記複数のマクロ格納手段から読み出された命令を
選択するための第１選択手段と、前記複数のマクロ格納
手段から読み出された複数の間隔情報を選択するための
第２選択手段と、前記第２選択手段によって選択された
間隔情報と前記計数手段の出力を比較する比較手段と、
マクロ格納命令に応じて前記一連の命令と前記計数手段
によって計数された命令の間の間隔情報を前記複数のマ
クロ格納手段の中から選択されたマクロ格納手段に格納
し、マクロ遂行命令に応じて前記第１及び第２選択手段
が前記複数のマクロ格納手段の中から一つを選択するよ
うに制御し、前記第２選択手段を通じて読み出された間
隔情報と計数手段の出力の比較において双方が一致する
場合に、選択されたマクロ格納手段から一連の命令が順
次読み出されるように制御するマクロ制御手段とを備え
ることを特徴とする。
【００１０】上記構成によれば、複数のマクロ格納手段
を備え、マクロ格納命令に応じてそのうちの一つに一連
の命令と計数された命令の間の間隔情報が格納される。
そして、マクロ遂行命令に応じて複数のマクロ格納手段
のうちの一つが選択されると共に、マクロ格納手段に格
納された間隔情報と計数手段にて計数されたクロックと
比較され、双方が一致する毎にマクロ格納手段に格納さ
れた一連の命令が順次読み出される。
を備え、マクロ格納命令に応じてそのうちの一つに一連
の命令と計数された命令の間の間隔情報が格納される。
そして、マクロ遂行命令に応じて複数のマクロ格納手段
のうちの一つが選択されると共に、マクロ格納手段に格
納された間隔情報と計数手段にて計数されたクロックと
比較され、双方が一致する毎にマクロ格納手段に格納さ
れた一連の命令が順次読み出される。
【００１１】請求項１７記載の発明によるマクロ命令機
能を有する同期式半導体メモリ装置のマクロ格納方法
は、マクロ制御信号と選択命令を入力する段階と、前記
選択命令に応じて複数のマクロ格納手段の中から一つを
選択する段階と、マクロ格納命令を入力する段階と、前
記マクロ格納命令に応じてクロックを計数する計数手段
を初期化させる段階と、チップ選択信号に応じて有効な
動作命令と、この動作命令に対応する前記計数手段でカ
ウントされたクロック数をマクロ格納手段に順次格納す
る段階と、マクロ終了命令に応じてマクロ格納を終了す
る段階とを備えることを特徴とする。
能を有する同期式半導体メモリ装置のマクロ格納方法
は、マクロ制御信号と選択命令を入力する段階と、前記
選択命令に応じて複数のマクロ格納手段の中から一つを
選択する段階と、マクロ格納命令を入力する段階と、前
記マクロ格納命令に応じてクロックを計数する計数手段
を初期化させる段階と、チップ選択信号に応じて有効な
動作命令と、この動作命令に対応する前記計数手段でカ
ウントされたクロック数をマクロ格納手段に順次格納す
る段階と、マクロ終了命令に応じてマクロ格納を終了す
る段階とを備えることを特徴とする。
【００１２】請求項１８記載の発明によるマクロ命令機
能を有する同期式半導体メモリ装置のマクロ実行方法
は、マクロ制御信号と選択命令を入力する段階と、前記
選択命令に応じて複数のマクロ格納手段の中から指定さ
れたマクロ格納手段を選択する段階と、マクロ実行命令
を入力する段階と、前記マクロ実行命令に応じてクロッ
クを計数する計数手段を初期化させる段階と、前記選択
されたマクロ格納手段から動作命令と対応するクロック
数を読み出す段階と、読み出されたクロック数と前記計
数手段でカウントされたクロック数とを比較する段階
と、前記比較されたクロック数が一致する場合に読み出
された動作命令を内部命令として実行し、前記計数手段
を初期化させ、前記選択されたマクロ格納手段の次の動
作命令とクロック数を読み出して制御する段階と、前記
段階の繰り返しで一連のマクロ命令が全て行われるとマ
クロ命令実行を終了する段階とを備えることを特徴とす
る。
能を有する同期式半導体メモリ装置のマクロ実行方法
は、マクロ制御信号と選択命令を入力する段階と、前記
選択命令に応じて複数のマクロ格納手段の中から指定さ
れたマクロ格納手段を選択する段階と、マクロ実行命令
を入力する段階と、前記マクロ実行命令に応じてクロッ
クを計数する計数手段を初期化させる段階と、前記選択
されたマクロ格納手段から動作命令と対応するクロック
数を読み出す段階と、読み出されたクロック数と前記計
数手段でカウントされたクロック数とを比較する段階
と、前記比較されたクロック数が一致する場合に読み出
された動作命令を内部命令として実行し、前記計数手段
を初期化させ、前記選択されたマクロ格納手段の次の動
作命令とクロック数を読み出して制御する段階と、前記
段階の繰り返しで一連のマクロ命令が全て行われるとマ
クロ命令実行を終了する段階とを備えることを特徴とす
る。
【００１３】
【発明の実施の形態】以下、添付図面を参照して本発明
をより詳細に説明する。
をより詳細に説明する。
【００１４】図１は本発明によるマクロ命令機能を有す
る同期式半導体メモリ装置の好ましい実施の形態を示す
ブロック図である。
る同期式半導体メモリ装置の好ましい実施の形態を示す
ブロック図である。
【００１５】同図において、この実施の形態の同期式半
導体メモリ装置は、クロックＣＬに同期された一連の外
部命令（ＲＡＳＢ，ＣＡＳＢ，ＷＥＢ，ＡＤＤＲ）と各
外部命令の間のクロック数（ＣＣ＝０，３，１０，２）
を格納するためのマクロ格納手段１０と、クロックＣＬ
を計数するための計数手段２０と、クロックＣＬに同期
された外部命令とマクロ格納手段１０から読み出された
命令を選択するための選択手段３０と、マクロ格納手段
１０から読み出されたクロック数と計数手段２０の出力
を比較する比較手段４０と、マクロ格納命令に応じて一
連の外部命令と計数手段２０によって計数されたクロッ
ク数がマクロ格納手段１０に格納されるように制御し、
マクロ遂行命令に応じて選択手段３０がマクロ格納手段
１０を選択するようにして、マクロ格納手段１０に格納
された一連の命令が順次読み出されるようにし、読み出
されたクロック数と計数手段２０の出力の比較において
双方が一致した場合に次の命令の読み出しを制御するマ
クロ制御手段５０とを備えている。
導体メモリ装置は、クロックＣＬに同期された一連の外
部命令（ＲＡＳＢ，ＣＡＳＢ，ＷＥＢ，ＡＤＤＲ）と各
外部命令の間のクロック数（ＣＣ＝０，３，１０，２）
を格納するためのマクロ格納手段１０と、クロックＣＬ
を計数するための計数手段２０と、クロックＣＬに同期
された外部命令とマクロ格納手段１０から読み出された
命令を選択するための選択手段３０と、マクロ格納手段
１０から読み出されたクロック数と計数手段２０の出力
を比較する比較手段４０と、マクロ格納命令に応じて一
連の外部命令と計数手段２０によって計数されたクロッ
ク数がマクロ格納手段１０に格納されるように制御し、
マクロ遂行命令に応じて選択手段３０がマクロ格納手段
１０を選択するようにして、マクロ格納手段１０に格納
された一連の命令が順次読み出されるようにし、読み出
されたクロック数と計数手段２０の出力の比較において
双方が一致した場合に次の命令の読み出しを制御するマ
クロ制御手段５０とを備えている。
【００１６】マクロ格納手段１０は多様なメモリで構成
可能であり、ＲＯＭ、不揮発性メモリ、ラッチ、ＳＲＡ
Ｍセル、ＤＲＡＭセルなどのいずれも使用可能である。
特に、ＲＯＭで構成する場合にはマクロ命令を永久的に
記憶させることができ、このようなマクロ命令をデフォ
ールトマクロ（default MACRO ）と定義できる。即ち、
使用頻度の多いマクロ命令はＲＯＭのような格納手段に
記憶させることができる。例えば、メモリのテスト命令
をデフォールトマクロ命令にする場合には、半導体メモ
リ装置では別途のテスト用端子が不要となり、またテス
トタイミングが減ることから、テスト時に並列処理数を
増加できるので、生産性の向上に大きく寄与できる。不
揮発性メモリで構成する場合には毎回パワーアップ時に
マクロ命令をマクロ格納手段１０に格納する手間を省く
ことができる。
可能であり、ＲＯＭ、不揮発性メモリ、ラッチ、ＳＲＡ
Ｍセル、ＤＲＡＭセルなどのいずれも使用可能である。
特に、ＲＯＭで構成する場合にはマクロ命令を永久的に
記憶させることができ、このようなマクロ命令をデフォ
ールトマクロ（default MACRO ）と定義できる。即ち、
使用頻度の多いマクロ命令はＲＯＭのような格納手段に
記憶させることができる。例えば、メモリのテスト命令
をデフォールトマクロ命令にする場合には、半導体メモ
リ装置では別途のテスト用端子が不要となり、またテス
トタイミングが減ることから、テスト時に並列処理数を
増加できるので、生産性の向上に大きく寄与できる。不
揮発性メモリで構成する場合には毎回パワーアップ時に
マクロ命令をマクロ格納手段１０に格納する手間を省く
ことができる。
【００１７】一方、命令の間のクロック数が計数手段２
０の計数値上限を超過する場合には、図２に示すように
ダミー命令ＮＯＰと上限計数値２５６が２つの命令の間
に格納される。
０の計数値上限を超過する場合には、図２に示すように
ダミー命令ＮＯＰと上限計数値２５６が２つの命令の間
に格納される。
【００１８】次に、図３は本発明によるマクロ命令機能
を有する同期式半導体メモリ装置の好ましい他の実施の
形態の構成を示すブロック図である。
を有する同期式半導体メモリ装置の好ましい他の実施の
形態の構成を示すブロック図である。
【００１９】同図において、この実施の形態の同期式半
導体メモリ装置は、複数のマクロ格納手段１０1 、１０
2 、…、１０n と、クロックＣＬに同期された外部命令
と複数のマクロ格納手段１０1 、１０2 、…、１０n か
ら読み出された命令を選択するための第１選択手段３０
と、第２選択手段６０によって選択された間隔情報と計
数手段２０の出力を比較する比較手段４０と、複数のマ
クロ格納手段１０1 、１０2 、…、１０n から読み出さ
れた複数のクロック数の中の一つを選択するための第２
選択手段６０と、マクロ命令実行信号をバッファリング
する出力バッファ７０と、出力バッファ７０を通じて出
力されるマクロ命令実行信号を外部へ出力するための出
力端子８０と、一連の外部命令を解釈するための命令解
釈手段９０とを備えている。
導体メモリ装置は、複数のマクロ格納手段１０1 、１０
2 、…、１０n と、クロックＣＬに同期された外部命令
と複数のマクロ格納手段１０1 、１０2 、…、１０n か
ら読み出された命令を選択するための第１選択手段３０
と、第２選択手段６０によって選択された間隔情報と計
数手段２０の出力を比較する比較手段４０と、複数のマ
クロ格納手段１０1 、１０2 、…、１０n から読み出さ
れた複数のクロック数の中の一つを選択するための第２
選択手段６０と、マクロ命令実行信号をバッファリング
する出力バッファ７０と、出力バッファ７０を通じて出
力されるマクロ命令実行信号を外部へ出力するための出
力端子８０と、一連の外部命令を解釈するための命令解
釈手段９０とを備えている。
【００２０】マクロ制御手段５０は、マクロ格納命令に
応じて一連の命令と計数手段２０によって計数された命
令の間のクロック数を複数のマクロ格納手段１０1 、１
０2、…、１０n の中から選択されたマクロ格納手段１
０に格納し、且つマクロ遂行命令に応じて第１及び第２
選択手段３０、６０が複数のマクロ格納手段１０1 、１
０2 、…、１０n の中から一つを選択するように制御
し、第２選択手段６０を通じて読み出されたクロック数
と計数手段２０の出力を比較して一致した場合に、選択
されたマクロ格納手段１０から一連の命令が順次読み出
されるように制御する。
応じて一連の命令と計数手段２０によって計数された命
令の間のクロック数を複数のマクロ格納手段１０1 、１
０2、…、１０n の中から選択されたマクロ格納手段１
０に格納し、且つマクロ遂行命令に応じて第１及び第２
選択手段３０、６０が複数のマクロ格納手段１０1 、１
０2 、…、１０n の中から一つを選択するように制御
し、第２選択手段６０を通じて読み出されたクロック数
と計数手段２０の出力を比較して一致した場合に、選択
されたマクロ格納手段１０から一連の命令が順次読み出
されるように制御する。
【００２１】命令解釈手段９０はＲＡＳＢ，ＣＡＳＢ，
・・・などの入力を解釈する。解釈されたＡｃｔ，ライ
ト（Ｗｒｉｔｅ），リード（Ｒｅａｄ），・・・などが
マクロ格納手段１０に格納される。この命令解釈手段９
０は有効命令とＮＯＰ（No Operation）を区分するため
に必要である。本発明では、マクロ制御手段５０がチッ
プ選択信号ＣＳＢを入力としてマクロ格納時にこれを区
分する。
・・・などの入力を解釈する。解釈されたＡｃｔ，ライ
ト（Ｗｒｉｔｅ），リード（Ｒｅａｄ），・・・などが
マクロ格納手段１０に格納される。この命令解釈手段９
０は有効命令とＮＯＰ（No Operation）を区分するため
に必要である。本発明では、マクロ制御手段５０がチッ
プ選択信号ＣＳＢを入力としてマクロ格納時にこれを区
分する。
【００２２】図４を参照すると、本発明のマクロ命令は
マクロ制御信号ＭＡＣ及びアドレス信号ＡＤＤＲによっ
て与えられる。即ち、アドレス信号の上位２ビットの組
合せによってマクロ格納、マクロ格納終了、マクロ実行
などの命令が構成され、残りのアドレスビットの組合せ
で複数のマクロ格納手段１０1 、１０2 、…、１０nの
選択情報を構成する。したがって、第１選択手段３０
は、マクロ制御信号ＭＡＣがハイ（Ｈｉｇｈ）状態のと
きには、指定されたアドレスの値に応じて複数のマクロ
格納手段１０1 、１０2 、…、１０n のうち、指定され
たマクロ格納手段１０から読み出された命令を選択して
出力し、ロー（Ｌｏｗ）状態のときには外部命令を選択
して出力する。
マクロ制御信号ＭＡＣ及びアドレス信号ＡＤＤＲによっ
て与えられる。即ち、アドレス信号の上位２ビットの組
合せによってマクロ格納、マクロ格納終了、マクロ実行
などの命令が構成され、残りのアドレスビットの組合せ
で複数のマクロ格納手段１０1 、１０2 、…、１０nの
選択情報を構成する。したがって、第１選択手段３０
は、マクロ制御信号ＭＡＣがハイ（Ｈｉｇｈ）状態のと
きには、指定されたアドレスの値に応じて複数のマクロ
格納手段１０1 、１０2 、…、１０n のうち、指定され
たマクロ格納手段１０から読み出された命令を選択して
出力し、ロー（Ｌｏｗ）状態のときには外部命令を選択
して出力する。
【００２３】複数のマクロ格納手段１０1 、１０2 、
…、１０n のうち、一つのマクロ格納手段に格納される
一連の命令が格納容量を超過するような場合には、超過
した命令がもう一つのマクロ格納手段に連続的に格納さ
れる。例えば、図５に示すように、マクロ格納手段１０
1 の格納容量が超過した場合、超過分は隣のマクロ格納
手段１０2 に格納される。この場合、マクロ格納手段１
０2 はマクロ格納手段１０1 に属することになるので、
この図では１０1 ’で表している。なお、一つのマクロ
格納手段に格納される一連の命令が格納容量を超過する
ような場合には、図６に示すように、超過した命令を格
納するための補助マクロ格納手段１２を設けるようにし
ても良い。
…、１０n のうち、一つのマクロ格納手段に格納される
一連の命令が格納容量を超過するような場合には、超過
した命令がもう一つのマクロ格納手段に連続的に格納さ
れる。例えば、図５に示すように、マクロ格納手段１０
1 の格納容量が超過した場合、超過分は隣のマクロ格納
手段１０2 に格納される。この場合、マクロ格納手段１
０2 はマクロ格納手段１０1 に属することになるので、
この図では１０1 ’で表している。なお、一つのマクロ
格納手段に格納される一連の命令が格納容量を超過する
ような場合には、図６に示すように、超過した命令を格
納するための補助マクロ格納手段１２を設けるようにし
ても良い。
【００２４】また、図７に示すように、各マクロ格納手
段１０1 、１０2 、…、１０n に一連の外部命令とクロ
ック数を一つの単位とする複数のマクロ組合せと、各マ
クロ組合せのマクロ名称と最初アドレス情報から構成さ
れたマクロマッピングテーブル１４を格納することもで
きる。即ち、図７のマッピングテーブルからＣＮ値を読
読み取ってＣＮ＝１００に対応するマクロ格納手段の場
所を見つけてマクロ命令を行うこともできる。このよう
な方法はマクロ格納手段１０の記憶場所の効率的な利用
に寄与する。
段１０1 、１０2 、…、１０n に一連の外部命令とクロ
ック数を一つの単位とする複数のマクロ組合せと、各マ
クロ組合せのマクロ名称と最初アドレス情報から構成さ
れたマクロマッピングテーブル１４を格納することもで
きる。即ち、図７のマッピングテーブルからＣＮ値を読
読み取ってＣＮ＝１００に対応するマクロ格納手段の場
所を見つけてマクロ命令を行うこともできる。このよう
な方法はマクロ格納手段１０の記憶場所の効率的な利用
に寄与する。
【００２５】次に、前記のように構成された本発明のマ
クロ命令機能を有する同期式半導体メモリ装置の動作を
説明する。
クロ命令機能を有する同期式半導体メモリ装置の動作を
説明する。
【００２６】本発明ではノーマルモードの場合には選択
手段３０が外部命令を選択し、外部命令を内部命令とし
て入力して動作を行う。
手段３０が外部命令を選択し、外部命令を内部命令とし
て入力して動作を行う。
【００２７】図８は本発明によるマクロ命令のアルゴリ
ズムを示す。本発明のマクロ格納方法は、マクロ制御信
号ＭＡＣと選択命令がマクロ制御手段５０に入力される
と、マクロ制御手段５０は入力された選択命令に応じて
選択信号ＲＳを発生して複数のマクロ格納手段１０1 、
１０2 、…、１０n の中から一つを選択し、マクロ格納
命令ＳＴを発生してマクロ格納手段を制御する。また、
リセット信号ＲＥを発生して計数手段２０を初期化す
る。
ズムを示す。本発明のマクロ格納方法は、マクロ制御信
号ＭＡＣと選択命令がマクロ制御手段５０に入力される
と、マクロ制御手段５０は入力された選択命令に応じて
選択信号ＲＳを発生して複数のマクロ格納手段１０1 、
１０2 、…、１０n の中から一つを選択し、マクロ格納
命令ＳＴを発生してマクロ格納手段を制御する。また、
リセット信号ＲＥを発生して計数手段２０を初期化す
る。
【００２８】次いで、マクロ制御手段５０は、チップ選
択信号ＣＳＢに応じて有効な動作命令と、この動作命令
に対応する計数手段２０でカウントされたクロック数を
マクロ格納手段に順次格納させる。例えば、ＲＡＳＢ命
令の入力にはＲＡＳアクティブの命令とクロック数
「０」を格納し、３クロック後にライト（Ｗｒｉｔｅ）
命令とクロック数「３」を格納し、１０クロック後にリ
ード（Ｒｅａｄ）命令とクロック数「１０」を格納する
方式で一連の命令とクロック数を順次格納した後、最後
の命令であるプリチャージ命令と以前命令とのクロック
数の差のクロック数「２」を格納する。
択信号ＣＳＢに応じて有効な動作命令と、この動作命令
に対応する計数手段２０でカウントされたクロック数を
マクロ格納手段に順次格納させる。例えば、ＲＡＳＢ命
令の入力にはＲＡＳアクティブの命令とクロック数
「０」を格納し、３クロック後にライト（Ｗｒｉｔｅ）
命令とクロック数「３」を格納し、１０クロック後にリ
ード（Ｒｅａｄ）命令とクロック数「１０」を格納する
方式で一連の命令とクロック数を順次格納した後、最後
の命令であるプリチャージ命令と以前命令とのクロック
数の差のクロック数「２」を格納する。
【００２９】このような一連の命令と対応するクロック
数の格納が完了すると、アドレス信号によるマクロ終了
命令が入力され、このマクロ終了命令に応じてマクロ格
納を終了する。このような格納動作時、第１選択手段３
０は外部命令を選択して格納と同時に入力された外部命
令を内部命令として出力する。したがって、半導体メモ
リ装置の内部回路では内部命令を実行する。
数の格納が完了すると、アドレス信号によるマクロ終了
命令が入力され、このマクロ終了命令に応じてマクロ格
納を終了する。このような格納動作時、第１選択手段３
０は外部命令を選択して格納と同時に入力された外部命
令を内部命令として出力する。したがって、半導体メモ
リ装置の内部回路では内部命令を実行する。
【００３０】一方、本発明のマクロ実行方法は、マクロ
制御手段５０に外部からマクロ制御信号ＭＡＣとアドレ
ス信号ＡＤＤＲによる選択命令が入力され、これにより
選択命令に応じて複数のマクロ格納手段１０1 、１
０2 、…、１０n のうち、指定されたマクロ格納手段を
選択する。そして、選択されたマクロ格納手段１０の命
令とクロック数がそれぞれ選択されるように、第１選択
手段３０、第２選択手段６０をマクロ制御手段５０によ
って制御する。
制御手段５０に外部からマクロ制御信号ＭＡＣとアドレ
ス信号ＡＤＤＲによる選択命令が入力され、これにより
選択命令に応じて複数のマクロ格納手段１０1 、１
０2 、…、１０n のうち、指定されたマクロ格納手段を
選択する。そして、選択されたマクロ格納手段１０の命
令とクロック数がそれぞれ選択されるように、第１選択
手段３０、第２選択手段６０をマクロ制御手段５０によ
って制御する。
【００３１】次に、マクロ実行命令が入力されると、こ
のマクロ実行命令に応じて計数手段２０が初期化されて
最初の命令が読み出される時点からクロックを計数し始
める。選択されたマクロ格納手段１０から動作命令に対
応する読み出されたクロック数と計数手段２０でカウン
トされたクロック数とを比較手段４０で比較し、一致し
た場合には、一致信号をマクロ制御手段５０に供給す
る。
のマクロ実行命令に応じて計数手段２０が初期化されて
最初の命令が読み出される時点からクロックを計数し始
める。選択されたマクロ格納手段１０から動作命令に対
応する読み出されたクロック数と計数手段２０でカウン
トされたクロック数とを比較手段４０で比較し、一致し
た場合には、一致信号をマクロ制御手段５０に供給す
る。
【００３２】マクロ制御手段５０では、比較されたクロ
ック数が一致する場合には、次の命令制御信号をマクロ
格納手段１０に供給して、選択されたマクロ格納手段１
０の次の動作命令とクロック数を読み出して制御し、計
数手段２０を初期化する。このような段階の繰り返しで
一連のマクロ命令が全て行われると、マクロ命令実行を
終了する。このようなマクロ命令の遂行中に新しい命令
が入力されるのはチップ選択信号ＣＡＢによって知るこ
とができる。この場合には次のような措置が施されるこ
とができる。
ック数が一致する場合には、次の命令制御信号をマクロ
格納手段１０に供給して、選択されたマクロ格納手段１
０の次の動作命令とクロック数を読み出して制御し、計
数手段２０を初期化する。このような段階の繰り返しで
一連のマクロ命令が全て行われると、マクロ命令実行を
終了する。このようなマクロ命令の遂行中に新しい命令
が入力されるのはチップ選択信号ＣＡＢによって知るこ
とができる。この場合には次のような措置が施されるこ
とができる。
【００３３】１．マクロ実行を中止する。
【００３４】２．マクロ実行をホールドする。
【００３５】３．マクロ実行中の命令との同時進行が可
能なら同時進行し、そうでなければ無視する。
能なら同時進行し、そうでなければ無視する。
【００３６】４．新しい命令を無視する。
【００３７】マクロ実行中止、ホールディングまたは無
視のような場合にはチップ外部へその状況を知らせるこ
ともできる。
視のような場合にはチップ外部へその状況を知らせるこ
ともできる。
【００３８】図９を参照すると、マクロ命令を直接マク
ロ格納手段に格納させることもできる。また、マクロ制
御信号ＭＡＣとアドレス信号の上位２ビットの組合せに
よって直接入力モードを設定する。次に、データ入力或
いはアドレス入力を通じて外部から一連の命令と対応す
るクロック数を２進コードとしてチップに入力し、チッ
プではデコーダ１００を介して命令を解釈し、解釈され
た命令とクロック数をマクロローディング手段１１０を
介してマクロ格納手段に格納する。
ロ格納手段に格納させることもできる。また、マクロ制
御信号ＭＡＣとアドレス信号の上位２ビットの組合せに
よって直接入力モードを設定する。次に、データ入力或
いはアドレス入力を通じて外部から一連の命令と対応す
るクロック数を２進コードとしてチップに入力し、チッ
プではデコーダ１００を介して命令を解釈し、解釈され
た命令とクロック数をマクロローディング手段１１０を
介してマクロ格納手段に格納する。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
同期式半導体メモリ装置に一連の命令を組み合わせて格
納させ、外部から一つのマクロ命令のみで複数の命令を
順次実行させることができるので、次のような効果を奏
でる。
同期式半導体メモリ装置に一連の命令を組み合わせて格
納させ、外部から一つのマクロ命令のみで複数の命令を
順次実行させることができるので、次のような効果を奏
でる。
【００４０】まず、第一に、本発明の同期式半導体メモ
リ装置を扱うＣＰＵは、メモリアクセス時に必要な命令
の頻度が相対的に減るために、小さい帯域幅（Bandwidt
h ）を使用してもメモリを効果的にアクセスすることが
できる。
リ装置を扱うＣＰＵは、メモリアクセス時に必要な命令
の頻度が相対的に減るために、小さい帯域幅（Bandwidt
h ）を使用してもメモリを効果的にアクセスすることが
できる。
【００４１】第二に、メモリ制御手段などの設計時に自
分なりのマクロ命令セットを持ち、これを用いて設計す
ることにより、効率的で体系的な接近が可能である。つ
まり、上位システム設計者に自分の環境に適したマクロ
命令を作って使用することのできる自由を与えるより機
能的に先立った新しい概念のメモリを得ることができ
る。
分なりのマクロ命令セットを持ち、これを用いて設計す
ることにより、効率的で体系的な接近が可能である。つ
まり、上位システム設計者に自分の環境に適したマクロ
命令を作って使用することのできる自由を与えるより機
能的に先立った新しい概念のメモリを得ることができ
る。
【図１】本発明によるマクロ命令機能を有する同期式半
導体メモリ装置の好ましい実施の形態を示すブロック図
である。
導体メモリ装置の好ましい実施の形態を示すブロック図
である。
【図２】命令の間のクロック数が計数手段の最高値を超
過した場合のマクロ処理を説明するための図である。
過した場合のマクロ処理を説明するための図である。
【図３】本発明によるマクロ命令機能を有する同期式半
導体メモリ装置の好ましい他の実施の形態を示すブロッ
ク図である。
導体メモリ装置の好ましい他の実施の形態を示すブロッ
ク図である。
【図４】本発明によるマクロ制御信号とマクロ命令体系
を説明するための図である。
を説明するための図である。
【図５】マクロ組合せの命令数がマクロ格納手段の容量
を超過した場合の処理の一例を説明するための図であ
る。
を超過した場合の処理の一例を説明するための図であ
る。
【図６】マクロ組合せの命令数がマクロ格納手段の容量
を超過した場合の他の処理例を説明するための図であ
る。
を超過した場合の他の処理例を説明するための図であ
る。
【図７】本発明によるマクロ格納手段の格納領域をより
効率的に使用する一例を説明するための図である。
効率的に使用する一例を説明するための図である。
【図８】本発明によるマクロ命令のアルゴリズムを説明
するための図である。
するための図である。
【図９】本発明によるマクロ命令の直接格納方法を説明
するための図である。
するための図である。
１０、１０1 、１０2 、…、１０n マクロ格納手段 １２ 補助マクロ格納手段 １４ マクロマッピングテーブル ２０ 計数手段 ３０ 第１選択手段 ６０ 第２選択手段 ４０ 比較手段 ５０ マクロ制御手段 ７０ 出力バッファ ８０ 出力端子 ９０ 命令解釈手段 １１０ マクロローディング手段
Claims (18)
- 【請求項１】 クロックに同期された一連の外部命令と
各外部命令の間のクック数を格納するためのマクロ格納
手段と、 前記クロックを計数するための計数手段と、 クロックに同期された外部命令と前記マクロ格納手段か
ら読み出された命令を選択するための選択手段と、 前記マクロ格納手段から読み出されたクロック数と前記
計数手段の出力を比較する比較手段と、 マクロ格納命令に応じて前記一連の外部命令と前記計数
手段によって計数されたクロック数が前記マクロ格納手
段に格納されるように制御し、マクロ遂行命令に応じて
前記選択手段が前記マクロ格納手段を選択するようにし
て前記マクロ格納手段に格納された一連の命令が順次読
み出されるようにし、読み出されたクロック数と前記計
数手段の出力との比較において双方が一致する場合に次
の命令の読み出しを制御するマクロ制御手段と、 を備えることを特徴とするマクロ命令機能を有する同期
式半導体メモリ装置。 - 【請求項２】 前記マクロ格納手段は、前記一連の外部
命令とクロック数を一つの単位とする複数のマクロ組合
せと、各マクロ組合せのマクロ名称と最初アドレス情報
から構成されたマクロマッピングテーブルを格納するこ
とを特徴とする請求項１記載のマクロ命令機能を有する
同期式半導体メモリ装置。 - 【請求項３】 前記マクロ格納手段は読取り専用メモリ
で構成されたことを特徴とする請求項１又は２に記載の
マクロ命令機能を有する半導体メモリ装置。 - 【請求項４】 前記読取り専用メモリに格納されたマク
ロ命令はテスト命令であることを特徴とする請求項３記
載のマクロ命令機能を有する同期式半導体メモリ装置。 - 【請求項５】 前記マクロ格納手段は不揮発性メモリで
構成されたことを特徴とする請求項１又は２に記載のマ
クロ命令機能を有する同期式半導体メモリ装置。 - 【請求項６】 前記マクロ制御手段は、前記命令間のク
ロック数が前記計数手段の計数値上限を超過する場合に
はダミー命令と上限計数値を２つの命令の間に格納する
ことを特徴とする請求項１乃至５のいずれかに記載のマ
クロ命令機能を有する同期式半導体メモリ装置。 - 【請求項７】 前記マクロ格納命令及びマクロ遂行命令
は外部から入力されるマクロ制御信号とアドレス信号の
組合せで決定されることを特徴とする請求項１乃至６の
いずれかに記載のマクロ命令機能を有する同期式半導体
メモリ装置。 - 【請求項８】 クロックに同期された一連の外部命令と
各外部命令の間の間隔情報を格納するための複数のマク
ロ格納手段と、 前記クロックを計数するための計数手段と、 クロックに同期された外部命令と前記複数のマクロ格納
手段から読み出された命令を選択するための第１選択手
段と、 前記複数のマクロ格納手段から読み出された複数の間隔
情報を選択するための第２選択手段と、 前記第２選択手段によって選択された間隔情報と前記計
数手段の出力を比較する比較手段と、 マクロ格納命令に応じて前記一連の命令と前記計数手段
によって計数された命令の間の間隔情報を前記複数のマ
クロ格納手段の中から選択されたマクロ格納手段に格納
し、マクロ遂行命令に応じて前記第１及び第２選択手段
が前記複数のマクロ格納手段の中から一つを選択するよ
うに制御し、前記第２選択手段を通じて読み出された間
隔情報と計数手段の出力の比較において双方が一致する
場合に、選択されたマクロ格納手段から一連の命令が順
次読み出されるように制御するマクロ制御手段と、 を備えることを特徴とするマクロ命令機能を有する同期
式半導体メモリ装置。 - 【請求項９】 前記外部命令の入力端子と前記複数のマ
クロ格納手段との間に接続され、前記一連の外部命令を
解釈するための命令解釈手段を更に備えることを特徴と
する請求項８記載のマクロ命令機能を有する同期式半導
体メモリ装置。 - 【請求項１０】 前記複数のマクロ格納手段の一部は読
取り専用メモリで構成されたことを特徴とする請求項８
又は９に記載のマクロ命令機能を有する同期式半導体メ
モリ装置。 - 【請求項１１】 前記マクロ制御手段は、複数のマクロ
格納手段の中から一つのマクロ格納手段に格納される一
連の命令が格納容量を超過する場合に、超過した命令を
もう一つのマクロ格納手段に連続的に格納することを特
徴とする請求項８乃至１０のいずれかに記載のマクロ命
令機能を有する同期式半導体メモリ装置。 - 【請求項１２】 命令を格納するための補助マクロ格納
手段を更に備え、前記マクロ制御手段は、前記マクロ格
納手段に格納される一連の命令が格納容量を超過する場
合に、超過した命令を前記補助マクロ格納手段に格納す
ることを特徴とする請求項８乃至１１のいずれかに記載
のマクロ命令機能を有する同期式半導体メモリ装置。 - 【請求項１３】 マクロ命令実行信号をバッファリング
する出力バッファと、 前記出力バッファを通じて出力されるマクロ命令実行信
号を外部へ出力するための出力端子と、 をさらに備えることを特徴とする請求項８乃至１２のい
ずれかに記載のマクロ命令機能を有する半導体メモリ装
置。 - 【請求項１４】 前記マクロ制御手段は、前記複数のマ
クロ格納手段の中の一つのマクロ格納手段にテストマク
ロ命令を格納することを特徴とする請求項８乃至１３の
いずれかに記載のマクロ命令機能を有する半導体メモリ
装置。 - 【請求項１５】 前記テストマクロ命令が格納されるマ
クロ格納手段はＲＯＭから構成されたことを特徴とする
請求項１４記載のマクロ命令機能を有する半導体メモリ
装置。 - 【請求項１６】 クロックに同期された一連の外部命令
と各外部命令の間のクロック数を格納するためのマクロ
格納手段と、 クロックに同期された外部命令と前記マクロ格納手段か
ら読み出された命令を選択するための選択手段と、 命令と命令の間のクロック数の情報がコーディングされ
た外部の命令コードを入力として復号化する命令デコー
ダと、 マクロ格納命令に応じて、前記命令デコーダから提供さ
れる命令と対応するクロック数を前記マクロ格納手段に
直接ローディングするマクロローディング手段と、 を備えたことを特徴とするマクロ命令機能を有する同期
式半導体メモリ装置。 - 【請求項１７】 マクロ制御信号と選択命令を入力する
段階と、 前記選択命令に応じて複数のマクロ格納手段の中から一
つを選択する段階と、 マクロ格納命令を入力する段階と、 前記マクロ格納命令に応じてクロックを計数する計数手
段を初期化させる段階と、 チップ選択信号に応じて有効な動作命令と、この動作命
令に対応する前記計数手段でカウントされたクロック数
をマクロ格納手段に順次格納する段階と、 マクロ終了命令に応じてマクロ格納を終了する段階と、 を備えることを特徴とするマクロ命令機能を有する同期
式半導体メモリ装置のマクロ格納方法。 - 【請求項１８】 マクロ制御信号と選択命令を入力する
段階と、 前記選択命令に応じて複数のマクロ格納手段の中から指
定されたマクロ格納手段を選択する段階と、 マクロ実行命令を入力する段階と、 前記マクロ実行命令に応じてクロックを計数する計数手
段を初期化させる段階と、 前記選択されたマクロ格納手段から動作命令と対応する
クロック数を読み出す段階と、 読み出されたクロック数と前記計数手段でカウントされ
たクロック数とを比較する段階と、 前記比較されたクロック数が一致する場合に読み出され
た動作命令を内部命令として実行し、前記計数手段を初
期化させ、前記選択されたマクロ格納手段の次の動作命
令とクロック数を読み出して制御する段階と、 前記段階の繰り返しで一連のマクロ命令が全て行われる
とマクロ命令実行を終了する段階と、 を備えることを特徴とするマクロ命令機能を有する同期
式半導体メモリ装置のマクロ実行方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960039577A KR100212142B1 (ko) | 1996-09-12 | 1996-09-12 | 매크로 명령기능을 가진 동기식 반도체 메모리장치와 매크로 명령의 저장 및 실행방법 |
| KR1996P-39577 | 1996-09-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10161868A true JPH10161868A (ja) | 1998-06-19 |
| JP3656876B2 JP3656876B2 (ja) | 2005-06-08 |
Family
ID=19473542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22238197A Expired - Fee Related JP3656876B2 (ja) | 1996-09-12 | 1997-08-19 | マクロ命令機能を有する同期式半導体メモリ装置とマクロ命令の格納及び実行方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5923612A (ja) |
| EP (1) | EP0829804B1 (ja) |
| JP (1) | JP3656876B2 (ja) |
| KR (1) | KR100212142B1 (ja) |
| DE (1) | DE69714532T2 (ja) |
| TW (1) | TW346603B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0858168A1 (en) | 1997-01-29 | 1998-08-12 | Hewlett-Packard Company | Field programmable processor array |
| DE69827589T2 (de) | 1997-12-17 | 2005-11-03 | Elixent Ltd. | Konfigurierbare Verarbeitungsanordnung und Verfahren zur Benutzung dieser Anordnung, um eine Zentraleinheit aufzubauen |
| DE69841256D1 (de) | 1997-12-17 | 2009-12-10 | Panasonic Corp | Befehlsmaskierung um Befehlsströme einem Prozessor zuzuleiten |
| DE69834942T2 (de) | 1997-12-17 | 2007-06-06 | Panasonic Europe Ltd., Uxbridge | Vorrichtung zum Multiplizieren |
| US6065093A (en) * | 1998-05-15 | 2000-05-16 | International Business Machines Corporation | High bandwidth narrow I/O memory device with command stacking |
| JP4437565B2 (ja) * | 1998-11-26 | 2010-03-24 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路装置、半導体集積回路装置の設計方法、及び、記録媒体 |
| US6175535B1 (en) * | 2000-01-24 | 2001-01-16 | International Business Machines Corporation | Cycle control circuit for extending a cycle period of a dynamic memory device subarray |
| JP3676656B2 (ja) * | 2000-07-24 | 2005-07-27 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路及びその動作方法 |
| US6564298B2 (en) | 2000-12-22 | 2003-05-13 | Intel Corporation | Front end system having multiple decoding modes |
| US6649451B1 (en) | 2001-02-02 | 2003-11-18 | Matrix Semiconductor, Inc. | Structure and method for wafer comprising dielectric and semiconductor |
| KR101504115B1 (ko) * | 2007-03-12 | 2015-03-19 | 삼성전자 주식회사 | 매크로 명령 동작 장치와 매크로 명령 입력 장치 및 방법 |
| KR101486987B1 (ko) * | 2008-05-21 | 2015-01-30 | 삼성전자주식회사 | 불휘발성 메모리를 포함하는 반도체 메모리 장치 및 불휘발성 메모리를 위한 커맨드 스케줄링 방법 |
| KR101820933B1 (ko) * | 2011-08-10 | 2018-01-23 | 주식회사 케이티 | 단말 및 그의 이벤트 기록 방법 |
| CN107564563B (zh) * | 2016-06-30 | 2020-06-09 | 华邦电子股份有限公司 | 存储器装置及其操作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1273339A (en) * | 1969-09-24 | 1972-05-10 | Philips Electronic Associated | Data processing arrangement for processing waiting time commands |
| US5021985A (en) * | 1990-01-19 | 1991-06-04 | Weitek Corporation | Variable latency method and apparatus for floating-point coprocessor |
| US5384745A (en) * | 1992-04-27 | 1995-01-24 | Mitsubishi Denki Kabushiki Kaisha | Synchronous semiconductor memory device |
| JP2605576B2 (ja) * | 1993-04-02 | 1997-04-30 | 日本電気株式会社 | 同期型半導体メモリ |
| IL110181A (en) * | 1994-06-30 | 1998-02-08 | Softchip Israel Ltd | Install microprocessor and peripherals |
| JP3592386B2 (ja) * | 1994-11-22 | 2004-11-24 | 株式会社ルネサステクノロジ | 同期型半導体記憶装置 |
| US5668773A (en) * | 1994-12-23 | 1997-09-16 | Micron Technology, Inc. | Synchronous burst extended data out DRAM |
| US5600605A (en) * | 1995-06-07 | 1997-02-04 | Micron Technology, Inc. | Auto-activate on synchronous dynamic random access memory |
| US5596545A (en) * | 1995-12-04 | 1997-01-21 | Ramax, Inc. | Semiconductor memory device with internal self-refreshing |
-
1996
- 1996-09-12 KR KR1019960039577A patent/KR100212142B1/ko not_active IP Right Cessation
-
1997
- 1997-08-19 JP JP22238197A patent/JP3656876B2/ja not_active Expired - Fee Related
- 1997-08-23 TW TW086112136A patent/TW346603B/zh not_active IP Right Cessation
- 1997-09-12 US US08/928,595 patent/US5923612A/en not_active Expired - Lifetime
- 1997-09-12 EP EP97307112A patent/EP0829804B1/en not_active Expired - Lifetime
- 1997-09-12 DE DE69714532T patent/DE69714532T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69714532T2 (de) | 2003-04-10 |
| KR19980020900A (ko) | 1998-06-25 |
| EP0829804B1 (en) | 2002-08-07 |
| JP3656876B2 (ja) | 2005-06-08 |
| US5923612A (en) | 1999-07-13 |
| DE69714532D1 (de) | 2002-09-12 |
| KR100212142B1 (ko) | 1999-08-02 |
| EP0829804A3 (en) | 2000-03-22 |
| EP0829804A2 (en) | 1998-03-18 |
| TW346603B (en) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7603493B2 (en) | Dynamically setting burst length of memory device by applying signal to at least one external pin during a read or write transaction | |
| US7227777B2 (en) | Mode selection in a flash memory device | |
| JP3532932B2 (ja) | 時間重複メモリ・アクセスを有するランダムにアクセス可能なメモリ | |
| US6434660B1 (en) | Emulating one tape protocol of flash memory to a different type protocol of flash memory | |
| US20040236898A1 (en) | Synchronous semiconductor storage device module and its control method, information device | |
| US6327175B1 (en) | Method and apparatus for controlling a memory array with a programmable register | |
| JP3656876B2 (ja) | マクロ命令機能を有する同期式半導体メモリ装置とマクロ命令の格納及び実行方法 | |
| KR100436805B1 (ko) | 프로그래머블 메모리 ｂｉｓｔ 결합 마이크로코드 및 유한상태 머신 자체 테스트 | |
| US6523755B2 (en) | Semiconductor memory device | |
| JPH11110339A (ja) | Ｄｍａコントローラ | |
| JP2987809B2 (ja) | シンクロナスｄｒａｍのｃａｓ信号発生器 | |
| JP4071930B2 (ja) | シンクロナスｄｒａｍ | |
| EP1416494A2 (en) | Semiconductor memory capable of performing high-speed processing | |
| US5860129A (en) | Data processing system for writing an external device and method therefor | |
| US5752267A (en) | Data processing system for accessing an external device during a burst mode of operation and method therefor | |
| JP2912090B2 (ja) | タイムスロットインタチェンジ回路 | |
| JPS6319027B2 (ja) | ||
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH11176165A (ja) | シーケンシャルアクセス型半導体メモリ装置 | |
| JPH04209046A (ja) | メモリアクセス回路 | |
| JP2001306493A (ja) | データ転送制御装置及びマイクロコンピュータ | |
| JPH05334198A (ja) | メモリ制御装置 | |
| JPH01269140A (ja) | メモリ拡張回路 | |
| JPH0381234B2 (ja) | ||
| JPH11272544A (ja) | フェッチデータバッファリング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050303 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |